JP2764933B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2764933B2 JP2764933B2 JP63196494A JP19649488A JP2764933B2 JP 2764933 B2 JP2764933 B2 JP 2764933B2 JP 63196494 A JP63196494 A JP 63196494A JP 19649488 A JP19649488 A JP 19649488A JP 2764933 B2 JP2764933 B2 JP 2764933B2
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- contact hole
- nitride film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及び製造方法に関する。特に高集
積化された高信頼度な半導体装置に有効である。
積化された高信頼度な半導体装置に有効である。
従来、ICの配線構造は、バリアメタルとALの２層構造
が用いられている。例えばTiWやＷバリアメタル上にAL
合金を形成し、Si基板また多結晶シリコン、シリサイド
領域の接続する領域（コンタクトホール領域）と絶縁膜
上の領域は同一構造であった。
が用いられている。例えばTiWやＷバリアメタル上にAL
合金を形成し、Si基板また多結晶シリコン、シリサイド
領域の接続する領域（コンタクトホール領域）と絶縁膜
上の領域は同一構造であった。
一方配線は、ALのSi基板中へのスパイキング及び表面
ヒロックを回避し、絶縁膜SiO2との密着性を上げること
を満足しなければならない。しかしながらSiO2との密着
性の向上及びSi基板中へのスパイキングの発生はどちら
もバリア金属とSiとが反応しやすい場合に得られるもの
であり、密着性の向上とスパイキング回避の両方を満足
せず、トレードオフの関係にあった。また従来の構造で
は、コンタクト穴が１μｍ以下になるとAL配線のステッ
プカバレージが劣化し、空洞が存在したり、断線したり
してコンタクト穴には上層の高融点金属の窒化物が形成
できないという不具合が多発していた。
ヒロックを回避し、絶縁膜SiO2との密着性を上げること
を満足しなければならない。しかしながらSiO2との密着
性の向上及びSi基板中へのスパイキングの発生はどちら
もバリア金属とSiとが反応しやすい場合に得られるもの
であり、密着性の向上とスパイキング回避の両方を満足
せず、トレードオフの関係にあった。また従来の構造で
は、コンタクト穴が１μｍ以下になるとAL配線のステッ
プカバレージが劣化し、空洞が存在したり、断線したり
してコンタクト穴には上層の高融点金属の窒化物が形成
できないという不具合が多発していた。
本発明はかかる従来の欠点を回避し、ALスパイキング
および表面ヒロックのない、密着性に優れた、そしてス
テップカバレージの良い配線を持つ高信頼性な半導体装
置を提供することを目的とする。
および表面ヒロックのない、密着性に優れた、そしてス
テップカバレージの良い配線を持つ高信頼性な半導体装
置を提供することを目的とする。
本発明の半導体装置は、シリコンを含む基体上に設置
され、かつ前記シリコンを含む基体が露出するコンタク
トホールを有する絶縁膜、前記コンタクトホール内の前
記シリコンを含む基体上に設けられた高融点金属シリサ
イド膜、前記絶縁膜上に設けられた高融点金属膜、前記
高融点金属シリサイド膜上及び前記高融点金属膜上に設
けられた第１高融点金属窒化膜、前記第１高融点金属窒
化膜上に設けられた金属膜、前記金属膜上に設けられた
第２高融点金属窒化膜を有し、前記第１高融点金属窒化
膜の表面は酸素を含むことを特徴とする。
され、かつ前記シリコンを含む基体が露出するコンタク
トホールを有する絶縁膜、前記コンタクトホール内の前
記シリコンを含む基体上に設けられた高融点金属シリサ
イド膜、前記絶縁膜上に設けられた高融点金属膜、前記
高融点金属シリサイド膜上及び前記高融点金属膜上に設
けられた第１高融点金属窒化膜、前記第１高融点金属窒
化膜上に設けられた金属膜、前記金属膜上に設けられた
第２高融点金属窒化膜を有し、前記第１高融点金属窒化
膜の表面は酸素を含むことを特徴とする。
また、前記第１高融点金属窒化膜は、シリコンを含む
ことを特徴とする。
ことを特徴とする。
また、前記コンタクトホールは、サブミクロンホール
であることを特徴とする。
であることを特徴とする。
本発明の半導体装置の製造方法は、シリコンを含む基
体上に絶縁膜を設ける工程、前記絶縁膜上の所定の位置
に前記シリコン基体を露出するようにコンタクトホール
を設ける工程、前記絶縁膜及び前記コンタクトホール内
の前記シリコンを含む基体上に高融点金属層を延在させ
る工程、前記高融点金属層上に第１高融点金属窒化膜を
設ける工程、酸素含有雰囲気中での熱処理により前記シ
リコンを含む基体と前記コンタクトホール底面に設けら
れた前記高融点金属との間に高融点金属シリサイド層を
設けるとともに、前記第１高融点金属窒化膜表面に酸素
を含ませる工程、前記第１高融点金属窒化膜上に金属膜
を被覆する工程、前記金属膜上に第２高融点金属窒化膜
を設ける工程、を有することを特徴とする。
体上に絶縁膜を設ける工程、前記絶縁膜上の所定の位置
に前記シリコン基体を露出するようにコンタクトホール
を設ける工程、前記絶縁膜及び前記コンタクトホール内
の前記シリコンを含む基体上に高融点金属層を延在させ
る工程、前記高融点金属層上に第１高融点金属窒化膜を
設ける工程、酸素含有雰囲気中での熱処理により前記シ
リコンを含む基体と前記コンタクトホール底面に設けら
れた前記高融点金属との間に高融点金属シリサイド層を
設けるとともに、前記第１高融点金属窒化膜表面に酸素
を含ませる工程、前記第１高融点金属窒化膜上に金属膜
を被覆する工程、前記金属膜上に第２高融点金属窒化膜
を設ける工程、を有することを特徴とする。
以下実施例を用いて説明する。
第１、２図は、本発明による半導体の断面図であり、
製造工程をも示している。第１図においてSi基板１に形
成された拡散層２と配線層（４、５）は、層間絶縁膜３
で分離され、コンタクトホール10領域で接続している。
拡散層２は、シリサイド層が裏打ちされていても良い。
コンタクトホール10を形成後、Ti層４を形成後、リアク
ティブ・スパッタによりTiN層５を形成する。この後、
10ppmO2濃度のN2雰囲気中で600℃〜1000℃位の短時間
ランプアニールをすることにより、コンタクト領域は、
第２図に示すようにTiシリサイド６、TiN8に変化する。
さらに、コンタクト領域のTiNには、グレインバウンダ
リー中にSiが拡散して、Siを含むTiN8になっている。ま
た極低濃度O2（10ppm）によりTiN5′の表面は、弱冠
Ｏ原子が侵入している。このあと、250℃以上の加熱ス
パッタまたはバイアススパッタによりALまたはAL−Cuな
どの合金（金属膜）を蓄積する。この時、コンタクト領
域のTiNに含まれるSi原子は容易にALに挿入し、ALの融
点を下げると同時に、ALのぬれ性を向上させる。また、
TiN5′、TiN8の表面の酸素もALのぬれ性を向上させるか
ら、ALは容易にコンタクト領域に侵入し、アスペクト比
が１のサブミクロンホールも、空洞なく埋め込むことが
可能になる。従って最上層のTiN9も均一に表面に形成で
き、ALのヒロックが回避可能になる。一方、TiN8は、グ
レインバウンダリーに、Si原子とＯ原子とが存在するた
め、ALはAL2O3またはAL−Siをグレインバウンダリー中
に形成し、グレインバウンダリー中に安定なAL2O3、AL
−Siを形成し後は、ALが侵入できずそれ自身がAL7のSi
基板１へのスパイキングを回避するバリアになる。また
絶縁膜上のTi4は、該ランプアニール時に、SiO2と反応
しTi−Ｏ、Ti−Siの接合がTi4とSiO23の密着性を上げ
る。
製造工程をも示している。第１図においてSi基板１に形
成された拡散層２と配線層（４、５）は、層間絶縁膜３
で分離され、コンタクトホール10領域で接続している。
拡散層２は、シリサイド層が裏打ちされていても良い。
コンタクトホール10を形成後、Ti層４を形成後、リアク
ティブ・スパッタによりTiN層５を形成する。この後、
10ppmO2濃度のN2雰囲気中で600℃〜1000℃位の短時間
ランプアニールをすることにより、コンタクト領域は、
第２図に示すようにTiシリサイド６、TiN8に変化する。
さらに、コンタクト領域のTiNには、グレインバウンダ
リー中にSiが拡散して、Siを含むTiN8になっている。ま
た極低濃度O2（10ppm）によりTiN5′の表面は、弱冠
Ｏ原子が侵入している。このあと、250℃以上の加熱ス
パッタまたはバイアススパッタによりALまたはAL−Cuな
どの合金（金属膜）を蓄積する。この時、コンタクト領
域のTiNに含まれるSi原子は容易にALに挿入し、ALの融
点を下げると同時に、ALのぬれ性を向上させる。また、
TiN5′、TiN8の表面の酸素もALのぬれ性を向上させるか
ら、ALは容易にコンタクト領域に侵入し、アスペクト比
が１のサブミクロンホールも、空洞なく埋め込むことが
可能になる。従って最上層のTiN9も均一に表面に形成で
き、ALのヒロックが回避可能になる。一方、TiN8は、グ
レインバウンダリーに、Si原子とＯ原子とが存在するた
め、ALはAL2O3またはAL−Siをグレインバウンダリー中
に形成し、グレインバウンダリー中に安定なAL2O3、AL
−Siを形成し後は、ALが侵入できずそれ自身がAL7のSi
基板１へのスパイキングを回避するバリアになる。また
絶縁膜上のTi4は、該ランプアニール時に、SiO2と反応
しTi−Ｏ、Ti−Siの接合がTi4とSiO23の密着性を上げ
る。
このように、本発明の実施例では、コンタクト穴領域
の配線構造と絶縁物上の配線構造が異なる。コンタクト
穴領域は、Ti、Ｗ、Ta、Mo、Co、Zrなどの高融点金属シ
リサイド層と高融点金属の窒化物、AL合金及び高融点金
属の窒化物からなり、層間絶縁膜上では、高融点金属及
び高融点金属の窒化物、AL合金及び高融点金属の窒化物
で構成される。それぞれの高融点金属とそのシリサイ
ド、窒化物は同一の高融点金属である必要はない。すな
わち、例えばTiN/Ti、TiN/TiSi2の構成でも、TiN/Mo、T
iN/MoSi2の構成でもよい。本実施例の構成では、コンタ
クト領域では、バリア性が高くかつAL合金とのぬれ性に
優れた材料でAL直下の配線が構成され、絶縁物上では、
密着性のよい、ぬれ性のやや劣る材料でAL直下の配線が
形成されている。このため、ALスパイキングが回避で
き、密着性がよく、ステップカバレージのよい、空孔の
ない、AL配線層が形成できる。このため最上層の高融点
金属も均一に形成でき、AL表面のヒロックを回避でき
る。
の配線構造と絶縁物上の配線構造が異なる。コンタクト
穴領域は、Ti、Ｗ、Ta、Mo、Co、Zrなどの高融点金属シ
リサイド層と高融点金属の窒化物、AL合金及び高融点金
属の窒化物からなり、層間絶縁膜上では、高融点金属及
び高融点金属の窒化物、AL合金及び高融点金属の窒化物
で構成される。それぞれの高融点金属とそのシリサイ
ド、窒化物は同一の高融点金属である必要はない。すな
わち、例えばTiN/Ti、TiN/TiSi2の構成でも、TiN/Mo、T
iN/MoSi2の構成でもよい。本実施例の構成では、コンタ
クト領域では、バリア性が高くかつAL合金とのぬれ性に
優れた材料でAL直下の配線が構成され、絶縁物上では、
密着性のよい、ぬれ性のやや劣る材料でAL直下の配線が
形成されている。このため、ALスパイキングが回避で
き、密着性がよく、ステップカバレージのよい、空孔の
ない、AL配線層が形成できる。このため最上層の高融点
金属も均一に形成でき、AL表面のヒロックを回避でき
る。
以上、本願発明によれば、第１高融点金属窒化膜表面
に酸素が含まれていることにより、第１高融点金属窒化
膜のバリア性が向上する。すなわち、第１高融点金属窒
化膜中に金属膜の原子を拡散することが防止される。さ
らに、第１高融点金属窒化膜表面が酸素を含むことによ
り、第１高融点金属窒化膜表面のぬれ性が向上し、金属
膜がコンタクトホールに入り込みやすくなる。このた
め、コンタクトホールにおける金属膜のステップカバレ
ージが改善されて、金属膜上の第２高融点金属窒化膜の
均一性も改善でき、金属膜表面のヒロックの発生を防止
できる。
に酸素が含まれていることにより、第１高融点金属窒化
膜のバリア性が向上する。すなわち、第１高融点金属窒
化膜中に金属膜の原子を拡散することが防止される。さ
らに、第１高融点金属窒化膜表面が酸素を含むことによ
り、第１高融点金属窒化膜表面のぬれ性が向上し、金属
膜がコンタクトホールに入り込みやすくなる。このた
め、コンタクトホールにおける金属膜のステップカバレ
ージが改善されて、金属膜上の第２高融点金属窒化膜の
均一性も改善でき、金属膜表面のヒロックの発生を防止
できる。
第１、２図は本発明による半導体の断面図及び工程断面
図。 １……Si基板 ２……拡散層 ３……層間絶縁膜 ４……Ti ５、９……TiN ６……Tiシリサイド ７……AL合金 ８……SiとＯ原子を含んだTiN 10……コンタクト穴 ５′……Ｏ原子を含んだTiN
図。 １……Si基板 ２……拡散層 ３……層間絶縁膜 ４……Ti ５、９……TiN ６……Tiシリサイド ７……AL合金 ８……SiとＯ原子を含んだTiN 10……コンタクト穴 ５′……Ｏ原子を含んだTiN
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 29/40 - 29/51
Claims (4)
- 【請求項１】シリコンを含む基体上に設置され、かつ前
記シリコンを含む基体が露出するコンタクトホールを有
する絶縁膜、前記コンタクトホール内の前記シリコンを
含む基体上に設けられた高融点金属シリサイド膜、前記
絶縁膜上に設けられた高融点金属膜、前記高融点金属シ
リサイド膜上及び前記高融点金属膜上に設けられた第１
高融点金属窒化膜、前記第１高融点金属窒化膜上に設け
られた金属膜、前記金属膜上に設けられた第２高融点金
属窒化膜を有し、 前記第１高融点金属窒化膜の表面は酸素を含むことを特
徴とする半導体装置。 - 【請求項２】前記第１高融点金属窒化膜は、シリコンを
含むことを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記コンタクトホールは、サブミクロンホ
ールであることを特徴とする請求項１または請求項２記
載の半導体装置。 - 【請求項４】シリコンを含む基体上に絶縁膜を設ける工
程、 前記絶縁膜上の所定の位置に前記シリコン基体を露出す
るようにコンタクトホールを設ける工程、 前記絶縁膜及び前記コンタクトホール内の前記シリコン
を含む基体上に高融点金属層を延在させる工程、 前記高融点金属層上に第１高融点金属窒化膜を設ける工
程、 酸素含有雰囲気中での熱処理により前記シリコンを含む
基体と前記コンタクトホール底面に設けられた前記高融
点金属との間に高融点金属シリサイド層を設けるととも
に、前記第１高融点金属窒化膜表面に酸素を含ませる工
程、 前記第１高融点金属窒化膜上に金属膜を被覆する工程、 前記金属膜上に第２高融点金属窒化膜を設ける工程、を
有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196494A JP2764933B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
| US07/387,834 US4998157A (en) | 1988-08-06 | 1989-08-01 | Ohmic contact to silicon substrate |
| EP89307849A EP0354717A3 (en) | 1988-08-06 | 1989-08-02 | Semi-conductor device and method of manufacturing such a device |
| KR1019890011087A KR950013737B1 (ko) | 1988-08-06 | 1989-08-03 | 실리콘 함유 기판 및 절연막을 갖는 반도체 장치 |
| US07/863,462 US5312772A (en) | 1988-08-06 | 1992-04-01 | Method of manufacturing interconnect metallization comprising metal nitride and silicide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196494A JP2764933B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0245959A JPH0245959A (ja) | 1990-02-15 |
| JP2764933B2 true JP2764933B2 (ja) | 1998-06-11 |
Family
ID=16358706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196494A Expired - Lifetime JP2764933B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764933B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193362A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0611042B2 (ja) * | 1985-06-19 | 1994-02-09 | 松下電子工業株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-08-06 JP JP63196494A patent/JP2764933B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0245959A (ja) | 1990-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5360996A (en) | Titanium nitride/titanium silicide multiple layer barrier with preferential (111) crystallographic orientation on titanium nitride surface | |
| US5312772A (en) | Method of manufacturing interconnect metallization comprising metal nitride and silicide | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
| US4916397A (en) | Semiconductor device with bonding pad | |
| JP2000021813A (ja) | 半導体装置の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP2764932B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JP2764933B2 (ja) | 半導体装置及びその製造方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JP2764934B2 (ja) | 半導体装置 | |
| JP3325714B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3127585B2 (ja) | メタルプラグの形成方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH06168906A (ja) | 半導体装置とその製造方法 | |
| JPH061774B2 (ja) | 半導体装置 | |
| JPH0587144B2 (ja) | ||
| JP3278877B2 (ja) | 配線の形成方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6160580B2 (ja) | ||
| JP3149169B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |