JPH0524672B2 - - Google Patents
Info
- Publication number
- JPH0524672B2 JPH0524672B2 JP9064083A JP9064083A JPH0524672B2 JP H0524672 B2 JPH0524672 B2 JP H0524672B2 JP 9064083 A JP9064083 A JP 9064083A JP 9064083 A JP9064083 A JP 9064083A JP H0524672 B2 JPH0524672 B2 JP H0524672B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- electrode
- electrode layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 63
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置にかかり、特に個別素
子、集積回路などの電極配線層の構造に関する。
子、集積回路などの電極配線層の構造に関する。
半導体素子における電極配線層の構造には種々
のものがある。特に個別素子において、第１図に
示す電極配線層が多く用いられている。これのシ
リコン基板１には例えばP1領域層２、N1領域層
３、P2領域層４、N2領域層５の４層が形成され
たものが用意される。上記シリコン基板の主面に
ホーニングを施してホーニング面６に形成し、こ
れに第１層のＶ層７、さらに積層させて第２層の
Ni層８と第３層のAu層９を蒸着形成する。上記
Ｖ層７はNi層８がシリコン基板１のSiとシリサ
イドを形成するのを防止するバリヤ金属層であ
り、第３層のAu層９はNi層８の酸化防止と、は
んだ電極形成のために濡れをよくするために設け
られている。
のものがある。特に個別素子において、第１図に
示す電極配線層が多く用いられている。これのシ
リコン基板１には例えばP1領域層２、N1領域層
３、P2領域層４、N2領域層５の４層が形成され
たものが用意される。上記シリコン基板の主面に
ホーニングを施してホーニング面６に形成し、こ
れに第１層のＶ層７、さらに積層させて第２層の
Ni層８と第３層のAu層９を蒸着形成する。上記
Ｖ層７はNi層８がシリコン基板１のSiとシリサ
イドを形成するのを防止するバリヤ金属層であ
り、第３層のAu層９はNi層８の酸化防止と、は
んだ電極形成のために濡れをよくするために設け
られている。
なお、１０は接合面を保護し電気絶縁をはかる
ためのSiO2層である。
ためのSiO2層である。
叙上のＶ―Ni―Auの３層電極配線層におい
て、まず、Ｖ層は200Å以下の場合にはシリコン
基板上に「蒸着むら」が発生しやすく、第２層目
のNi層と半導体基板との反応を阻止するバリヤ
効果が小さくなる。さらに、Ｖは膜ストレスが
Niより大きいため1000Å以上の膜厚では膜厚の
増加とともにストレスが増大し、ペレツトカツト
のときにはがれを生じやすい。
て、まず、Ｖ層は200Å以下の場合にはシリコン
基板上に「蒸着むら」が発生しやすく、第２層目
のNi層と半導体基板との反応を阻止するバリヤ
効果が小さくなる。さらに、Ｖは膜ストレスが
Niより大きいため1000Å以上の膜厚では膜厚の
増加とともにストレスが増大し、ペレツトカツト
のときにはがれを生じやすい。
次にNi層は6000Å以上の層厚において蒸着中
に膜に蓄積される内部応力が大になり、膜ひずみ
により蒸着膜が剥れることがある。また、2000Å
以下でははんだ電極層形成時、はんだによる喰わ
れがあり、はんだがＶ層にまで達してはんだつき
が不良になる。
に膜に蓄積される内部応力が大になり、膜ひずみ
により蒸着膜が剥れることがある。また、2000Å
以下でははんだ電極層形成時、はんだによる喰わ
れがあり、はんだがＶ層にまで達してはんだつき
が不良になる。
また、Au層は1000Åを超えると高価につき、
薄いと蒸着むらによるはんだ濡れの不良部分が発
生する。
薄いと蒸着むらによるはんだ濡れの不良部分が発
生する。
叙上に加えＶはシリコン基板のSiとの接着性が
弱く、常温ではSiと反応しにくいため、層間シン
タのない３層連続蒸着においてはＶの層から電極
はがれを生じやすいという重大な欠点がある。
弱く、常温ではSiと反応しにくいため、層間シン
タのない３層連続蒸着においてはＶの層から電極
はがれを生じやすいという重大な欠点がある。
この発明は叙上の従来の欠点に鑑み積層して形
成される電極の改良構造を提供する。
成される電極の改良構造を提供する。
この発明に係る半導体装置は、シリコン基板に
少なくとも一つの接合を有する半導体装置におい
て、前記シリコン基板上にはんだ浸漬程度の温度
でシリコンとシリサイドを形成するAl，Ni，Ti，
Zr，Hf，Mo，Ｗ，Ta，Pt，Nbの中から一つを
選んで形成された低抵抗オーミツク性電極層と、
前記電極層に順次積層して形成されたＶ，Ni，
Auの各電極層とを具備し、はんだ浸漬によつて
前記低抵抗オーミツク性電極層とシリコン基板と
の間にシリサイドが形成されてなることを特徴と
する。
少なくとも一つの接合を有する半導体装置におい
て、前記シリコン基板上にはんだ浸漬程度の温度
でシリコンとシリサイドを形成するAl，Ni，Ti，
Zr，Hf，Mo，Ｗ，Ta，Pt，Nbの中から一つを
選んで形成された低抵抗オーミツク性電極層と、
前記電極層に順次積層して形成されたＶ，Ni，
Auの各電極層とを具備し、はんだ浸漬によつて
前記低抵抗オーミツク性電極層とシリコン基板と
の間にシリサイドが形成されてなることを特徴と
する。
以下にこの発明を１実施例につき改良点を説明
する。
する。
この半導体装置におけるシリコン基板１は主面
にホーニングを施さず、パツシベーシヨンのため
のSiO2層１０を形成したのち、Siとシリサイド
を形成するAl，Ni，Ti，Zr，Hf，Mo，Ｗ，
Ta，Pt，Nbのオーミツク金属の中から選んだ１
つを、例えば蒸着によつて第１層の低抵抗オーミ
ツク性電極層１１を被着形成する。上記電極層１
１は一例のNiを層厚1000Åに形成して好適であ
る。
にホーニングを施さず、パツシベーシヨンのため
のSiO2層１０を形成したのち、Siとシリサイド
を形成するAl，Ni，Ti，Zr，Hf，Mo，Ｗ，
Ta，Pt，Nbのオーミツク金属の中から選んだ１
つを、例えば蒸着によつて第１層の低抵抗オーミ
ツク性電極層１１を被着形成する。上記電極層１
１は一例のNiを層厚1000Åに形成して好適であ
る。
次に上記電極層１１に従来のように、Ｖ，Ni，
Auの各電極層を順次積層して被着する。すなわ
ち、一例の層厚が第２層のＶ層７を400Å、第３
層のNi層８を5000Å、第４層のAu層９を1000Å
に夫々形成した。
Auの各電極層を順次積層して被着する。すなわ
ち、一例の層厚が第２層のＶ層７を400Å、第３
層のNi層８を5000Å、第４層のAu層９を1000Å
に夫々形成した。
上記の如く積層して形成した後はんだ溶着を施
し、該電極を導出するはんだ電極が形成される。
し、該電極を導出するはんだ電極が形成される。
この発明は電極配線層がNi―Ｖ―Ni―Auのよ
うに４層でなり、半導体基板に直接被着される第
１層１１がシリコン基板のSiとシリサイドを形成
するとともに、この層はＶ層７とも良好な強度で
被着するので、電極層配線層の強度試験で電極は
がれ、電気的諸特性不良などが皆無で歩留100％
を示した。これにたいし、従来はシリコン基板の
SiとＶ層との間にはんだ浸漬程度の温度では低温
合金反応、すなわち、シリサイド化が充分生じな
いので、積層をすすめる毎に大きくなる内部応力
に耐えられず電極層はがれや電気的諸特性不良に
より歩留が70％程度にとどまつていた。
うに４層でなり、半導体基板に直接被着される第
１層１１がシリコン基板のSiとシリサイドを形成
するとともに、この層はＶ層７とも良好な強度で
被着するので、電極層配線層の強度試験で電極は
がれ、電気的諸特性不良などが皆無で歩留100％
を示した。これにたいし、従来はシリコン基板の
SiとＶ層との間にはんだ浸漬程度の温度では低温
合金反応、すなわち、シリサイド化が充分生じな
いので、積層をすすめる毎に大きくなる内部応力
に耐えられず電極層はがれや電気的諸特性不良に
より歩留が70％程度にとどまつていた。
この発明によれば各層の層厚を大にしても、発
生する内部応力に充分耐える低温合金層（シリサ
イド層）があるため、電極はがれを完全に防止す
る顕著な効果がある。
生する内部応力に充分耐える低温合金層（シリサ
イド層）があるため、電極はがれを完全に防止す
る顕著な効果がある。
第１図は従来の半導体装置における半導体素子
の電極構造を示す一部の断面図、第２図は１実施
例の半導体装置における半導体素子の電極構造を
示す一部の断面図である。 １…シリコン基板、７…Ｖ層、８…Ni層、９
…Au層、１０…SiO2層、１１…第１層（Ni層）。
の電極構造を示す一部の断面図、第２図は１実施
例の半導体装置における半導体素子の電極構造を
示す一部の断面図である。 １…シリコン基板、７…Ｖ層、８…Ni層、９
…Au層、１０…SiO2層、１１…第１層（Ni層）。
Claims (1)
- １ シリコン基板に少なくとも一つの接合を有す
る半導体装置において、前記シリコン基板上には
んだ浸漬程度の温度でシリコンとシリサイドを形
成するAl，Ni，Ti，Zr，Hf，Mo，Ｗ，Ta，
Pt，Nbの中から一つを選んで形成された低抵抗
オーミツク性電極層と、前記電極層に順次積層し
て形成されたＶ，Ni，Auの各電極層とを具備
し、はんだ浸漬によつて前記低抵抗オーミツク性
電極層とシリコン基板との間にシリサイドが形成
されてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9064083A JPS59217360A (ja) | 1983-05-25 | 1983-05-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9064083A JPS59217360A (ja) | 1983-05-25 | 1983-05-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59217360A JPS59217360A (ja) | 1984-12-07 |
| JPH0524672B2 true JPH0524672B2 (ja) | 1993-04-08 |
Family
ID=14004094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9064083A Granted JPS59217360A (ja) | 1983-05-25 | 1983-05-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59217360A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652444A (en) * | 1995-09-22 | 1997-07-29 | Hughes Electronics | Structure and method for making FETs and HEMTs insensitive to hydrogen gas |
| US8802461B2 (en) | 2011-03-22 | 2014-08-12 | Micron Technology, Inc. | Vertical light emitting devices with nickel silicide bonding and methods of manufacturing |
-
1983
- 1983-05-25 JP JP9064083A patent/JPS59217360A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59217360A (ja) | 1984-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020018628A (ko) | 개선된 본딩 패드 구조체를 구비한 반도체 장치 및 본딩패드에 본딩 배선을 본딩하는 방법 | |
| JP2581666B2 (ja) | 配線構造体の製造方法 | |
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| JP2937688B2 (ja) | 半導体装置 | |
| JPH0524672B2 (ja) | ||
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JPS62163335A (ja) | 半導体装置 | |
| JPS6360537A (ja) | 金属積層体及びその製造方法 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JPS61111580A (ja) | 薄膜の積層接着方法 | |
| JPH0244719A (ja) | 銅配線の構造，製法及び製造装置 | |
| JPH0760836B2 (ja) | ろう付け材料 | |
| JPH02206122A (ja) | 半導体装置 | |
| JPH04192332A (ja) | 薄膜配線の製造方法並びに薄膜配線及び半導体装置 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPH05343401A (ja) | 半導体装置 | |
| JPH07106332A (ja) | 半導体装置およびその製造方法 | |
| JPH02188922A (ja) | エレクトロニクス装置およびその製造方法 | |
| JPS62190850A (ja) | 半導体装置 | |
| CN117690907A (zh) | 半导体结构及其制备方法、半导体器件 | |
| JPS60160120A (ja) | 半導体素子用電極の形成方法 | |
| JP3585964B2 (ja) | セラミックス表面配線基体 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPH035657B2 (ja) |