JP2003243585A - チップ型半導体素子およびその製造方法 - Google Patents
チップ型半導体素子およびその製造方法Info
- Publication number
- JP2003243585A JP2003243585A JP2002038123A JP2002038123A JP2003243585A JP 2003243585 A JP2003243585 A JP 2003243585A JP 2002038123 A JP2002038123 A JP 2002038123A JP 2002038123 A JP2002038123 A JP 2002038123A JP 2003243585 A JP2003243585 A JP 2003243585A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thermal stress
- stress buffer
- type semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 Ａｌ−Ｓｉ合金による熱緩衝板の接合を安定
させ、外部電極とのはんだ接合の強度を確保する熱応力
緩衝板とチップ型半導体素子およびその製造方法の提
案。 【解決手段】 ＷやＭｏのような熱応力緩衝板の片面に
は第１層にＴｉ膜、第２層にＮｉ膜からなる積層膜を、
反対面には第１層にＡｌ膜もしくはＡｌ−Ｓｉ合金膜、
第２層にはＡｇ膜からなる積層膜を電子線真空蒸着もし
くはスパッタリングにより形成した構造であって、主電
極にＡｌ膜もしくはＡｌ−Ｓｉ合金膜の形成された半導
体素子とこの前記熱応力緩衝板とをＡｌ−Ｓｉ合金板を
介して接合する製造方法である。
させ、外部電極とのはんだ接合の強度を確保する熱応力
緩衝板とチップ型半導体素子およびその製造方法の提
案。 【解決手段】 ＷやＭｏのような熱応力緩衝板の片面に
は第１層にＴｉ膜、第２層にＮｉ膜からなる積層膜を、
反対面には第１層にＡｌ膜もしくはＡｌ−Ｓｉ合金膜、
第２層にはＡｇ膜からなる積層膜を電子線真空蒸着もし
くはスパッタリングにより形成した構造であって、主電
極にＡｌ膜もしくはＡｌ−Ｓｉ合金膜の形成された半導
体素子とこの前記熱応力緩衝板とをＡｌ−Ｓｉ合金板を
介して接合する製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ型半導体素
子とその製造方法に関するものである。
子とその製造方法に関するものである。
【０００２】
【従来の技術】従来、この種のチップ型半導体素子は、
リードフレームとのダイスボンディングやＭｏのような
熱応力緩衝板を取り付ける際、高温はんだを用いてい
る。この高温はんだはＰｂを９０％以上含有しており、
融点が約３００℃である。しかし近年、たとえば２００
１年４月家電リサイクル法の施行や２００８年「廃電子
機器」に関する欧州議会指令が施行されるなど、地球環
境保護推進を目的として環境負荷物質であるＰｂの使用
削減や全廃が市場要求となっている。そのため、従来の
はんだに変わるろう材を検討することが必要となり、そ
のろう材としてＰｂを含有しないＰｂフリーはんだやＡ
ｕ−Ｓｎ合金板やＡｌ−Ｓｉ合金板が提案されている。
前記Ｐｂフリーはんだは未だ実用には至っておらず、ま
たＡｕ−Ｓｎ合金板は高価であるため大量生産品には適
さず、次にＡｌ−Ｓｉ合金板は融点が５７７℃と高温と
なるため素子特性の性能低下が憂慮される。
リードフレームとのダイスボンディングやＭｏのような
熱応力緩衝板を取り付ける際、高温はんだを用いてい
る。この高温はんだはＰｂを９０％以上含有しており、
融点が約３００℃である。しかし近年、たとえば２００
１年４月家電リサイクル法の施行や２００８年「廃電子
機器」に関する欧州議会指令が施行されるなど、地球環
境保護推進を目的として環境負荷物質であるＰｂの使用
削減や全廃が市場要求となっている。そのため、従来の
はんだに変わるろう材を検討することが必要となり、そ
のろう材としてＰｂを含有しないＰｂフリーはんだやＡ
ｕ−Ｓｎ合金板やＡｌ−Ｓｉ合金板が提案されている。
前記Ｐｂフリーはんだは未だ実用には至っておらず、ま
たＡｕ−Ｓｎ合金板は高価であるため大量生産品には適
さず、次にＡｌ−Ｓｉ合金板は融点が５７７℃と高温と
なるため素子特性の性能低下が憂慮される。
【０００３】このような状況の中で、Ｐｂを含有しない
Ｐｂフリーのチップ型半導体素子を製造するためには、
ＡｌとＳｉの共晶組成からなる合金板（ろう材）を用い
たチップ型半導体素子の製造方法特願２０００−３９７
６９９号が挙げられる。
Ｐｂフリーのチップ型半導体素子を製造するためには、
ＡｌとＳｉの共晶組成からなる合金板（ろう材）を用い
たチップ型半導体素子の製造方法特願２０００−３９７
６９９号が挙げられる。
【０００４】特願２０００−３９７６９９号によるチッ
プ型半導体素子の構造断面図を図４に示す。これは「複
数のＮ層とＰ層で構成され、その角部がパッシベーショ
ン膜で被覆されてなる半導体素子本体１０の、先ず片面
にＡｌを蒸着して主電極１２及びゲート電極１１を形成
し、次にもう一方の面にＡｌを蒸着して主電極１３を形
成した後、両方の主電極に、それぞれＡｌとＳｉからな
る合金板２０、２１を介し、かつそれぞれＭｏからなる
熱応力緩衝板３０、３１のそれぞれ片面にＡｌを蒸着し
て形成したＡｌ膜５０、５１を介して、５８０℃ないし
６３０℃の温度範囲の不活性または還元性雰囲気中で、
熱応力緩衝板を接着するチップ型半導体素子の製造方
法」である。熱応力緩衝板３０、３１のＡｌ層との反対
側にはユーザーでの外部電極とのはんだ付けのために、
Ｎｉ層３、４を蒸着により形成してある。
プ型半導体素子の構造断面図を図４に示す。これは「複
数のＮ層とＰ層で構成され、その角部がパッシベーショ
ン膜で被覆されてなる半導体素子本体１０の、先ず片面
にＡｌを蒸着して主電極１２及びゲート電極１１を形成
し、次にもう一方の面にＡｌを蒸着して主電極１３を形
成した後、両方の主電極に、それぞれＡｌとＳｉからな
る合金板２０、２１を介し、かつそれぞれＭｏからなる
熱応力緩衝板３０、３１のそれぞれ片面にＡｌを蒸着し
て形成したＡｌ膜５０、５１を介して、５８０℃ないし
６３０℃の温度範囲の不活性または還元性雰囲気中で、
熱応力緩衝板を接着するチップ型半導体素子の製造方
法」である。熱応力緩衝板３０、３１のＡｌ層との反対
側にはユーザーでの外部電極とのはんだ付けのために、
Ｎｉ層３、４を蒸着により形成してある。
【０００５】
【発明が解決しようとする課題】このような特願２００
０−３９７６９９号により製造したチップ型半導体素子
は、５８０℃から６３０℃での接合を可能としている
が、６００℃以下での接合では、接合のばらつきに注意
する必要があった。特に、Ａｌ−Ｓｉ合金板とＡｌ膜を
形成した熱応力緩衝板との接合にばらつきが生じやす
い。ばらつきをなくすために十分な余裕を持って接合処
理を行うには、処理温度を上げればよいが、これでは素
子の特性劣化が起こるため、できるだけ避けたい。また
一方で、Ｍｏ板にＮｉ膜を形成する際、元々のＭｏ板に
生じていた酸化膜物等の汚染によって、Ｍｏ板とＮｉ膜
との密着性が不十分となることがあった。そのため初期
の密着性にもばらつきが生じ、たとえ良い場合でも、５
８０℃から６３０℃での接合処理後、Ｍｏ板と外部電極
をはんだ接合した場合に、はんだ接合部の強度が不足
し、剥がれてしまうことがあった。
０−３９７６９９号により製造したチップ型半導体素子
は、５８０℃から６３０℃での接合を可能としている
が、６００℃以下での接合では、接合のばらつきに注意
する必要があった。特に、Ａｌ−Ｓｉ合金板とＡｌ膜を
形成した熱応力緩衝板との接合にばらつきが生じやす
い。ばらつきをなくすために十分な余裕を持って接合処
理を行うには、処理温度を上げればよいが、これでは素
子の特性劣化が起こるため、できるだけ避けたい。また
一方で、Ｍｏ板にＮｉ膜を形成する際、元々のＭｏ板に
生じていた酸化膜物等の汚染によって、Ｍｏ板とＮｉ膜
との密着性が不十分となることがあった。そのため初期
の密着性にもばらつきが生じ、たとえ良い場合でも、５
８０℃から６３０℃での接合処理後、Ｍｏ板と外部電極
をはんだ接合した場合に、はんだ接合部の強度が不足
し、剥がれてしまうことがあった。
【０００６】そこで、本発明では、Ａｌ−Ｓｉ合金板と
Ａｌ膜を形成した熱応力緩衝板との接合の処理温度を上
げることなく、それによって素子の耐圧特性劣化の程度
を少なくし、熱応力緩衝板の接合のばらつきを抑え、か
つ外部電極とのはんだ接合部の強度不足を解消する方法
を提案することにある。
Ａｌ膜を形成した熱応力緩衝板との接合の処理温度を上
げることなく、それによって素子の耐圧特性劣化の程度
を少なくし、熱応力緩衝板の接合のばらつきを抑え、か
つ外部電極とのはんだ接合部の強度不足を解消する方法
を提案することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明のチップ型半導体素子は、複数のＮ層とＰ層で
構成され、その角部がパッシベーション膜で被覆されて
なる半導体素子本体とＷやＭｏからなる熱応力緩衝板が
Ａｌ−Ｓｉ合金膜を介して接合されたチップ型半導体素
子において、前記熱応力緩衝板の前記Ａｌ−Ｓｉ合金膜
と接合する側の面に前記熱応力緩衝板から順にＡｌ膜、
Ａｇ膜を積層して形成し、前記熱応力緩衝板のもう一方
の面には前記熱応力緩衝板から順にＴｉ膜、Ｎｉ膜を積
層して形成し、反対面には第１層にＡｌ膜、第２層には
Ａｇ膜の積層膜が形成されたチップ型半導体素子であ
る。これによれば、Ａｌ−Ｓｉ合金板とＡｌ膜を形成し
た熱応力緩衝板との接合の処理温度を上げることなく、
それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板
の接合のばらつきを抑え、かつ外部電極とのはんだ接合
部の強度不足を解消したチップ型半導体素子である。
に本発明のチップ型半導体素子は、複数のＮ層とＰ層で
構成され、その角部がパッシベーション膜で被覆されて
なる半導体素子本体とＷやＭｏからなる熱応力緩衝板が
Ａｌ−Ｓｉ合金膜を介して接合されたチップ型半導体素
子において、前記熱応力緩衝板の前記Ａｌ−Ｓｉ合金膜
と接合する側の面に前記熱応力緩衝板から順にＡｌ膜、
Ａｇ膜を積層して形成し、前記熱応力緩衝板のもう一方
の面には前記熱応力緩衝板から順にＴｉ膜、Ｎｉ膜を積
層して形成し、反対面には第１層にＡｌ膜、第２層には
Ａｇ膜の積層膜が形成されたチップ型半導体素子であ
る。これによれば、Ａｌ−Ｓｉ合金板とＡｌ膜を形成し
た熱応力緩衝板との接合の処理温度を上げることなく、
それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板
の接合のばらつきを抑え、かつ外部電極とのはんだ接合
部の強度不足を解消したチップ型半導体素子である。
【０００８】次に、本発明の製造方法は、複数のＮ層と
Ｐ層で構成され、その角部がパッシベーション膜で被覆
されてなる半導体素子本体とＷやＭｏからなる熱応力緩
衝板がＡｌ−Ｓｉ合金膜を介して接合されたチップ型半
導体素子において、前記熱応力緩衝板の前記Ａｌ−Ｓｉ
合金膜と接合する側の面に前記熱応力緩衝板から順にＡ
ｌ膜、Ａｇ膜を積層して形成し、前記熱応力緩衝板のも
う一方の面には前記熱応力緩衝板から順にＴｉ膜、Ｎｉ
膜を積層して形成し、反対面には第１層にＡｌ膜、第２
層にはＡｇ膜の積層膜を形成した面を介して、５８０℃
〜６３０℃の還元性ないしは不活性雰囲気下で接合する
チップ型半導体素子の製造方法である。これによれば、
Ａｌ−Ｓｉ合金板とＡｌ膜を形成した熱応力緩衝板との
接合の処理温度を上げることなく、それによって素子の
耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを
抑え、かつ外部電極とのはんだ接合部の強度不足を解消
したチップ型半導体素子を製造することが可能である。
Ｐ層で構成され、その角部がパッシベーション膜で被覆
されてなる半導体素子本体とＷやＭｏからなる熱応力緩
衝板がＡｌ−Ｓｉ合金膜を介して接合されたチップ型半
導体素子において、前記熱応力緩衝板の前記Ａｌ−Ｓｉ
合金膜と接合する側の面に前記熱応力緩衝板から順にＡ
ｌ膜、Ａｇ膜を積層して形成し、前記熱応力緩衝板のも
う一方の面には前記熱応力緩衝板から順にＴｉ膜、Ｎｉ
膜を積層して形成し、反対面には第１層にＡｌ膜、第２
層にはＡｇ膜の積層膜を形成した面を介して、５８０℃
〜６３０℃の還元性ないしは不活性雰囲気下で接合する
チップ型半導体素子の製造方法である。これによれば、
Ａｌ−Ｓｉ合金板とＡｌ膜を形成した熱応力緩衝板との
接合の処理温度を上げることなく、それによって素子の
耐圧特性劣化を防ぎ、熱応力緩衝板の接合のばらつきを
抑え、かつ外部電極とのはんだ接合部の強度不足を解消
したチップ型半導体素子を製造することが可能である。
【０００９】さらに、本発明の製造方法は、熱応力緩衝
板の片面には１５０℃〜２５０℃で加熱しながら第１層
に０．０４〜０．１μｍのＴｉ膜、第２層に３μｍ以上
のＮｉ膜からなる積層膜を電子線真空蒸着もしくはスパ
ッタリングにより形成し、反対面には第１層に２〜１０
μｍのＡｌ膜、第２層に０．１〜０．５μｍのＡｇ膜か
らなる積層膜を、電子線真空蒸着もしくはスパッタリン
グにより形成するチップ型半導体素子の製造方法であ
る。これによれば、Ａｌ−Ｓｉ合金板とＡｌ膜を形成し
た熱応力緩衝板との接合の処理温度を上げることなく、
それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板
の接合のばらつきを抑え、かつ外部電極とのはんだ接合
部の強度不足を解消したチップ型半導体素子を製造する
ことが可能である。
板の片面には１５０℃〜２５０℃で加熱しながら第１層
に０．０４〜０．１μｍのＴｉ膜、第２層に３μｍ以上
のＮｉ膜からなる積層膜を電子線真空蒸着もしくはスパ
ッタリングにより形成し、反対面には第１層に２〜１０
μｍのＡｌ膜、第２層に０．１〜０．５μｍのＡｇ膜か
らなる積層膜を、電子線真空蒸着もしくはスパッタリン
グにより形成するチップ型半導体素子の製造方法であ
る。これによれば、Ａｌ−Ｓｉ合金板とＡｌ膜を形成し
た熱応力緩衝板との接合の処理温度を上げることなく、
それによって素子の耐圧特性劣化を防ぎ、熱応力緩衝板
の接合のばらつきを抑え、かつ外部電極とのはんだ接合
部の強度不足を解消したチップ型半導体素子を製造する
ことが可能である。
【００１０】できるだけ処理温度を上げることなく、そ
れによって素子の耐圧特性の劣化を防止し、熱応力緩衝
板の接合のばらつきを抑え、かつ外部電極とのはんだ接
合部の強度不足を解消したチップ型半導体素子を製造す
ることが可能である。
れによって素子の耐圧特性の劣化を防止し、熱応力緩衝
板の接合のばらつきを抑え、かつ外部電極とのはんだ接
合部の強度不足を解消したチップ型半導体素子を製造す
ることが可能である。
【００１１】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１を用いて詳しく説明する。
いて、図１を用いて詳しく説明する。
【００１２】図１は、本発明の実施の形態におけるチッ
プ型半導体素子に係るトライアック（３端子双方向性サ
イリスタ）の構造断面図である。
プ型半導体素子に係るトライアック（３端子双方向性サ
イリスタ）の構造断面図である。
【００１３】図１において、１０は複数のＮ層とＰ層で
構成され、その角部がパッシベーション膜１５で被覆さ
れてなる半導体素子本体、１１はＡｌ膜もしくはＡｌ−
Ｓｉ合金膜とＭｏ膜とＮｉ膜の３層より積層してなるゲ
ート電極、１２はＡｌ膜もしくはＡｌ−Ｓｉ合金膜から
なる主電極、１３は反対面のＡｌ膜もしくはＡｌ−Ｓｉ
合金膜からなる主電極である。熱応力緩衝板３０、３１
の片面にはＡｌ膜もしくはＡｌ−Ｓｉ合金膜５０、５１
とＡｇ膜４０、４１が積層され、反対面にはＴｉ膜３、
４とＮｉ膜５、６が積層される構成である。これによれ
ば、Ａｌ−Ｓｉ合金板２０、２１とＡｌ膜を形成した熱
応力緩衝板との接合の処理温度を上げることなく、それ
によって素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接
合のばらつきを抑え、かつ外部電極とのはんだ接合部の
強度不足を解消したチップ型半導体素子となる。
構成され、その角部がパッシベーション膜１５で被覆さ
れてなる半導体素子本体、１１はＡｌ膜もしくはＡｌ−
Ｓｉ合金膜とＭｏ膜とＮｉ膜の３層より積層してなるゲ
ート電極、１２はＡｌ膜もしくはＡｌ−Ｓｉ合金膜から
なる主電極、１３は反対面のＡｌ膜もしくはＡｌ−Ｓｉ
合金膜からなる主電極である。熱応力緩衝板３０、３１
の片面にはＡｌ膜もしくはＡｌ−Ｓｉ合金膜５０、５１
とＡｇ膜４０、４１が積層され、反対面にはＴｉ膜３、
４とＮｉ膜５、６が積層される構成である。これによれ
ば、Ａｌ−Ｓｉ合金板２０、２１とＡｌ膜を形成した熱
応力緩衝板との接合の処理温度を上げることなく、それ
によって素子の耐圧特性劣化を防ぎ、熱応力緩衝板の接
合のばらつきを抑え、かつ外部電極とのはんだ接合部の
強度不足を解消したチップ型半導体素子となる。
【００１４】本実施の形態では、Ｓｉ半導体素子本体１
０のサイズが９．２mm角で厚さ３６０μｍ、Ａｌ膜もし
くはＡｌ−Ｓｉ合金膜からなる電極１２、１３の厚みは
２〜１０μｍである。
０のサイズが９．２mm角で厚さ３６０μｍ、Ａｌ膜もし
くはＡｌ−Ｓｉ合金膜からなる電極１２、１３の厚みは
２〜１０μｍである。
【００１５】図２は、本発明の実施の形態におけるチッ
プ型半導体素子の製造方法の工程図である。
プ型半導体素子の製造方法の工程図である。
【００１６】図２において、製造過程を説明すると
（１）まず、熱応力緩衝板３０、３１の片面にＡｌ膜も
しくはＡｌ−Ｓｉ合金膜５０、５１をその厚みが２〜１
０μｍとなるように形成し、その上にＡｇ膜４０、４１
をその厚みが０．１〜０．５μｍとなるように順次電子
線真空蒸着もしくはスパッタリングして積層する。
しくはＡｌ−Ｓｉ合金膜５０、５１をその厚みが２〜１
０μｍとなるように形成し、その上にＡｇ膜４０、４１
をその厚みが０．１〜０．５μｍとなるように順次電子
線真空蒸着もしくはスパッタリングして積層する。
【００１７】（２）次に、反対面に、１５０℃から２５
０℃で加熱しながら、Ｔｉ膜３、４をその厚みが０．０
４〜０．１μｍとなるように形成し、その上にＮｉ膜
５、６をその厚みが３μｍ以上となるように順次電子線
真空蒸着もしくはスパッタリングして積層する。
０℃で加熱しながら、Ｔｉ膜３、４をその厚みが０．０
４〜０．１μｍとなるように形成し、その上にＮｉ膜
５、６をその厚みが３μｍ以上となるように順次電子線
真空蒸着もしくはスパッタリングして積層する。
【００１８】なお、（１）と（２）は逆に行っても良
い。
い。
【００１９】（３）このようにして作成した熱応力緩衝
板３０、３１のＡｇ膜を形成した面とチップ型半導体素
子１０のＡｌ膜もしくはＡｌ−Ｓｉ合金膜からなる主電
極ととをＡｌ−Ｓｉ合金板を介して接合するように構成
されたものである。これによれば、Ａｌ−Ｓｉ合金板と
Ａｌ膜を形成した熱応力緩衝板との接合の処理温度を上
げることなく、それによって素子の耐圧特性劣化を防
ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ外部電
極とのはんだ接合部の強度不足を解消したチップ型半導
体素子を製造することが可能である。というものであ
る。
板３０、３１のＡｇ膜を形成した面とチップ型半導体素
子１０のＡｌ膜もしくはＡｌ−Ｓｉ合金膜からなる主電
極ととをＡｌ−Ｓｉ合金板を介して接合するように構成
されたものである。これによれば、Ａｌ−Ｓｉ合金板と
Ａｌ膜を形成した熱応力緩衝板との接合の処理温度を上
げることなく、それによって素子の耐圧特性劣化を防
ぎ、熱応力緩衝板の接合のばらつきを抑え、かつ外部電
極とのはんだ接合部の強度不足を解消したチップ型半導
体素子を製造することが可能である。というものであ
る。
【００２０】また、ＡｌとＳｉからなる合金の比率は８
８％Ａｌ−１２％Ｓｉで、電子線真空蒸着もしくはスパ
ッタリングにより形成する。
８％Ａｌ−１２％Ｓｉで、電子線真空蒸着もしくはスパ
ッタリングにより形成する。
【００２１】なおまた、以上の説明ではチップ型半導体
素子本体にトライアックで構成したものを示したが、図
３に示したようなサイリスタについても同様に実施可能
である。
素子本体にトライアックで構成したものを示したが、図
３に示したようなサイリスタについても同様に実施可能
である。
【００２２】
【発明の効果】以上説明したように本発明によれば、チ
ップ型半導体素子の耐圧特性劣化を防ぎ、熱応力緩衝板
の接合のばらつきを抑え、かつ熱応力緩衝板と外部電極
とのはんだ接合においても、はんだ接合部の十分な強度
を保持することができる。
ップ型半導体素子の耐圧特性劣化を防ぎ、熱応力緩衝板
の接合のばらつきを抑え、かつ熱応力緩衝板と外部電極
とのはんだ接合においても、はんだ接合部の十分な強度
を保持することができる。
【図１】本発明の実施の形態におけるチップ型半導体素
子に係るトライアック（３端子双方向性サイリスタ）の
構造断面図
子に係るトライアック（３端子双方向性サイリスタ）の
構造断面図
【図２】同チップ型半導体素子の製造方法の工程図
【図３】本発明の他の実施の形態におけるチップ型半導
体素子に係わるサイリスタ（３端子一方向性サイリス
タ）の構造断面図
体素子に係わるサイリスタ（３端子一方向性サイリス
タ）の構造断面図
【図４】既に提案されたチップ型半導体素子に係わるト
ライアックの構造断面図
ライアックの構造断面図
３、４ Ｔｉ膜
５、６ Ｎｉ膜
１０ 半導体素子本体
１２ Ａｌ膜からなる主電極
１１ Ａｌ膜からなるゲート電極
１３ Ａｌ膜からなる主電極
１５ パッシベーション膜
２０、２１ Ａｌ−Ｓｉ合金板
３０、３１ 緩衝板
４０、４１ Ａｇ膜
５０、５１ Ａｌ膜もしくはＡｌ−Ｓｉ合金膜
Claims (3)
- 【請求項１】 複数のＮ層とＰ層で構成され、その角部
がパッシベーション膜で被覆されてなる半導体素子本体
とＷやＭｏからなる熱応力緩衝板がＡｌ−Ｓｉ合金膜を
介して接合されたチップ型半導体素子において、前記熱
応力緩衝板の前記Ａｌ−Ｓｉ合金膜と接合する側の面に
前記熱応力緩衝板から順にＡｌ膜、Ａｇ膜を積層して形
成し、前記熱応力緩衝板のもう一方の面には前記熱応力
緩衝板から順にＴｉ膜、Ｎｉ膜を積層して形成し、反対
面には第１層にＡｌ膜、第２層にはＡｇ膜の積層膜が形
成されたことを特徴とするチップ型半導体素子。 - 【請求項２】 複数のＮ層とＰ層で構成され、その角部
がパッシベーション膜で被覆されてなる半導体素子本体
とＷやＭｏからなる熱応力緩衝板がＡｌ−Ｓｉ合金膜を
介して接合されたチップ型半導体素子において、前記熱
応力緩衝板の前記Ａｌ−Ｓｉ合金膜と接合する側の面に
前記熱応力緩衝板から順にＡｌ膜、Ａｇ膜を積層して形
成し、前記熱応力緩衝板のもう一方の面には前記熱応力
緩衝板から順にＴｉ膜、Ｎｉ膜を積層して形成し、反対
面には第１層にＡｌ膜、第２層にはＡｇ膜の積層膜を形
成した面を介して、５８０℃〜６３０℃の還元性ないし
は不活性雰囲気下で接合したことを特徴とするチップ型
半導体素子の製造方法。 - 【請求項３】 熱応力緩衝板の片面には１５０℃〜２５
０℃で加熱しながら第１層にＴｉ膜、第２層にＮｉ膜か
らなる積層膜を電子線真空蒸着もしくはスパッタリング
により形成し、反対面には第１層にＡｌ膜、第２層には
Ａｇ膜からなる積層膜を、電子線真空蒸着もしくはスパ
ッタリングにより形成することを特徴とするチップ型半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038123A JP3937860B2 (ja) | 2002-02-15 | 2002-02-15 | チップ型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038123A JP3937860B2 (ja) | 2002-02-15 | 2002-02-15 | チップ型半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243585A true JP2003243585A (ja) | 2003-08-29 |
| JP3937860B2 JP3937860B2 (ja) | 2007-06-27 |
Family
ID=27779517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002038123A Expired - Fee Related JP3937860B2 (ja) | 2002-02-15 | 2002-02-15 | チップ型半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3937860B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045831B2 (en) | 2004-01-14 | 2006-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
-
2002
- 2002-02-15 JP JP2002038123A patent/JP3937860B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045831B2 (en) | 2004-01-14 | 2006-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| CN100338751C (zh) * | 2004-01-14 | 2007-09-19 | 三菱电机株式会社 | 半导体装置 |
| DE102004048688B4 (de) * | 2004-01-14 | 2013-05-08 | Mitsubishi Denki K.K. | Leistungs-Halbleitervorrichtung |
| JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3937860B2 (ja) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6154383B2 (ja) | 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール | |
| JP2018116994A (ja) | パワーモジュール | |
| JPS6141135B2 (ja) | ||
| JP2003243585A (ja) | チップ型半導体素子およびその製造方法 | |
| JPS62287649A (ja) | 半導体装置 | |
| JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
| JP2003273346A (ja) | チップ型半導体素子とその製造方法 | |
| US11315868B2 (en) | Electronic-component-mounted module design to reduce linear expansion coefficient mismatches | |
| JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JP2019079957A (ja) | パワーモジュール | |
| JP4123717B2 (ja) | チップ型半導体素子の製造方法 | |
| US6614105B2 (en) | Chip-type semiconductor device | |
| JP2019079958A (ja) | パワーモジュール | |
| JPS60241239A (ja) | 半導体装置 | |
| JP6991885B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03209725A (ja) | 半導体装置の突起電極形成方法 | |
| JP2809799B2 (ja) | 半導体装置 | |
| JPS6337497B2 (ja) | ||
| JP6354954B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63289956A (ja) | ショットキ・バリア・ダイオ−ドの製造方法 | |
| JPH08264765A (ja) | パワーチップキャリア及びこれを用いたパワー半導体装置 | |
| JP2003109984A (ja) | Ｉｃ搭載発振器 | |
| JPH0255271A (ja) | 窒化アルミニウム基板と金属板との接合構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |