JPS63289956A - ショットキ・バリア・ダイオ−ドの製造方法 - Google Patents
ショットキ・バリア・ダイオ−ドの製造方法Info
- Publication number
- JPS63289956A JPS63289956A JP62125509A JP12550987A JPS63289956A JP S63289956 A JPS63289956 A JP S63289956A JP 62125509 A JP62125509 A JP 62125509A JP 12550987 A JP12550987 A JP 12550987A JP S63289956 A JPS63289956 A JP S63289956A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- mum
- thickness
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000005219 brazing Methods 0.000 abstract description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 229910052759 nickel Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板上に被着されたバリア金属層に電
極金属層を介してリード端子をろう付けするショットキ
・バリア・ダイオードの製造方法に関する。
極金属層を介してリード端子をろう付けするショットキ
・バリア・ダイオードの製造方法に関する。
ショットキ・バリア・ダイオードの製造に際しては、第
2図に示すようにシリコン基板1に酸化膜2の開口部に
おいて接触するMo等のバリア金属層3とリード端子7
とのはんだ6によるろう付けを可能にするために、バリ
ア金属N3の上に、例えばニッケル層4.金層5などの
電極金属層を逐次蒸着していた。
2図に示すようにシリコン基板1に酸化膜2の開口部に
おいて接触するMo等のバリア金属層3とリード端子7
とのはんだ6によるろう付けを可能にするために、バリ
ア金属N3の上に、例えばニッケル層4.金層5などの
電極金属層を逐次蒸着していた。
しかし、このようなシリコンにおいて、リード端子7を
はんだつけしたあと、逆方向電流が増加し、またヒート
サイクル試験、電圧印加試験のあと特性が劣化するとい
う問題があった。あるいは、大電流が流れたときにバリ
ア金属層3に亀裂または剥がれが生じ、素子が破壊に至
るという問題があった。さらには、耐湿特性が良くない
という問題もあった。
はんだつけしたあと、逆方向電流が増加し、またヒート
サイクル試験、電圧印加試験のあと特性が劣化するとい
う問題があった。あるいは、大電流が流れたときにバリ
ア金属層3に亀裂または剥がれが生じ、素子が破壊に至
るという問題があった。さらには、耐湿特性が良くない
という問題もあった。
このような問題は、熱膨張係数の小さい基板1のシリコ
ンと熱膨張係数の大きい端子7.はんだ6あるいは電極
金属層5,4などの金属との間にろう付は時あるいは通
電時に生ずる熱応力に起因すると考えられる。耐湿特性
の劣化も、熱応力により生じた蒸着金属層5,4あるい
はバリア金属層3に入った亀裂からの水分の浸入による
と考えられる。
ンと熱膨張係数の大きい端子7.はんだ6あるいは電極
金属層5,4などの金属との間にろう付は時あるいは通
電時に生ずる熱応力に起因すると考えられる。耐湿特性
の劣化も、熱応力により生じた蒸着金属層5,4あるい
はバリア金属層3に入った亀裂からの水分の浸入による
と考えられる。
本発明の目的は、上述の各問題を解決するために、ろう
付は時あるいは通電時に生ずる熱応力を吸収し、亀裂な
どの発生のおそれをなくしたショットキ・バリア・ダイ
オードの製造方法を提供することにある。
付は時あるいは通電時に生ずる熱応力を吸収し、亀裂な
どの発生のおそれをなくしたショットキ・バリア・ダイ
オードの製造方法を提供することにある。
上述の目的を達成するために、本発明のは、半導体基板
上に被着されたバリア金属層に電極金属層を介してリー
ド端子をろう付けするショットキ・バリア・ダイオード
の製造方法において、バリア金属層上に電極金属層より
厚いアルミニウム層を被着し、その上に電極金属層を積
層するものとする。
上に被着されたバリア金属層に電極金属層を介してリー
ド端子をろう付けするショットキ・バリア・ダイオード
の製造方法において、バリア金属層上に電極金属層より
厚いアルミニウム層を被着し、その上に電極金属層を積
層するものとする。
バリア金属層と電極金属層の間に介在する軟質で厚いア
ルミニウム層が応力を吸収するため、バリア金属層、1
!極金金属の亀裂あるいは積層各層間の剥離を防止する
。
ルミニウム層が応力を吸収するため、バリア金属層、1
!極金金属の亀裂あるいは積層各層間の剥離を防止する
。
第1図は本発明の一実施例によって製造されるショット
キ・バリア・ダイオードを示し、第2図と共通の部分に
は同一の符号が付されている。このダイオードは、シリ
コン基板1の上に約2−の厚さの酸化膜2を被着し、そ
の中央に開口部を形成したのち、0.4nの厚さのMO
バリア金属層3゜1n以上の厚さのアルミニウム層8,
0.3nの厚さのニッケル層4.0.15nの厚さの金
層5を順次蒸着して積層し、リード端子7をはんだ6に
よってろう付けしたものである。4金属層3,8,4゜
5の積層後、不要部分は酸化膜2の上で同一パターンで
除去される。なお金15はばんだ6に合金し、ろう付は
後はその界面は明確でな(なる。
キ・バリア・ダイオードを示し、第2図と共通の部分に
は同一の符号が付されている。このダイオードは、シリ
コン基板1の上に約2−の厚さの酸化膜2を被着し、そ
の中央に開口部を形成したのち、0.4nの厚さのMO
バリア金属層3゜1n以上の厚さのアルミニウム層8,
0.3nの厚さのニッケル層4.0.15nの厚さの金
層5を順次蒸着して積層し、リード端子7をはんだ6に
よってろう付けしたものである。4金属層3,8,4゜
5の積層後、不要部分は酸化膜2の上で同一パターンで
除去される。なお金15はばんだ6に合金し、ろう付は
後はその界面は明確でな(なる。
第3図は、第1図のショットキ・バリア・ダイオードと
第2図のショットキ・バリア・ダイオードを温度60℃
9m度90%気中に放置した場合のそれぞれ試料数40
の逆方向電流特性不良率の推移を線31と!32で示す
、これより耐湿特性が大幅に向上したことがわかる。
第2図のショットキ・バリア・ダイオードを温度60℃
9m度90%気中に放置した場合のそれぞれ試料数40
の逆方向電流特性不良率の推移を線31と!32で示す
、これより耐湿特性が大幅に向上したことがわかる。
本発明によれば、バリア金属層の上に厚いアルミニウム
層を形成したことにより、リード端子をろう付けしたシ
ョットキ・バリア・ダイオードにおいて、リード端子、
ろう材あるいはろう付は性良好な電極金属層と半導体基
板との熱膨張係数の相違により、ろう付は時あるいは通
電時に発生する熱応力がアルミニウム層に吸収され、基
板上のバリア金属層まで加わらない、また、アルミニウ
ム層が外力に対する緩衝層として働く、この結果、ろう
付は後の逆方向電流の増加、ヒートサイクル。
層を形成したことにより、リード端子をろう付けしたシ
ョットキ・バリア・ダイオードにおいて、リード端子、
ろう材あるいはろう付は性良好な電極金属層と半導体基
板との熱膨張係数の相違により、ろう付は時あるいは通
電時に発生する熱応力がアルミニウム層に吸収され、基
板上のバリア金属層まで加わらない、また、アルミニウ
ム層が外力に対する緩衝層として働く、この結果、ろう
付は後の逆方向電流の増加、ヒートサイクル。
電圧印加試験後あるいは電流通電後の特性劣化ないし素
子破壊の発生がな(なる、また、バリア金属層の亀裂、
半導体基板からの剥離がなくなり、半導体基板あるいは
酸化膜との密着が保持されるため、保護樹脂層等を浸透
してくる水分がダイオードチップに到達しても、その水
分が半導体基板とバリア金属層との界面に浸入すること
がなく、耐湿特性も大幅に向上する。
子破壊の発生がな(なる、また、バリア金属層の亀裂、
半導体基板からの剥離がなくなり、半導体基板あるいは
酸化膜との密着が保持されるため、保護樹脂層等を浸透
してくる水分がダイオードチップに到達しても、その水
分が半導体基板とバリア金属層との界面に浸入すること
がなく、耐湿特性も大幅に向上する。
第1図は本発明の一実施例によるショットキ・バリア・
ダイオードの断面図、第2図は従来のショットキ・バリ
ア・ダイオードの断面図、第3図は逆方向電流特性不良
率推移を示す線図である。 1:シリコン基板、3:バリア金属層、4:ニッケル層
、5:金層、6:はんだ、7:リード端子、8ニアルミ
ニウム層。 、;、\。 ′ 二゛認′
ダイオードの断面図、第2図は従来のショットキ・バリ
ア・ダイオードの断面図、第3図は逆方向電流特性不良
率推移を示す線図である。 1:シリコン基板、3:バリア金属層、4:ニッケル層
、5:金層、6:はんだ、7:リード端子、8ニアルミ
ニウム層。 、;、\。 ′ 二゛認′
Claims (1)
- 1)半導体基板上に被着されたバリア金属層に電極金属
層を介してリード端子をろう付けするショットキ・バリ
ア・ダイオードの製造方法において、バリア金属層上に
電極金属層より厚いアルミニウム層を被着し、その上に
電極金属層を積層することを特徴とするショットキ・バ
リア・ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62125509A JPS63289956A (ja) | 1987-05-22 | 1987-05-22 | ショットキ・バリア・ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62125509A JPS63289956A (ja) | 1987-05-22 | 1987-05-22 | ショットキ・バリア・ダイオ−ドの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63289956A true JPS63289956A (ja) | 1988-11-28 |
Family
ID=14911890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62125509A Pending JPS63289956A (ja) | 1987-05-22 | 1987-05-22 | ショットキ・バリア・ダイオ−ドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63289956A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209770A (ja) * | 1990-01-11 | 1991-09-12 | Fuji Electric Co Ltd | ショットキーバリアダイオード |
US7508077B2 (en) | 2004-07-09 | 2009-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519265A (ja) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Jikishadankinoshokosochi |
JPS51146179A (en) * | 1975-06-11 | 1976-12-15 | Hitachi Ltd | Shot key varier type diode device |
JPS5345671A (en) * | 1976-10-08 | 1978-04-24 | Hitachi Ltd | Collecting and recovering method for gaseous substance with cold trap |
JPS5823952A (ja) * | 1981-08-03 | 1983-02-12 | ザ・ビ−・エフ・グツドリツチ・カンパニ− | 不織布 |
JPS5835985A (ja) * | 1981-08-28 | 1983-03-02 | Fuji Electric Corp Res & Dev Ltd | シヨツトキバリアダイオ−ドおよびその製造法 |
JPS59124765A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-05-22 JP JP62125509A patent/JPS63289956A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519265A (ja) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Jikishadankinoshokosochi |
JPS51146179A (en) * | 1975-06-11 | 1976-12-15 | Hitachi Ltd | Shot key varier type diode device |
JPS5345671A (en) * | 1976-10-08 | 1978-04-24 | Hitachi Ltd | Collecting and recovering method for gaseous substance with cold trap |
JPS5823952A (ja) * | 1981-08-03 | 1983-02-12 | ザ・ビ−・エフ・グツドリツチ・カンパニ− | 不織布 |
JPS5835985A (ja) * | 1981-08-28 | 1983-03-02 | Fuji Electric Corp Res & Dev Ltd | シヨツトキバリアダイオ−ドおよびその製造法 |
JPS59124765A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209770A (ja) * | 1990-01-11 | 1991-09-12 | Fuji Electric Co Ltd | ショットキーバリアダイオード |
US7508077B2 (en) | 2004-07-09 | 2009-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
US7964939B2 (en) | 2004-07-09 | 2011-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6141135B2 (ja) | ||
JPS63289956A (ja) | ショットキ・バリア・ダイオ−ドの製造方法 | |
JP4000877B2 (ja) | チップ型半導体素子とその製造方法 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
JP3937860B2 (ja) | チップ型半導体素子およびその製造方法 | |
JPH0472764A (ja) | 半導体装置の裏面電極 | |
JPH01318236A (ja) | 半導体装置 | |
JPS6143461A (ja) | 薄膜多層配線基板 | |
JP7379813B2 (ja) | 接合体及び接合体の製造方法 | |
JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
JPS61111580A (ja) | 薄膜の積層接着方法 | |
JPS63164447A (ja) | 半導体装置およびその製造方法 | |
JPS6010674A (ja) | 半導体素子の製造方法 | |
JPH03238865A (ja) | 半導体素子 | |
JPS61156825A (ja) | 半導体装置 | |
JPS6220338A (ja) | 半導体装置の製造方法 | |
JPS61156824A (ja) | 半導体装置 | |
JPH11233755A (ja) | 半導体装置 | |
JPH06120284A (ja) | 半導体装置 | |
JPS6057221B2 (ja) | 半導体装置 | |
JPS6233747B2 (ja) | ||
JP2008085368A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JPS6124820B2 (ja) |