JPS63289956A - ショットキ・バリア・ダイオ−ドの製造方法 - Google Patents

ショットキ・バリア・ダイオ−ドの製造方法

Info

Publication number
JPS63289956A
JPS63289956A JP62125509A JP12550987A JPS63289956A JP S63289956 A JPS63289956 A JP S63289956A JP 62125509 A JP62125509 A JP 62125509A JP 12550987 A JP12550987 A JP 12550987A JP S63289956 A JPS63289956 A JP S63289956A
Authority
JP
Japan
Prior art keywords
layer
barrier
mum
thickness
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62125509A
Other languages
English (en)
Inventor
Shigeru Tsuda
津田　茂
Yoshitomo Ogimura
好友 荻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62125509A priority Critical patent/JPS63289956A/ja
Publication of JPS63289956A publication Critical patent/JPS63289956A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板上に被着されたバリア金属層に電
極金属層を介してリード端子をろう付けするショットキ
・バリア・ダイオードの製造方法に関する。
〔従来の技術〕
ショットキ・バリア・ダイオードの製造に際しては、第
２図に示すようにシリコン基板１に酸化膜２の開口部に
おいて接触するＭｏ等のバリア金属層３とリード端子７
とのはんだ６によるろう付けを可能にするために、バリ
ア金属Ｎ３の上に、例えばニッケル層４．金層５などの
電極金属層を逐次蒸着していた。
〔発明が解決しようとする問題点〕
しかし、このようなシリコンにおいて、リード端子７を
はんだつけしたあと、逆方向電流が増加し、またヒート
サイクル試験、電圧印加試験のあと特性が劣化するとい
う問題があった。あるいは、大電流が流れたときにバリ
ア金属層３に亀裂または剥がれが生じ、素子が破壊に至
るという問題があった。さらには、耐湿特性が良くない
という問題もあった。
このような問題は、熱膨張係数の小さい基板１のシリコ
ンと熱膨張係数の大きい端子７．はんだ６あるいは電極
金属層５，４などの金属との間にろう付は時あるいは通
電時に生ずる熱応力に起因すると考えられる。耐湿特性
の劣化も、熱応力により生じた蒸着金属層５，４あるい
はバリア金属層３に入った亀裂からの水分の浸入による
と考えられる。
本発明の目的は、上述の各問題を解決するために、ろう
付は時あるいは通電時に生ずる熱応力を吸収し、亀裂な
どの発生のおそれをなくしたショットキ・バリア・ダイ
オードの製造方法を提供することにある。
〔問題点を解決するための手段〕
上述の目的を達成するために、本発明のは、半導体基板
上に被着されたバリア金属層に電極金属層を介してリー
ド端子をろう付けするショットキ・バリア・ダイオード
の製造方法において、バリア金属層上に電極金属層より
厚いアルミニウム層を被着し、その上に電極金属層を積
層するものとする。
〔作用〕
バリア金属層と電極金属層の間に介在する軟質で厚いア
ルミニウム層が応力を吸収するため、バリア金属層、１
！極金金属の亀裂あるいは積層各層間の剥離を防止する
。
〔実施例〕
第１図は本発明の一実施例によって製造されるショット
キ・バリア・ダイオードを示し、第２図と共通の部分に
は同一の符号が付されている。このダイオードは、シリ
コン基板１の上に約２−の厚さの酸化膜２を被着し、そ
の中央に開口部を形成したのち、０．４ｎの厚さのＭＯ
バリア金属層３゜１ｎ以上の厚さのアルミニウム層８，
０．３ｎの厚さのニッケル層４．０．１５ｎの厚さの金
層５を順次蒸着して積層し、リード端子７をはんだ６に
よってろう付けしたものである。４金属層３，８，４゜
５の積層後、不要部分は酸化膜２の上で同一パターンで
除去される。なお金１５はばんだ６に合金し、ろう付は
後はその界面は明確でな（なる。
第３図は、第１図のショットキ・バリア・ダイオードと
第２図のショットキ・バリア・ダイオードを温度６０℃
９ｍ度９０％気中に放置した場合のそれぞれ試料数４０
の逆方向電流特性不良率の推移を線３１と！３２で示す
、これより耐湿特性が大幅に向上したことがわかる。
〔発明の効果〕
本発明によれば、バリア金属層の上に厚いアルミニウム
層を形成したことにより、リード端子をろう付けしたシ
ョットキ・バリア・ダイオードにおいて、リード端子、
ろう材あるいはろう付は性良好な電極金属層と半導体基
板との熱膨張係数の相違により、ろう付は時あるいは通
電時に発生する熱応力がアルミニウム層に吸収され、基
板上のバリア金属層まで加わらない、また、アルミニウ
ム層が外力に対する緩衝層として働く、この結果、ろう
付は後の逆方向電流の増加、ヒートサイクル。
電圧印加試験後あるいは電流通電後の特性劣化ないし素
子破壊の発生がな（なる、また、バリア金属層の亀裂、
半導体基板からの剥離がなくなり、半導体基板あるいは
酸化膜との密着が保持されるため、保護樹脂層等を浸透
してくる水分がダイオードチップに到達しても、その水
分が半導体基板とバリア金属層との界面に浸入すること
がなく、耐湿特性も大幅に向上する。
【図面の簡単な説明】
第１図は本発明の一実施例によるショットキ・バリア・
ダイオードの断面図、第２図は従来のショットキ・バリ
ア・ダイオードの断面図、第３図は逆方向電流特性不良
率推移を示す線図である。 １：シリコン基板、３：バリア金属層、４：ニッケル層
、５：金層、６：はんだ、７：リード端子、８ニアルミ
ニウム層。 、；、＼。 ′　　　二゛認′

Claims (1)

    【特許請求の範囲】
  1. １）半導体基板上に被着されたバリア金属層に電極金属
    層を介してリード端子をろう付けするショットキ・バリ
    ア・ダイオードの製造方法において、バリア金属層上に
    電極金属層より厚いアルミニウム層を被着し、その上に
    電極金属層を積層することを特徴とするショットキ・バ
    リア・ダイオードの製造方法。
JP62125509A 1987-05-22 1987-05-22 ショットキ・バリア・ダイオ−ドの製造方法 Pending JPS63289956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62125509A JPS63289956A (ja) 1987-05-22 1987-05-22 ショットキ・バリア・ダイオ−ドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62125509A JPS63289956A (ja) 1987-05-22 1987-05-22 ショットキ・バリア・ダイオ−ドの製造方法

Publications (1)

Publication Number Publication Date
JPS63289956A true JPS63289956A (ja) 1988-11-28

Family

ID=14911890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125509A Pending JPS63289956A (ja) 1987-05-22 1987-05-22 ショットキ・バリア・ダイオ−ドの製造方法

Country Status (1)

Country Link
JP (1) JPS63289956A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209770A (ja) * 1990-01-11 1991-09-12 Fuji Electric Co Ltd ショットキーバリアダイオード
US7508077B2 (en) 2004-07-09 2009-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519265A (ja) * 1974-07-12 1976-01-24 Hitachi Ltd Jikishadankinoshokosochi
JPS51146179A (en) * 1975-06-11 1976-12-15 Hitachi Ltd Shot key varier type diode device
JPS5345671A (en) * 1976-10-08 1978-04-24 Hitachi Ltd Collecting and recovering method for gaseous substance with cold trap
JPS5823952A (ja) * 1981-08-03 1983-02-12 ザ・ビ−・エフ・グツドリツチ・カンパニ− 不織布
JPS5835985A (ja) * 1981-08-28 1983-03-02 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ドおよびその製造法
JPS59124765A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519265A (ja) * 1974-07-12 1976-01-24 Hitachi Ltd Jikishadankinoshokosochi
JPS51146179A (en) * 1975-06-11 1976-12-15 Hitachi Ltd Shot key varier type diode device
JPS5345671A (en) * 1976-10-08 1978-04-24 Hitachi Ltd Collecting and recovering method for gaseous substance with cold trap
JPS5823952A (ja) * 1981-08-03 1983-02-12 ザ・ビ−・エフ・グツドリツチ・カンパニ− 不織布
JPS5835985A (ja) * 1981-08-28 1983-03-02 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ドおよびその製造法
JPS59124765A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209770A (ja) * 1990-01-11 1991-09-12 Fuji Electric Co Ltd ショットキーバリアダイオード
US7508077B2 (en) 2004-07-09 2009-03-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US7964939B2 (en) 2004-07-09 2011-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
JPS6141135B2 (ja)
JPS63289956A (ja) ショットキ・バリア・ダイオ−ドの製造方法
JP5494559B2 (ja) 半導体装置およびその製造方法
JP4000877B2 (ja) チップ型半導体素子とその製造方法
JPH03101234A (ja) 半導体装置の製造方法
US3702787A (en) Method of forming ohmic contact for semiconducting devices
JP4055399B2 (ja) チップ型半導体素子及びその製造方法
JP3937860B2 (ja) チップ型半導体素子およびその製造方法
JPH0472764A (ja) 半導体装置の裏面電極
JP4123717B2 (ja) チップ型半導体素子の製造方法
JPH01318236A (ja) 半導体装置
JP7379813B2 (ja) 接合体及び接合体の製造方法
JPH0760836B2 (ja) ろう付け材料
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPS61111580A (ja) 薄膜の積層接着方法
JPS6010674A (ja) 半導体素子の製造方法
JPS60187032A (ja) 半導体装置
JPS6220338A (ja) 半導体装置の製造方法
JPS61156824A (ja) 半導体装置
JPH11233755A (ja) 半導体装置
JPH06120284A (ja) 半導体装置
JPS6057221B2 (ja) 半導体装置
JPS6233747B2 (ja)
JP2008085368A (ja) 半導体チップおよびこれを用いた半導体装置
JPS6124820B2 (ja)