JPH11233755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11233755A JPH11233755A JP10029505A JP2950598A JPH11233755A JP H11233755 A JPH11233755 A JP H11233755A JP 10029505 A JP10029505 A JP 10029505A JP 2950598 A JP2950598 A JP 2950598A JP H11233755 A JPH11233755 A JP H11233755A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gto
- gate
- gate pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ＧＴＯのゲート電極を多重構造とすることによ
り、厚みの薄い半導体装置を提供する。 【解決手段】ＧＴＯにおいて、Ｐベース層２０２が半導
体基板表面に露出する部分に、アルミニウム層１０１，
チタン層１０２，ニッケル層１０３，金層１０４の４層
の金属からなる多重電極１０８が形成され、かつ、前記
の多重電極の表面に半田１０５を介してゲートリード１
３が接続される。 【効果】ゲートパットを直接接着することにより、従来
のゲート加圧機構が不必要となるため、ＧＴＯ素子の厚
みを薄くすることが出来る。
り、厚みの薄い半導体装置を提供する。 【解決手段】ＧＴＯにおいて、Ｐベース層２０２が半導
体基板表面に露出する部分に、アルミニウム層１０１，
チタン層１０２，ニッケル層１０３，金層１０４の４層
の金属からなる多重電極１０８が形成され、かつ、前記
の多重電極の表面に半田１０５を介してゲートリード１
３が接続される。 【効果】ゲートパットを直接接着することにより、従来
のゲート加圧機構が不必要となるため、ＧＴＯ素子の厚
みを薄くすることが出来る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の電極形
成方法に係わり、特にアノード，カソード電極を加圧す
る圧接型半導体装置において半導体基板上のゲート電極
の構造に関する。
成方法に係わり、特にアノード，カソード電極を加圧す
る圧接型半導体装置において半導体基板上のゲート電極
の構造に関する。
【０００２】
【従来の技術】本明細書では本発明を説明するために、
上記発明が有効とされるゲートターンオフサイリスタ
（ＧＴＯ）を用いて説明する。
上記発明が有効とされるゲートターンオフサイリスタ
（ＧＴＯ）を用いて説明する。
【０００３】図８に示すのは、従来用いられてきた圧接
型ＧＴＯの断面構造の摸式図である。ＧＴＯはＧＴＯペ
レット２００を底部構体２と頂部構体１で封じ切る形と
なる。底部構体２は銅製アノードポスト電極１１とセラ
ミック製の絶縁筒体１６とは輪形金属板１２からなる。
一方、頂部構体１はカソードポスト電極１０，絶縁筒体
１６，輪形金属板１２で構成される。また、カソードポ
スト電極１０にはゲートリードを取り付けるための切欠
溝が設けられている。また、ＧＴＯペレット２００のア
ノード側のアノード電極２２の下方にはモリブデン製の
ディスク状の部材２３を、同様にカソード側のカソード
電極２１の上方にもモリブデンバッファディスク２０を
配置する。また、Ｓｉ基板の円周端部は電圧保持を目的
として、端面処理がなされている。
型ＧＴＯの断面構造の摸式図である。ＧＴＯはＧＴＯペ
レット２００を底部構体２と頂部構体１で封じ切る形と
なる。底部構体２は銅製アノードポスト電極１１とセラ
ミック製の絶縁筒体１６とは輪形金属板１２からなる。
一方、頂部構体１はカソードポスト電極１０，絶縁筒体
１６，輪形金属板１２で構成される。また、カソードポ
スト電極１０にはゲートリードを取り付けるための切欠
溝が設けられている。また、ＧＴＯペレット２００のア
ノード側のアノード電極２２の下方にはモリブデン製の
ディスク状の部材２３を、同様にカソード側のカソード
電極２１の上方にもモリブデンバッファディスク２０を
配置する。また、Ｓｉ基板の円周端部は電圧保持を目的
として、端面処理がなされている。
【０００４】また、ゲート電極となるアルミニウム層１
０１のゲートリード１３と接続するゲートパット１０６
の上方にはセラミックシール６０１，マイカ６０２，座
金６０４，スプリング６０３からなるゲートパット１０
６をＧＴＯペレット２００に加圧し、低抵抗接触する圧
接型ゲート構造を採用するのが通常である。
０１のゲートリード１３と接続するゲートパット１０６
の上方にはセラミックシール６０１，マイカ６０２，座
金６０４，スプリング６０３からなるゲートパット１０
６をＧＴＯペレット２００に加圧し、低抵抗接触する圧
接型ゲート構造を採用するのが通常である。
【０００５】
【発明が解決しようとする課題】ＧＴＯ素子のターンオ
フ動作はアノード電極２２−カソード電極２１間の通電
中に、アルミニウム層１０１−カソード電極２１にパル
ス状の逆電圧を印加し、ＧＴＯペレット内部の電荷をア
ルミニウム層１０１を通して除去することによってなさ
れる。このオフゲート電流は通常アノード電極２２−カ
ソード電極２１間に流れるアノード電流値の２０〜３０
％程度必要とされる。例えば、ターンオフ電流が６００
０ＡクラスのＧＴＯではオフゲート電流は１２００Ａ〜
２０００Ａ程度となる。そのため、ゲートパット１０６
とアルミニウム層１０１間の接触抵抗は極力小さいこと
が望まれる。そのため、従来の構造ではゲートパット１
０６加圧の圧力を大きくすることが必要とされたため、
絶縁部材であるマイカ６０２，座金６０４，スプリング
６０３からなるゲート加圧部品も大きくなり、必然的に
カソードポスト電極１０の切り欠きも大きくなることか
らカソードポスト電極１０の厚みが増加し、ＧＴＯ素子
トータル厚も厚くなってしまう。
フ動作はアノード電極２２−カソード電極２１間の通電
中に、アルミニウム層１０１−カソード電極２１にパル
ス状の逆電圧を印加し、ＧＴＯペレット内部の電荷をア
ルミニウム層１０１を通して除去することによってなさ
れる。このオフゲート電流は通常アノード電極２２−カ
ソード電極２１間に流れるアノード電流値の２０〜３０
％程度必要とされる。例えば、ターンオフ電流が６００
０ＡクラスのＧＴＯではオフゲート電流は１２００Ａ〜
２０００Ａ程度となる。そのため、ゲートパット１０６
とアルミニウム層１０１間の接触抵抗は極力小さいこと
が望まれる。そのため、従来の構造ではゲートパット１
０６加圧の圧力を大きくすることが必要とされたため、
絶縁部材であるマイカ６０２，座金６０４，スプリング
６０３からなるゲート加圧部品も大きくなり、必然的に
カソードポスト電極１０の切り欠きも大きくなることか
らカソードポスト電極１０の厚みが増加し、ＧＴＯ素子
トータル厚も厚くなってしまう。
【０００６】また、上記の加圧方式では、マイカ６０
２，座金６０４，スプリング６０３の特性およびゲート
パット１０６などの部品の厚み精度の不均一によりゲー
トパット面内を均一に加圧するのは難しい。このゲート
電極加圧の不均一はオフゲート電流の不均一をもたらす
ためＧＴＯのターンオフ破壊の原因となる。これを解決
するためにも、ゲートパット１０６の加圧を強化する必
要があり、さらにスプリング６０３を強化する必要があ
る。また、長期間の使用に対する経時変化を考慮した場
合、スプリング６０３の劣化によりゲートパット１０６
面内での加圧力不均一により特性劣化等も懸念される。
２，座金６０４，スプリング６０３の特性およびゲート
パット１０６などの部品の厚み精度の不均一によりゲー
トパット面内を均一に加圧するのは難しい。このゲート
電極加圧の不均一はオフゲート電流の不均一をもたらす
ためＧＴＯのターンオフ破壊の原因となる。これを解決
するためにも、ゲートパット１０６の加圧を強化する必
要があり、さらにスプリング６０３を強化する必要があ
る。また、長期間の使用に対する経時変化を考慮した場
合、スプリング６０３の劣化によりゲートパット１０６
面内での加圧力不均一により特性劣化等も懸念される。
【０００７】更に、実験が進められている、６０００Ａ
クラスの大容量ＧＴＯ素子では半導体基板の拡大に伴
い、ゲートパット１０６の面積も拡大されるため、ゲー
トパット１０６加圧のための機構は更に大規模化されス
プリング６０３の厚み増加も当然必要とされる。そのた
めＧＴＯ素子の厚み、特にカソードポスト電極１０の厚
みは大幅に増加させざるを得なくなる。ＧＴＯ素子の厚
みの増加は、カソードポスト電極１０の厚み増加による
熱抵抗悪化を伴うだけでなく、カソードポスト電極１０
に比較的大きな面積で切り欠きが必要となるため、組立
後の熱処理や加圧スタックへの装着により、カソードポ
スト電極１０の切り欠き部の平坦度が悪くなる等の問題
もある。
クラスの大容量ＧＴＯ素子では半導体基板の拡大に伴
い、ゲートパット１０６の面積も拡大されるため、ゲー
トパット１０６加圧のための機構は更に大規模化されス
プリング６０３の厚み増加も当然必要とされる。そのた
めＧＴＯ素子の厚み、特にカソードポスト電極１０の厚
みは大幅に増加させざるを得なくなる。ＧＴＯ素子の厚
みの増加は、カソードポスト電極１０の厚み増加による
熱抵抗悪化を伴うだけでなく、カソードポスト電極１０
に比較的大きな面積で切り欠きが必要となるため、組立
後の熱処理や加圧スタックへの装着により、カソードポ
スト電極１０の切り欠き部の平坦度が悪くなる等の問題
もある。
【０００８】一方、スプリング６０３の厚み増加による
半導体装置厚み増加を防止するために、ゲートパット１
０６を半田を用いて貼り付ける方法が考えられるが、従
来のシリコン面およびアルミ電極表面の半田塗れ性は悪
く、半田接続は不可能である。また、ゲートパット１０
６をモリブデンまたはタングステンで製作し、アルミニ
ウム・シリコン合金を介して高温処理することによりゲ
ートパット１０６を合金化させることは可能であるが、
７００℃以上の熱処理が必要となるため、GTOペレット
表面にアノード電極およびカソード電極，絶縁樹脂膜を
形成したあとではそれらの溶解をもたらすため適用不可
能である。
半導体装置厚み増加を防止するために、ゲートパット１
０６を半田を用いて貼り付ける方法が考えられるが、従
来のシリコン面およびアルミ電極表面の半田塗れ性は悪
く、半田接続は不可能である。また、ゲートパット１０
６をモリブデンまたはタングステンで製作し、アルミニ
ウム・シリコン合金を介して高温処理することによりゲ
ートパット１０６を合金化させることは可能であるが、
７００℃以上の熱処理が必要となるため、GTOペレット
表面にアノード電極およびカソード電極，絶縁樹脂膜を
形成したあとではそれらの溶解をもたらすため適用不可
能である。
【０００９】本発明の目的は、ＧＴＯのゲート電極を多
重構造とすることにより、厚みの薄い半導体装置を提供
することにある。
重構造とすることにより、厚みの薄い半導体装置を提供
することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、一対の表面を持つ半導体基板内にＰ型エミッタ
層，Ｎ型ベース層，Ｐ型ベース層，Ｎ型エミッタ層を順
次形成したＰＮＰＮ型の半導体装置において、Ｐ型半導
体層が半導体基板表面に露出する部分の一部に、アルミ
ニウム層，チタン層，ニッケル層，金層の４層の金属か
らなる多重電極が形成され、かつ、前記の多重電極の表
面に半田を介して外部電極が接続されたことを特徴とす
る。
めに、一対の表面を持つ半導体基板内にＰ型エミッタ
層，Ｎ型ベース層，Ｐ型ベース層，Ｎ型エミッタ層を順
次形成したＰＮＰＮ型の半導体装置において、Ｐ型半導
体層が半導体基板表面に露出する部分の一部に、アルミ
ニウム層，チタン層，ニッケル層，金層の４層の金属か
らなる多重電極が形成され、かつ、前記の多重電極の表
面に半田を介して外部電極が接続されたことを特徴とす
る。
【００１１】さらに、アルミニウム層，チタン層，ニッ
ケル層，金層からなる多重電極のうち、アルミニウム電
極層がＰ型ベース層が半導体表面に露出する部分を覆う
ように形成されたことを特徴とする電極形成方法。
ケル層，金層からなる多重電極のうち、アルミニウム電
極層がＰ型ベース層が半導体表面に露出する部分を覆う
ように形成されたことを特徴とする電極形成方法。
【００１２】本発明による半導体装置についての作用に
ついて説明する。
ついて説明する。
【００１３】本発明によれば、従来用いられてきた、ス
プリング加圧方式に変わり、ゲート取り出し部分にアル
ミ−チタン−ニッケル−金からなる多重電極構造を形成
し、ゲート取り出しリードを半田溶接とすることによ
り、ＧＴＯ素子の厚み増加の原因であったスプリング構
造を省くことが出来るため、厚みを大幅に薄くすること
が出来る。
プリング加圧方式に変わり、ゲート取り出し部分にアル
ミ−チタン−ニッケル−金からなる多重電極構造を形成
し、ゲート取り出しリードを半田溶接とすることによ
り、ＧＴＯ素子の厚み増加の原因であったスプリング構
造を省くことが出来るため、厚みを大幅に薄くすること
が出来る。
【００１４】
【発明の実施の形態】以下、図面を用いて本発明につい
て詳しく説明する。
て詳しく説明する。
【００１５】（実施例１）図１は本発明の多重電極を採
用したＧＴＯ素子の断面図である。
用したＧＴＯ素子の断面図である。
【００１６】ＧＴＯペレット２００は半導体基板内にＰ
型Ｎ型Ｐ型Ｎ型の４層を連続積層したサイリスタ構造が
なされ、このＧＴＯペレット２００を底部構体２と頂部
構体１で封じ切る形となる。底部構体２は銅製アノード
ポスト電極１１とセラミック製の絶縁筒体１６とは輪形
金属板１２からなる。一方、頂部構体１はカソードポス
ト電極１０，絶縁筒体１６，輪形金属板１２で構成され
る。また、カソードポスト電極１０にはゲートリード１
３を取り付けるための切欠溝が設けられている。また、
ＧＴＯペレット２００のアノード側のアノード電極２２
の表面にはモリブデン製のディスク状の部材２３を、同
様にカソード側のカソード電極２１の表面にもモリブデ
ンバッファディスク２０を配置する。また、ＧＴＯペレ
ット200の円周端部は電圧保持を目的として、端面処理
がなされている。
型Ｎ型Ｐ型Ｎ型の４層を連続積層したサイリスタ構造が
なされ、このＧＴＯペレット２００を底部構体２と頂部
構体１で封じ切る形となる。底部構体２は銅製アノード
ポスト電極１１とセラミック製の絶縁筒体１６とは輪形
金属板１２からなる。一方、頂部構体１はカソードポス
ト電極１０，絶縁筒体１６，輪形金属板１２で構成され
る。また、カソードポスト電極１０にはゲートリード１
３を取り付けるための切欠溝が設けられている。また、
ＧＴＯペレット２００のアノード側のアノード電極２２
の表面にはモリブデン製のディスク状の部材２３を、同
様にカソード側のカソード電極２１の表面にもモリブデ
ンバッファディスク２０を配置する。また、ＧＴＯペレ
ット200の円周端部は電圧保持を目的として、端面処理
がなされている。
【００１７】本発明の特徴であるゲート電極部分につい
ては、ＧＴＯペレット２００のゲート電極取り出し位置
にはＧＴＯペレット２００から順にアルミニウム層１０
１−チタン層１０２−ニッケル層１０３−金層１０４が
連続して積層形成され、さらにその上方には半田層１０
５−ゲートパット１０６が形成され、ゲートリード１３
を通じて外部のゲート回路と接続されている。
ては、ＧＴＯペレット２００のゲート電極取り出し位置
にはＧＴＯペレット２００から順にアルミニウム層１０
１−チタン層１０２−ニッケル層１０３−金層１０４が
連続して積層形成され、さらにその上方には半田層１０
５−ゲートパット１０６が形成され、ゲートリード１３
を通じて外部のゲート回路と接続されている。
【００１８】実施例１の効果について説明する。本発明
では、Ｐ型ベース層２０２の表面露出部１０７からのゲ
ート電流の引き抜きのために多重電極１０８を形成し、
半田層１０５を介して、ゲートパット１０６を直接貼り
付ける構造としている。本発明で記載の多重電極１０８
は、１層目にＰ型ベース層露出面にＰ型シリコン層とオ
ーミック接触が可能であるアルミニウム層１０１を形成
している。２層目にアルミニウム，ニッケルの相互拡散
防止のためのチタン層１０２を形成している。これは、
チタン層内におけるアルミニウム，ニッケルの熱拡散速
度が低いために採用した。３層目に半田との接着性の良
いニッケル層１０３を形成し、多重目にはニッケルの酸
化防止のために金層１０４を設けている。
では、Ｐ型ベース層２０２の表面露出部１０７からのゲ
ート電流の引き抜きのために多重電極１０８を形成し、
半田層１０５を介して、ゲートパット１０６を直接貼り
付ける構造としている。本発明で記載の多重電極１０８
は、１層目にＰ型ベース層露出面にＰ型シリコン層とオ
ーミック接触が可能であるアルミニウム層１０１を形成
している。２層目にアルミニウム，ニッケルの相互拡散
防止のためのチタン層１０２を形成している。これは、
チタン層内におけるアルミニウム，ニッケルの熱拡散速
度が低いために採用した。３層目に半田との接着性の良
いニッケル層１０３を形成し、多重目にはニッケルの酸
化防止のために金層１０４を設けている。
【００１９】上記の多重電極１０８を用いその表面に半
田を介することにより、半導体基板上に直接ゲートパッ
ト１０６を強固に接続することができ、従来のようなゲ
ートパット１０６加圧機構が不必要となる。本発明を適
用することにより、セラミックシール６０１，マイカ６
０２，スプリング６０３，座金６０４のトータル厚み１
０mmを省き、厚み約２マイクロメータの多重電極１０８
を適用することにより、６ｋＶＧＴＯ素子の厚みを２８
mmまで薄くすることが出来、ゲート加圧構造を用いた従
来構造の３５mmと比較し、厚みを約２０％薄くすること
が可能となった。
田を介することにより、半導体基板上に直接ゲートパッ
ト１０６を強固に接続することができ、従来のようなゲ
ートパット１０６加圧機構が不必要となる。本発明を適
用することにより、セラミックシール６０１，マイカ６
０２，スプリング６０３，座金６０４のトータル厚み１
０mmを省き、厚み約２マイクロメータの多重電極１０８
を適用することにより、６ｋＶＧＴＯ素子の厚みを２８
mmまで薄くすることが出来、ゲート加圧構造を用いた従
来構造の３５mmと比較し、厚みを約２０％薄くすること
が可能となった。
【００２０】以下に、前記構成にＧＴＯペレット（ペレ
ット）の製作工程における多重電極１０８の形成方法に
ついて説明する。
ット）の製作工程における多重電極１０８の形成方法に
ついて説明する。
【００２１】（１）まず、Ｐ型エミッタ層２０４，Ｎ型
ベース層２０３，Ｐ型ベース層２０２，Ｎ型エミッタ層
２０１のサイリスタ構造が形成されたシリコンウエハに
アノード電極２２，カソード電極２１を形成する。な
お、Ｐ型ベース層２０２表面側の表面濃度をアルミニウ
ム電極とのオーミック性接続とするために、高濃度Ｐ＋
層（５×１０18atom cm-3）とした。
ベース層２０３，Ｐ型ベース層２０２，Ｎ型エミッタ層
２０１のサイリスタ構造が形成されたシリコンウエハに
アノード電極２２，カソード電極２１を形成する。な
お、Ｐ型ベース層２０２表面側の表面濃度をアルミニウ
ム電極とのオーミック性接続とするために、高濃度Ｐ＋
層（５×１０18atom cm-3）とした。
【００２２】（２）次に、シリコンウエハをフッ化水
素：水＝１：５０の溶液を用いて洗浄処理し、多重電極
を形成するシリコン表面の自然酸化膜を除去する。
素：水＝１：５０の溶液を用いて洗浄処理し、多重電極
を形成するシリコン表面の自然酸化膜を除去する。
【００２３】（３）次に、図３に示すようなＧＴＯペレ
ット２００の中央部のみに多重電極の形成が可能なカバ
ー治具３００を用いて、アルミニウム層１０１を１００
００Å、チタン層１０２を２０００Å、ニッケル層１０
３を６０００Å、金層１０４を１０００Åを順次連続し
て蒸着する。なお、蒸着時のウエハ温度は２６０℃であ
る。また、アルミニウム層１０１の厚みは１００００Å
とした。なお、多重電極１０８の形成方法は蒸着法に限
らず、スパッタなどでも何ら問題ない。
ット２００の中央部のみに多重電極の形成が可能なカバ
ー治具３００を用いて、アルミニウム層１０１を１００
００Å、チタン層１０２を２０００Å、ニッケル層１０
３を６０００Å、金層１０４を１０００Åを順次連続し
て蒸着する。なお、蒸着時のウエハ温度は２６０℃であ
る。また、アルミニウム層１０１の厚みは１００００Å
とした。なお、多重電極１０８の形成方法は蒸着法に限
らず、スパッタなどでも何ら問題ない。
【００２４】（４）次に、窒素雰囲気の石英管熱処理炉
において、４２０℃で３０分間熱処理を実施した。ま
た、その後の窒素雰囲気中の熱処理は、蒸着した多重電
極の各層間の接触抵抗を低減するため、すなわち、各層
間に合金層を形成するために実施する。
において、４２０℃で３０分間熱処理を実施した。ま
た、その後の窒素雰囲気中の熱処理は、蒸着した多重電
極の各層間の接触抵抗を低減するため、すなわち、各層
間に合金層を形成するために実施する。
【００２５】（５）電極形成後、図示されていないが絶
縁膜形成，端面処理を施し、ＧＴＯペレットの加工を終
了する。
縁膜形成，端面処理を施し、ＧＴＯペレットの加工を終
了する。
【００２６】（６）次に、多重電極１０８上に半田片を
設置し、その表面にゲートパット１０６を配置しペレッ
ト全体を２５０℃で１０分間加熱して半田接続させる。
設置し、その表面にゲートパット１０６を配置しペレッ
ト全体を２５０℃で１０分間加熱して半田接続させる。
【００２７】（７）上記（１）〜（６）の工程により形
成されたＧＴＯペレットを頂部構体，底部構体からなる
パッケージに封入する。
成されたＧＴＯペレットを頂部構体，底部構体からなる
パッケージに封入する。
【００２８】上記記載の方法により形成されたＧＴＯの
ゲートパット１０６の引っ張り強度試験結果、および電
気特性試験結果は良好であり、ゲートパット１０６の引
っ張り強度劣化は発生しなかった。
ゲートパット１０６の引っ張り強度試験結果、および電
気特性試験結果は良好であり、ゲートパット１０６の引
っ張り強度劣化は発生しなかった。
【００２９】（実施例２）図４に示すのは、本発明の第
２実施例であり、ＧＴＯペレット２００のカソード側平
面図、およびＡ−Ａ部カソード側断面図である。第１実
施例との違いは、多重電極１０８のうち第１層目のアル
ミニウム層１０１の形成領域である。
２実施例であり、ＧＴＯペレット２００のカソード側平
面図、およびＡ−Ａ部カソード側断面図である。第１実
施例との違いは、多重電極１０８のうち第１層目のアル
ミニウム層１０１の形成領域である。
【００３０】図４ではＧＴＯペレット２００内にＧＴＯ
ユニット４００が放射状に配置され、中央部には多重電
極１０８が形成され、その内の第１層アルミニウム層１
０１を面積拡張し、ＧＴＯペレット片表面のＰ型ベース
層の露出部にはゲート電極４０２としてアルミニウム層
４０２を形成した。第２実施例では、アルミニウム層を
ゲート電極４０２と共用のためアルミニウム層４０２と
称する。
ユニット４００が放射状に配置され、中央部には多重電
極１０８が形成され、その内の第１層アルミニウム層１
０１を面積拡張し、ＧＴＯペレット片表面のＰ型ベース
層の露出部にはゲート電極４０２としてアルミニウム層
４０２を形成した。第２実施例では、アルミニウム層を
ゲート電極４０２と共用のためアルミニウム層４０２と
称する。
【００３１】第２実施例の効果について説明する。
【００３２】図４に示すようにＧＴＯペレット２００の
ターンオフは上記したようにＧＴＯペレット２００の電
荷をゲート電極となるアルミニウム層４０２を通じて、
図４の矢印のようにゲートリード１３から除去すること
によってなされる。その際にゲートリード１３から流れ
る電流のピークはアノード電極ーカソード電極間を流れ
る主電流の２０〜３０％にもなる。そのため、ゲート電
極からゲートリード１３までで発生する電圧降下はより
小さいことが望まれる。通常、アルミニウム層４０２は
アルミ電極内の抵抗を小さくするために膜厚を１０マイ
クロメートル以上必要とされ、実施例１に示した多重電
極１０８と比較し、大幅に厚くなっている。アルミニウ
ム層４０２と多重電極１０８を別々に形成した場合には
その厚みが異なるため、アルミニウム層４０２と多重電
極１０８間で電圧降下が発生してしまう。この電圧降下
を小さくするためには多重電極１０８の厚みをさらに厚
く、詳細にはアルミニウム層１０１の厚みをアルミニウ
ム層４０２と同等またはそれ以上とすることが望まれ
る。ところが、アルミニウム層４０２と多重電極１０８
を別々に形成した場合には、それぞれの電極形成にほぼ
同程度の時間を必要としてしまう。そこで第２実施例で
は、各ＧＴＯユニットのＰ型ベース層の露出面に接続し
たアルミニウム層４０２とゲートパット１０６取り付け
部の多重電極１０８の第１層目のアルミニウム層を同時
に形成することとした。つづいて、ゲートパット１０６
接着領域のみに図３に示すような装置を用いて第３層で
あるチタン層１０２，第３層であるニッケル層１０３，
第４層の金層１０４を形成することにより、アルミニウ
ム層４０２と多重電極１０８間の電圧降下を小さくする
ことができた。
ターンオフは上記したようにＧＴＯペレット２００の電
荷をゲート電極となるアルミニウム層４０２を通じて、
図４の矢印のようにゲートリード１３から除去すること
によってなされる。その際にゲートリード１３から流れ
る電流のピークはアノード電極ーカソード電極間を流れ
る主電流の２０〜３０％にもなる。そのため、ゲート電
極からゲートリード１３までで発生する電圧降下はより
小さいことが望まれる。通常、アルミニウム層４０２は
アルミ電極内の抵抗を小さくするために膜厚を１０マイ
クロメートル以上必要とされ、実施例１に示した多重電
極１０８と比較し、大幅に厚くなっている。アルミニウ
ム層４０２と多重電極１０８を別々に形成した場合には
その厚みが異なるため、アルミニウム層４０２と多重電
極１０８間で電圧降下が発生してしまう。この電圧降下
を小さくするためには多重電極１０８の厚みをさらに厚
く、詳細にはアルミニウム層１０１の厚みをアルミニウ
ム層４０２と同等またはそれ以上とすることが望まれ
る。ところが、アルミニウム層４０２と多重電極１０８
を別々に形成した場合には、それぞれの電極形成にほぼ
同程度の時間を必要としてしまう。そこで第２実施例で
は、各ＧＴＯユニットのＰ型ベース層の露出面に接続し
たアルミニウム層４０２とゲートパット１０６取り付け
部の多重電極１０８の第１層目のアルミニウム層を同時
に形成することとした。つづいて、ゲートパット１０６
接着領域のみに図３に示すような装置を用いて第３層で
あるチタン層１０２，第３層であるニッケル層１０３，
第４層の金層１０４を形成することにより、アルミニウ
ム層４０２と多重電極１０８間の電圧降下を小さくする
ことができた。
【００３３】（実施例３）図５に示すのは本発明の第３
実施例である。
実施例である。
【００３４】第１実施例との違いは、ゲートパット１０
６の形状および多重電極１０８の領域にある。ゲートパ
ット１０６の形状、特にＧＴＯペレット２００と接触す
るパット部分の形状を円筒形状とし、ＧＴＯペレット２
００と接する面積を小さくしているところに特徴があ
る。
６の形状および多重電極１０８の領域にある。ゲートパ
ット１０６の形状、特にＧＴＯペレット２００と接触す
るパット部分の形状を円筒形状とし、ＧＴＯペレット２
００と接する面積を小さくしているところに特徴があ
る。
【００３５】第３実施例の効果について説明する。熱膨
張率の違う材料を接着し、熱サイクルを加えた場合、そ
れらの物質は熱膨張の違いにより、それぞれの材質には
引っ張り応力または圧縮応力が発生する。熱膨張率の違
いが大きい場合には上記の応力により、貼り合わせた物
質は剥離，破断に至る。特に、熱膨張による応力の強弱
は接着している面積に依存し、面積が大きければ大きい
ほど、発生する応力は強くなる。本発明が適用される、
ＧＴＯのゲートパット部分は熱膨張率２．９×１０-6ｋ
に対し、ゲートパット１０６の材質が銅材であることか
らその熱膨張率は１７.１×１０-6ｋ であるため、ゲー
トパット１０６とシリコン間に応力が発生することにな
る。
張率の違う材料を接着し、熱サイクルを加えた場合、そ
れらの物質は熱膨張の違いにより、それぞれの材質には
引っ張り応力または圧縮応力が発生する。熱膨張率の違
いが大きい場合には上記の応力により、貼り合わせた物
質は剥離，破断に至る。特に、熱膨張による応力の強弱
は接着している面積に依存し、面積が大きければ大きい
ほど、発生する応力は強くなる。本発明が適用される、
ＧＴＯのゲートパット部分は熱膨張率２．９×１０-6ｋ
に対し、ゲートパット１０６の材質が銅材であることか
らその熱膨張率は１７.１×１０-6ｋ であるため、ゲー
トパット１０６とシリコン間に応力が発生することにな
る。
【００３６】そこで本発明ではゲートパット１０６の形
状を図５に示す形状とした。本来、ゲートパット１０６
へのターンオフ時に流れ込むゲート電流は、図４の平面
図に示すようにＧＴＯペレット外周部から中央部に集ま
るように流れる。したがって、図１に示すような円形の
ゲートパット１０６の場合、最外周からゲート電流が流
れ、さらにゲートパット１０６へと流れ込むため、ゲー
トパット１０６の中央部は電流の流れにほとんど寄与し
ない。そこで、第３実施例では、ゲートパット１０６を
円筒形とすることにより、ゲートパット１０６とＧＴＯ
ペレット２００のと接着面積を減少させ、前述の熱膨張
率の違いによる、ウエハの反り、さらにはゲートパット
１０６とＧＴＯペレット剥離，破断を防止するものであ
る。
状を図５に示す形状とした。本来、ゲートパット１０６
へのターンオフ時に流れ込むゲート電流は、図４の平面
図に示すようにＧＴＯペレット外周部から中央部に集ま
るように流れる。したがって、図１に示すような円形の
ゲートパット１０６の場合、最外周からゲート電流が流
れ、さらにゲートパット１０６へと流れ込むため、ゲー
トパット１０６の中央部は電流の流れにほとんど寄与し
ない。そこで、第３実施例では、ゲートパット１０６を
円筒形とすることにより、ゲートパット１０６とＧＴＯ
ペレット２００のと接着面積を減少させ、前述の熱膨張
率の違いによる、ウエハの反り、さらにはゲートパット
１０６とＧＴＯペレット剥離，破断を防止するものであ
る。
【００３７】発明者の実験によれば、ターンオフ電流６
０００Ａクラスの直径１３０mmのＧＴＯを用いてゲート
パット１０６接着後の温度上昇によるＧＴＯペレット20
0の反りを測定した結果、５０mmのディスク状のゲート
パット１０６と直径が等しく幅５mmのリング状のゲート
パット１０６を用いて、室温から１２５℃へ上昇させる
実験をした結果、ＧＴＯペレットの反りを約３０％小さ
くすることが可能であり、引っ張り応力，圧縮応力低減
の効果があることが確認された。
０００Ａクラスの直径１３０mmのＧＴＯを用いてゲート
パット１０６接着後の温度上昇によるＧＴＯペレット20
0の反りを測定した結果、５０mmのディスク状のゲート
パット１０６と直径が等しく幅５mmのリング状のゲート
パット１０６を用いて、室温から１２５℃へ上昇させる
実験をした結果、ＧＴＯペレットの反りを約３０％小さ
くすることが可能であり、引っ張り応力，圧縮応力低減
の効果があることが確認された。
【００３８】引っ張り応力，圧縮応力低減のためのゲー
トパット１０６の形状については、その他に図７に示す
ような形状のゲートパット１０６が効果があり、切り欠
きを設ける方法や、点接触とする方法などについても同
様な効果がある。
トパット１０６の形状については、その他に図７に示す
ような形状のゲートパット１０６が効果があり、切り欠
きを設ける方法や、点接触とする方法などについても同
様な効果がある。
【００３９】本発明の多重電極上に半田を介してリード
線を接続する方法については、上記の実施例記載以外に
も電力用サイリスタのゲート，大電流トランジスタ，IG
BT等のエミッタ・ゲートパットなどにも応用できること
を追記する。
線を接続する方法については、上記の実施例記載以外に
も電力用サイリスタのゲート，大電流トランジスタ，IG
BT等のエミッタ・ゲートパットなどにも応用できること
を追記する。
【００４０】
【発明の効果】以上詳述したように、アルミニウム，チ
タン，ニッケル，金からなる多重電極を用いることによ
り、ＧＴＯ素子の厚みを薄くできることを確認した。
タン，ニッケル，金からなる多重電極を用いることによ
り、ＧＴＯ素子の厚みを薄くできることを確認した。
【図１】本発明の第１実施例の断面図。
【図２】第１実施例の製造プロセス。
【図３】多重電極の形成方法。
【図４】本発明の第２実施例の平面図および断面図。
【図５】本発明の第３実施例の断面図。
【図６】ゲートリードの断面，平面図。
【図７】ゲートリードの断面，平面図。
【図８】従来ＧＴＯの構造。
１…頂部構体、２…底部構体、１０…カソードポスト電
極、１１…アノードポスト電極、１２…輪形金属板、１
３…ゲートリード、２０…モリブデンバッファディス
ク、２１…カソード電極、２２…アノード電極、２３…
モリブデンバッファディスク、１０１，４０２…アルミ
ニウム層、１０２…チタン層、１０３…ニッケル層、１
０４…金層、１０５…半田層、１０６…ゲートパット、
１０８…多重電極、２００…ＧＴＯペレット、２０１…
Ｎ型エミッタ層、２０２…Ｐ型ベース層、２０３…Ｎ型
ベース層、２０４…Ｐ型エミッタ層、３００…蒸着カバ
ー、３０１…蒸着台、６０１…セラミックシール、６０
２…マイカ、６０３…スプリング、６０４…座金、４０
０…ＧＴＯユニット。
極、１１…アノードポスト電極、１２…輪形金属板、１
３…ゲートリード、２０…モリブデンバッファディス
ク、２１…カソード電極、２２…アノード電極、２３…
モリブデンバッファディスク、１０１，４０２…アルミ
ニウム層、１０２…チタン層、１０３…ニッケル層、１
０４…金層、１０５…半田層、１０６…ゲートパット、
１０８…多重電極、２００…ＧＴＯペレット、２０１…
Ｎ型エミッタ層、２０２…Ｐ型ベース層、２０３…Ｎ型
ベース層、２０４…Ｐ型エミッタ層、３００…蒸着カバ
ー、３０１…蒸着台、６０１…セラミックシール、６０
２…マイカ、６０３…スプリング、６０４…座金、４０
０…ＧＴＯユニット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 根本 豊一 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 高橋 一幸 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内
Claims (2)
- 【請求項１】一対の表面を持つ半導体基板内にＰ型エミ
ッタ層，Ｎ型ベース層，Ｐ型ベース層，Ｎ型エミッタ層
を順次形成したＰＮＰＮ型の半導体装置において、Ｐ型
半導体層が半導体基板表面に露出する部分に、アルミニ
ウム層，チタン層，ニッケル層，金層の４層の金属から
なる多重電極が形成され、かつ、前記の多重電極の表面
に半田を介してゲートリードが接続されたことを特徴と
する半導体装置。 - 【請求項２】前記請求項１において、アルミニウム層，
チタン層，ニッケル層，金層からなる多重電極のうち、
アルミニウム電極層がＰ型ベース層が半導体表面に露出
する部分を覆うように形成されたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029505A JPH11233755A (ja) | 1998-02-12 | 1998-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029505A JPH11233755A (ja) | 1998-02-12 | 1998-02-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233755A true JPH11233755A (ja) | 1999-08-27 |
Family
ID=12277958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10029505A Pending JPH11233755A (ja) | 1998-02-12 | 1998-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233755A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004006989B4 (de) * | 2003-02-12 | 2012-11-08 | Mitsubishi Denki K.K. | Halbleitervorrichtung in Druckkontaktbauweise |
-
1998
- 1998-02-12 JP JP10029505A patent/JPH11233755A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004006989B4 (de) * | 2003-02-12 | 2012-11-08 | Mitsubishi Denki K.K. | Halbleitervorrichtung in Druckkontaktbauweise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3657611A (en) | A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal | |
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| JP4815905B2 (ja) | 半導体装置およびその製造方法 | |
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| JP3222207B2 (ja) | 半導体デバイスとその製造方法 | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP3013786B2 (ja) | 半導体装置の製造方法 | |
| JP6550741B2 (ja) | 半導体装置の製造方法 | |
| JP3262657B2 (ja) | ボンディング方法及びボンディング構造 | |
| JPH11233755A (ja) | 半導体装置 | |
| JPH0693468B2 (ja) | 圧接平型半導体装置 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| US11282805B2 (en) | Silicon carbide devices and methods for manufacturing the same | |
| US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
| US3483442A (en) | Electrical contact for a hard solder electrical device | |
| JP2017076741A (ja) | 半導体装置およびその製造方法 | |
| JP7410822B2 (ja) | 半導体パワーモジュールおよび半導体パワーモジュールの製造方法 | |
| WO2016171122A1 (ja) | 半導体装置及びその製造方法 | |
| WO2022224889A1 (ja) | 半導体素子の製造方法及び縦型ｍｏｓｆｅｔ素子 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| JPH08167625A (ja) | 圧接型半導体装置の製造法 | |
| JPS623590B2 (ja) | ||
| JP2000340685A (ja) | ガラスシール電子部品 | |
| JPS63289956A (ja) | ショットキ・バリア・ダイオ−ドの製造方法 | |
| JPH07254669A (ja) | 圧接型半導体装置 |