JPS63164447A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63164447A JPS63164447A JP61314977A JP31497786A JPS63164447A JP S63164447 A JPS63164447 A JP S63164447A JP 61314977 A JP61314977 A JP 61314977A JP 31497786 A JP31497786 A JP 31497786A JP S63164447 A JPS63164447 A JP S63164447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- forming
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 238000002844 melting Methods 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000007747 plating Methods 0.000 claims abstract description 6
- 150000001875 compounds Chemical class 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 3
- 239000004411 aluminium Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000000523 sample Substances 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はバンプ形成プロセス技術に係る半導体装ｌおよ
びその製造方法であって、配線用金属膜（Ａ文膜）とバ
ンプを形成する金属膜（Ａｕ膜）との間に配線用金属膜
よりも硬く、また高融点の金属またはその金属化合物の
膜を形成することにより、ポンディング時の加圧による
配線用金属膜の変゛形を防止する。このためカバー絶縁
膜のクーラツクを防止することが可能になるとともに、
バンプ形成前のチ゛ツブの動作試験の際のテストプロー
ブの針跡がつきにくくなるため、後工程のカバー絶縁膜
のカバーレッジが良好となり、また形状の良いバンプを
形成することが可能となる。
びその製造方法であって、配線用金属膜（Ａ文膜）とバ
ンプを形成する金属膜（Ａｕ膜）との間に配線用金属膜
よりも硬く、また高融点の金属またはその金属化合物の
膜を形成することにより、ポンディング時の加圧による
配線用金属膜の変゛形を防止する。このためカバー絶縁
膜のクーラツクを防止することが可能になるとともに、
バンプ形成前のチ゛ツブの動作試験の際のテストプロー
ブの針跡がつきにくくなるため、後工程のカバー絶縁膜
のカバーレッジが良好となり、また形状の良いバンプを
形成することが可能となる。
末完［Ｊ′］住半導体装置およびその製造方法に関する
ものであり、更に詳しく言えばバンプ形成プロセス技術
に係−るパッドの構造とその形成方法に関するものであ
る。
ものであり、更に詳しく言えばバンプ形成プロセス技術
に係−るパッドの構造とその形成方法に関するものであ
る。
第４図（ａ）−（ｄ）は、従来例に係るバンプ形成プロ
セス技術によるパッド構成およびその製造方法を説明す
る断面図である。１は半導体基板であり、また２は最上
層のＡｉ配線で、パッド部分では半導体集積回路の入出
力端子を外部へ引き出すためのＡｌ電極２ａとなってい
る。３はカバー絶縁膜（Ｐ Ｓ ＧＪｇＪ）で、パッド
部分のＡＪＩ電極２ａの上は開口されている。４は全面
に被着されたＴ ｉ ／ Ｐ ｄ多層膜からなるバリヤ
ー金属膜であり、５は電気メツ、キ技術によりバリヤー
金属膜４を介してＡｌ電極２ａ上に形成されたバンプ材
としてのＡｕ膜である０、なお６はリード線（Ａ ｕ）
である。
セス技術によるパッド構成およびその製造方法を説明す
る断面図である。１は半導体基板であり、また２は最上
層のＡｉ配線で、パッド部分では半導体集積回路の入出
力端子を外部へ引き出すためのＡｌ電極２ａとなってい
る。３はカバー絶縁膜（Ｐ Ｓ ＧＪｇＪ）で、パッド
部分のＡＪＩ電極２ａの上は開口されている。４は全面
に被着されたＴ ｉ ／ Ｐ ｄ多層膜からなるバリヤ
ー金属膜であり、５は電気メツ、キ技術によりバリヤー
金属膜４を介してＡｌ電極２ａ上に形成されたバンプ材
としてのＡｕ膜である０、なお６はリード線（Ａ ｕ）
である。
ところで第４図（Ｃ）に示すような構造であるとき、リ
ード線６をＡｕ膜５（バンプ）にポンディングするとき
の加圧や温度によってＡｌ電極２ａが変形し、第３図（
ｄ）に示すように、カバー絶縁膜３にクラック７が生じ
る。こめため該クラックにより耐湿性、耐食性、あるい
は導電性が劣化し、半導体装置の電気的特性の信頼度の
低下を招く。
ード線６をＡｕ膜５（バンプ）にポンディングするとき
の加圧や温度によってＡｌ電極２ａが変形し、第３図（
ｄ）に示すように、カバー絶縁膜３にクラック７が生じ
る。こめため該クラックにより耐湿性、耐食性、あるい
は導電性が劣化し、半導体装置の電気的特性の信頼度の
低下を招く。
また第３図（ｅ）、（ｆ）に示すように、バンプ形成前
のチップの動作試験におけるテストプローブ８の針跡９
がパッド上につき、後９工程のカバー絶縁ｇｉ３のカバ
ーレッジが悪化する。またバンプの形状は下地の形状を
反映することから、針跡９上に形成されるバンプの形状
が変形してリード線６とのコンタクトが不す分になると
いう問題がある。
のチップの動作試験におけるテストプローブ８の針跡９
がパッド上につき、後９工程のカバー絶縁ｇｉ３のカバ
ーレッジが悪化する。またバンプの形状は下地の形状を
反映することから、針跡９上に形成されるバンプの形状
が変形してリード線６とのコンタクトが不す分になると
いう問題がある。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、パッド都合の変形の防止を可能とす。
り、パッド都合の変形の防止を可能とす。
る半導体装置およびその！遣方法の提供を目的とする。
本発明の半導体装置は、第１の金属膜がパッド領域上に
形成され、該第１の金属膜よりも高融点、かつ高硬度の
第２の金属膜が該第１の金Ｊｉｇ膜上に形成され、更に
カバー用絶縁膜の開口部を介して該第２の金属股上に第
３の、金ＩＡ！２からなるバンプが形成されていること
を特徴とする。
形成され、該第１の金属膜よりも高融点、かつ高硬度の
第２の金属膜が該第１の金Ｊｉｇ膜上に形成され、更に
カバー用絶縁膜の開口部を介して該第２の金属股上に第
３の、金ＩＡ！２からなるバンプが形成されていること
を特徴とする。
また本発明の半導体装置の製造方法は、第１の金属膜を
形成する工程と、前記第１の金属膜上に該：ｊＳｌの金
属膜よりも高融点かつ高硬度の第２の金属膜を形成する
工程と、全面にカバー用絶縁膜を形成した後、該絶縁膜
に開口部を設−て前記パッド領域の第２の金属膜の表面
を露出する工程と、メッキ処理により前記第２の金属股
上に第３の金属膜から生るバンプを形成する工程とを有
すること特徴とする。
形成する工程と、前記第１の金属膜上に該：ｊＳｌの金
属膜よりも高融点かつ高硬度の第２の金属膜を形成する
工程と、全面にカバー用絶縁膜を形成した後、該絶縁膜
に開口部を設−て前記パッド領域の第２の金属膜の表面
を露出する工程と、メッキ処理により前記第２の金属股
上に第３の金属膜から生るバンプを形成する工程とを有
すること特徴とする。
本発明によれば、第１の金属膜は高融点−高硬度の第２
の金ＩｉＡ膜によって被覆されている。このため第２の
金属膜上に形成された第３の金属膜（バンプ）にリード
線をポンディングする際、第１の金属膜が変形するのを
防止することが可能となる。従って該第１の金属膜の変
形を原因とするクラックの発生を防止することが可能と
なる。
の金ＩｉＡ膜によって被覆されている。このため第２の
金属膜上に形成された第３の金属膜（バンプ）にリード
線をポンディングする際、第１の金属膜が変形するのを
防止することが可能となる。従って該第１の金属膜の変
形を原因とするクラックの発生を防止することが可能と
なる。
次に図を参照しながら本発明の実施例について説明する
。
。
第１図は本発明の実施例に係る製造方法を説明する図で
ある。まず同図（ａ）に示すように、不図示の半導体集
！回路が形成された半導体基板ｌＯの上にＡ１１ｉｆｌ
ｌｌを形成し、次いでスパッタ、蒸着またはＣＶＤ法に
より高硬度・高融点の金）ｉｌ！膜１例えばＷ膜１２を
形成する。なおＡ１１ｇ１の他にＡＬｉ／ＳｉまたはＡ
見／ Ｃｕからなる膜であってもよい、またＷ膜の他に
、Ｔｉ、Ｍｏ。
ある。まず同図（ａ）に示すように、不図示の半導体集
！回路が形成された半導体基板ｌＯの上にＡ１１ｉｆｌ
ｌｌを形成し、次いでスパッタ、蒸着またはＣＶＤ法に
より高硬度・高融点の金）ｉｌ！膜１例えばＷ膜１２を
形成する。なおＡ１１ｇ１の他にＡＬｉ／ＳｉまたはＡ
見／ Ｃｕからなる膜であってもよい、またＷ膜の他に
、Ｔｉ、Ｍｏ。
Ｃｕのいずれかの金属膜、又はこれらの金属の化合物Ｗ
２（例えばＭ ｏ Ｓ ｉ膜、ＷＳ ｉ膜など）であっ
てもよい。
２（例えばＭ ｏ Ｓ ｉ膜、ＷＳ ｉ膜など）であっ
てもよい。
次に同図（ｂ）に示すように、同一のマスクにより、Ｗ
ｌｌｉＪ１２およびＡＭ膜１１のパターニングを順次、
行なうことによってパッド領域を形成する。
ｌｌｉＪ１２およびＡＭ膜１１のパターニングを順次、
行なうことによってパッド領域を形成する。
次いで同図（Ｃ）に示すように、カバー絶縁膜としての
ＰＳＧ１ｇ！１３を形成した後、Ｗ膜１２の表面が露出
するように開口部１４を形成する。
ＰＳＧ１ｇ！１３を形成した後、Ｗ膜１２の表面が露出
するように開口部１４を形成する。
次に金属バリヤ一層としてのＰｄ膜１５を形成した後、
パターニングを行なう、さらに公知のメッキ技術により
、ＰｄＷ２１５上にバンプとしてのＡｕ膜１６を形成す
る。
パターニングを行なう、さらに公知のメッキ技術により
、ＰｄＷ２１５上にバンプとしてのＡｕ膜１６を形成す
る。
このように本発明の第１の実施例によれば。
Ａｌ膜１１が高融点・高硬度のＷ膜１２によって被覆さ
れている。このためリード線のポンディングの際に加え
られる圧力や温度等によってＡｌ膜１１が変形するのを
防止することができ、従ってＰＳＧｒｆＪ１３にクラッ
クが生じるのを防止することができる。
れている。このためリード線のポンディングの際に加え
られる圧力や温度等によってＡｌ膜１１が変形するのを
防止することができ、従ってＰＳＧｒｆＪ１３にクラッ
クが生じるのを防止することができる。
第２Ｖ４は本９ｉ明の第２の実施例に係る製造方法を説
明する図である。第１図と同じ番号で示すものは同じも
のを示している。
明する図である。第１図と同じ番号で示すものは同じも
のを示している。
同図（Ｌ）に示すように、半導体基板ｌＯの上にＡｌ膜
１１を形成した後にパターニングして、パッド領域を形
成する。
１１を形成した後にパターニングして、パッド領域を形
成する。
次いで同図（ｂ）に示すように、ＣＶＤ法により、ＡＪ
ＩＷＪｌｌの表面およびその側面にのみ１選択的にＷ膜
１２を形成する。
ＩＷＪｌｌの表面およびその側面にのみ１選択的にＷ膜
１２を形成する。
次にＰＳＧ［１３を形成した後に、開口部１４を形成す
る（同図（Ｃ））。
る（同図（Ｃ））。
その後、バリヤー膜としてのＰｄ膜１５を形成した後に
パターニングを行ない、更に公知のメッキ技術によりバ
ンプとしてのＡｕ膜１６を形成する（同図（ｄ））。
パターニングを行ない、更に公知のメッキ技術によりバ
ンプとしてのＡｕ膜１６を形成する（同図（ｄ））。
本発明のｍ２の実施、例の製造方法によればＡｆＬＩｇ
ｌｌｌの周囲がＷ膜１２によって完全に被覆されている
ので、ポンディング時の圧力等による該Ａｌ膜の変形を
一層、防止することが可悌となる。
ｌｌｌの周囲がＷ膜１２によって完全に被覆されている
ので、ポンディング時の圧力等による該Ａｌ膜の変形を
一層、防止することが可悌となる。
第３図は本発明の第３の実施例に係る製造法を説明する
図である。第１図と同じ番号で示すものは同じものを示
している。この実施例では高硬度・高融点のＷ膜１２が
配ｍ膜としての機能も有しており、従ってＡｌ膜は形成
されていない、このためボンディング時の圧力等の影響
によってＰＳＧＷ２１３にクラックが生じることもない
。
図である。第１図と同じ番号で示すものは同じものを示
している。この実施例では高硬度・高融点のＷ膜１２が
配ｍ膜としての機能も有しており、従ってＡｌ膜は形成
されていない、このためボンディング時の圧力等の影響
によってＰＳＧＷ２１３にクラックが生じることもない
。
なお本発明のいずれの実施例においても、高硬度のｗＷ
２ｉ２が形成されており、従ってバンプ形成前のチップ
の試験時のおけるテストプローブによる針跡はつきにく
い。
２ｉ２が形成されており、従ってバンプ形成前のチップ
の試験時のおけるテストプローブによる針跡はつきにく
い。
このため、針跡の影響によりその後に形成されるＰＳＧ
Ｗ２のカバーレッジが悪化したり、あるいはバンプの形
状が変形してリード線のコンタクトが不十分となるなど
の従来の問題を解決することができる。
Ｗ２のカバーレッジが悪化したり、あるいはバンプの形
状が変形してリード線のコンタクトが不十分となるなど
の従来の問題を解決することができる。
以上説明したように、本発明によればパッド部分にＡ文
膜より高硬度・高融点の金属またはその金属化合物膜を
形成するという簡単の構造により、パッド部分の変形を
防止して、カバー絶縁膜のクラックの発生を防止するこ
とができる。
膜より高硬度・高融点の金属またはその金属化合物膜を
形成するという簡単の構造により、パッド部分の変形を
防止して、カバー絶縁膜のクラックの発生を防止するこ
とができる。
また本発明によれば形状が良好なバンプ構造を形成する
ことができるので、＠新姓の高い半導体装置の製造が可
能となる。
ことができるので、＠新姓の高い半導体装置の製造が可
能となる。
第１図は本発明の第１の実施例に係る半導体装ことその
製造方法を説明する図。 第２図は本発明の第２の実施例に係る半導体装置とその
製造方法を説ＩＪＪする図、 第３図は本発明の第３の実施例に係る半導体装置とその
製造方法を説明する図。 第４図は従来例の半導体装置とその製造方法を説明する
図である。 （符号の説明） １、ｌＯ・・・半導体基板。 ２．１１・・・Ａｕ膜、 ３．１３・・・ＰＳＧ膜（カバー絶縁膜）。 ４・・・バリヤー金属膜、 ５．１６・・・Ａｕ膜（バンプ）、 ６・・・リード線、 ７・・・クラック。 ８・・・プローブ。 ９・・・針跡、 １２・・−ＷＷＪ（高硬度・高融点金Ｊｉ！膜）。 １４・・・開口部、 １５・Ｐｄ１ｇ１゜ 、−
製造方法を説明する図。 第２図は本発明の第２の実施例に係る半導体装置とその
製造方法を説ＩＪＪする図、 第３図は本発明の第３の実施例に係る半導体装置とその
製造方法を説明する図。 第４図は従来例の半導体装置とその製造方法を説明する
図である。 （符号の説明） １、ｌＯ・・・半導体基板。 ２．１１・・・Ａｕ膜、 ３．１３・・・ＰＳＧ膜（カバー絶縁膜）。 ４・・・バリヤー金属膜、 ５．１６・・・Ａｕ膜（バンプ）、 ６・・・リード線、 ７・・・クラック。 ８・・・プローブ。 ９・・・針跡、 １２・・−ＷＷＪ（高硬度・高融点金Ｊｉ！膜）。 １４・・・開口部、 １５・Ｐｄ１ｇ１゜ 、−
Claims (5)
- （１）第１の金属膜がパッド領域上に形成され、該第１
の金属膜よりも高融点、かつ高硬度の第２の金属膜が該
第１の金属膜上に形成され、更にカバー用絶縁膜の開口
部を介して該第２の金属膜上に第３の金属膜からなるバ
ンプが形成されていることを特徴とする半導体装置。 - （２）前記第１の金属膜はＡｌからなり、前記第２の金
属膜はＷ、Ｔｉ、Ｍｏ、Ｃｕのいずれかの金属、又はこ
れらの金属の化合物からなり、前記第３の金属膜はＡｕ
膜からなることを特徴とする特許請求の範囲第１項に記
載の半導体装置。 - （３）第１の金属膜を形成する工程と、 前記第１の金属膜上に該第１の金属膜よりも高融点かつ
高硬度の第２の金属膜を形成する工程と、 全面にカバー用絶縁膜を形成した後、該絶縁膜に開口部
を設けて前記パッド領域の第２の金属膜の表面を露出す
る工程と、 メッキ処理により前記第２の金属膜上に第３の金属膜か
らなるバンプを形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - （４）前記第２の金属膜は、前記第１の金属膜と同一の
マスクを用いてパターニングされることにより、形成さ
れることを特徴とする特許請求の範囲第３項に記載の半
導体装置の製造方法。 - （５）前記第２の金属膜は、パターニングされた第１の
金属膜の表面および側面に選択的に被着することにより
形成するものであるこを特徴とする特許請求の範囲第３
項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314977A JPS63164447A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314977A JPS63164447A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63164447A true JPS63164447A (ja) | 1988-07-07 |
Family
ID=18059942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314977A Pending JPS63164447A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851918A (en) * | 1995-11-23 | 1998-12-22 | Samsung Electronics Co., Ltd. | Methods of fabricating liquid crystal display elements and interconnects therefor |
| JP2007027400A (ja) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | 半導体装置の製造方法及び半導体装置 |
-
1986
- 1986-12-26 JP JP61314977A patent/JPS63164447A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851918A (en) * | 1995-11-23 | 1998-12-22 | Samsung Electronics Co., Ltd. | Methods of fabricating liquid crystal display elements and interconnects therefor |
| JP2007027400A (ja) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US6767820B2 (en) | Chip scale surface mounted device and process of manufacture | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| KR100304993B1 (ko) | 범프형집적회로패키지용막회로금속시스템 | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| TWI316741B (en) | Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure | |
| TW200411886A (en) | An assembly method for a passive component | |
| JPS63164447A (ja) | 半導体装置およびその製造方法 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH08340029A (ja) | フリップチップｉｃ及びその製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JP5273920B2 (ja) | 半導体装置 | |
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPH01318236A (ja) | 半導体装置 | |
| TWI479617B (zh) | 半導體結構及其製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH0685127A (ja) | 金属箔積層フィルム | |
| JPS5929430A (ja) | 半導体装置 | |
| JPH01243544A (ja) | 半導体装置の製造方法 | |
| JPH05291263A (ja) | 集積回路装置のフリップチップ製造方法 |