JPH05291263A - 集積回路装置のフリップチップ製造方法 - Google Patents
集積回路装置のフリップチップ製造方法Info
- Publication number
- JPH05291263A JPH05291263A JP4087375A JP8737592A JPH05291263A JP H05291263 A JPH05291263 A JP H05291263A JP 4087375 A JP4087375 A JP 4087375A JP 8737592 A JP8737592 A JP 8737592A JP H05291263 A JPH05291263 A JP H05291263A
- Authority
- JP
- Japan
- Prior art keywords
- film
- window
- flip chip
- protective
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】バンプ電極を備えるフリップチップの表面を覆
う保護膜にクラック等の欠陥が発生してもそれから外気
が侵入しないよう保護膜に簡単な手段で保護被覆を施
す。 【構成】集積回路を作り込んだウエハ10を保護膜４で被
覆して要所に窓4aを明け、窓4a内で配線膜３と接続する
チタン等の下側下地膜５とパラジュウム等の上側下地膜
６をウエハ全面に被着した後、窓4aの周辺部から下側下
地膜６をエッチングで除去し、窓4a上にバンプ電極７用
に金等を下側下地膜５をめっき電極とする電解めっきに
より成長させ、かつ上側下地膜５をマスクとするエッチ
ングでバンプ電極７の周辺部の下側下地膜６を除いた上
でフリップチップ20に単離し、保護膜４の上に残る下地
膜５と６を保護金属膜として利用する。
う保護膜にクラック等の欠陥が発生してもそれから外気
が侵入しないよう保護膜に簡単な手段で保護被覆を施
す。 【構成】集積回路を作り込んだウエハ10を保護膜４で被
覆して要所に窓4aを明け、窓4a内で配線膜３と接続する
チタン等の下側下地膜５とパラジュウム等の上側下地膜
６をウエハ全面に被着した後、窓4aの周辺部から下側下
地膜６をエッチングで除去し、窓4a上にバンプ電極７用
に金等を下側下地膜５をめっき電極とする電解めっきに
より成長させ、かつ上側下地膜５をマスクとするエッチ
ングでバンプ電極７の周辺部の下側下地膜６を除いた上
でフリップチップ20に単離し、保護膜４の上に残る下地
膜５と６を保護金属膜として利用する。
Description
【０００１】
【産業上の利用分野】本発明は外部との接続のためバン
プ電極を備える集積回路のフリップチップを製造する方
法に関する。
プ電極を備える集積回路のフリップチップを製造する方
法に関する。
【０００２】
【従来の技術】バンプ電極を備えるフリップチップはい
わゆるチップ実装用の集積回路装置であって、周知のよ
うにパッケージに収納してから実装するよりもチップの
ままで実装する方が実装に要するスペースと手間を大幅
に省けるため、最近では種々の電子装置への組み込みに
広く利用されるに至っている。
わゆるチップ実装用の集積回路装置であって、周知のよ
うにパッケージに収納してから実装するよりもチップの
ままで実装する方が実装に要するスペースと手間を大幅
に省けるため、最近では種々の電子装置への組み込みに
広く利用されるに至っている。
【０００３】このフリップチップでは、半導体チップの
表面を覆う保護膜の所定複数個所に小さな窓を明け、そ
の中で集積回路内の配線用アルミ膜と接続するように金
属の薄い下地膜を付け、その上に金等の金属を電解めっ
き法によりふつう数十μｍの高さに成長させて外部接続
用のバンプ電極とする。以下、よく知られていることで
はあるが、図２を参照してその構造を簡単に説明する。
表面を覆う保護膜の所定複数個所に小さな窓を明け、そ
の中で集積回路内の配線用アルミ膜と接続するように金
属の薄い下地膜を付け、その上に金等の金属を電解めっ
き法によりふつう数十μｍの高さに成長させて外部接続
用のバンプ電極とする。以下、よく知られていることで
はあるが、図２を参照してその構造を簡単に説明する。
【０００４】図２はフリップチップ20の周縁部の拡大断
面である。集積回路が作り込まれた半導体基板１を覆う
絶縁膜２の上にアルミの配線膜３が配設され、その上を
覆う窒化シリコン等の保護膜４の要所に窓4aが明けられ
る。この窓4a内で配線膜３に接続する下側下地膜５と上
側下地膜６をともに薄い膜厚で付け、その上側に金，
銅，はんだ等の金属を電解めっき法により成長させてバ
ンプ電極７とする。下側下地膜５はバンプ電極７を電解
めっきする時の電極膜と配線膜３のアルミの拡散防止用
のバリアメタルの役目を兼ね、上側下地膜６はそのバン
プ電極７との間の低抵抗接続とバリアメタルの役目を兼
ねる。
面である。集積回路が作り込まれた半導体基板１を覆う
絶縁膜２の上にアルミの配線膜３が配設され、その上を
覆う窒化シリコン等の保護膜４の要所に窓4aが明けられ
る。この窓4a内で配線膜３に接続する下側下地膜５と上
側下地膜６をともに薄い膜厚で付け、その上側に金，
銅，はんだ等の金属を電解めっき法により成長させてバ
ンプ電極７とする。下側下地膜５はバンプ電極７を電解
めっきする時の電極膜と配線膜３のアルミの拡散防止用
のバリアメタルの役目を兼ね、上側下地膜６はそのバン
プ電極７との間の低抵抗接続とバリアメタルの役目を兼
ねる。
【０００５】
【発明が解決しようとする課題】上述のバンプ電極７を
備えるフリップチップ20はパッケージに収納せずにその
ままでチップ実装できるが、外気遮断を保護膜４だけに
頼っているので使用中に掛かる熱サイクル等の原因で欠
陥が発生すると外気が侵入して漏洩電流の増加や動作特
性の劣化が起きることがあり、とくに最近のように集積
回路が高度化して多層配線が必要になるにつれてこの問
題が増加する傾向がある。
備えるフリップチップ20はパッケージに収納せずにその
ままでチップ実装できるが、外気遮断を保護膜４だけに
頼っているので使用中に掛かる熱サイクル等の原因で欠
陥が発生すると外気が侵入して漏洩電流の増加や動作特
性の劣化が起きることがあり、とくに最近のように集積
回路が高度化して多層配線が必要になるにつれてこの問
題が増加する傾向がある。
【０００６】図３にこの欠陥発生の様子を配線膜３を相
互間に絶縁膜２を介して２〜３層に配線した場合につい
て示す。図からわかるように、保護膜４の高い段差部を
覆う個所や配線膜３に断線に近い欠陥Ｂがある個所の上
側でクラックＣがとくに発生しやすくなる。これは、保
護膜４の成膜時に段差部や下側に欠陥がある個所では被
覆が元々不充分になりやすい上、使用中に熱サイクルが
掛かった時に熱応力がそこに集中しやすいからである。
互間に絶縁膜２を介して２〜３層に配線した場合につい
て示す。図からわかるように、保護膜４の高い段差部を
覆う個所や配線膜３に断線に近い欠陥Ｂがある個所の上
側でクラックＣがとくに発生しやすくなる。これは、保
護膜４の成膜時に段差部や下側に欠陥がある個所では被
覆が元々不充分になりやすい上、使用中に熱サイクルが
掛かった時に熱応力がそこに集中しやすいからである。
【０００７】このため、フリップチップ20が作り込まれ
たウエハに対して塩酸や苛性カリの液に浸漬した後に漏
洩電流等を測定して上述のような欠陥の有無を確かめる
浸漬試験が従来から行なわれているが、使用中に新たに
発生する欠陥まではもちろん検出できない。さらに、保
護膜４の欠陥を補うためその上をポリイミド樹脂等の保
護樹脂膜で覆う手段も採用されるが、バンプ電極７用の
窓明け工程にそれだけ余分に手間が掛かり、かつ樹脂を
スピンコートする際に低い個所にはよく付くが高い個所
に付きにくいので、段差が２μｍ以上になると欠陥を完
全に覆うように樹脂を均一に塗布するのは必ずしも容易
でない。本発明はかかる従来からの難点を解決して保護
膜に発生する欠陥を簡単な手段で補い得るフリップチッ
プの製造方法を提供することを目的とする。
たウエハに対して塩酸や苛性カリの液に浸漬した後に漏
洩電流等を測定して上述のような欠陥の有無を確かめる
浸漬試験が従来から行なわれているが、使用中に新たに
発生する欠陥まではもちろん検出できない。さらに、保
護膜４の欠陥を補うためその上をポリイミド樹脂等の保
護樹脂膜で覆う手段も採用されるが、バンプ電極７用の
窓明け工程にそれだけ余分に手間が掛かり、かつ樹脂を
スピンコートする際に低い個所にはよく付くが高い個所
に付きにくいので、段差が２μｍ以上になると欠陥を完
全に覆うように樹脂を均一に塗布するのは必ずしも容易
でない。本発明はかかる従来からの難点を解決して保護
膜に発生する欠陥を簡単な手段で補い得るフリップチッ
プの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的は本発明によれ
ば、集積回路が作り込まれたウエハの表面に保護膜を被
覆してバンプ電極を設けるべき個所に窓を明け、この窓
内で集積回路の配線膜と接続する金属の下側下地膜と上
側下地膜をウエハの全面に被着し、窓の周辺部から上側
下地膜をエッチングにより除去した後に下側下地膜をめ
っき電極とする電解めっきによりバンプ電極の金属を窓
の個所に選択的に成長させ、さらに上側下地膜をマスク
とするエッチングにより下側下地膜を窓の周辺部から除
いた後にフリップチップをウエハから単離して、保護膜
上に残した両下地膜をその欠陥を保護する保護金属膜と
して利用することにより達成される。
ば、集積回路が作り込まれたウエハの表面に保護膜を被
覆してバンプ電極を設けるべき個所に窓を明け、この窓
内で集積回路の配線膜と接続する金属の下側下地膜と上
側下地膜をウエハの全面に被着し、窓の周辺部から上側
下地膜をエッチングにより除去した後に下側下地膜をめ
っき電極とする電解めっきによりバンプ電極の金属を窓
の個所に選択的に成長させ、さらに上側下地膜をマスク
とするエッチングにより下側下地膜を窓の周辺部から除
いた後にフリップチップをウエハから単離して、保護膜
上に残した両下地膜をその欠陥を保護する保護金属膜と
して利用することにより達成される。
【０００９】なお、上述の保護金属膜として利用される
上側下地膜の金属にはバンプ電極に用いる金，銅，はん
だ等の金属の種類に応じ高導電率でかつ耐食性のよい金
属を用いるが、バンプ電極が金の場合は上側下地膜に金
で被覆されたパラジュウムを用いるのがとくに有利であ
り、この場合の金被覆はごく薄いてよい。また、下側下
地膜の金属にはチタン，クローム，タングステン等の種
々の金属を用いることができるが、保護膜との密着性が
良好でかつエッチングが容易な点からチタンを用いるの
がとくに有利である。
上側下地膜の金属にはバンプ電極に用いる金，銅，はん
だ等の金属の種類に応じ高導電率でかつ耐食性のよい金
属を用いるが、バンプ電極が金の場合は上側下地膜に金
で被覆されたパラジュウムを用いるのがとくに有利であ
り、この場合の金被覆はごく薄いてよい。また、下側下
地膜の金属にはチタン，クローム，タングステン等の種
々の金属を用いることができるが、保護膜との密着性が
良好でかつエッチングが容易な点からチタンを用いるの
がとくに有利である。
【００１０】
【作用】本発明はバンプ電極の下地膜用の金属が薄い膜
でも組織が緻密で保護膜の欠陥から外気や液が侵入する
のを防止できる点に着目したもので、従来は保護膜の上
からはすべて除去していたこの下地膜をエッチング時の
パターンを変えるだけで保護膜上に残して保護金属膜と
して利用することにより、工程をとくに追加することな
く前述の課題の解決に成功したものである。しかし、こ
の保護金属膜用の下地膜はバンプ電極からもちろん絶縁
する必要があるので、本発明では下地膜をバンプ電極の
周辺部からエッチングにより除去する。この際、その下
側下地膜と上側下地膜を同時にエッチングで除去するこ
とも原理上は可能であるが、本発明方法はエッチング時
のパターンニングを容易にするため前項の構成にいうよ
うにバンプ電極を電解めっきする前にまず上側下地膜だ
けをその周辺部から除去して置いて、バンプ電極の電解
めっき後に上側下地膜をエッチングマスクに利用して下
側下地膜を除去するようにしたものである。
でも組織が緻密で保護膜の欠陥から外気や液が侵入する
のを防止できる点に着目したもので、従来は保護膜の上
からはすべて除去していたこの下地膜をエッチング時の
パターンを変えるだけで保護膜上に残して保護金属膜と
して利用することにより、工程をとくに追加することな
く前述の課題の解決に成功したものである。しかし、こ
の保護金属膜用の下地膜はバンプ電極からもちろん絶縁
する必要があるので、本発明では下地膜をバンプ電極の
周辺部からエッチングにより除去する。この際、その下
側下地膜と上側下地膜を同時にエッチングで除去するこ
とも原理上は可能であるが、本発明方法はエッチング時
のパターンニングを容易にするため前項の構成にいうよ
うにバンプ電極を電解めっきする前にまず上側下地膜だ
けをその周辺部から除去して置いて、バンプ電極の電解
めっき後に上側下地膜をエッチングマスクに利用して下
側下地膜を除去するようにしたものである。
【００１１】
【実施例】以下、図１を参照して本発明の実施例を説明
する。同図(a) 〜(e) は主な工程ごとのウエハ10の状態
を示し、同図(f) はフリップチップ20の単離状態を示
し、図２以降に対応する部分に同じ符号が付されてい
る。なお、この実施例では下側下地膜５にチタン，上側
下地膜６に金被覆のパラジュウム、バンプ電極７に金を
それぞれ用いるものとするが、本発明はこれに限定され
るものではない。
する。同図(a) 〜(e) は主な工程ごとのウエハ10の状態
を示し、同図(f) はフリップチップ20の単離状態を示
し、図２以降に対応する部分に同じ符号が付されてい
る。なお、この実施例では下側下地膜５にチタン，上側
下地膜６に金被覆のパラジュウム、バンプ電極７に金を
それぞれ用いるものとするが、本発明はこれに限定され
るものではない。
【００１２】図１(a) は保護膜形成工程である。ウエハ
10の半導体基板１に集積回路が作り込まれ、その表面を
覆う酸化シリコンや燐シリケートガラスの絶縁膜２の上
側に集積回路と接続されたアルミの配線膜３が配設され
ている。この工程ではウエハ10の全面に窒化シリコン等
の保護膜４をプラズマＣＶＤ法等により成膜した後にフ
ォトエッチングにより要所に窓4aを明けて配線膜３を露
出させる。なお、図の右側のスクライブゾーンSZはウエ
ハ10からチップを単離するためのものであり、絶縁膜２
と保護膜４がその範囲から除去される。
10の半導体基板１に集積回路が作り込まれ、その表面を
覆う酸化シリコンや燐シリケートガラスの絶縁膜２の上
側に集積回路と接続されたアルミの配線膜３が配設され
ている。この工程ではウエハ10の全面に窒化シリコン等
の保護膜４をプラズマＣＶＤ法等により成膜した後にフ
ォトエッチングにより要所に窓4aを明けて配線膜３を露
出させる。なお、図の右側のスクライブゾーンSZはウエ
ハ10からチップを単離するためのものであり、絶縁膜２
と保護膜４がその範囲から除去される。
【００１３】図１(b) の下地膜被着工程では、ウエハ10
の全面に下側下地膜５用のチタンをスパッタ法により保
護膜４の窓4aの中で配線膜３と接続するよう例えば 0.5
μｍの膜厚で被着し、かつその上に上側下地膜６用のパ
ラジュウムと金をスパッタ法により例えばそれぞれ 0.4
μｍと 0.015μｍの膜厚で被着する。金の薄い被覆は上
側下地膜６のバンプ電極７の金属との接続を良好にし、
かつ保護金属膜として利用する際の気密性と耐食性を向
上させるためのものである。
の全面に下側下地膜５用のチタンをスパッタ法により保
護膜４の窓4aの中で配線膜３と接続するよう例えば 0.5
μｍの膜厚で被着し、かつその上に上側下地膜６用のパ
ラジュウムと金をスパッタ法により例えばそれぞれ 0.4
μｍと 0.015μｍの膜厚で被着する。金の薄い被覆は上
側下地膜６のバンプ電極７の金属との接続を良好にし、
かつ保護金属膜として利用する際の気密性と耐食性を向
上させるためのものである。
【００１４】図１(c) のエッチング工程では上側下地膜
６をフォトレジスト膜31をマスクとするウエットエッチ
ングによりバンプ電極７を設けるべき個所の周辺部から
除去する。この際の周辺部のパターン幅δは数〜10μｍ
程度とするのがよい。なお、上側下地膜６の金とパラジ
ュウムは塩酸と硝酸の混酸である王水中にウエハ１を浸
漬することにより１分間程度の短時間内に除去でき、こ
の際に上側下地膜６が図のようにスクライブゾーンSZと
その周辺からも除去される。
６をフォトレジスト膜31をマスクとするウエットエッチ
ングによりバンプ電極７を設けるべき個所の周辺部から
除去する。この際の周辺部のパターン幅δは数〜10μｍ
程度とするのがよい。なお、上側下地膜６の金とパラジ
ュウムは塩酸と硝酸の混酸である王水中にウエハ１を浸
漬することにより１分間程度の短時間内に除去でき、こ
の際に上側下地膜６が図のようにスクライブゾーンSZと
その周辺からも除去される。
【００１５】図１(d) はバンプ電極７の成長工程であ
る。図１(c) のフォトレジスト膜31をまず除去した後に
別のフォトレジスト32を全面に付け直し、かつフォトプ
ロセスによりバンプ電極７を設けるべき個所の上側下地
膜６のみを露出させるよう窓を開口した上で、下側下地
膜５をめっき電極膜としてめっき電源の図では−で示す
負側端子に接続した状態でフォトレジスト膜32をマスク
とする電解めっきによりバンプ電極７用に金を選択的に
成長させる。このバンプ電極７のサイズは例えば30〜50
μｍ径または角, 高さは20〜40μｍとされる。
る。図１(c) のフォトレジスト膜31をまず除去した後に
別のフォトレジスト32を全面に付け直し、かつフォトプ
ロセスによりバンプ電極７を設けるべき個所の上側下地
膜６のみを露出させるよう窓を開口した上で、下側下地
膜５をめっき電極膜としてめっき電源の図では−で示す
負側端子に接続した状態でフォトレジスト膜32をマスク
とする電解めっきによりバンプ電極７用に金を選択的に
成長させる。このバンプ電極７のサイズは例えば30〜50
μｍ径または角, 高さは20〜40μｍとされる。
【００１６】次の図１(e) のエッチング工程では図１
(d) のフォトレジスト膜32をまず除去した後に、下側下
地膜５を上側下地膜６をマスクとするエッチングにより
バンプ電極７の周辺部から除去する。この際のエッチン
グ液には10％のふっ酸を用いることでよい。最後の図１
(f) のチップ単離工程では図１のウエハ10をスクライブ
ゾーンSZ内のラインSLに沿いスクライブしてバンプ電極
７と下地膜５と６を利用した保護金属膜を備えるフリッ
プチップ20に単離する。
(d) のフォトレジスト膜32をまず除去した後に、下側下
地膜５を上側下地膜６をマスクとするエッチングにより
バンプ電極７の周辺部から除去する。この際のエッチン
グ液には10％のふっ酸を用いることでよい。最後の図１
(f) のチップ単離工程では図１のウエハ10をスクライブ
ゾーンSZ内のラインSLに沿いスクライブしてバンプ電極
７と下地膜５と６を利用した保護金属膜を備えるフリッ
プチップ20に単離する。
【００１７】以上の本発明方法により得られるフリップ
チップ20では、バンプ電極７とその周辺部を除く保護膜
４のほぼ全面が両下地膜５と６を利用した保護金属膜に
より覆われ、この保護金属膜は 0.5μｍ程度の薄膜では
あるが組織が緻密で、図３のように２μｍ以上の段差の
ある保護膜４の表面をもよく被覆して、その気密性によ
って保護膜４に生じ得るクラック等の欠陥から外気や液
が侵入するのを有効に防止することができる。なお、こ
の保護金属膜で覆われていないバンプ電極７の根元ない
しは周辺部の保護膜４の表面にも若干の段差があるが、
最大でも１μｍ以下の段差なので問題はない。
チップ20では、バンプ電極７とその周辺部を除く保護膜
４のほぼ全面が両下地膜５と６を利用した保護金属膜に
より覆われ、この保護金属膜は 0.5μｍ程度の薄膜では
あるが組織が緻密で、図３のように２μｍ以上の段差の
ある保護膜４の表面をもよく被覆して、その気密性によ
って保護膜４に生じ得るクラック等の欠陥から外気や液
が侵入するのを有効に防止することができる。なお、こ
の保護金属膜で覆われていないバンプ電極７の根元ない
しは周辺部の保護膜４の表面にも若干の段差があるが、
最大でも１μｍ以下の段差なので問題はない。
【００１８】本発明方法によりフリップチップ20を作り
込んだ図１(e) の状態のウエハ10を10％の塩酸と10％の
苛性カリの液中に各１時間浸漬した後にその漏洩電流を
測定したところチップあたり１μＡ以下であることが確
認された。さらに、この浸漬試験後のウエハに対して湿
度80％RHの条件で常温〜130 ℃の熱サイクル劣化促進試
験を 100時間行なった結果でも、漏洩電流のそれ以上の
増加はとくに認められない好成績が得られている。
込んだ図１(e) の状態のウエハ10を10％の塩酸と10％の
苛性カリの液中に各１時間浸漬した後にその漏洩電流を
測定したところチップあたり１μＡ以下であることが確
認された。さらに、この浸漬試験後のウエハに対して湿
度80％RHの条件で常温〜130 ℃の熱サイクル劣化促進試
験を 100時間行なった結果でも、漏洩電流のそれ以上の
増加はとくに認められない好成績が得られている。
【００１９】
【発明の効果】以上説明したように本発明方法では、ウ
エハの表面に保護膜を被覆して要所に窓を明け、窓内で
配線膜と接続する金属の下側下地膜と上側下地膜とを被
着し、窓の周辺部から上側下地膜を除去した後にバンプ
電極を下側下地膜をめっき電極とする電解めっきにより
窓の個所に成長させ、さらに上側下地膜をマスクとして
下側下地膜をバンプ電極の周辺部からエッチング除去し
た後にフリップチップをウエハから単離して保護膜上に
残した下地膜を欠陥を保護する金属膜として利用するこ
とにより、次の効果を上げることができる。
エハの表面に保護膜を被覆して要所に窓を明け、窓内で
配線膜と接続する金属の下側下地膜と上側下地膜とを被
着し、窓の周辺部から上側下地膜を除去した後にバンプ
電極を下側下地膜をめっき電極とする電解めっきにより
窓の個所に成長させ、さらに上側下地膜をマスクとして
下側下地膜をバンプ電極の周辺部からエッチング除去し
た後にフリップチップをウエハから単離して保護膜上に
残した下地膜を欠陥を保護する金属膜として利用するこ
とにより、次の効果を上げることができる。
【００２０】(a) 下地膜の金属の良好な被覆性と気密性
を利用して保護膜の欠陥を保護することにより、外気や
液の侵入を確実に防止してフリップチップの製造歩留ま
りを向上し、かつその長期信頼性を格段に高めることが
できる。 (b) 下地膜に対するエッチングパターンを変えるだけで
工程をとくに追加することなく従来と変わらないコスト
で保護膜の上に保護金属膜を備えた高信頼性のフリップ
チップを製造できる。
を利用して保護膜の欠陥を保護することにより、外気や
液の侵入を確実に防止してフリップチップの製造歩留ま
りを向上し、かつその長期信頼性を格段に高めることが
できる。 (b) 下地膜に対するエッチングパターンを変えるだけで
工程をとくに追加することなく従来と変わらないコスト
で保護膜の上に保護金属膜を備えた高信頼性のフリップ
チップを製造できる。
【００２１】(c) バンプ電極の金属を下側下地膜をめっ
き電極膜として電解めっきする際にその上の高導電性の
上側下地膜によりめっき電極膜の面抵抗を減少させてバ
ンプ電極を従来より均一な高さで成長させることができ
る。 (d) バンプ電極の電解めっき前にその周辺部から上側下
地膜を除去して置いて電解めっき後に上側下地膜をエッ
チングマスクに利用して下側下地膜を除去するので、バ
ンプ電極の周辺部から両下地膜を正確なパターンでエッ
チング除去して保護金属膜をバンプ電極から確実に絶縁
できる。
き電極膜として電解めっきする際にその上の高導電性の
上側下地膜によりめっき電極膜の面抵抗を減少させてバ
ンプ電極を従来より均一な高さで成長させることができ
る。 (d) バンプ電極の電解めっき前にその周辺部から上側下
地膜を除去して置いて電解めっき後に上側下地膜をエッ
チングマスクに利用して下側下地膜を除去するので、バ
ンプ電極の周辺部から両下地膜を正確なパターンでエッ
チング除去して保護金属膜をバンプ電極から確実に絶縁
できる。
【図１】本発明のフリップチップ製造方法の実施例をそ
の主な工程ごとの状態で示し、同図(a) は保護膜形成工
程、同図(b) は下地膜被着工程、同図(c) は上側下地膜
エッチング工程、同図(d) はバンプ電極成長工程、同図
(e) は下側下地膜エッチング工程にそれぞれ対応するウ
エハの一部拡大断面図であり、同図(f) はチップ単離工
程におけるフリップチップの一部拡大断面図である。
の主な工程ごとの状態で示し、同図(a) は保護膜形成工
程、同図(b) は下地膜被着工程、同図(c) は上側下地膜
エッチング工程、同図(d) はバンプ電極成長工程、同図
(e) は下側下地膜エッチング工程にそれぞれ対応するウ
エハの一部拡大断面図であり、同図(f) はチップ単離工
程におけるフリップチップの一部拡大断面図である。
【図２】従来方法によるフリップチップの一部拡大断面
図である。
図である。
【図３】従来方法によるフリップチップの問題点を示す
ためのその多層配線部分の一部拡大断面図である。
ためのその多層配線部分の一部拡大断面図である。
３ 配線膜 ４ 保護膜 4a 保護膜の窓 ５ 下側下地膜 ６ 上側下地膜 ７ バンプ電極 10 ウエハ 20 フリップチップ
Claims (3)
- 【請求項１】集積回路の外部接続用にバンプ電極を備え
るフリップチップを製造する方法であって、集積回路が
作り込まれたウエハの全面を保護膜で被覆しそのバンプ
電極を設けるべき個所に窓を開口する工程と、保護膜の
窓の中で集積回路の配線膜と接続する金属の下側下地膜
と上側下地膜とをウエハの全面に被着する工程と、上側
下地膜の窓の周辺部をエッチングにより除去する工程
と、下側下地膜をめっき電極とする電解めっきによりバ
ンプ電極の金属を窓の個所に成長させる工程と、上側下
地膜をマスクとするエッチングにより窓の周辺部から下
側下地膜を除去する工程と、ウエハからフリップチップ
を単離する工程とを含み、保護膜の上に残した両下地膜
を保護金属膜として利用するようにしたことを特徴とす
る集積回路装置のフリップチップ製造方法。 - 【請求項２】請求項１に記載の方法において、バンプ電
極の金属に金が用いられ、上側下地膜の金属に金で被覆
されたパラジュウムが用いられることを特徴とする集積
回路装置のフリップチップ製造方法。 - 【請求項３】請求項１に記載の方法において、下側下地
膜の金属にチタンが用いられることを特徴とする集積回
路装置のフリップチップ製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04087375A JP3116534B2 (ja) | 1992-04-09 | 1992-04-09 | 集積回路装置のフリップチップ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04087375A JP3116534B2 (ja) | 1992-04-09 | 1992-04-09 | 集積回路装置のフリップチップ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291263A true JPH05291263A (ja) | 1993-11-05 |
| JP3116534B2 JP3116534B2 (ja) | 2000-12-11 |
Family
ID=13913152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04087375A Expired - Fee Related JP3116534B2 (ja) | 1992-04-09 | 1992-04-09 | 集積回路装置のフリップチップ製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116534B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135756A (ja) * | 2007-12-03 | 2008-06-12 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2013033893A (ja) * | 2011-06-28 | 2013-02-14 | Sharp Corp | 光半導体素子および光半導体素子の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102408634B1 (ko) * | 2020-02-19 | 2022-06-14 | 권봉선 | 호스 고정 장치 |
-
1992
- 1992-04-09 JP JP04087375A patent/JP3116534B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135756A (ja) * | 2007-12-03 | 2008-06-12 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4653799B2 (ja) * | 2007-12-03 | 2011-03-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2013033893A (ja) * | 2011-06-28 | 2013-02-14 | Sharp Corp | 光半導体素子および光半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3116534B2 (ja) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4182781A (en) | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating | |
| US3760238A (en) | Fabrication of beam leads | |
| EP0076856A1 (en) | Method of making a semiconductor device having a projecting, plated electrode | |
| JPH08250498A (ja) | 半導体装置とその製造方法 | |
| JP4058619B2 (ja) | 半導体ウエハ | |
| US10262897B2 (en) | Bond pad protection for harsh media applications | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| US6852617B2 (en) | Semiconductor device fabrication method | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JP3638085B2 (ja) | 半導体装置 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JP3047566B2 (ja) | 集積回路装置用バンプ電極の電解めっき方法 | |
| JP5005521B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JPH05299421A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| KR100374300B1 (ko) | 반도체용 구리 배선 제조 방법 | |
| JPS60145628A (ja) | 半導体装置 | |
| US7498194B2 (en) | Semiconductor arrangement | |
| JPH05259169A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JPS59119747A (ja) | 半導体装置の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH0562982A (ja) | バンプ電極の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH0224021B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |