JP3047566B2 - 集積回路装置用バンプ電極の電解めっき方法 - Google Patents

集積回路装置用バンプ電極の電解めっき方法

Info

Publication number
JP3047566B2
JP3047566B2 JP3283370A JP28337091A JP3047566B2 JP 3047566 B2 JP3047566 B2 JP 3047566B2 JP 3283370 A JP3283370 A JP 3283370A JP 28337091 A JP28337091 A JP 28337091A JP 3047566 B2 JP3047566 B2 JP 3047566B2
Authority
JP
Japan
Prior art keywords
film
wafer
metal
chip
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3283370A
Other languages
English (en)
Other versions
JPH05121413A (ja
Inventor
久 白畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3283370A priority Critical patent/JP3047566B2/ja
Publication of JPH05121413A publication Critical patent/JPH05121413A/ja
Application granted granted Critical
Publication of JP3047566B2 publication Critical patent/JP3047566B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路装置の外部接続
のためそのチップから突設される突起電極であるバンプ
電極の電解めっき方法に関する。
【0002】
【従来の技術】集積回路装置を種々の電子装置類に組み
込む際の実装に要する手間やスペースを節約するにはそ
れを一旦パッケージに収納するよりもチップのままで実
装するのが有利であり、このチップ実装用にはんだ,
金,銅等のバンプ電極を突設したいわゆるフリップチッ
プが広く用いられるに至っている。
【0003】このフリップチップ用のバンプ電極は数十
〜100 μmの高さに突設する必要があり、それ用の金属
をチップの全面に被着して不要部分をエッチングにより
除去すると著しく不経済になりかつ手間が掛かるので、
従来からバンプ電極用の突起金属をウエハ内に作り込ま
れたチップに単離する前の集積回路装置に対して電解め
っき法により必要な個所にのみ選択的に成長させるのが
常である。以下、よく知られていることではあるがこの
バンプ電極用突起金属の従来からの電解めっき方法を図
3を参照しながら簡単に説明する。
【0004】図3はウエハ10の周縁部を拡大断面で示
し、集積回路が作り込まれるふつうはn形のエピタキシ
ャル層11の各チップの周縁部に当たる部分の表面に強い
p形で接合分離層12が拡散されており、その表面に付け
られた厚いフィールド酸化膜13の上にバンプ電極20が突
設される。フィールド酸化膜13上にエピタキシャル層11
の図示しない部分に作り込まれた集積回路と接続された
アルミの配線膜14が配設され、その上を覆う窒化シリコ
ン等の保護膜16に開口された窓内にバンプ電極20を接続
すべき配線膜14の端部が露出される。次に、電解めっき
時にめっき電極膜として用いられるチタン等のごく薄い
金属からなる下側下地膜17aをウエハ10の全面上に被着
して保護膜16の各窓の内部で配線膜14と接続し、さらに
窓の上側にパラジュウムや銅の薄い金属からなる上側下
地膜17bをバンプ電極20用の所望の数十μm径ないし角
の小さなパターンに形成する。
【0005】ついで、電解めっきのためにフォトレジス
ト膜30をウエハ10の全面上にスピンコートし、フォトプ
ロセスにより上側下地膜17bのみを露出させるめっき用
の窓を明ける。突起金属18の電解めっきはこのフォトレ
ジスト膜30をめっき用マスクとし下側下地膜17aをめっ
き電極膜として行なわれ、それ用のはんだ, 金, 銅等の
金属がフォトレジスト膜30の窓内に露出された上側下地
膜17bの上に選択的にふつう数十μmの高さに成長され
る。この際、下側下地膜17aをめっき用電源に接続する
ため、金属のニードル31の先端が柔らかいフォトレジス
ト膜30を通してウエハ10の周縁部の上下2層の下地膜17
に接続される。
【0006】この電解めっき後はまずフォトレジスト膜
30を除去した上で、下側下地膜17aのチタンを希ふっ酸
等を用いる化学エッチングによりその上側下地膜17bの
下側部分を除いてすべて溶解除去することにより、バン
プ電極20相互間の電気的接続を切って独立したバンプ電
極20とする。以降は、ウエハ10をスクライブラインSLに
沿い切断することにより各チップ40に単離する。
【0007】
【発明が解決しようとする課題】従来のバンプ電極20の
電解めっき方法では、上述のようにそれ用の突起金属18
をフォトレジスト膜30をめっき用マスクとして利用する
ことによりウエハ10内の所望の個所にのみ選択的に,か
つ下側下地膜17aをめっき電極膜として利用することに
よりウエハ10の全面に一斉上に成長させることができる
が、突起金属18の成長高さがウエハ10の面内で均一に揃
いにくい問題がある。
【0008】これは、下側下地膜17aがその下側の配線
膜14用のアルミと上側の突起金属18用の元素の相互拡散
ないし原子的なマイグレーションを防止するバリアメタ
ルの役目を兼ねているためにチタンやクローム等の比抵
抗の高い金属を用いる必要があり、従って膜厚を 0.1〜
0.5 μm程度と薄くする必要があるためその面抵抗が相
当高くなり、このため電解めっき時の突起金属18の成長
が前述のニードル31を介してめっき電源と接続されるウ
エハ10の周縁部では速いが中央部では遅くなる傾向を避
け得ないからである。これによるウエハ10内の突起金属
18の高さの面内ばらつきは±20%以上にもなることがあ
って、従来から電解めっきの不良発生の主な原因となっ
ている現状である。
【0009】この対策として、下側下地膜17aのほかに
パラジュウムや銅からなる比抵抗の低い上側下地膜17b
もめっき電極膜として利用することは可能であるが、膜
厚が0.5μm程度に過ぎないので合成面抵抗を低める効
果はあまり高くなく、しかも電解めっき終了後に両下地
膜17aと17bを完全除去するのが非常に困難になって逆
にエッチング残渣による不良が発生しやすくなる。
【0010】また、ウエハ10のめっき電源への接続を中
央部でも行ない、またはその面内に分布した複数の個所
で接続するようにすれば突起金属18の高さの面内ばらつ
きを接続個所数に応じて減少させ得るが、電解めっき作
業やその準備に非常に手間が掛かって量産性が著しく低
下するのでこの対策も実用性に乏しい。
【0011】かかる事情から、本発明はできるだけ簡単
かつ実用的な手段でバンプ電極用に突起金属をウエハ面
内に均一な高さで成長させることができる電解めっき方
法を提供することを目的とする。
【0012】
【課題を解決するための手段】上述の目的は本発明によ
れば、ウエハ内のチップ用領域の相互間のスクライブゾ
ーン内に高導電性の金属からなる配電膜を格子状パター
ンで設け、ウエハ内の各チップ用領域を保護膜により覆
いかつその各チップ内の配線膜のバンプ電極を突設すべ
き個所の上に窓を開口し、ウエハの全面に薄い金属の下
地膜を配電膜と各チップの保護膜の窓内の配線膜に接続
するよう被着して置いた上で、下地膜をめっき電極とし
てその配線膜との接続個所の上に突起金属を電解めっき
法により選択的に成長させることによって達成される。
【0013】なお、上記の配電膜用の高導電性金属には
集積回路用の配線膜と同じアルミを用い、ウエハ内の各
チップ領域に対して配線膜を配設すると同時にこの配電
膜をスクライブゾーンに格子状パターンで配設するのが
有利である。なお、配線膜は絶縁膜上に配設されるに対
して配電膜はスクライブゾーン内に露出させた半導体の
表面上に直接に配設して置き、突起金属の電解めっき終
了後のウエハのチップへの単離前に下地膜に対すると同
様にこれを化学エッチング法によって除去するのがスク
ライブ作業を容易にする上で有利である。また、下地膜
を従来と同様に上下2層構成の複合膜とする場合は、下
側下地膜の方をこの配電膜に対して接続した状態で突起
金属を電解めっき法により上側下地膜の配線膜との接続
個所上に選択的に成長させることでよい。
【0014】
【作用】本発明は、ウエハ内の各チップ用領域相互間の
スクライブゾーンがその面内に広く格子状に分布してい
る点に着目して、前項の構成にいうようこのスクライブ
ゾーン内に高導電性金属からなる配電膜を格子状パター
ンで設け、これにめっき電極膜用の下地膜を接続するこ
とにより、めっき電極膜をウエハ面内に分布した多数の
個所でめっき電源と接続したと実質上同じ状態で突起金
属を成長させて、バンプ電極の高さのウエハ面内のばら
つきを従来の3分の1ないしはそれ以下に減少させるこ
とに成功したものである。なお、バンプ電極はスクライ
ブゾーンにごく近接した各チップの周縁部に配設される
のがふつうで、この場合にはウエハ面内のバンプ電極を
突設すべき各個所をめっき電源と直接に接続したとほと
んど同じ状態で突起金属を成長させて、バンプ電極の高
さのウエハ面内のばらつきをさらに従来の5分の1程度
にまで減少させることができる。
【0015】
【実施例】以下、図を参照しながら本発明の実施例を説
明する。図1は本発明による集積回路装置用バンプ電極
の電解めっき方法をその主な工程ごとの状態で示すウエ
ハの要部拡大断面図、図2は配電膜を配設した状態を示
すウエハの上面図であり、前に説明した図3に対応する
部分には同じ符号が付されているので、重複部分に対す
る説明は適宜省略することとする。
【0016】図1(a) の工程ではウエハ10のスクライブ
ゾーンSZ内に配電膜15を配設する。この配電膜15用の高
導電性の金属には集積回路の配線膜14用のアルミを利用
するのが工程上有利なので、この実施例ではウエハ10内
の各チップ領域に配線膜14を配設する工程内に同じアル
ミからなる配電膜15をスクライブゾーンSZ内の図示の例
では半導体面上に図2に示す格子状パターンで配設す
る。図2のウエハ10内にやや拡大して示されたチップ40
の相互間にはスクライブゾーンSZが縦横両方向に設定さ
れており、配電膜15は例えば60μmの幅でスクライブゾ
ーンSZに対応する格子状のパターンに形成される。
【0017】図1(b) は保護膜16の配設工程を示す。通
例のように保護膜16は1〜1.5 μmの膜厚の窒化シリコ
ン膜とされ、これをCVD法等によりウエハ10の全面に
成膜した上でドライエッチング法により窓16aをバンプ
電極を突設すべき個所に開口して配線膜14の端部を露出
させ、かつスクライブゾーンSZ内では例えば70μmの幅
でこれを除去して配電膜15を露出させる。
【0018】図1(c) は下地膜17の被着工程を示す。こ
の実施例でも下地膜17は2層構成であり、下側下地膜17
aとしてチタンが0.2μmの膜厚で, 上側下地膜17bと
してパラジュウムが 0.4μmの膜厚でそれぞれスパッタ
法等により保護膜16の上側に成膜され、窓16a内では配
線膜14と,スクライブゾーンSZ内では配電膜15とそれぞ
れ接続される。なお、めっき電極膜とバリアメタルに兼
用の下側下地膜17aの金属にはチタンのほかクローム,
モリブデン, タングステン, ニッケルクローム合金が用
いられ、これを低抵抗で突起金属と接続する上側下地膜
17bの金属にはパラジュウムのほか銅が用いられる。こ
の複合膜のままで次の電解めっき工程に入ることも可能
であるが、この実施例では上側下地膜17bの方が王水液
を用いて図1(d) に示すバンプ電極用の小パターンにフ
ォトエッチングされる。
【0019】図1(d) は突起金属18の電解めっき工程を
示す。上述のように上側下地膜17bをパターンニングし
た後、従来と同様にウエハ10の全面にフォトレジスト膜
30をスピンコートしてフォトプロセスにより上側下地膜
17bのみを露出させるめっき用の窓を開口し、このフォ
トレジスト膜をめっき用マスクとし下側下地膜17aをめ
っき電極膜とする電解めっき法によってはんだ, 金, 銅
等の突起金属18, この実施例では金を上側下地膜17a上
に選択的に成長させる。この電解めっきの際のめっき電
極膜としての下側下地膜17aをめっき電源に接続するた
め、図の右側に示されたウエハ10の周縁部のこの例では
2層構成の下地膜17に対してニードル31の先端が例えば
図2に示す3個所で従来と同様に柔らかいフォトレジス
ト膜30を通して接触される。突起金属18はふつうは数十
〜100 μmの高さ, この実施例のように金の場合は30〜
50μmの高さに成長される。
【0020】図1(e) はバンプ電極20の完成状態を示
す。上述の電解めっきの終了後、従来と同様にまずフォ
トレジスト膜30を除去した上、上側下地膜17bをマスク
として希ふっ酸液を用いる化学エッチング法で下側下地
膜17aのチタンを溶解除去することにより図示のように
独立したバンプ電極20とする。さらに、この実施例では
スクライブ作業を容易にするため、アルミの配電膜15を
燐酸と硝酸等の混合液を用いるエッチングによりスクラ
イブゾーンSZから除去して図示のウエハ10の完成状態と
する。これ以降は、ウエハ10を図のスクライブラインSL
に沿って切断してチップ40に単離することにより、それ
ぞれバンプ電極20を備える集積回路装置のフリップチッ
プが得られる。
【0021】以上説明した実施例のようにしてバンプ電
極20の突起金属18を電解めっき法により成長させる際、
アルミの配電膜15の面抵抗はその膜厚が 0.5〜1μmの
とき5〜10Ω/□で、めっき電極膜用の 0.2μmの膜厚
のチタンの下側下地膜17aの100Ω/□程度の面抵抗と
比べると10〜20分の1と格段に低いので、めっき電源か
らニードル31に与えられた電解めっき電圧は図2からわ
かるように配電膜15を介してほとんど電圧降下すること
なくウエハ10の全面に亘って伝達され、さらに図1(d)
からわかるように配電膜15からごく短い下側下地膜17a
を介してチップ領域の周縁部の突起金属18を成長させる
べき個所にほとんど元のままの電圧値で伝達される。従
って本発明方法ではウエハ10内の突起金属18をすべてほ
ぼ均等なめっき電圧で成長させることができ、本発明方
法を量産フリップチップの試作に適用して見た結果によ
ればバンプ電極20の高さのウエハ面内のばらつきが従来
の3分の1以下に減少し、電解めっき条件等が良好な場
合には5分の1程度にまで減少することが実証されてい
る。
【0022】以上説明した実施例に限らず本発明は種々
の態様で実施をすることができる。実施例で述べた材
料, 数値, 構造, 条件等はあくまで一例ないし例示であ
って、実際には場合ないし必要に応じ本発明方法をその
要旨内で適宜に選択した態様で実施することが可能であ
る。
【0023】
【発明の効果】以上のとおり本発明方法では、高導電性
金属からなる配電膜をウエハのチップ領域相互間のスク
ライブゾーン内に格子状パターンで設け、ウエハ内の各
チップ用領域を保護膜で覆ってバンプ電極を突設すべき
個所に窓を明け、ウエハの全面に金属の下地膜を配電膜
と保護膜の窓内の配線膜に接続するよう被着して置いた
上で、下地膜をめっき電極としてその配線膜との接続個
所の上に突起金属を電解めっきにより選択的に成長させ
ることにより、めっき電源からウエハの周縁等に与えた
電解めっき電圧を下地膜より面抵抗が10〜20分の1と格
段に低い配電膜を介してほとんど電圧降下なしにウエハ
の全面に亘って伝達させ、めっき電極膜を多数の個所で
めっき電源と接続したと実質上同じ状態で突起金属を均
一な高さに成長させ、バンプ電極の高さのウエハ面内ば
らつきを従来の3〜5分の1に減少させることができ
る。
【0024】なお、配電膜は集積回路用の配線膜と同じ
金属を利用してかつ同じ工程で配設できるので、本発明
方法は従来方法にとくに新しい工程を追加する必要なく
容易かつ簡単に実施できる。本発明は外部接続点の多い
高集積化された小形フリップチップの量産への適用にと
くに有利であり、その製造歩留まりを向上し実装時の仕
損じを減少させる著効を奏し得るものである。
【図面の簡単な説明】
【図1】本発明のバンプ電極の電解めっき方法の実施例
を主な工程ごとの状態で示し、同図(a) は配電膜の配設
工程,同図(b) は保護膜の形成工程,同図(c) は下地膜
の被着工程,同図(d) は電解めっき工程,同図(e) はバ
ンプ電極の完成時の状態をそれぞれ示すウエハの要部拡
大断面図である。
【図2】配電膜の配設状態を例示するウエハの上面図で
ある。
【図3】従来のバンプ電極の電解めっき方法を示すウエ
ハの要部拡大断面図である。
【符号の説明】
10 ウエハ 14 集積回路用配線膜 15 配電膜 16 保護膜 17 下地膜 17a めっき電極膜としての下側下地膜 17b 上側下地膜 18 突起金属 20 バンプ電極 40 集積回路装置のチップ SZ スクライブゾーン SL スクライブライン

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】ウエハ内に作り込まれたチップに単離する
    前の集積回路装置に対してバンプ電極用の突起金属を電
    解めっき法により成長させる方法であって、ウエハ内の
    チップ用領域の相互間のスクライブゾーン内に高導電性
    金属からなる配電膜を格子状パターンで設け、ウエハ内
    の各チップ用領域を保護膜で覆いかつ各チップ内の配線
    膜のバンプ電極を突設すべき個所の上に窓を開口し、ウ
    エハの全面に金属からなる薄い下地膜を配電膜と各チッ
    プの保護膜の窓内の配線膜とに接続するように被着し、
    下地膜をめっき電極としてそのチップの配線膜との接続
    個所の上に突起金属を電解めっき法により選択的に成長
    させるようにしたことを特徴とする集積回路装置用バン
    プ電極の電解めっき方法。
  2. 【請求項2】請求項1に記載の方法において、配電膜を
    配線膜と同じ金属でかつそれと同時に設けるようにした
    ことを特徴とする集積回路装置用バンプ電極の電解めっ
    き方法。
  3. 【請求項3】請求項1に記載の方法において、突起金属
    を電解めっきした後のウエハのチップへの単離前に配電
    膜を除去することを特徴とする集積回路装置用バンプ電
    極の電解めっき方法。
JP3283370A 1991-10-30 1991-10-30 集積回路装置用バンプ電極の電解めっき方法 Expired - Fee Related JP3047566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3283370A JP3047566B2 (ja) 1991-10-30 1991-10-30 集積回路装置用バンプ電極の電解めっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3283370A JP3047566B2 (ja) 1991-10-30 1991-10-30 集積回路装置用バンプ電極の電解めっき方法

Publications (2)

Publication Number Publication Date
JPH05121413A JPH05121413A (ja) 1993-05-18
JP3047566B2 true JP3047566B2 (ja) 2000-05-29

Family

ID=17664623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3283370A Expired - Fee Related JP3047566B2 (ja) 1991-10-30 1991-10-30 集積回路装置用バンプ電極の電解めっき方法

Country Status (1)

Country Link
JP (1) JP3047566B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3726529B2 (ja) * 1998-10-12 2005-12-14 セイコーエプソン株式会社 半導体装置
JP4653799B2 (ja) * 2007-12-03 2011-03-16 Okiセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05121413A (ja) 1993-05-18

Similar Documents

Publication Publication Date Title
US5403777A (en) Semiconductor bond pad structure and method
JPH04155835A (ja) 集積回路装置の製造方法
JP2653179B2 (ja) 集積回路装置用バンプ電極の製造方法
JPH05121409A (ja) 集積回路装置用バンプ電極
US3893156A (en) Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
JP3047566B2 (ja) 集積回路装置用バンプ電極の電解めっき方法
US5482897A (en) Integrated circuit with on-chip ground plane
JPS6271256A (ja) 化合物半導体集積回路
JPH02224336A (ja) 半導体装置の製造方法
JPS6112047A (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPH02162735A (ja) 半導体装置及びその製造方法
JP3116534B2 (ja) 集積回路装置のフリップチップ製造方法
JPH065609A (ja) バンプ形成方法
JPH02181457A (ja) バンプ電極を備える集積回路装置の試験方法
JPH05129306A (ja) 半導体装置の製造方法
JPH07120643B2 (ja) 半導体装置およびその製造方法
JPH02170434A (ja) バンプ電極を備える半導体集積回路装置
JPS5984468A (ja) 半導体装置
JPH04264733A (ja) 集積回路装置のバンプ電極用下地膜の形成方法
JPH0590271A (ja) バンプ電極形成方法
JPH0629300A (ja) バンプ電極の電解めっき方法
JPH02154426A (ja) 半導体集積回路装置の製造方法
JPH03132036A (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees