WO2024004614A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024004614A1
WO2024004614A1 PCT/JP2023/021725 JP2023021725W WO2024004614A1 WO 2024004614 A1 WO2024004614 A1 WO 2024004614A1 JP 2023021725 W JP2023021725 W JP 2023021725W WO 2024004614 A1 WO2024004614 A1 WO 2024004614A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
die pad
main surface
semiconductor element
terminal lead
Prior art date
Application number
PCT/JP2023/021725
Other languages
English (en)
French (fr)
Inventor
英俊 安部
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024004614A1 publication Critical patent/WO2024004614A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 semiconductor devices are known in which semiconductor elements such as diodes or transistors are covered with resin packages (for example, Patent Document 1).
  • the semiconductor device described in Patent Document 1 includes a semiconductor element, a lead frame, and a resin package.
  • the lead frame includes a plurality of leads, one of which includes a die bonding pad.
  • a semiconductor element is mounted on a die bonding pad.
  • the resin package covers the semiconductor element and also partially covers each of the plurality of leads. The portion of each lead exposed from the resin package is a terminal of the semiconductor device.
  • Such a semiconductor device is mounted on a circuit board of, for example, an electronic device and used in a power supply circuit.
  • a plurality of semiconductor devices may be used in the power supply circuit, and in this case, the plurality of semiconductor devices are mounted on the aforementioned circuit board.
  • An object of the present disclosure is to provide a semiconductor device that is improved over the conventional semiconductor device.
  • one of the objectives of the present disclosure is to provide a semiconductor device that can reduce the mounting area on a circuit board.
  • a semiconductor device provided by one aspect of the present disclosure includes a first semiconductor element having a first main surface facing one side in the thickness direction and a first main surface electrode disposed on the first main surface; a second semiconductor element having a second main surface facing in the same direction as the first main surface and a second main surface electrode disposed on the second main surface; a first die pad on which the first semiconductor element is mounted; a second die pad arranged on one side of the first die pad in a first direction perpendicular to the thickness direction and on which the second semiconductor element is mounted; and a second die pad spaced apart from the first die pad and the second die pad.
  • the semiconductor device includes a one-terminal lead and a sealing resin that covers the first semiconductor element and the second semiconductor element. The first main surface electrode and the second main surface electrode are electrically connected to the first terminal lead inside the sealing resin.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment.
  • FIG. 2 is a plan view showing the semiconductor device according to the first embodiment.
  • FIG. 3 is a diagram showing the sealing resin with imaginary lines in the plan view of FIG. 2.
  • FIG. 4 is a partially enlarged view of FIG. 3.
  • FIG. 5 is a bottom view showing the semiconductor device according to the first embodiment.
  • FIG. 6 is a front view showing the semiconductor device according to the first embodiment.
  • FIG. 7 is a right side view showing the semiconductor device according to the first embodiment.
  • FIG. 8 is a partially enlarged view of FIG. 7, showing the sealing resin with imaginary lines.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG. 3.
  • FIG. 10 is a sectional view taken along line XX in FIG.
  • FIG. 11 is a partially enlarged view of FIG. 9 .
  • FIG. 12 is a partially enlarged view of FIG. 9 .
  • FIG. 13 is a partially enlarged view of FIG. 9 .
  • FIG. 14 is a partially enlarged view of FIG. 10.
  • FIG. 15 is a partial enlarged view of a part of FIG. 3.
  • FIG. 16 is a partially enlarged view of FIG. 3.
  • FIG. 17 is a partially enlarged view of FIG. 3.
  • FIG. 18 is a partially enlarged view of FIG. 3.
  • FIG. 19 is a diagram showing an example of the circuit configuration of the semiconductor device according to the first embodiment.
  • FIG. 20 is a plan view showing a semiconductor device according to a first modification of the first embodiment, in which a sealing resin is shown with imaginary lines.
  • FIG. 20 is a plan view showing a semiconductor device according to a first modification of the first embodiment, in which a sealing resin is shown with imaginary lines.
  • FIG. 20 is a plan view showing a semiconductor device according
  • FIG. 21 is a plan view showing a semiconductor device according to a second modification of the first embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 22 is a plan view showing a semiconductor device according to a third modification of the first embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 23 is a plan view showing a semiconductor device according to a fourth modification of the first embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 24 is a plan view showing a semiconductor device according to a fifth modification of the first embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 25 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a fifth modification of the first embodiment.
  • FIG. 26 is a plan view showing a semiconductor device according to a sixth modification of the first embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 27 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a sixth modification of the first embodiment.
  • FIG. 28 is a plan view showing a semiconductor device according to a seventh modification of the first embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 29 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a seventh modification of the first embodiment.
  • FIG. 30 is a plan view showing the semiconductor device according to the second embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 31 is a cross-sectional view taken along the XXXI-XXXI line in FIG. 30.
  • FIG. 32 is a diagram showing an example of the circuit configuration of the semiconductor device according to the second embodiment.
  • FIG. 33 is a plan view showing a semiconductor device according to a first modification of the second embodiment, in which a sealing resin is shown with imaginary lines.
  • FIG. 34 is a sectional view taken along line XXXIV-XXXIV in FIG. 33.
  • FIG. 35 is a plan view showing a semiconductor device according to a second modification of the second embodiment, in which a sealing resin is shown with imaginary lines.
  • FIG. 36 is a cross-sectional view taken along line XXXVI-XXXVI in FIG. 35.
  • FIG. 37 is a plan view showing a semiconductor device according to a third modification of the second embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 33 is a plan view showing a semiconductor device according to a first modification of the second embodiment, in which a sealing resin is shown with imaginary lines.
  • FIG. 34 is a sectional view taken along line XXXIV
  • FIG. 38 is a cross-sectional view taken along the line XXXVIII-XXXVIII in FIG. 37.
  • FIG. 39 is a plan view showing a semiconductor device according to a fourth modification of the second embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 40 is a plan view showing a semiconductor device according to a fifth modification of the second embodiment, in which a sealing resin is shown with imaginary lines.
  • FIG. 41 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a fifth modification of the second embodiment.
  • FIG. 42 is a plan view showing a semiconductor device according to a sixth modification of the second embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 43 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a sixth modification of the second embodiment.
  • FIG. 44 is a plan view showing a semiconductor device according to a seventh modification of the second embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 45 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a seventh modification of the second embodiment.
  • FIG. 46 is a plan view showing the semiconductor device according to the third embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 47 is a plan view showing a semiconductor device according to a modification of the third embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 48 is a plan view showing the semiconductor device according to the fourth embodiment, in which the sealing resin is shown with imaginary lines.
  • FIG. 49 is a plan view showing a semiconductor device according to a modification of the fourth embodiment, in which the sealing resin is shown with imaginary lines.
  • an object A is located on an object B
  • an object A is in contact with an object B, and an object A is located on an object B.
  • an object A overlaps an object B when viewed in a certain direction means, unless otherwise specified, “an object A overlaps all of an object B" and "a certain object A overlaps an object B".
  • a certain thing A (the material of the thing) includes a certain material C” means "a case where the thing A (the material of the thing A) consists of a certain material C" and "the main component of the thing A (the material of the thing)”. "is a certain material C”.
  • the semiconductor device A10 includes a first die pad 10A, a second die pad 10B, a plurality of terminal leads 13, a first semiconductor element 21, a second semiconductor element 22, a first conduction section 31, a pair of first connection members 41A and 41B, and a pair of first connection members 41A and 41B.
  • the plurality of terminal leads 13 include a first terminal lead 14, a second terminal lead 15, a third terminal lead 16, a fourth terminal lead 171, a fifth terminal lead 172, a sixth terminal lead 181, and a seventh terminal lead 182. .
  • the thickness direction of the semiconductor device A10 will be referred to as the "thickness direction z.”
  • one side of the thickness direction z may be referred to as upper side, and the other side may be referred to as lower side.
  • descriptions such as “upper”, “lower”, “upper”, “lower”, “upper surface”, and “lower surface” indicate the relative positional relationship of each component etc. in the thickness direction z, and do not necessarily mean It is not a term that defines the relationship with the direction of gravity.
  • “planar view” refers to when viewed in the thickness direction z.
  • a direction perpendicular to the thickness direction z is referred to as a "first direction x.”
  • a direction perpendicular to the thickness direction z and the first direction x is referred to as a "second direction y.”
  • the first die pad 10A and the second die pad 10B are located apart from each other in the first direction x, as shown in FIGS. 3 and 9.
  • the first die pad 10A, along with the second die pad 10B and the plurality of terminal leads 13, are configured from the same lead frame.
  • the lead frame is made of copper (Cu) or a copper alloy. Therefore, the compositions of the first die pad 10A, the second die pad 10B, and the plurality of terminal leads 13 include copper.
  • Each of the first die pad 10A and the second die pad 10B has a rectangular shape in plan view, for example.
  • the first die pad 10A and the second die pad 10B each have a main surface 101 and a back surface 102.
  • the main surface 101 and the back surface 102 described below are common to the first die pad 10A and the second die pad 10B unless otherwise specified.
  • the main surface 101 faces in the thickness direction z (upward).
  • the main surface 101 is covered with a sealing resin 50.
  • a first semiconductor element 21 is mounted on the main surface 101 of the first die pad 10A.
  • the back surface 102 of the first die pad 10A faces the opposite side to the side where the first semiconductor element 21 is located in the thickness direction z.
  • a second semiconductor element 22 is mounted on the main surface 101 of the second die pad 10B.
  • the sealing resin 50 connects the first semiconductor element 21, the second semiconductor element 22, the first conductive part 31, and the first die pad 10A and the second die pad 10B. covering at least a portion of each. Further, the sealing resin 50 partially covers each of the plurality of terminal leads 13.
  • the sealing resin 50 has electrical insulation properties.
  • the sealing resin 50 includes, for example, black epoxy resin. As shown in FIG. 2, a dimension L1 of the sealing resin 50 in the first direction x is longer than a dimension L2 of the sealing resin 50 in the second direction y.
  • the sealing resin 50 has a resin main surface 51, a resin back surface 52, a pair of first side surfaces 53, a second side surface 54, a third side surface 55, a plurality of recesses 56, a groove 57, and a plurality of recesses 581, 582.
  • the resin main surface 51 faces the same side as each main surface 101 of the first die pad 10A and the second die pad 10B in the thickness direction z.
  • the resin back surface 52 faces the opposite side from the resin main surface 51 in the thickness direction z.
  • each back surface 102 of the first die pad 10A and the second die pad 10B is exposed from the resin back surface 52.
  • the pair of first side surfaces 53 are located apart from each other in the first direction x.
  • the pair of first side surfaces 53 face in the first direction x and extend in the second direction y.
  • the pair of first side surfaces 53 are connected to the resin main surface 51 and the resin back surface 52.
  • the second side surface 54 and the third side surface 55 are located apart from each other in the second direction y.
  • the second side surface 54 and the third side surface 55 face oppositely to each other in the second direction y and extend in the first direction x.
  • the second side surface 54 and the third side surface 55 are connected to the resin main surface 51 and the resin back surface 52.
  • a plurality of terminal leads 13 are exposed from the third side surface 55.
  • the plurality of recesses 56 are recessed from the third side surface 55 in the second direction y, and extend from the resin main surface 51 to the resin back surface 52 in the thickness direction z. In the first direction They are located individually between the terminal lead 15 and between the second terminal lead 15 and the sixth terminal lead 181.
  • the groove portion 57 is recessed from the resin back surface 52 in the thickness direction z and extends along the second direction y. Both sides of the groove portion 57 in the second direction y are connected to the second side surface 54 and the third side surface 55. When viewed in the thickness direction z, the groove portion 57 separates the back surface 102 of the first die pad 10A and the back surface 102 of the second die pad 10B. Note that the sealing resin 50 does not need to have the groove portion 57.
  • each of the plurality of recesses 581, 582 is recessed from the main resin surface 51 in the thickness direction z.
  • the plan view shape of each of the plurality of recesses 581 and 582 is not particularly limited, in the illustrated example, it is circular.
  • Each of the plurality of recesses 581 overlaps the first die pad 10A in plan view.
  • the plurality of recesses 581 are individually located near the four corners of the first die pad 10A in plan view.
  • Each of the plurality of recesses 582 overlaps the second die pad 10B in plan view.
  • the plurality of recesses 582 are individually located near the four corners of the second die pad 10B in plan view.
  • Each of the plurality of recesses 581 and 582 does not overlap the first conductive portion 31 in plan view. Furthermore, each of the plurality of recesses 581, 582 does not overlap with either the pair of first connecting members 41A, 41B or the pair of second connecting members 42A, 42B in plan view.
  • the plurality of recesses 581 are formed by pins for fixing the first die pad 10A during manufacturing of the semiconductor device A10. The pin is pressed against the first die pad 10A before forming the sealing resin 50, and fixes the first die pad 10A. In this state, formation of the sealing resin 50 is started. Then, the pin is pulled out before the formation of the sealing resin 50 is completed.
  • the sealing resin 50 is formed in at least a portion of the area where the pin was arranged, so that the main surface 101 of the first die pad 10A is covered with the sealing resin 50.
  • the plurality of recesses 581 are marks formed by such a molding process of the sealing resin 50.
  • the plurality of recesses 582 are formed by pins for fixing the second die pad 10B during manufacturing of the semiconductor device A10.
  • the plurality of recesses 582 are marks formed by the molding process of the sealing resin 50.
  • the sealing resin 50 further has a plurality of traces 589, as shown in FIGS. 1, 2, and 5.
  • the plurality of marks 589 are, for example, marks caused by pressing an ejector pin for ejecting the sealing resin 50 from the mold when the sealing resin 50 was formed.
  • Each of the plurality of traces 589 is depressed from either the resin main surface 51 or the resin back surface 52. Note that none of the plurality of traces 589 may be formed on the sealing resin 50.
  • the back surface 102 of the first die pad 10A and the back surface 102 of the second die pad 10B each have a trace 109.
  • the traces 109 formed on the first die pad 10A and the traces 109 formed on the second die pad 10B are traces where the ejector pins described above were pressed.
  • the trace 109 formed on the first die pad 10A is depressed from the back surface 102 of the first die pad 10A, and the trace 109 formed on the second die pad 10B is depressed from the back surface 102 of the second die pad 10B. Note that the trace 109 does not need to be formed on either the first die pad 10A or the second die pad 10B.
  • the depths of the plurality of traces 589 and the plurality of traces 109 are, for example, smaller than the depths of the plurality of recesses 581, but may be larger or the same.
  • the first die pad 10A and the second die pad 10B have a first end surface 111, a second end surface 112, a third end surface 113, and a fourth end surface 114.
  • the first end surface 111, the second end surface 112, the third end surface 113, and the fourth end surface 114 are covered with a sealing resin 50.
  • the first end surface 111 faces in the first direction x and extends in the second direction y.
  • the first end surface 111 is located closest to the pair of first side surfaces 53 of the sealing resin 50.
  • the second end surface 112 faces in the second direction y and extends in the first direction x.
  • the second end surface 112 is located closest to the second side surface 54 of the sealing resin 50.
  • the third end surface 113 faces opposite to the second end surface 112 in the second direction y, and extends in the first direction x.
  • the third end surface 113 is located closest to the third side surface 55 of the sealing resin 50.
  • the fourth end surface 114 faces opposite to the first end surface 111 in the first direction x, and extends in the second direction y.
  • a groove 57 is located between the fourth end surface 114 of the first die pad 10A and the fourth end surface 114 of the second die pad 10B.
  • the distance P2 between the third end surface 113 and the third side surface 55 is longer than the distance P1 between the second end surface 112 and the second side surface 54.
  • the first die pad 10A and the second die pad 10B have a first corner end surface 121.
  • the first corner end surface 121 is located between the first end surface 111 and the second end surface 112, and is located at the corner of either the first die pad 10A or the second die pad 10B.
  • the first corner end surface 121 is a plane that is covered with the sealing resin 50 and is inclined with respect to the first end surface 111 and the second end surface 112. Either the first inclination angle ⁇ 1 of the first corner end face 121 with respect to the first end face 111 shown in FIG. 15 and the second inclination angle ⁇ 2 of the first corner end face 121 with respect to the second end face 112 shown in FIG. ° or less.
  • One of the plurality of recesses 581 is located near the first corner end surface 121 of the first die pad 10A in plan view, and one of the plurality of recesses 582 is located near the second die pad 10B in plan view. It is located near the first corner end face 121 of.
  • the longest normal line Nmax of the first corner end face 121 is set.
  • the longest normal Nmax is the closest from the first corner end surface 121 of either the first die pad 10A or the second die pad 10B to the first corner end surface 121 of the pair of first side surfaces 53 of the sealing resin 50. This is the maximum value of the normal line of the first corner end surface 121 that reaches the first side surface 53 located therein.
  • the longest normal Nmax is 1.0 times or more the length of the intersection line C (see FIG. 15) between the first corner end surface 121 and a virtual plane whose in-plane directions are the first direction x and the second direction y. It is 1.5 times or less.
  • the first die pad 10A and the second die pad 10B have a second corner end surface 122.
  • the second corner end surface 122 is located between the first end surface 111 and the third end surface 113, and is located at the corner of either the first die pad 10A or the second die pad 10B.
  • the second corner end surface 122 is a plane that is covered with the sealing resin 50 and is inclined with respect to the first end surface 111 and the third end surface 113. Either the third inclination angle ⁇ 3 of the second corner end face 122 with respect to the first end face 111 shown in FIG. 16 and the fourth inclination angle ⁇ 4 of the second corner end face 122 with respect to the third end face 113 shown in FIG. ° or less.
  • One of the plurality of recesses 581 is located near the second corner end surface 122 of the first die pad 10A in a plan view, and one of the plurality of recesses 582 is located near the second die pad 10B in a plan view. It is located near the second corner end face 122 of.
  • One of the plurality of recesses 581 is located near the third corner end surface 123 of the first die pad 10A in plan view, and one of the plurality of recesses 582 is located near the second die pad 10B in plan view. It is located near the third corner end face 123 of.
  • One of the plurality of recesses 581 is located near the fourth corner end surface 124 of the first die pad 10A in plan view, and one of the plurality of recesses 582 is located near the second die pad 10B in plan view. It is located near the fourth corner end face 124 of.
  • the second die pad 10B has a seat surface 103 and an upright surface 104.
  • the seat surface 103 faces the same side as the main surface 101 in the thickness direction z, and is located between the main surface 101 and the back surface 102 in the thickness direction z.
  • the seat surface 103 is connected to a fourth end surface 114.
  • the upright surface 104 faces in a direction perpendicular to the thickness direction z, and is connected to the seat surface 103 and the main surface 101.
  • the seat surface 103 and the upright surface 104 form a step difference in the second die pad 10B.
  • Each of the first semiconductor element 21 and the second semiconductor element 22 is, for example, a transistor.
  • the transistor in the semiconductor device A10 is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), but may also be a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), etc. .
  • parasitic diode components built into each of the first semiconductor element 21 and the second semiconductor element 22 are also illustrated.
  • Each of the first semiconductor element 21 and the second semiconductor element 22 is, for example, an n-channel type, but may be a p-channel type.
  • Each of the first semiconductor element 21 and the second semiconductor element 22 includes a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon (Si) or silicon carbide (SiC).
  • the first semiconductor element 21 is mounted on the first die pad 10A, as shown in FIGS. 3 and 9.
  • the center of gravity of the first semiconductor element 21 overlaps with the center of the first die pad 10A.
  • the center of the first die pad 10A is the center when the first die pad 10A is divided into Nx (Nx is a positive odd number) in the first direction x, and the center of the first die pad 10A is divided into Ny (Ny is a positive odd number) This is the area corresponding to the center when divided.
  • Nx and Ny are each 3 or 5, for example, although they are not limited in any way.
  • the first semiconductor element 21 has a first main surface 21a and a first back surface 21b.
  • the first main surface 21a and the first back surface 21b are spaced apart from each other in the thickness direction z.
  • the first main surface 21a faces the same direction as the main surface 101 of the first die pad 10A.
  • the first back surface 21b faces opposite to the first main surface 21a in the thickness direction z, and faces the main surface 101 of the first die pad 10A.
  • the first main surface electrode 211 is arranged on the first main surface 21a. A current corresponding to the power converted by the first semiconductor element 21 flows through the first main surface electrode 211 .
  • the first main surface electrode 211 is, for example, a source electrode.
  • the first main surface electrode 211 includes a plurality of metal plating layers.
  • the first main surface electrode 211 includes a nickel (Ni) plating layer and a gold (Au) plating layer laminated on the nickel plating layer.
  • the first main surface electrode 211 may include a nickel plating layer, a palladium (Pd) plating layer laminated on the nickel plating layer, and a gold plating layer laminated on the palladium plating layer. But that's fine.
  • the main surface electrode 212 is arranged on the first main surface 21a.
  • a first drive signal (gate voltage) for driving the first semiconductor element 21 is applied to the main surface electrode 212 .
  • the main surface electrode 212 is, for example, a gate electrode.
  • the area of the main surface electrode 212 is smaller than the area of the first main surface electrode 211.
  • the first back electrode 213 is arranged on the first back surface 21b.
  • the first back electrode 213 is provided facing the main surface 101 of the first die pad 10A.
  • a current corresponding to the power before being converted by the first semiconductor element 21 flows through the first back electrode 213 .
  • the first back electrode 213 is, for example, a drain electrode.
  • the second semiconductor element 22 is mounted on the main surface 101 of the second die pad 10B.
  • the center of gravity of the second semiconductor element 22 overlaps the center of the second die pad 10B in plan view.
  • the center of the second die pad 10B is the center when the second die pad 10B is divided into Lx (Lx is a positive odd number) in the first direction x, and the center of the second die pad 10B is divided into Ly (Ly) in the second direction y. is a positive odd number) This is the area corresponding to the center when divided.
  • Lx and Ly are each 3 or 5, for example, although there are no limitations.
  • the second semiconductor element 22 has a second main surface 22a and a second back surface 22b.
  • the second main surface 22a and the second back surface 22b are spaced apart from each other in the thickness direction z.
  • the second main surface 22a faces the same direction as the main surface 101 of the second die pad 10B.
  • the second back surface 22b faces the opposite side from the second main surface 22a in the thickness direction z, and faces the main surface 101 of the second die pad 10B.
  • the second semiconductor element 22 is mounted on the second die pad 10B, as shown in FIGS. 3 and 9. As shown in FIG. 12, the second semiconductor element 22 has a second main surface electrode 221, a main surface electrode 222, and a second back electrode 223.
  • the second main surface electrode 221 is arranged on the second main surface 22a. A current corresponding to the power converted by the second semiconductor element 22 flows through the second main surface electrode 221 .
  • the second main surface electrode 221 is, for example, a source electrode.
  • the second main surface electrode 221 includes a plurality of metal plating layers.
  • the second main surface electrode 221 includes a nickel (Ni) plating layer and a gold (Au) plating layer laminated on the nickel plating layer.
  • the second principal surface electrode 221 may include a nickel plating layer, a palladium (Pd) plating layer laminated on the nickel plating layer, and a gold plating layer laminated on the palladium plating layer. But that's fine.
  • the main surface electrode 222 is arranged on the second main surface 22a.
  • a second drive signal (gate voltage) for driving the second semiconductor element 22 is applied to the main surface electrode 222 .
  • the main surface electrode 222 is, for example, a gate electrode.
  • the area of the main surface electrode 222 is smaller than the area of the second main surface electrode 221.
  • the second back electrode 223 is arranged on the second back surface 22b.
  • the second back electrode 223 is provided facing the main surface 101 of the second die pad 10B.
  • a current corresponding to the power before being converted by the second semiconductor element 22 flows through the second back electrode 223 .
  • the second back electrode 223 is, for example, a drain electrode.
  • the semiconductor device A10 further includes two die bonding layers 231 and 232.
  • Each of the two die bonding layers 231 and 232 has conductivity.
  • Each die bonding layer 231, 232 is, for example, solder.
  • each die bonding layer 231, 232 may be made of sintered metal.
  • the die bonding layer 232 is interposed between the main surface 101 of the second die pad 10B and the second back electrode 223 of the second semiconductor element 22, as shown in FIGS. 9, 10, and 12.
  • the die bonding layer 232 bonds the main surface 101 of the second die pad 10B and the second back electrode 223 of the second semiconductor element 22. Thereby, the second back electrode 223 of the second semiconductor element 22 is electrically connected to the second die pad 10B.
  • the first terminal lead 14 is located apart from the first die pad 10A and the second die pad 10B in the second direction y, and the second terminal lead 15 and the third terminal lead in the first direction x. It is located between 16 and 16.
  • the first terminal lead 14 extends along the second direction y.
  • the first terminal lead 14 is electrically connected to the first main surface electrode 211 (source electrode) of the first semiconductor element 21 and the second main surface electrode 221 (source electrode) of the second semiconductor element 22 .
  • the first terminal lead 14 includes a covering portion 14A and an exposed portion 14B. As shown in FIG. 10, the covering portion 14A is covered with a sealing resin 50. As shown in FIGS.
  • the exposed portion 14B is connected to the covering portion 14A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 14B extends in the second direction y away from the first die pad 10A and the second die pad 10B.
  • the surface of the exposed portion 14B is plated with tin, for example.
  • the covering portion 14A of the first terminal lead 14 has a seat surface 14C and an upright surface 14D.
  • the seat surface 14C faces the same side as each main surface 101 of the first die pad 10A and the second die pad 10B in the thickness direction z, and is thicker than the upper surface of the covering portion 14A (the surface facing upward in the thickness direction z). It is located on the lower side in direction z.
  • the upright surface 14D faces in a direction perpendicular to the thickness direction z and is connected to the seat surface 14C and the upper surface of the covering portion 14A.
  • the seat surface 14C and the upright surface 14D form a step difference in the covering portion 14A of the first terminal lead 14. Note that the covering portion 14A does not need to have either the seat surface 14C or the upright surface 14D.
  • the second terminal lead 15 includes a portion extending along the second direction y, and is connected to the first die pad 10A. Therefore, the second terminal lead 15 is electrically connected to the first back electrode 213 (drain electrode) of the first semiconductor element 21 via the first die pad 10A.
  • the second terminal lead 15 includes a covering portion 15A and an exposed portion 15B.
  • the covering portion 15A is connected to the third end surface 113 of the first die pad 10A, and is covered with the sealing resin 50.
  • the covering portion 15A is bent when viewed in the first direction x.
  • the exposed portion 15B is connected to the covering portion 15A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 15B extends away from the first die pad 10A in the second direction y.
  • the surface of the exposed portion 15B is plated with tin, for example.
  • the fourth terminal lead 171 includes a covering portion 171A and an exposed portion 171B.
  • the covering portion 171A is covered with a sealing resin 50.
  • the exposed portion 171B is connected to the covering portion 171A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 171B extends away from the first die pad 10A in the second direction y. For example, tin plating is applied to the surface of the exposed portion 171B.
  • the fifth terminal lead 172 includes a covered portion 172A and an exposed portion 172B.
  • the covering portion 172A is covered with a sealing resin 50.
  • the exposed portion 172B is connected to the covering portion 172A and is exposed from the sealing resin 50.
  • the exposed portion 172B extends away from the second die pad 10B in the second direction y.
  • the surface of the exposed portion 172B is plated with tin, for example.
  • the sixth terminal lead 181 is located away from the first die pad 10A in the second direction y, and between the second terminal lead 15 and the fourth terminal lead 171 in the first direction x. To position. As shown in FIG. 3, the seventh terminal lead 182 is located away from the second die pad 10B in the second direction y, and between the third terminal lead 16 and the fifth terminal lead 172 in the first direction x. To position. The sixth terminal lead 181 is electrically connected to the first main surface electrode 211 (source electrode) of the first semiconductor element 21 . A voltage corresponding to the current flowing through the first main surface electrode 211 of the first semiconductor element 21 is applied to the sixth terminal lead 181 .
  • the seventh terminal lead 182 is electrically connected to the second main surface electrode 221 (source electrode) of the second semiconductor element 22 .
  • a voltage corresponding to the current flowing through the second main surface electrode 221 (source electrode) of the second semiconductor element 22 is applied to the seventh terminal lead 182.
  • the sixth terminal lead 181 includes a covering portion 181A and an exposed portion 181B.
  • the covering portion 181A is covered with a sealing resin 50.
  • the exposed portion 181B is connected to the covering portion 181A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 181B extends away from the first die pad 10A in the second direction y. For example, tin plating is applied to the surface of the exposed portion 181B.
  • the seventh terminal lead 182 includes a covered portion 182A and an exposed portion 182B.
  • the covering portion 182A is covered with a sealing resin 50.
  • the exposed portion 182B is connected to the covering portion 182A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 182B extends away from the second die pad 10B in the second direction y. For example, tin plating is applied to the surface of the exposed portion 182B.
  • each height h of the exposed portion 14B of the first terminal lead 14, the exposed portion 15B of the second terminal lead 15, and the exposed portion 16B of the third terminal lead 16 is They are the same (or nearly the same). Furthermore, each of these thicknesses are the same (or substantially the same). Therefore, when viewed in the first direction x, at least a portion (exposed portion 14B) of the first terminal lead 14 overlaps each of the second terminal lead 15 and the third terminal lead 16 (see FIG. 7).
  • the first conductive portion 31 connects the first main surface electrode 211 of the first semiconductor element 21, the second main surface electrode 221 of the second semiconductor element 22, and the first terminal lead 14 to each other.
  • Make conductive The first conductive portion 31 is a metal plate.
  • the first conductive portion 31 is a metal clip.
  • the composition of the first conductive portion 31 includes copper, for example.
  • the first conductive portion 31 is covered with a sealing resin 50.
  • the first conductive section 31 includes a first joint section 311 , a second joint section 312 , a third joint section 313 , a first connection section 314 , and a second connection section 315 .
  • the first bonding portion 311 is bonded to the first main surface electrode 211 of the first semiconductor element 21, as shown in FIGS. 3, 4, 9, and 11.
  • the first joint portion 311 includes two band-shaped portions 311a. As shown in FIGS. 3 and 4, each of the two strip portions 311a has the first direction x as its longitudinal direction. The two strips 311a are arranged parallel to each other in plan view. Note that the first joint portion 311 does not need to be separated into two band-like portions 311a.
  • the area of the first joint portion 311 in a plan view (the sum of the areas of the two strip portions 311a) is, for example, 10% or more and 100% or less of the area of the first main surface electrode 211 in a plan view.
  • the second bonding portion 312 is bonded to the second main surface electrode 221 of the second semiconductor element 22, as shown in FIGS. 3, 4, 9, and 12.
  • the second joint portion 312 includes two band-shaped portions 312a. As shown in FIGS. 3 and 4, each of the two strip portions 312a has a first direction x as its longitudinal direction. The two strips 312a are arranged parallel to each other in plan view. Note that the second joint portion 312 does not need to be separated into two band-like portions 312a.
  • the area of the second joint portion 312 in a plan view (the sum of the areas of the two strip portions 312a) is, for example, 10% or more and 100% or less of the area of the second main surface electrode 221 in a plan view.
  • the third joint portion 313 is joined to the covering portion 14A of the first terminal lead 14, as shown in FIGS. 3, 4, 10, and 14.
  • the third joint portion 313 is joined to the seat surface 14C of the first terminal lead 14.
  • the third joint 313 extends in the first direction x. At least a portion of the third joint portion 313 is accommodated in a region defined by the seating surface 14C and the upright surface 14D of the first terminal lead 14. Note that when the seating surface 14C and the upright surface 14D are not formed on the covering portion 14A of the first terminal lead 14, the third joint portion 313 is formed on the upper surface of the covering portion 14A (the surface facing upward in the thickness direction z). ).
  • the first connecting part 314 is connected to the first joint part 311 and the second joint part 312, as shown in FIGS. 3, 4, and 9.
  • the first connecting portion 314 has a band shape extending in the first direction x when viewed from above.
  • the first connecting portion 314 includes a main body portion 314a and a pair of bent portions 314b and 314c, as shown in FIGS. 4 and 9.
  • the main body part 314a constitutes the main part of the first connecting part 314.
  • the main body portion 314a is strip-shaped in plan view.
  • the main body portion 314a extends in the first direction x.
  • the main body portion 314a is located above the first joint portion 311 and the second joint portion 312 in the thickness direction z.
  • the pair of bent portions 314b and 314c are respectively connected to both ends of the main body portion 314a in the first direction x.
  • the pair of bent portions 314b and 314c are bent downward in the thickness direction z from the main body portion 314a.
  • the pair of bent portions 314b are connected to the first joint portion 311, and the pair of bent portions 314c are connected to the second joint portion 312.
  • the bent portion 314b is bifurcated, and is connected to the two band-like portions 311a, respectively.
  • the bent portion 314b does not have to be bifurcated.
  • the first joint portion 311 does not need to be separated into two band-like portions 311a.
  • the bent portion 314c is bifurcated and is connected to the two band-like portions 312a, respectively.
  • the bent portion 314c does not have to be bifurcated.
  • the second joint portion 312 does not need to be separated into two strip portions 312a.
  • the second connecting part 315 is connected to the first connecting part 314 and the third joint part 313, as shown in FIGS. 3, 4, and 10.
  • the second connecting portion 315 has a band shape extending in the second direction y when viewed from above.
  • the second connecting portion 315 extends from the first connecting portion 314 in the second direction y and is connected to the third joint portion 313 .
  • the second connecting portion 315 is connected to the center of the main body portion 314a of the first connecting portion 314 in the first direction x.
  • the second connecting portion 315 includes a main body portion 315a and a bent portion 315b, as shown in FIGS. 4, 10, and 14.
  • the main body part 315a constitutes the main part of the second connecting part 315.
  • the main body portion 315a is strip-shaped in plan view.
  • the main body portion 315a extends in the second direction y.
  • the main body portion 315a is located above the third joint portion 313 in the thickness direction z.
  • the main body portion 315a is arranged at the same (or substantially the same) position as the main body portion 314a in the thickness direction z.
  • the bent portions 315b are respectively connected to end portions of the main body portion 315a on one side in the second direction y (the side where the third joint portion 313 is located in the second direction y).
  • the bent portion 315b is bent downward in the thickness direction z from the main body portion 315a.
  • the bent portion 315b is connected to the third joint portion 313.
  • the first conductive portion 31 is bent in the thickness direction z by each of the pair of bending portions 314b, 314c and the bending portion 315b, but unlike this configuration, the first conduction portion 31
  • the first main surface 21a, the second main surface 22a of the second semiconductor element 22, and the upper surface of the covering portion 14A of the first terminal lead 14 are the same ( or substantially the same height), the first conductive portion 31 does not need to be bent in the thickness direction z. That is, the first conductive portion 31 may be a flat plate.
  • the first conductive portion 31 is T-shaped in plan view. Further, the first conductive portion 31 is symmetrical with respect to the auxiliary line La as the axis in plan view.
  • the auxiliary line La extends in the second direction y and overlaps the third joint 313 in plan view.
  • the auxiliary line La overlaps the center of the second connecting portion 315 in the first direction x when viewed from above, and also overlaps the center of the first connecting portion 314 in the first direction x when viewed from above.
  • the center of gravity CG (see FIG. 4) of the first conductive portion 31 is located above the first conductive portion 31. That is, the center of gravity CG of the first conductive part 31 overlaps with the first conductive part 31 in plan view.
  • the semiconductor device A10 further includes a plurality of bonding layers 33, 34, and 35, as shown in FIGS. 11, 12, and 14.
  • Each of the plurality of bonding layers 33, 34, and 35 is electrically conductive.
  • Each of the plurality of bonding layers 33, 34, and 35 is made of, for example, solder, but may also be made of sintered metal.
  • the bonding layer 33 is interposed between the first main surface electrode 211 of the first semiconductor element 21 and the first bonding portion 311 of the first conductive portion 31 .
  • the bonding layer 33 electrically connects the first main surface electrode 211 and the first bonding portion 311 . As shown in FIG.
  • the bonding layer 34 is interposed between the second main surface electrode 221 of the second semiconductor element 22 and the second bonding portion 312 of the first conductive portion 31 .
  • the bonding layer 34 electrically connects the second main surface electrode 221 and the second bonding portion 312.
  • the bonding layer 35 is interposed between the covering portion 14A of the first terminal lead 14 and the third bonding portion 313 of the first conductive portion 31.
  • the bonding layer 35 electrically connects the covering portion 14A and the third bonding portion 313.
  • the thickness t (see FIG. 11) of the first bonding portion 311 is 0.1 mm or more, and the maximum thickness Tmax (see FIG. 11) of the bonding layer 33. It is less than twice that.
  • the maximum thickness Tmax of the bonding layer 33 is greater than the thickness of the first semiconductor element 21.
  • the thickness t (see FIG. 12) of the second bonding portion 312 is 0.1 mm or more and not more than twice the maximum thickness Tmax (see FIG. 12) of the bonding layer 34. It is.
  • the maximum thickness Tmax of the bonding layer 34 is greater than the thickness of the second semiconductor element 22.
  • Each of the pair of first connecting members 41A, 41B and the pair of second connecting members 42A, 42B is, for example, a bonding wire.
  • Each composition of the pair of first connecting members 41A, 41B and the pair of second connecting members 42A, 42B includes gold.
  • the compositions of the pair of first connecting members 41A, 41B and the pair of second connecting members 42A, 42B may include copper or aluminum (Al).
  • the first connecting member 41A is joined to the main surface electrode 212 of the first semiconductor element 21 and the covering portion 171A of the fourth terminal lead 171.
  • the fourth terminal lead 171 is electrically connected to the main surface electrode 212 of the first semiconductor element 21 .
  • the first connecting member 41B is joined to the main surface electrode 222 of the second semiconductor element 22 and the covering portion 172A of the fifth terminal lead 172, as shown in FIG. Thereby, the fifth terminal lead 172 is electrically connected to the main surface electrode 222 of the second semiconductor element 22.
  • the second connecting member 42A is joined to the first main surface electrode 211 of the first semiconductor element 21 and the covering portion 181A of the sixth terminal lead 181.
  • the sixth terminal lead 181 is electrically connected to the first main surface electrode 211 of the first semiconductor element 21 .
  • the second connecting member 42B is joined to the second main surface electrode 221 of the second semiconductor element 22 and the covering portion 182A of the seventh terminal lead 182, as shown in FIG. Thereby, the seventh terminal lead 182 is electrically connected to the second main surface electrode 221 of the second semiconductor element 22 .
  • the semiconductor device A10 configured as described above, as shown in FIG. 19, the first main surface electrode 211 of the first semiconductor element 21 and the second main surface electrode 221 of the second semiconductor element 22 are electrically connected to each other. and are commonly connected to the first terminal lead 14.
  • the semiconductor device A10 has the source electrodes of the two MOSFETs connected in common to one terminal (first terminal lead 14). Configure a circuit (source common connected circuit).
  • the functions and effects of the semiconductor device A10 according to the first embodiment are as follows.
  • the semiconductor device A10 includes a first semiconductor element 21, a second semiconductor element 22, and a sealing resin 50.
  • the sealing resin 50 covers the first semiconductor element 21 and the second semiconductor element 22. According to this configuration, in the semiconductor device A10, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are packaged with one sealing resin 50. Therefore, the semiconductor device A10 can reduce the mounting area on the circuit board on which the semiconductor device A10 is mounted.
  • the first main surface electrode 211 of the first semiconductor element 21 and the second main surface electrode 221 of the second semiconductor element 22 are electrically connected to the first terminal lead 14 inside the sealing resin 50.
  • the first terminal lead 14 becomes a common terminal for the first main surface electrode 211 and the second main surface electrode 221.
  • the semiconductor device A10 is connected to the common source.
  • the first terminal lead 14 serves as a common terminal for each source of the two MOSFETs. In other words, in the semiconductor device A10, a circuit in which two MOSFETs are connected to common source can be packaged into one package.
  • the first conductive portion 31 includes a first bonding portion 311, a second bonding portion 312, and a third bonding portion 313.
  • the first bonding portion 311 is conductively bonded to the first main surface electrode 211 of the first semiconductor element 21, the second bonding portion 312 is conductively bonded to the second main surface electrode 221 of the second semiconductor element 22, and the third
  • the joint portion 313 is electrically connected to the first terminal lead 14 (sheathing portion 14A).
  • the first principal surface electrode 211, the second principal surface electrode 221, and the first terminal lead 14 can be electrically connected to each other by one member (first conductive portion 31).
  • the first conductive portion 31 is symmetrical with respect to the axis (auxiliary line La) extending in the second direction y when viewed in the thickness direction z. Further, the axis (auxiliary line La) overlaps the third joint portion 313. According to this configuration, the conductive distance from the third bonding portion 313 (covering portion 14A of the first terminal lead 14) to the first bonding portion 311 (first main surface electrode 211 of the first semiconductor element 21) and the third It is possible to equalize the conduction distance from the joint portion 313 (covering portion 14A of the first terminal lead 14) to the second joint portion 312 (second main surface electrode 221 of the second semiconductor element 22).
  • the center of gravity CG of the first conductive portion 31 overlaps with the first conductive portion 31 when viewed in the thickness direction z. According to this configuration, it is possible to transport the first conductive portion 31 in a stable posture during manufacturing of the semiconductor device A10. As a result, it is possible to prevent the first conductive part 31 from being joined to the first semiconductor element 21, the second semiconductor element 22, and the first terminal lead 14 in an inclined state. It can be appropriately bonded to each of the first main surface electrode 211 of the semiconductor element 21, the second main surface electrode 221 of the second semiconductor element 22, and the covering portion 14A of the first terminal lead 14.
  • the first conductive section 31 includes a first connecting section 314 and a second connecting section 315.
  • the first connecting portion 314 extends along the first direction x between the first joint portion 311 and the second joint portion 312 when viewed in the thickness direction z.
  • the second connecting portion 315 extends in the second direction y between the first connecting portion 314 (main body portion 314a) and the third joint portion 313 when viewed in the thickness direction z.
  • the first conductive portion 31 has a T-shape when viewed in the thickness direction z, so that the first conductive portion 31 can be made line symmetrical with respect to the axis (auxiliary line La).
  • the center of gravity CG of the first conductive portion 31 can be overlapped with the first conductive portion 31 when viewed in the thickness direction z.
  • the sealing resin 50 has a plurality of recesses 581.
  • Each of the plurality of recesses 581 is recessed from the main resin surface 51 in the thickness direction z.
  • the plurality of recesses 581 overlap the first die pad 10A in plan view.
  • the plurality of recesses 581 are marks formed by fixing the first die pad 10A with a plurality of pins during manufacturing of the semiconductor device A10. Therefore, since the first die pad 10A is held down by the plurality of pins during the manufacture of the semiconductor device A10, it is possible to suppress the first die pad 10A from swinging during the manufacture. Thereby, it is possible to suppress the generation of a gap between the back surface 102 of the first die pad 10A and the mold for forming the sealing resin 50, so it is possible to suppress the generation of resin burrs on the sealing resin 50. .
  • the sealing resin 50 has a plurality of recesses 582.
  • Each of the plurality of recesses 582 is recessed from the main resin surface 51 in the thickness direction z.
  • the plurality of recesses 582 overlap the second die pad 10B in plan view.
  • the plurality of recesses 582 are marks formed by fixing the second die pad 10B with a plurality of pins during manufacturing of the semiconductor device A10. Therefore, since the second die pad 10B is held down by the plurality of pins during the manufacture of the semiconductor device A10, it is possible to suppress the second die pad 10B from swinging during the manufacture. Thereby, it is possible to suppress the generation of a gap between the back surface 102 of the second die pad 10B and the mold for forming the sealing resin 50, so it is possible to suppress the generation of resin burrs on the sealing resin 50. .
  • the first conductive portion 31 does not overlap the four corners of the first die pad 10A in plan view. According to this configuration, when manufacturing the semiconductor device A10, it becomes possible to press the four corners of the first die pad 10A with the pins that fix the first die pad 10A. In other words, in the semiconductor device A10, it is possible to suppress the swinging of the first die pad 10A during manufacturing. Similarly, the first conductive portion 31 does not overlap the four corners of the second die pad 10B in plan view. According to this configuration, when manufacturing the semiconductor device A10, it is possible to press the four corners of the second die pad 10B with the pins that fix the second die pad 10B. In other words, in the semiconductor device A10, it is possible to suppress the swinging of the second die pad 10B during manufacturing.
  • FIGS. 20 to 22 respectively show semiconductor devices A11 to A13 according to a first modification to a third modification of the first embodiment.
  • Each of the semiconductor devices A11 to A13 differs from the semiconductor device A10 in the following points.
  • the difference is that the first conductive portion 31 has a different shape in plan view. Note that in the examples shown in FIGS. 20 to 22 (each of the semiconductor devices A11 to A13), it is assumed that the first conductive portion 31 is not bent in the thickness direction z; It may be bent in direction z.
  • the first conductive part 31 of the semiconductor device A11 includes a first joint part 311, a second joint part 312, a third joint part 313, a
  • the first connecting portion 314 and the second connecting portion 315 are included.
  • the first connecting portion 314 does not extend linearly along the first direction x, but is bent in a V-shape in a plan view.
  • the first connecting part 314 includes a band-shaped part that extends from the first joint part 311 at an angle with respect to each of the first direction x and the second direction y in a plan view, and the second joint part 312 in a plan view.
  • the first conductive portion 31 of the semiconductor device A11 has a Y-shape in plan view.
  • the first conduction section 31 of the semiconductor device A12 includes a first junction section 311, a second junction section 312, a third junction section 313, and a pair of connecting sections 316.
  • One of the pair of connecting parts 316 is connected to the first joint part 311 and the third joint part 313.
  • the connecting portion 316 extends linearly from the first joint portion 311 to the third joint portion 313 in a plan view.
  • the other of the pair of connecting parts 316 is connected to the second joint part 312 and the third joint part 313.
  • the connecting portion 316 extends linearly from the second joint portion 312 to the third joint portion 313 in a plan view. Both of the pair of connecting portions 316 extend from the third joint portion 313 .
  • the first conductive portion 31 of the semiconductor device A12 has a V-shape in plan view.
  • the first conduction section 31 of the semiconductor device A13 includes a first junction section 311, a second junction section 312, a third junction section 313, a first connection section 314, and a second connection section 315.
  • the second connecting portion 315 connects to the first bonding portion 311 instead of the first connecting portion 314. That is, the second connecting portion 315 of the semiconductor device A13 connects the first bonding portion 311 and the third bonding portion 313.
  • the second joint portion 312 and the third joint portion 313 are electrically connected via the first joint portion 311.
  • Each of the semiconductor devices A11 to A13 according to the first modification to the third modification of the first embodiment has two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) in one, similar to the semiconductor device A10.
  • One package is made up of two sealing resins 50. Therefore, similarly to the semiconductor device A10, each of the semiconductor devices A11 to A13 can reduce the mounting area on the circuit board on which the semiconductor devices A11 to A13 are mounted.
  • each of the semiconductor devices A11 to A13 has the same configuration as the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • the first conductive portion 31 is line symmetrical with respect to the auxiliary line La. Therefore, like the semiconductor device A10, each of the semiconductor devices A11 and A12 is connected from the third bonding portion 313 (covering portion 14A of the first terminal lead 14) to the first bonding portion 311 (the first main surface of the first semiconductor element 21). the conductive distance from the third joint 313 (covering portion 14A of the first terminal lead 14) to the second joint 312 (second principal surface electrode 221 of the second semiconductor element 22); It is possible to equalize the Further, in the semiconductor device A11, the center of gravity CG of the first conductive portion 31 overlaps with the first conductive portion 31 when viewed in the thickness direction z. Therefore, when manufacturing the semiconductor device A11, it is possible to transport the first conductive portion 31 in a stable posture.
  • the first conductive portion 31 is As long as the first main surface electrode 211, the second main surface electrode 221 of the second semiconductor element 22, and the first terminal lead 14 are electrically connected to each other, the shape can be changed as appropriate.
  • FIG. 23 shows a semiconductor device A14 according to a fourth modification of the first embodiment.
  • the semiconductor device A14 differs from the semiconductor device A10 in the following points. That is, the first conductive section 31 of the semiconductor device A14 is divided into a plurality of parts.
  • the first conductive portion 31 of the semiconductor device A14 includes a first conductor 31A and a second conductor 31B that are spaced apart from each other.
  • the first conductor 31A is joined to the first main surface electrode 211 of the first semiconductor element 21 and the covering portion 14A of the first terminal lead 14 to electrically connect them.
  • the first conductor 31A includes a joint portion 317A, a joint portion 318A, and a connecting portion 319A.
  • the bonding portion 317A is bonded to the first main surface electrode 211 of the first semiconductor element 21.
  • the joint portion 317A is divided into two band-shaped portions 311a, similar to the first joint portion 311 described above. Unlike this example, the joint portion 317A does not need to be divided into two parts.
  • the joint portion 318A is joined to the covering portion 14A of the first terminal lead 14.
  • the connecting portion 319A is connected to the joint portion 317A and the joint portion 318A.
  • the second conductor 31B is joined to the second main surface electrode 221 of the second semiconductor element 22 and the covering portion 14A of the first terminal lead 14 to electrically connect them.
  • the second conductor 31B includes a joint portion 317B, a joint portion 318B, and a connecting portion 319B.
  • the bonding portion 317B is bonded to the second main surface electrode 221 of the second semiconductor element 22.
  • the joint portion 317B is divided into two band-like portions 312a, similar to the second joint portion 312 described above. Unlike this example, the joint portion 317B does not have to be divided into two parts.
  • the joint portion 318B is joined to the covering portion 14A of the first terminal lead 14.
  • the connecting portion 319B is connected to the joint portion 317B and the joint portion 318B.
  • the semiconductor device A14 In the semiconductor device A14 according to the fourth modification of the first embodiment, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are packaged in one package using one sealing resin 50, similarly to the semiconductor device A10. has been made into Therefore, like the semiconductor device A10, the semiconductor device A14 can reduce the mounting area on the circuit board on which the semiconductor device A14 is mounted. In addition, the semiconductor device A14 has the same configuration as the semiconductor device A10, and has the same effects as the semiconductor device A10.
  • the first conductive portions 31 are not limited to being one member, but are spaced apart from each other.
  • the structure may include two or more members.
  • the semiconductor device A15 differs from the semiconductor device A10 in the following points. That is, the first semiconductor element 21 of the semiconductor device A15 is not a transistor but a diode.
  • the first semiconductor element 21 of the semiconductor device A15 has a first main surface electrode 211 and a first back electrode 213.
  • the first semiconductor element 21 of the semiconductor device A11 does not have the main surface electrode 212, as shown in FIG.
  • the first semiconductor element 21 of the semiconductor device A15 is a diode
  • the first main surface electrode 211 is, for example, an anode electrode
  • the first back surface electrode 213 is, for example, a cathode electrode.
  • the semiconductor device A15 does not include either the first connection member 41A or the second connection member 42A.
  • the fourth terminal lead 171 and the sixth terminal lead 181 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22, respectively. Therefore, in the semiconductor device A15, the fourth terminal lead 171 and the sixth terminal lead 181 are each non-connect terminals.
  • the semiconductor device A15 does not need to further include the second connection member 42B. In this case, the seventh terminal lead 182 also becomes a non-connect terminal.
  • FIGS. 26 and 27 show a semiconductor device A16 according to a sixth modification of the first embodiment.
  • the semiconductor device A16 differs from the semiconductor device A10 in the following points. That is, the second semiconductor element 22 of the semiconductor device A12 is not a transistor but a diode.
  • the second semiconductor element 22 of the semiconductor device A16 has a second main surface electrode 221 and a second back surface electrode 223.
  • the second semiconductor element 22 of the semiconductor device A16 does not have the main surface electrode 222, as shown in FIG.
  • the second semiconductor element 22 of the semiconductor device A16 is a diode
  • the second main surface electrode 221 is, for example, an anode electrode
  • the second back surface electrode 223 is, for example, a cathode electrode.
  • the semiconductor device A16 does not include either the first connection member 41B or the second connection member 42B.
  • the fifth terminal lead 172 and the seventh terminal lead 182 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22, respectively. Therefore, in the semiconductor device A16, the fifth terminal lead 172 and the seventh terminal lead 182 are each non-connect terminals. Note that, unlike the examples shown in FIGS. 26 and 27, the semiconductor device A16 does not need to further include the second connection member 42A. In this case, the sixth terminal lead 181 also becomes a non-connect terminal.
  • the semiconductor device A16 As shown in FIG. 27, in the semiconductor device A16, the first main surface electrode 211 (source electrode) of the first semiconductor element 21 and the second main surface electrode 221 (anode electrode) of the second semiconductor element 22 are electrically connected to each other. It is connected to the.
  • the semiconductor device A16 has a circuit configuration in which the source electrode of the MOSFET and the anode electrode of the diode are commonly connected to the first terminal lead 14.
  • FIGS. 28 and 29 show a semiconductor device A17 according to a seventh modification of the first embodiment.
  • the semiconductor device A17 differs from the semiconductor device A10 in the following points. That is, each of the first semiconductor element 21 and the second semiconductor element 22 of the semiconductor device A17 is a diode instead of a transistor.
  • the first semiconductor element 21 of the semiconductor device A17 has a first main surface electrode 211 and a first back surface electrode 213.
  • the first semiconductor element 21 of the semiconductor device A17 does not have the main surface electrode 212, as shown in FIG.
  • the first semiconductor element 21 of the semiconductor device A17 is a diode
  • the first main surface electrode 211 is an anode electrode
  • the first back surface electrode 213 is a cathode electrode.
  • the second semiconductor element 22 of the semiconductor device A17 has a second main surface electrode 221 and a second back surface electrode 223.
  • the second semiconductor element 22 of the semiconductor device A17 does not have the main surface electrode 222, as shown in FIG.
  • the second semiconductor element 22 of the semiconductor device A17 is a diode
  • the second main surface electrode 221 is an anode electrode
  • the second back surface electrode 223 is a cathode electrode.
  • the semiconductor device A17 does not include either the pair of first connecting members 41A, 41B and the pair of second connecting members 42A, 42B.
  • the fourth terminal lead 171, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are connected to the first semiconductor element 21 and the second semiconductor element, respectively. There is no conduction to any of 22. Therefore, in the semiconductor device A17, the fourth terminal lead 171, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are each non-connect terminals.
  • the semiconductor device A17 As shown in FIG. 29, in the semiconductor device A17, the first main surface electrode 211 (anode electrode) of the first semiconductor element 21 and the second main surface electrode 221 (anode electrode) of the second semiconductor element 22 are electrically connected to each other. It is connected to the. In other words, the semiconductor device A17 has a circuit configuration in which the anode electrodes of two diodes are commonly connected to the first terminal lead 14.
  • each of the semiconductor devices A15 to A17 according to the fifth modification to the seventh modification of the first embodiment, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are integrated into one, similarly to the semiconductor device A10.
  • One package is made up of two sealing resins 50. Therefore, similarly to the semiconductor device A10, each of the semiconductor devices A15 to A17 can reduce the mounting area on the circuit board on which the semiconductor devices A15 to A17 are mounted.
  • each of the semiconductor devices A15 to A17 has the same configuration as the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • the semiconductor device of the present disclosure has three types of circuits (each source electrode of two MOSFETs) by combining the first semiconductor element 21 and the second semiconductor element 22. , a circuit in which the source electrode of a MOSFET and an anode electrode of a diode are connected in common, and a circuit in which each anode electrode of two diodes is connected in common).
  • the configurations of each terminal lead 13, sealing resin 50, etc. are common to each semiconductor device A10, A15 to A17. Therefore, the semiconductor device of the present disclosure can configure any of three types of circuits while keeping the package appearance the same.
  • the semiconductor device of the present disclosure even if each of the first semiconductor element 21 and the second semiconductor element 22 is a transistor or a diode, the configuration of each terminal lead 13 and the sealing resin 50 can be maintained as is. Can be used. As a result, the semiconductor device of the present disclosure can use a common package structure for any of the three types of circuits described above, which is preferable for improving productivity.
  • the semiconductor device of the present disclosure is arranged such that the center of gravity of the first semiconductor element 21 overlaps the center of the first die pad 10A in plan view. Further, the second semiconductor element 22 is arranged so that its center of gravity overlaps with the center of the second die pad 10B. This configuration is preferable in making the first conductive portion 31 common.
  • FIG. 30 to 32 show a semiconductor device A20 according to the second embodiment.
  • the semiconductor device A20 differs from the semiconductor device A10 in the following points. The point is that the second conductive portion 32 is further provided.
  • the second conductive portion 32 is joined to the first die pad 10A and the second die pad 10B, as shown in FIGS. 30 and 31.
  • the second conductive portion 32 is a metal plate.
  • the second conductive portion 32 is a metal clip.
  • the composition of the second conductive portion 32 includes copper, for example.
  • the first die pad 10A and the second die pad 10B are electrically connected to each other via the second conductive portion 32.
  • the first back electrode 213 and the second back electrode 223 are electrically connected to each other via the first die pad 10A, the second conductive portion 32, and the second die pad 10B.
  • the second conductive portion 32 is covered with a sealing resin 50.
  • the second conductive portion 32 is strip-shaped in plan view.
  • the second conductive section 32 includes a fourth joint section 321, a fifth joint section 322, and a third connecting section 323.
  • the second die pad 10B does not have either the seat surface 103 or the upright surface 104, but it may have these.
  • the fourth joint portion 321 is joined to the main surface 101 of the first die pad 10A, as shown in FIGS. 30 and 31.
  • the main surface 101 of the first die pad 10A is an example of a "first mounting surface” described in the claims.
  • the fifth bonding portion 322 is bonded to the main surface 101 of the second die pad 10B, as shown in FIGS. 30 and 31.
  • the main surface 101 of the second die pad 10B is an example of a "second mounting surface” described in the claims.
  • the third connecting part 323 is connected to the fourth joint part 321 and the fifth joint part 322, as shown in FIGS. 30 and 31.
  • the third connecting portion 323 extends along the first direction x.
  • the semiconductor device A20 further includes two bonding layers 36 and 37, as shown in FIGS. 30 and 31.
  • the two bonding layers 36 and 37 are each electrically conductive.
  • the two bonding layers 36, 37 are each made of, for example, solder, but may also be made of sintered metal.
  • the bonding layer 36 is interposed between the first die pad 10A and the fourth bonding portion 321 of the second conductive portion 32.
  • the bonding layer 36 electrically connects the first die pad 10A and the fourth bonding portion 321 of the second conductive portion 32.
  • the bonding layer 37 is interposed between the second die pad 10B and the fifth bonding portion 322 of the second conductive portion 32.
  • the bonding layer 37 electrically connects the second die pad 10B and the fifth bonding portion 322 of the second conductive portion 32.
  • the semiconductor device A20 configured as above, as shown in FIG. 32, like the semiconductor device A10, the first main surface electrode 211 of the first semiconductor element 21 and the second main surface electrode of the second semiconductor element 221 are electrically connected to each other.
  • the semiconductor device A20 constitutes a circuit in which the respective source electrodes of the two MOSFETs are connected in common (source common connected circuit).
  • the semiconductor device A20 as shown in FIG. 32, the first back electrode 213 of the first semiconductor element 21 and the second back electrode 223 of the second semiconductor element 22 are electrically connected to each other.
  • the semiconductor device A20 constitutes a circuit in which the respective drain electrodes of the two MOSFETs are connected in common. Therefore, as shown in FIG. 32, the semiconductor device A20 constitutes a circuit in which the first semiconductor element 21 and the second semiconductor element 22 (two MOSFETs) are connected in parallel.
  • the semiconductor device A20 like the semiconductor device A10, two semiconductor elements (first semiconductor element 21 and second semiconductor element 22) are packaged with one sealing resin 50. Therefore, like the semiconductor device A10, the semiconductor device A20 can reduce the mounting area on the circuit board on which the semiconductor device A20 is mounted. In addition, the semiconductor device A20 has the same configuration as the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • the semiconductor device A20 the first die pad 10A and the second die pad 10B are electrically connected by the second conductive portion 32. According to this configuration, the first back electrode 213 of the first semiconductor element 21 and the second back electrode 223 of the second semiconductor element 22 are electrically connected to each other.
  • the semiconductor device A20 has a structure in which each of the drains of the two MOSFETs A circuit is formed in which the electrodes are connected in common. In other words, in the semiconductor device A20, a circuit in which the drain electrodes of two MOSFETs are commonly connected can be packaged into one package.
  • the semiconductor device A20 like the semiconductor device A10, the first main surface electrode 211 and the second main surface electrode 221 are further electrically connected. Therefore, in the semiconductor device A20, a circuit in which the first semiconductor element 21 and the second semiconductor element 22 are connected in parallel can be packaged into one package.
  • FIGS. 33 and 34 show a semiconductor device A21 according to a first modification of the second embodiment.
  • the semiconductor device A21 differs from the semiconductor device A20 in the following points. That is, the first die pad 10A has a seat surface 103 and a rising surface 104, similarly to the second die pad 10B.
  • the seat surface 103 and the rising surface 104 of the first die pad 10A are configured similarly to the seat surface 103 and the rising surface 104 of the second die pad 10B, respectively.
  • the fourth bonding portion 321 of the second conductive portion 32 is bonded to the seating surface 103 of the first die pad 10A via the bonding layer 36. At least a portion of the fourth joint 321 is accommodated in a region defined by the seat surface 103 and the upright surface 104 of the first die pad 10A. Further, in the semiconductor device A21, the fifth bonding portion 322 of the second conductive portion 32 is bonded to the seating surface 103 of the second die pad 10B via the bonding layer 37. At least a portion of the fifth joint portion 322 is accommodated in a region defined by the seat surface 103 and the upright surface 104 of the second die pad 10B.
  • 35 and 36 show a semiconductor device A22 according to a second modification of the second embodiment.
  • the semiconductor device A22 differs from the semiconductor device A20 in the following points. The difference is that the position of the second conductive portion 32 is different.
  • the second conductive portion 32 overlaps the first conductive portion 31 (first connecting portion 314) in plan view.
  • the pair of bent portions 314b and 314c make the first connecting portion 314 (main body portion 314a) stronger than the first connecting portion 311 and the second connecting portion 312. is arranged above in the thickness direction z. Therefore, the distance between the main body portion 314a and the main surface 101 of the first die pad 10A and the main surface 101 of the second die pad 10B becomes large. By increasing this distance, the second conductive portion 32 can be disposed below the first conductive portion 31 in the thickness direction z.
  • the second conductive portion 32 overlaps the line segment connecting the first semiconductor element 21 and the second semiconductor element 22 in plan view.
  • FIGS. 37 and 38 show a semiconductor device A23 according to a third modification of the second embodiment.
  • the semiconductor device A23 differs from the semiconductor device A20 in the following points. That is, the second conductive portion 32 of the semiconductor device A23 is arranged below the first die pad 10A and the second die pad 10B in the thickness direction z.
  • the second conductive portion 32 is bonded to the back surface 102 of the first die pad 10A by the bonding layer 36, and is bonded to the back surface 102 of the second die pad 10B by the bonding layer 37. has been done.
  • the second conductive portion 32 is larger than the first die pad 10A and the second die pad 10B in plan view. In plan view, the entire first die pad 10A and the entire second die pad 10B overlap the second conductive portion 32, respectively.
  • the lower surface of the second conductive portion 32 (the surface facing downward in the thickness direction z) is exposed from the sealing resin 50 (resin back surface 52). Unlike this configuration, the lower surface of the second conductive portion 32 may be covered with the sealing resin 50.
  • an insulating member an insulating plate or an insulating sheet
  • each of the semiconductor devices A21 to A23 according to the first modification to the third modification of the second embodiment, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are integrated into one, similarly to the semiconductor device A20.
  • One package is made up of two sealing resins 50. Therefore, similarly to the semiconductor device A20, each of the semiconductor devices A21 to A23 can reduce the mounting area on the circuit board on which the semiconductor devices A21 to A23 are mounted.
  • each of the semiconductor devices A21 to A23 has the same configuration as the semiconductor device A20, and thus achieves the same effects as the semiconductor device A20.
  • FIG. 39 shows a semiconductor device A24 according to a fourth modification of the second embodiment.
  • the semiconductor device A24 differs from the semiconductor device A20 in the following points. The difference is that the first conductive portion 31 has a different shape in plan view.
  • the first conductive portion 31 is V-shaped in plan view, similar to the first conductive portion 31 of the semiconductor device A14. Note that the first conductive portion 31 of the semiconductor device A24 is configured similarly to the first conductive portion 31 of the semiconductor device A14, but unlike this example, the first conductive portion 31 of the semiconductor device A11 or the semiconductor device A13 is configured similarly to the first conductive portion 31 of the semiconductor device A14. They may be configured similarly.
  • the second conductive portion 32 overlaps the line segment connecting the first semiconductor element 21 and the second semiconductor element 22 in plan view. That is, in the semiconductor device A24, the distance of the conduction path between the first back electrode 213 of the first semiconductor element 21 and the second back electrode 223 of the second semiconductor element 22 is shortened compared to the semiconductor device A20.
  • the semiconductor device A24 according to the fourth modification of the second embodiment includes two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) in one package using one sealing resin 50. has been made into Therefore, like the semiconductor device A20, the semiconductor device A24 can reduce the mounting area on the circuit board on which the semiconductor device A24 is mounted. In addition, the semiconductor device A24 has the same configuration as the semiconductor device A20, and has the same effects as the semiconductor device A20.
  • FIGS. 40 and 41 show a semiconductor device A25 according to a fifth modification of the second embodiment.
  • the semiconductor device A25 differs from the semiconductor device A20 in the following points.
  • the first semiconductor element 21 of the semiconductor device A25 is not a transistor but a diode like the semiconductor device A15.
  • the first main surface electrode 211 (anode electrode) of the first semiconductor element 21 and the second main surface electrode 221 (source electrode) of the second semiconductor element 22 are connected to each other via the first conductive part 31. , electrically connected. Further, the first back electrode 213 (cathode electrode) of the first semiconductor element 21 and the second back electrode 223 (drain electrode) of the second semiconductor element 22 are electrically connected via the second conductive part 32 . ing. That is, in the semiconductor device A25, as shown in FIG. 41, a MOSFET and a diode are connected in parallel.
  • FIGS. 42 and 43 show a semiconductor device A26 according to a sixth modification of the second embodiment.
  • the semiconductor device A26 differs from the semiconductor device A20 in the following points.
  • the second semiconductor element 22 of the semiconductor device A26 is not a transistor but a diode like the semiconductor device A16.
  • the first main surface electrode 211 (source electrode) of the first semiconductor element 21 and the second main surface electrode 221 (anode electrode) of the second semiconductor element 22 are connected to each other via the first conductive part 31. , electrically connected. Further, the first back electrode 213 (drain electrode) of the first semiconductor element 21 and the second back electrode 223 (cathode electrode) of the second semiconductor element 22 are electrically connected via the second conductive part 32. ing. That is, in the semiconductor device A26, as shown in FIG. 43, a MOSFET and a diode are connected in parallel.
  • FIGS. 44 and 45 show a semiconductor device A27 according to a seventh modification of the second embodiment.
  • the semiconductor device A27 differs from the semiconductor device A20 in the following points. That is, each of the first semiconductor element 21 and the second semiconductor element 22 of the semiconductor device A27 is not a transistor but a diode like the semiconductor device A17.
  • the first main surface electrode 211 (anode electrode) of the first semiconductor element 21 and the second main surface electrode 221 (anode electrode) of the second semiconductor element 22 are connected to each other via the first conductive part 31. , electrically connected. Further, the first back electrode 213 (cathode electrode) of the first semiconductor element 21 and the second back electrode 223 (cathode electrode) of the second semiconductor element 22 are electrically connected via the second conductive part 32. ing. That is, in the semiconductor device A27, as shown in FIG. 45, two diodes are connected in parallel.
  • each of the semiconductor devices A25 to A27 according to the fifth modification to the seventh modification of the second embodiment, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are integrated into one, similarly to the semiconductor device A20.
  • One package is made up of two sealing resins 50. Therefore, similarly to the semiconductor device A10, each of the semiconductor devices A25 to A27 can reduce the mounting area on the circuit board on which the semiconductor devices A25 to A27 are mounted.
  • each of the semiconductor devices A25 to A27 has the same configuration as the semiconductor device A20, and thus achieves the same effects as the semiconductor device A20.
  • the semiconductor device of the present disclosure has three types of circuits (a parallel circuit of two transistors, a transistor and a diode, and a parallel circuit of two diodes).
  • the configurations of each terminal lead 13, sealing resin 50, etc. are common to each semiconductor device A20, A25 to A27. Therefore, the semiconductor device of the present disclosure can configure any of three types of circuits while keeping the package appearance the same. Further, in the semiconductor device of the present disclosure, even if each of the first semiconductor element 21 and the second semiconductor element 22 is a transistor or a diode, the configuration of each terminal lead 13 and the sealing resin 50 can be maintained as is. Can be used. As a result, the semiconductor device of the present disclosure can use a common package structure for any of the three types of circuits described above, which is preferable for improving productivity.
  • FIG. 46 shows a semiconductor device A30 according to the third embodiment.
  • the semiconductor device A30 differs from the semiconductor device A10 in the following points. That is, the size of the first semiconductor element 21 of the semiconductor device A30 in plan view is smaller than the size of the first semiconductor element 21 of the semiconductor device A10 in plan view. Further, the size of the second semiconductor element 22 of the semiconductor device A30 in plan view is smaller than the size of the second semiconductor element 22 of the semiconductor device A10 in plan view.
  • the size of the first semiconductor element 21 in plan view is reduced compared to the semiconductor device A10, the size of the first joint portion 311 of the first conductive portion 31 in plan view is reduced.
  • the area of the first joint portion 311 in plan view is equal to the area of the first main surface electrode 211 in plan view. For example, it is 10% or more and 100% or less.
  • the planar view size of the second semiconductor element 22 is reduced compared to the semiconductor device A10, the planar view size of the second joint portion 312 of the first conductive portion 31 is reduced. It has been downsized.
  • the area of the second joint portion 312 in plan view (the sum of the areas of the two strip portions 312a) is equal to the area of the second main surface electrode 221 in plan view. For example, it is 10% or more and 100% or less.
  • the width of the first connecting portion 314 of the first conductive portion 31 is the same as that of the semiconductor device A10.
  • FIG. 47 shows a semiconductor device A31 according to a modification of the third embodiment.
  • the semiconductor device A31 differs from the semiconductor device A10 in the following points.
  • the size of the first semiconductor element 21 of the semiconductor device A31 in plan view is larger than the size of the first semiconductor element 21 of the semiconductor device A10 in plan view.
  • the size of the second semiconductor element 22 of the semiconductor device A31 in plan view is larger than the size of the second semiconductor element 22 of the semiconductor device A10 in plan view.
  • the size of the first semiconductor element 21 in plan view is enlarged compared to the semiconductor device A10, so the size of the first joint portion 311 of the first conductive portion 31 in plan view is enlarged.
  • the area of the first joint portion 311 in plan view is equal to the area of the first main surface electrode 211 in plan view. For example, it is 10% or more and 100% or less.
  • the planar view size of the second semiconductor element 22 is enlarged compared to the semiconductor device A10, the planar view size of the second joint portion 312 of the first conductive portion 31 is increased.
  • the area of the second joint portion 312 in plan view (the sum of the areas of the two strip portions 312a) is equal to the area of the second main surface electrode 221 in plan view. For example, it is 10% or more and 100% or less.
  • the width of the first connecting portion 314 of the first conductive portion 31 is the same as that of the semiconductor device A10.
  • each of the semiconductor devices A30 and A31 according to the third embodiment and its modification, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are formed by one sealing resin 50, similarly to the semiconductor device A10. It is packaged in one. Therefore, similarly to the semiconductor device A10, each of the semiconductor devices A30 and A31 can reduce the mounting area on the circuit board on which the semiconductor devices A30 and A31 are mounted. In addition, each of the semiconductor devices A30 and A31 has the same configuration as the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • the area of the first joint portion 311 in plan view (the sum of the areas of the two strip portions 311a) is For example, it is 10% or more and 100% or less of the area of the first main surface electrode 211. According to this configuration, the size of the first joint portion 311 in plan view can be made appropriate depending on the size of the first semiconductor element 21 in plan view.
  • the area of the second joint portion 312 in plan view (the sum of the areas of the two strip portions 312a) is, for example, 10% of the area of the second main surface electrode 221 in plan view. 100% or less. According to this configuration, the size of the second joint portion 312 in plan view can be made to be an appropriate size according to the size of the second semiconductor element 22 in plan view.
  • the first conductive portion 31 As understood from the semiconductor devices A10, A30, and A31, in the semiconductor device of the present disclosure, even if the first semiconductor element 21 and the second semiconductor element 22 have different sizes in plan view, the first conductive portion 31 The first connecting portions 314 of the two have the same width.
  • the first conductive part 31 may be transported while being held by a transporting hand or the like.
  • the first connecting part 314 is sandwiched in the width direction of the first connecting part 314, adjustment of the conveying hand or the like becomes unnecessary. Therefore, even if the first semiconductor element 21 and the second semiconductor element 22 have different sizes in plan view, it is possible to use a common conveyance device such as a conveyance hand, which is preferable for improving productivity.
  • the first semiconductor element 21 and the second semiconductor element 22 have different sizes in plan view in the semiconductor device A10, but in the semiconductor device A20, the first semiconductor element 21 and the second semiconductor element 22 in plan view size may be changed.
  • FIG. 48 shows a semiconductor device A40 according to the fourth embodiment.
  • the semiconductor device A40 differs from the semiconductor device A10 in the following points. That is, it includes a plurality of first semiconductor elements 21 and a plurality of second semiconductor elements 22. In the example shown in FIG. 48, the semiconductor device A40 includes two first semiconductor elements 21 and two second semiconductor elements 22, but the number of each of the first semiconductor elements 21 and the second semiconductor elements 22 is three or more. It may be.
  • Each of the two first semiconductor elements 21 is mounted on the first die pad 10A.
  • Each of the two first semiconductor elements 21 is, for example, a transistor.
  • the two first semiconductor elements 21 are lined up along the second direction y.
  • the centers of gravity of the two first semiconductor elements 21 overlap the center of the first die pad 10A in plan view.
  • the two first semiconductor elements 21 have the same size in plan view, but may be different from each other.
  • Each of the two second semiconductor elements 22 is mounted on the second die pad 10B.
  • Each of the two second semiconductor elements 22 is, for example, a transistor.
  • the two second semiconductor elements 22 are lined up along the second direction y.
  • the centers of gravity of the two second semiconductor elements 22 overlap the center of the second die pad 10B in plan view.
  • the two second semiconductor elements 22 have the same planar size, but may be different from each other.
  • the semiconductor device A40 includes two first semiconductor elements 21 and two second semiconductor elements 22, it also differs from the semiconductor device A10 in the following points.
  • the first conductive portion 31 of the semiconductor device A30 includes two first joint portions 311, two second joint portions 312, a third joint portion 313, two first connection portions 314, and two second connection portions. This point includes a section 315.
  • the first connecting member 41A of the semiconductor device A40 covers the main surface electrode 212 of one first semiconductor element 21, the main surface electrode 212 of the other first semiconductor element 21, and the fourth terminal lead 171. This is the point where it is joined to the portion 171A.
  • the first connecting member 41A is joined to the main surface electrode 212 of the first semiconductor element 21 on the side closer to the plurality of terminal leads 13 in the second direction y, of the two first semiconductor elements 21, for example by stitch joining. ing.
  • the second connection member 42A of the semiconductor device A40 connects the first main surface electrode 211 of one first semiconductor element 21, the first main surface electrode 211 of the other first semiconductor element 21, and the sixth terminal. This is the point where it is joined to the covering portion 181A of the lead 181.
  • the second connecting member 42A is connected to the first main surface electrode 211 of the first semiconductor element 21 on the side closer to the plurality of terminal leads 13 in the second direction y, of the two first semiconductor elements 21, for example by stitch bonding. It is joined.
  • the first connecting member 41A and the second connecting member 42A are formed first, but on the contrary, the second connecting member 42A may be formed first.
  • the first connection member 41B of the semiconductor device A40 covers the main surface electrode 222 of the other second semiconductor element 22, the main surface electrode 222 of the other second semiconductor element 22, and the fifth terminal lead 172. 172A.
  • the first connecting member 41B is joined to the main surface electrode 222 of the second semiconductor element 22 on the side closer to the plurality of terminal leads 13 in the second direction y, of the two second semiconductor elements 22, for example by stitch joining. ing.
  • the second connection member 42B of the semiconductor device A40 connects the second main surface electrode 221 of one second semiconductor element 22, the second main surface electrode 221 of the other second semiconductor element 22, and the seventh terminal. This is the point where it is joined to the covering portion 182A of the lead 182.
  • the second connecting member 42B is connected to the second main surface electrode 221 of the second semiconductor element 22 on the side closer to the plurality of terminal leads 13 in the second direction y, of the two second semiconductor elements 22, for example by stitch bonding. It is joined. Note that in the semiconductor device A40, the first connecting member 41B and the second connecting member 42B are formed first, but on the contrary, the second connecting member 42B may be formed first.
  • the first conductive portion 31 of the semiconductor device A40 includes two first bonding portions 311, two second bonding portions 312, a third bonding portion 313, and two first connecting portions, as shown in FIG. 314 and two second connecting portions 315 .
  • the two first bonding parts 311 are individually bonded to the first main surface electrodes 211 of the two first semiconductor elements 21 .
  • the two second bonding portions 312 are individually bonded to the second main surface electrodes 221 of the two second semiconductor elements 22 .
  • One of the two first connecting parts 314 is connected to one of the two first joining parts 311 and one of the two second joining parts 312.
  • the other of the two first connecting parts 314 is connected to the other of the two first joining parts 311 and the other of the two second joining parts 312.
  • One of the two second connecting parts 315 is connected to each of the two first connecting parts 314.
  • the other of the two second connecting parts 315 is connected to one of the two first connecting parts 314 and the third joint part 313.
  • the semiconductor device A40 may be configured as follows. That is, the semiconductor device A40 includes two first connection members 41A, and one of the first connection members 41A connects to the main surface electrode 212 of one of the first semiconductor elements 21 and the covering portion 171A of the fourth terminal lead 171. The other first connecting member 41A may be joined to the main surface electrode 212 of the other first semiconductor element 21 and the covering portion 171A of the fourth terminal lead 171. Similarly, the semiconductor device A40 includes two second connection members 42A, and one of the second connection members 42A connects the first main surface electrode 211 of the first semiconductor element 21 and the covering portion of the sixth terminal lead 181.
  • the semiconductor device A40 includes two first connection members 41B, and one of the first connection members 41B is connected to the main surface electrode 222 of one of the second semiconductor elements 22 and the covering portion 172A of the fifth terminal lead 172.
  • the other first connecting member 41B may be joined to the main surface electrode 222 of the other second semiconductor element 22 and the covering portion 172A of the fifth terminal lead 172.
  • the semiconductor device A40 includes two second connection members 42B, and one of the second connection members 42B connects the second main surface electrode 221 of one of the second semiconductor elements 22 and the covering portion 182A of the seventh terminal lead 182.
  • the other second connecting member 42B may be joined to the second main surface electrode 221 of the other second semiconductor element 22 and the covering portion 182A of the seventh terminal lead 182.
  • FIG. 49 shows a semiconductor device A41 according to a modification of the fourth embodiment.
  • the semiconductor device A41 differs from the semiconductor device A40 in the following points. The point is that the second conductive portion 32 is further provided.
  • the semiconductor device A41 corresponds to a configuration in which a plurality of first semiconductor elements 21 and a plurality of second semiconductor elements 22 are provided in the semiconductor device A20.
  • the semiconductor device A41 includes two first semiconductor elements 21 and two second semiconductor elements 22, but the number of each of the first semiconductor elements 21 and the second semiconductor elements 22 is 3. There may be more than one.
  • each of the semiconductor devices A40 and A41 according to the fourth embodiment and its modification, two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) are formed by one sealing resin 50, similarly to the semiconductor device A10. It is packaged in one. Therefore, similarly to the semiconductor device A10, each of the semiconductor devices A40 and A41 can reduce the mounting area on the circuit board on which the semiconductor devices A40 and A41 are mounted. In addition, each of the semiconductor devices A40 and A41 has a configuration common to that of the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • the semiconductor device of the present disclosure can share a package structure regardless of the number of first semiconductor elements 21 and second semiconductor elements 22, which is preferable for improving productivity.
  • the two first semiconductor elements 21 are both transistors, but the present invention is not limited to this, and one of the two first semiconductor elements 21 may be a transistor and the other may be a diode. There may be.
  • the diodes are connected antiparallel to the transistors.
  • the antiparallel arrangement in an example where the transistor is a MOSFET, a drain electrode and a cathode electrode are connected, and a source electrode and an anode electrode are connected.
  • one of the two second semiconductor elements 22 may be a transistor and the other may be a diode.
  • the types of the first semiconductor element 21 and the second semiconductor element 22 are (Whether it is a transistor or a diode), size in plan view, number, etc., by simply changing the first conductive part 31 and the second conductive part 32, the first die pad 10A, the second die pad 10B, It is possible to share the terminal leads 13 and the sealing resin 50.
  • the first conductive portion 31 is a metal plate material (metal clip), but the semiconductor device of the present disclosure
  • the configuration is not limited to this.
  • the first conductive portion 31 includes one or more bonding wires, and the one or more bonding wires connect the first main surface electrode 211 of the first semiconductor element 21 and the second main surface electrode of the second semiconductor element 22.
  • the surface electrode 221 and the first terminal lead 14 may be electrically connected to each other.
  • the semiconductor device of the present disclosure does not include the first conductive portion 31. It's okay.
  • the covering portion 14A of the first terminal lead 14 may be expanded and the covering portion 14A may be directly connected to each of the first main surface electrode 211 and the second main surface electrode 221. good.
  • the package structure of the semiconductor device of the present disclosure is not limited to those exemplified in the first embodiment to the fourth embodiment (including variations thereof).
  • the semiconductor device of the present disclosure can also be applied to other TO (Transistor Outline) packages.
  • each of the semiconductor devices A10, A20, A30, and A40 according to the first to fourth embodiments is an expanded package structure called TO-247, but TO-220, TO-252 , TO263, etc. may be an extension of other package structures.
  • the semiconductor device of the present disclosure can package a plurality of semiconductor elements (first semiconductor element 21 and second semiconductor element 22) with one sealing resin 50 while maintaining an appearance similar to a conventional TO package. enable.
  • the semiconductor device according to the present disclosure is not limited to the embodiments described above.
  • the specific configuration of each part of the semiconductor device of the present disclosure can be modified in various ways.
  • the semiconductor device of the present disclosure includes embodiments related to the following additional notes. Additional note 1. a first semiconductor element having a first main surface facing one side in the thickness direction and a first main surface electrode disposed on the first main surface; a second semiconductor element having a second main surface facing in the same direction as the first main surface and a second main surface electrode disposed on the second main surface; a first die pad on which the first semiconductor element is mounted; a second die pad arranged on one side of the first die pad in a first direction perpendicular to the thickness direction, and on which the second semiconductor element is mounted; a first terminal lead spaced apart from the first die pad and the second die pad; a sealing resin that covers the first semiconductor element and the second semiconductor element; Equipped with In the semiconductor device, the first main surface electrode and the second main surface electrode are electrically connected to the first terminal lead inside the sealing resin.
  • Appendix 2 a second terminal lead extending from the first die pad in the thickness direction and a second direction perpendicular to the first direction; further comprising a third terminal lead extending from the second die pad in the second direction, The semiconductor device according to appendix 1, wherein the first terminal lead, the second terminal lead, and the third terminal lead are arranged in the first direction. Appendix 3. The semiconductor device according to appendix 2, wherein the first terminal lead is located between the second terminal lead and the third terminal lead in the first direction. Appendix 4. The semiconductor device according to appendix 3, further comprising a first conductive portion that is electrically connected to the first main surface electrode, the second main surface electrode, and the first terminal lead. Appendix 5.
  • the first conductive part includes a first joint part conductively joined to the first main surface electrode, a second joint part conductively joined to the second main surface electrode, and a second joint part electrically connected to the first terminal lead.
  • the semiconductor device according to appendix 4 comprising: a third junction.
  • the first conductive portion is symmetrical with respect to an axis extending in the second direction when viewed in the thickness direction, The semiconductor device according to appendix 5, wherein the axis overlaps the third junction.
  • the first conductive portion includes a first connecting portion that connects the first connecting portion and the second connecting portion, and a second connecting portion that connects the first connecting portion and the third connecting portion.
  • the semiconductor device according to appendix 7, wherein a center of gravity of the first conductive portion overlaps the first conductive portion when viewed in the thickness direction.
  • the first connecting portion extends along the first direction between the first joint portion and the second joint portion when viewed in the thickness direction,
  • the semiconductor device according to appendix 8, wherein the second connecting portion extends along the second direction between the first connecting portion and the third bonding portion when viewed in the thickness direction.
  • the sealing resin has a resin main surface facing in the same direction as the first main surface, and at least one recess depressed from the resin main surface,
  • the semiconductor device according to any one of attachments 4 to 9, wherein each of the at least one recess overlaps either the first die pad or the second die pad when viewed in the thickness direction.
  • Appendix 11 The semiconductor device according to appendix 10, wherein each of the at least one recessed portion does not overlap any of the first conductive portions when viewed in the thickness direction.
  • the first semiconductor element has a first back surface facing opposite to the first main surface in the thickness direction and a first back electrode disposed on the first back surface
  • the second semiconductor element has a second back surface facing opposite to the second main surface in the thickness direction and a second back electrode disposed on the second back surface, the first back electrode is electrically connected to the first die pad;
  • the semiconductor device according to appendix 12 further comprising a second conductive portion joined to the first die pad and the second die pad,
  • the first die pad has a first mounting surface facing the same direction as the first main surface electrode
  • the second die pad has a second mounting surface facing the same direction as the second main surface electrode
  • the semiconductor device according to attachment 13 wherein the second conductive portion is joined to the first mounting surface and the second mounting surface.
  • Appendix 15 The semiconductor device according to appendix 14, wherein the second conductive portion overlaps a line segment connecting the first semiconductor element and the second semiconductor element when viewed in the thickness direction. Appendix 16.
  • the semiconductor device according to any one of Supplementary notes 2 to 15.
  • Appendix 17 The semiconductor device according to any one of appendices 1 to 16, wherein the center of gravity of the first semiconductor element overlaps the center of the first die pad when viewed in the thickness direction.
  • Appendix 18 The semiconductor device according to any one of appendices 1 to 17, wherein the center of gravity of the second semiconductor element overlaps the center of the second die pad when viewed in the thickness direction.
  • Appendix 19 The first semiconductor element is either a transistor or a diode

Abstract

半導体装置は、厚さ方向の一方を向く第１主面および前記第１主面に配置された第１主面電極を有する第１半導体素子と、前記第１主面と同じ方向を向く第２主面および前記第２主面に配置された第２主面電極を有する第２半導体素子と、前記第１半導体素子が搭載された第１ダイパッドと、前記第１ダイパッドに対して第１方向の一方側に配置され、前記第２半導体素子が搭載された第２ダイパッドと、前記第１ダイパッドおよび前記第２ダイパッドから離間する第１端子リードと、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備える。前記第１主面電極と前記第２主面電極とは、前記封止樹脂の内部で前記第１端子リードに導通する。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、ダイオードまたはトランジスタなどの半導体素子を樹脂パッケージで覆った半導体装置が知られている（たとえば特許文献１）。特許文献１に記載の半導体装置は、半導体素子と、リードフレームと、樹脂パッケージとを備える。リードフレームは、複数のリードを含んでおり、複数のリードのうちの１つは、ダイボンディングパッドを含む。半導体素子は、ダイボンディングパッドに搭載されている。樹脂パッケージは、半導体素子を覆うとともに、複数のリードの一部ずつを覆っている。各リードにおいて、樹脂パッケージから露出する部分は、半導体装置の端子である。
　このような半導体装置は、たとえば電子機器などの回路基板に実装され、電源回路に用いられている。当該電源回路には、複数の半導体装置が用いられることがあり、この場合、複数の半導体装置が先述の回路基板に実装される。
特開２０１１－８２５２３号公報
　近年、電子機器の小型化に伴い、電子機器に搭載される回路基板の小型化が求められる。しかしながら、先述のように複数の半導体装置を回路基板に実装する構成では、回路基板への実装面積が大きくなるので、回路基板の小型化を図るのは容易ではない。
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、回路基板への実装面積を削減することが可能な半導体装置を提供することをその一の課題とする。
　本開示の一の側面によって提供される半導体装置は、厚さ方向の一方を向く第１主面および前記第１主面に配置された第１主面電極を有する第１半導体素子と、前記第１主面と同じ方向を向く第２主面および前記第２主面に配置された第２主面電極を有する第２半導体素子と、前記第１半導体素子が搭載された第１ダイパッドと、前記第１ダイパッドに対して前記厚さ方向に直交する第１方向の一方側に配置され、前記第２半導体素子が搭載された第２ダイパッドと、前記第１ダイパッドおよび前記第２ダイパッドから離間する第１端子リードと、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備える。前記第１主面電極と前記第２主面電極とは、前記封止樹脂の内部で前記第１端子リードに導通する。
　上記構成によれば、回路基板への実装面積を削減することが可能となる。
図１は、第１実施形態にかかる半導体装置を示す斜視図である。 図２は、第１実施形態にかかる半導体装置を示す平面図である。 図３は、図２の平面図において、封止樹脂を想像線で示した図である。 図４は、図３の一部を拡大した部分拡大図である。 図５は、第１実施形態にかかる半導体装置を示す底面図である。 図６は、第１実施形態にかかる半導体装置を示す正面図である。 図７は、第１実施形態にかかる半導体装置を示す右側面図である。 図８は、図７の一部を拡大した部分拡大図であって、封止樹脂を想像線で示した図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図３のＸ－Ｘ線に沿う断面図である。 図１１は、図９の一部を拡大した部分拡大図である。 図１２は、図９の一部を拡大した部分拡大図である。 図１３は、図９の一部を拡大した部分拡大図である。 図１４は、図１０の一部を拡大した部分拡大図である。 図１５は、図３の一部を拡大した部分拡大図である。 図１６は、図３の一部を拡大した部分拡大図である。 図１７は、図３の一部を拡大した部分拡大図である。 図１８は、図３の一部を拡大した部分拡大図である。 図１９は、第１実施形態にかかる半導体装置の回路構成例を示す図である。 図２０は、第１実施形態の第１変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２１は、第１実施形態の第２変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２２は、第１実施形態の第３変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２３は、第１実施形態の第４変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２４は、第１実施形態の第５変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２５は、第１実施形態の第５変形例にかかる半導体装置の回路構成例を示す図である。 図２６は、第１実施形態の第６変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２７は、第１実施形態の第６変形例にかかる半導体装置の回路構成例を示す図である。 図２８は、第１実施形態の第７変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図２９は、第１実施形態の第７変形例にかかる半導体装置の回路構成例を示す図である。 図３０は、第２実施形態にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図３１は、図３０のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図３２は、第２実施形態にかかる半導体装置の回路構成例を示す図である。 図３３は、第２実施形態の第１変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図３４は、図３３のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。 図３５は、第２実施形態の第２変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図３６は、図３５のＸＸＸＶＩ－ＸＸＸＶＩ線に沿う断面図である。 図３７は、第２実施形態の第３変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図３８は、図３７のＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に沿う断面図である。 図３９は、第２実施形態の第４変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４０は、第２実施形態の第５変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４１は、第２実施形態の第５変形例にかかる半導体装置の回路構成例を示す図である。 図４２は、第２実施形態の第６変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４３は、第２実施形態の第６変形例にかかる半導体装置の回路構成例を示す図である。 図４４は、第２実施形態の第７変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４５は、第２実施形態の第７変形例にかかる半導体装置の回路構成例を示す図である。 図４６は、第３実施形態にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４７は、第３実施形態の変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４８は、第４実施形態にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。 図４９は、第４実施形態の変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。
　本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素に、同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、「ある物Ａ（の材料）がある材料Ｃを含む」とは、「ある物Ａ（の材料）がある材料Ｃからなる場合」、および、「ある物Ａ（の材料）の主成分がある材料Ｃである場合」を含む。
　図１～図１９は、第１実施形態にかかる半導体装置Ａ１０を示している。半導体装置Ａ１０は、第１ダイパッド１０Ａ、第２ダイパッド１０Ｂ、複数の端子リード１３、第１半導体素子２１、第２半導体素子２２、第１導通部３１、一対の第１接続部材４１Ａ，４１Ｂ、一対の第２接続部材４２Ａ，４２Ｂ、および封止樹脂５０を備える。複数の端子リード１３は、第１端子リード１４、第２端子リード１５、第３端子リード１６、第４端子リード１７１、第５端子リード１７２、第６端子リード１８１および第７端子リード１８２を含む。
　説明の便宜上、半導体装置Ａ１０の厚さ方向を「厚さ方向ｚ」という。以下の説明では、厚さ方向ｚの一方を上方といい、他方を下方ということがある。なお、「上」、「下」、「上方」、「下方」、「上面」および「下面」などの記載は、厚さ方向ｚにおける各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。また、「平面視」とは、厚さ方向ｚに見たときをいう。厚さ方向ｚに対して直交する方向を「第１方向ｘ」という。厚さ方向ｚおよび第１方向ｘに直交する方向を「第２方向ｙ」という。
　第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、図３および図９に示すように、第１方向ｘにおいて互いに離れて位置する。第１ダイパッド１０Ａは、第２ダイパッド１０Ｂ、および複数の端子リード１３とともに、同一のリードフレームから構成されている。当該リードフレームは、銅（Ｃｕ）、または銅合金である。このため、第１ダイパッド１０Ａ、第２ダイパッド１０Ｂ、および複数の端子リード１３の組成は、銅を含む。第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各々は、たとえば平面視において矩形状である。
　第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂはそれぞれ、主面１０１および裏面１０２を有する。以下で説明する主面１０１および裏面１０２は、特段の断りがない限り、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂで共通する。主面１０１は、厚さ方向ｚ（上方）を向く。主面１０１は、封止樹脂５０に覆われている。第１ダイパッド１０Ａの主面１０１には、第１半導体素子２１が搭載されている。第１ダイパッド１０Ａの裏面１０２は、厚さ方向ｚにおいて第１半導体素子２１が位置する側とは反対側を向く。第２ダイパッド１０Ｂの主面１０１には、第２半導体素子２２が搭載されている。第２ダイパッド１０Ｂの裏面１０２は、厚さ方向ｚにおいて第２半導体素子２２が位置する側とは反対側を向く。裏面１０２は、封止樹脂５０から露出している。裏面１０２には、たとえば錫（Ｓｎ）めっきが施されている。
　封止樹脂５０は、図３および図８～図１０に示すように、第１半導体素子２１と、第２半導体素子２２と、第１導通部３１と、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各々の少なくとも一部ずつとを覆う。さらに封止樹脂５０は、複数の端子リード１３の各々の一部ずつを覆う。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む。図２に示すように、第１方向ｘにおける封止樹脂５０の寸法Ｌ１は、第２方向ｙにおける封止樹脂５０の寸法Ｌ２よりも長い。封止樹脂５０は、樹脂主面５１、樹脂裏面５２、一対の第１側面５３、第２側面５４、第３側面５５、複数の凹部５６、溝部５７および複数の凹部５８１，５８２を有する。
　図９に示すように、樹脂主面５１は、厚さ方向ｚにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各主面１０１と同じ側を向く。図９および図１０に示すように、樹脂裏面５２は、厚さ方向ｚにおいて樹脂主面５１とは反対側を向く。図５に示すように、樹脂裏面５２から、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各裏面１０２が露出している。
　図２、図５および図６に示すように、一対の第１側面５３は、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３は、第１方向ｘを向き、かつ第２方向ｙに延びている。一対の第１側面５３は、樹脂主面５１および樹脂裏面５２に繋がる。
　図２、図５および図７に示すように、第２側面５４および第３側面５５は、第２方向ｙにおいて互いに離れて位置する。第２側面５４および第３側面５５は、第２方向ｙにおいて互いに反対側を向き、かつ第１方向ｘに延びている。第２側面５４および第３側面５５は、樹脂主面５１および樹脂裏面５２に繋がる。図６に示すように、第３側面５５から複数の端子リード１３が露出している。
　図２、図５および図６に示すように、複数の凹部５６は、第３側面５５から第２方向ｙに凹むとともに、厚さ方向ｚにおいて樹脂主面５１から樹脂裏面５２に至っている。第１方向ｘにおいて、複数の凹部５６は、第７端子リード１８２と第３端子リード１６との間、第３端子リード１６と第１端子リード１４との間、第１端子リード１４と第２端子リード１５との間、および、第２端子リード１５と第６端子リード１８１との間に対して個別に位置する。
　図５、図６、図９および図１０に示すように、溝部５７は、樹脂裏面５２から厚さ方向ｚに凹むとともに、第２方向ｙに沿って延びる。溝部５７の第２方向ｙの両側は、第２側面５４および第３側面５５に繋がる。厚さ方向ｚに見て、溝部５７は、第１ダイパッド１０Ａの裏面１０２と、第２ダイパッド１０Ｂの裏面１０２とを分断する。なお、封止樹脂５０は、溝部５７を有していなくてもよい。
　図６、図７、図９および図１０に示すように、複数の凹部５８１，５８２の各々は、樹脂主面５１から厚さ方向ｚに凹む。複数の凹部５８１，５８２の各平面視形状は、特に限定されないが、図示された例では、円形である。複数の凹部５８１の各々は、平面視において、第１ダイパッド１０Ａに重なる。図示された例では、複数の凹部５８１は、平面視における第１ダイパッド１０Ａの四隅近傍にそれぞれ個別に位置する。複数の凹部５８２の各々は、平面視において、第２ダイパッド１０Ｂに重なる。図示された例では、複数の凹部５８２は、平面視における第２ダイパッド１０Ｂの四隅近傍にそれぞれ個別に位置する。複数の凹部５８１，５８２の各々は、平面視において、第１導通部３１に重ならない。さらに、複数の凹部５８１，５８２の各々は、平面視において、一対の第１接続部材４１Ａ，４１Ｂおよび一対の第２接続部材４２Ａ，４２Ｂのいずれにも重ならない。複数の凹部５８１は、半導体装置Ａ１０の製造時において、第１ダイパッド１０Ａを固定するためのピンによって形成されるものである。当該ピンは、封止樹脂５０を形成する前の段階において、第１ダイパッド１０Ａに押し当てられ、第１ダイパッド１０Ａを固定する。この状態で、封止樹脂５０の形成が開始される。そして、当該ピンは、封止樹脂５０の形成が完了する前に引き抜かれる。これにより、当該ピンが配置されていた領域の少なくとも一部に封止樹脂５０が形成されるので、第１ダイパッド１０Ａの主面１０１が封止樹脂５０に覆われる。複数の凹部５８１は、このような封止樹脂５０の成形過程によって形成される痕である。複数の凹部５８２も同様に、半導体装置Ａ１０の製造時において、第２ダイパッド１０Ｂを固定するためのピンによって形成されるものである。複数の凹部５８２は、封止樹脂５０の成形過程によって形成される痕である。
　封止樹脂５０は、図１、図２および図５に示すように、さらに複数の痕跡５８９を有する。複数の痕跡５８９は、たとえば封止樹脂５０の形成時において、封止樹脂５０を金型から取り出すためのエジェクタピンが押し付けられた痕である。複数の痕跡５８９はそれぞれ、樹脂主面５１または樹脂裏面５２のいずれかから窪む。なお、封止樹脂５０に、複数の痕跡５８９のいずれも形成されていなくてもよい。また、図５に示すように、第１ダイパッド１０Ａの裏面１０２および第２ダイパッド１０Ｂの裏面１０２はそれぞれ、痕跡１０９を有する。第１ダイパッド１０Ａに形成された痕跡１０９および第２ダイパッド１０Ｂに形成された痕跡１０９はそれぞれ、先述のエジェクタピンが押し付けられた痕である。第１ダイパッド１０Ａに形成された痕跡１０９は、第１ダイパッド１０Ａの裏面１０２から窪み、第２ダイパッド１０Ｂに形成された痕跡１０９は、第２ダイパッド１０Ｂの裏面１０２から窪む。なお、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれにも、痕跡１０９が形成されていなくてもよい。複数の痕跡５８９および複数の痕跡１０９の各深さはそれぞれ、たとえば、複数の凹部５８１の各深さよりも小さいが、反対に大きくてもよいし、同じであってもよい。
　図３および図５に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第１端面１１１、第２端面１１２、第３端面１１３および第４端面１１４を有する。第１端面１１１、第２端面１１２、第３端面１１３および第４端面１１４は、封止樹脂５０に覆われている。第１端面１１１は、第１方向ｘを向き、かつ第２方向ｙに延びている。第１端面１１１は、封止樹脂５０の一対の第１側面５３から最も近くに位置する。第２端面１１２は、第２方向ｙを向き、かつ第１方向ｘに延びている。第２端面１１２は、封止樹脂５０の第２側面５４から最も近くに位置する。第３端面１１３は、第２方向ｙにおいて第２端面１１２とは反対側を向き、かつ第１方向ｘに延びている。第３端面１１３は、封止樹脂５０の第３側面５５から最も近くに位置する。第４端面１１４は、第１方向ｘにおいて第１端面１１１とは反対側を向き、かつ第２方向ｙに延びている。図９に示すように、第１ダイパッド１０Ａの第４端面１１４と、第２ダイパッド１０Ｂの第４端面１１４との間には、溝部５７が位置する。
　図５および図８に示すように、第３端面１１３と第３側面５５との間隔Ｐ２は、第２端面１１２と第２側面５４との間隔Ｐ１よりも長い。
　図３、図５および図８に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第１隅部端面１２１を有する。第１隅部端面１２１は、第１端面１１１と第２端面１１２との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第１隅部端面１２１は、封止樹脂５０に覆われ、かつ第１端面１１１および第２端面１１２に対して傾斜した平面である。図１５に示す第１端面１１１に対する第１隅部端面１２１の第１傾斜角α１と、第２端面１１２に対する第１隅部端面１２１の第２傾斜角α２と、のいずれかが６０°以上８５°以下である。複数の凹部５８１のうちの１つは、平面視において、第１ダイパッド１０Ａの第１隅部端面１２１近辺に位置し、複数の凹部５８２のうちの１つは、平面視において、第２ダイパッド１０Ｂの第１隅部端面１２１近辺に位置する。
　さらに図１５に示すように、第１隅部端面１２１の最長法線Ｎｍａｘを設定する。最長法線Ｎｍａｘは、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの第１隅部端面１２１から、封止樹脂５０の一対の第１側面５３のうち第１隅部端面１２１から最も近くに位置する第１側面５３に至る第１隅部端面１２１の法線の最大値である。最長法線Ｎｍａｘは、第１方向ｘおよび第２方向ｙを面内方向とする仮想平面と、第１隅部端面１２１との交線Ｃ（図１５参照）の長さの１．０倍以上１．５倍以下である。
　図３、図５および図８に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第２隅部端面１２２を有する。第２隅部端面１２２は、第１端面１１１と第３端面１１３との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第２隅部端面１２２は、封止樹脂５０に覆われ、かつ第１端面１１１および第３端面１１３に対して傾斜した平面である。図１６に示す第１端面１１１に対する第２隅部端面１２２の第３傾斜角α３と、第３端面１１３に対する第２隅部端面１２２の第４傾斜角α４と、のいずれかが６０°以上８５°以下である。複数の凹部５８１のうちの１つは、平面視において、第１ダイパッド１０Ａの第２隅部端面１２２近辺に位置し、複数の凹部５８２のうちの１つは、平面視において、第２ダイパッド１０Ｂの第２隅部端面１２２近辺に位置する。
　図３および図５に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第３隅部端面１２３を有する。第３隅部端面１２３は、第２端面１１２と第４端面１１４との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第３隅部端面１２３は、封止樹脂５０に覆われ、かつ第２端面１１２および第４端面１１４に対して傾斜した平面である。図１７に示す第４端面１１４に対する第３隅部端面１２３の第５傾斜角α５と、第２端面１１２に対する第３隅部端面１２３の第６傾斜角α６と、のいずれかが６０°以上８５°以下である。複数の凹部５８１のうちの１つは、平面視において、第１ダイパッド１０Ａの第３隅部端面１２３近辺に位置し、複数の凹部５８２のうちの１つは、平面視において、第２ダイパッド１０Ｂの第３隅部端面１２３近辺に位置する。
　図３および図５に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第４隅部端面１２４を有する。第４隅部端面１２４は、第３端面１１３と第４端面１１４との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第４隅部端面１２４は、封止樹脂５０に覆われ、かつ第３端面１１３および第４端面１１４に対して傾斜した平面である。図１８に示す第４端面１１４に対する第４隅部端面１２４の第７傾斜角α７と、第３端面１１３に対する第４隅部端面１２４の第８傾斜角α８と、のいずれかが６０°以上８５°以下である。複数の凹部５８１のうちの１つは、平面視において、第１ダイパッド１０Ａの第４隅部端面１２４近辺に位置し、複数の凹部５８２のうちの１つは、平面視において、第２ダイパッド１０Ｂの第４隅部端面１２４近辺に位置する。
　図１３に示すように、第２ダイパッド１０Ｂは、座面１０３および起立面１０４を有する。座面１０３は、厚さ方向ｚにおいて主面１０１と同じ側を向き、かつ厚さ方向ｚにおいて主面１０１と裏面１０２との間に位置する。座面１０３は、第４端面１１４に繋がる。起立面１０４は、厚さ方向ｚに対して直交する方向を向き、かつ座面１０３および主面１０１に繋がる。座面１０３および起立面１０４は、第２ダイパッド１０Ｂにおいて段差をなしている。
　第１半導体素子２１および第２半導体素子２２の各々は、たとえばトランジスタである。図１９に示すように、半導体装置Ａ１０における当該トランジスタは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であるが、この他、バイポーラトランジスタおよびＩＧＢＴ（Insulated Gate Bipolar Transistor）などであってもよい。なお、図１９の回路においては、第１半導体素子２１および第２半導体素子２２の各々に内蔵される寄生ダイオード成分も図示している。第１半導体素子２１および第２半導体素子２２の各々は、たとえば、ｎチャネル型であるが、ｐチャネル型であってもよい。第１半導体素子２１および第２半導体素子２２の各々は、化合物半導体基板を含む。当該化合物半導体基板の組成は、ケイ素（Ｓｉ）または炭化ケイ素（ＳｉＣ）を含む。
　第１半導体素子２１は、図３および図９に示すように、第１ダイパッド１０Ａに搭載される。好ましくは、平面視において、第１半導体素子２１の重心は、第１ダイパッド１０Ａの中心部に重なる。第１ダイパッド１０Ａの中心部とは、第１ダイパッド１０Ａを第１方向ｘにＮｘ（Ｎｘは正の奇数）分割した時の中央であり、かつ第１ダイパッド１０Ａを第２方向ｙにＮｙ（Ｎｙは正の奇数）分割した時の中央に相当する領域である。Ｎｘ，Ｎｙはそれぞれ、何ら限定されないが、たとえば３または５である。
　第１半導体素子２１は、第１主面２１ａおよび第１裏面２１ｂを有する。第１主面２１ａおよび第１裏面２１ｂは、厚さ方向ｚに互いに離間する。第１主面２１ａは、第１ダイパッド１０Ａの主面１０１と同じ方向を向く。第１裏面２１ｂは、厚さ方向ｚにおいて第１主面２１ａと反対側を向き、第１ダイパッド１０Ａの主面１０１に対向する。
　第１半導体素子２１は、図３および図９に示すように、第１ダイパッド１０Ａに搭載されている。図１１に示すように、第１半導体素子２１は、第１主面電極２１１、主面電極２１２および第１裏面電極２１３を有する。
　第１主面電極２１１は、第１主面２１ａに配置される。第１主面電極２１１には、第１半導体素子２１により変換された後の電力に対応する電流が流れる。第１半導体素子２１がＭＯＳＦＥＴである例において、第１主面電極２１１は、たとえばソース電極である。第１主面電極２１１は、複数の金属めっき層を含む。第１主面電極２１１は、ニッケル（Ｎｉ）めっき層と、当該ニッケルめっき層の上に積層された金（Ａｕ）めっき層を含む。この他、第１主面電極２１１は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム（Ｐｄ）めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含む場合でもよい。
　主面電極２１２は、第１主面２１ａに配置される。主面電極２１２には、第１半導体素子２１を駆動するための第１駆動信号（ゲート電圧）が印加される。第１半導体素子２１がＭＯＳＦＥＴである例において、主面電極２１２は、たとえばゲート電極である。平面視において、主面電極２１２の面積は、第１主面電極２１１の面積よりも小である。
　第１裏面電極２１３は、第１裏面２１ｂに配置される。第１裏面電極２１３は、第１ダイパッド１０Ａの主面１０１に対向して設けられている。第１裏面電極２１３には、第１半導体素子２１により変換される前の電力に対応する電流が流れる。第１半導体素子２１がＭＯＳＦＥＴである例において、第１裏面電極２１３は、たとえばドレイン電極である。
　第２半導体素子２２は、第２ダイパッド１０Ｂの主面１０１に搭載される。好ましくは、平面視において、第２半導体素子２２の重心は、第２ダイパッド１０Ｂの中心部に重なる。第２ダイパッド１０Ｂの中心部とは、第２ダイパッド１０Ｂを第１方向ｘにＬｘ（Ｌｘは正の奇数）分割した時の中央であり、かつ第２ダイパッド１０Ｂを第２方向ｙにＬｙ（Ｌｙは正の奇数）分割した時の中央に相当する領域である。Ｌｘ，Ｌｙはそれぞれ、何ら限定されないが、たとえば３または５である。
　第２半導体素子２２は、第２主面２２ａおよび第２裏面２２ｂを有する。第２主面２２ａおよび第２裏面２２ｂは、厚さ方向ｚに互いに離間する。第２主面２２ａは、第２ダイパッド１０Ｂの主面１０１と同じ方向を向く。第２裏面２２ｂは、厚さ方向ｚにおいて第２主面２２ａと反対側を向き、第２ダイパッド１０Ｂの主面１０１に対向する。
　第２半導体素子２２は、図３および図９に示すように、第２ダイパッド１０Ｂに搭載されている。図１２に示すように、第２半導体素子２２は、第２主面電極２２１、主面電極２２２および第２裏面電極２２３を有する。
　第２主面電極２２１は、第２主面２２ａに配置される。第２主面電極２２１には、第２半導体素子２２により変換された後の電力に対応する電流が流れる。第２半導体素子２２がＭＯＳＦＥＴである例において、第２主面電極２２１は、たとえばソース電極である。第２主面電極２２１は、第１主面電極２１１と同様に、複数の金属めっき層を含む。第２主面電極２２１は、ニッケル（Ｎｉ）めっき層と、当該ニッケルめっき層の上に積層された金（Ａｕ）めっき層を含む。この他、第２主面電極２２１は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム（Ｐｄ）めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含む場合でもよい。
　主面電極２２２は、第２主面２２ａに配置される。主面電極２２２には、第２半導体素子２２を駆動するための第２駆動信号（ゲート電圧）が印加される。第２半導体素子２２がＭＯＳＦＥＴである例において、主面電極２２２は、たとえばゲート電極である。平面視において、主面電極２２２の面積は、第２主面電極２２１の面積よりも小である。
　第２裏面電極２２３は、第２裏面２２ｂに配置される。第２裏面電極２２３は、第２ダイパッド１０Ｂの主面１０１に対向して設けられている。第２裏面電極２２３には、第２半導体素子２２により変換される前の電力に対応する電流が流れる。第２半導体素子２２がＭＯＳＦＥＴである例において、第２裏面電極２２３は、たとえばドレイン電極である。
　半導体装置Ａ１０は、２つのダイボンディング層２３１，２３２をさらに備える。２つのダイボンディング層２３１，２３２の各々は、導電性を有する。各ダイボンディング層２３１，２３２は、たとえばはんだである。この他、各ダイボンディング層２３１，２３２は、焼結金属でもよい。
　ダイボンディング層２３１は、図９および図１１に示すように、第１ダイパッド１０Ａの主面１０１と第１半導体素子２１の第１裏面電極２１３との間に介在する。ダイボンディング層２３１は、第１ダイパッド１０Ａの主面１０１と、第１半導体素子２１の第１裏面電極２１３とを接合する。これにより、第１半導体素子２１の第１裏面電極２１３は、第１ダイパッド１０Ａに導通する。
　ダイボンディング層２３２は、図９、図１０および図１２に示すように、第２ダイパッド１０Ｂの主面１０１と第２半導体素子２２の第２裏面電極２２３との間に介在する。ダイボンディング層２３２は、第２ダイパッド１０Ｂの主面１０１と第２半導体素子２２の第２裏面電極２２３とを接合する。これにより、第２半導体素子２２の第２裏面電極２２３は、第２ダイパッド１０Ｂに導通する。
　複数の端子リード１３は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂに対して第２端面１１２が向く側とは反対側に位置する。複数の端子リード１３の少なくともいずれかは、第１半導体素子２１または第２半導体素子２２のいずれかに導通している。複数の端子リード１３は、第１方向ｘに沿って配列されている。複数の端子リード１３は、第１端子リード１４、第２端子リード１５、第３端子リード１６、第４端子リード１７１、第５端子リード１７２、第６端子リード１８１および第７端子リード１８２を含む。
　第１端子リード１４は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂから離れて位置し、かつ第１方向ｘにおいて第２端子リード１５と第３端子リード１６との間に位置する。第１端子リード１４は、第２方向ｙに沿って延びている。第１端子リード１４は、第１半導体素子２１の第１主面電極２１１（ソース電極）および第２半導体素子２２の第２主面電極２２１（ソース電極）に導通している。第１端子リード１４は、被覆部１４Ａおよび露出部１４Ｂを含む。図１０に示すように、被覆部１４Ａは、封止樹脂５０に覆われている。図２、図３、図５および図６に示すように、露出部１４Ｂは、被覆部１４Ａに繋がり、且つ封止樹脂５０の第３側面５５から露出している。露出部１４Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１４Ｂの表面には、たとえば錫めっきが施されている。
　図１４に示すように、第１端子リード１４の被覆部１４Ａは、座面１４Ｃおよび起立面１４Ｄを有する。座面１４Ｃは、厚さ方向ｚにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各主面１０１と同じ側を向き、かつ被覆部１４Ａの上面（厚さ方向ｚ上方を向く面）よりも厚さ方向ｚの下方側に位置する。起立面１４Ｄは、厚さ方向ｚに対して直交する方向を向くとともに、座面１４Ｃ、および被覆部１４Ａの上面に繋がる。座面１４Ｃおよび起立面１４Ｄは、第１端子リード１４の被覆部１４Ａにおいて段差をなしている。なお、被覆部１４Ａが、座面１４Ｃおよび起立面１４Ｄのいずれも有していなくてもよい。
　第２端子リード１５は、図３に示すように、第２方向ｙに沿って延びる部分を含むとともに、第１ダイパッド１０Ａに繋がっている。このため、第２端子リード１５は、第１ダイパッド１０Ａを介して、第１半導体素子２１の第１裏面電極２１３（ドレイン電極）に導通する。第２端子リード１５は、被覆部１５Ａおよび露出部１５Ｂを含む。図８に示すように、被覆部１５Ａは、第１ダイパッド１０Ａの第３端面１１３に繋がっており、かつ封止樹脂５０に覆われている。第１方向ｘに見て、被覆部１５Ａは、屈曲している。図２、図３、図５および図６に示すように、露出部１５Ｂは、被覆部１５Ａに繋がり、かつ封止樹脂５０の第３側面５５から露出している。露出部１５Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａから遠ざかる側に延びている。露出部１５Ｂの表面には、たとえば錫めっきが施されている。
　第３端子リード１６は、図３に示すように、第２方向ｙに沿って延びる部分を含むとともに、第２ダイパッド１０Ｂに繋がっている。このため、第３端子リード１６は、第２ダイパッド１０Ｂを介して第２半導体素子２２の第２裏面電極２２３（ドレイン電極）に導通する。第３端子リード１６は、被覆部１６Ａおよび露出部１６Ｂを含む。被覆部１６Ａは、第２ダイパッド１０Ｂの第３端面１１３に繋がり、かつ封止樹脂５０に覆われている。第１方向ｘに見て、被覆部１６Ａは、第２端子リード１５の被覆部１５Ａと同様に屈曲している。図２、図３、図５および図６に示すように、露出部１６Ｂは、被覆部１６Ａに繋がり、かつ封止樹脂５０の第３側面５５から露出している。露出部１６Ｂは、第２方向ｙにおいて第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１６Ｂの表面には、たとえば錫めっきが施されている。
　第４端子リード１７１は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａから離れて位置し、かつ第１方向ｘの一方側に位置する。第５端子リード１７２は、図３に示すように、第２方向ｙにおいて第２ダイパッド１０Ｂから離れて位置し、且つ第１方向ｘの他方側に位置する。第４端子リード１７１は、第１半導体素子２１の主面電極２１２（ゲート電極）に導通している。第４端子リード１７１には、第１半導体素子２１が駆動するための駆動信号（ゲート電圧）が印加される。第５端子リード１７２は、第２半導体素子２２の主面電極２２２（ゲート電極）に導通している。第５端子リード１７２には、第２半導体素子２２が駆動するための駆動信号（ゲート電圧）が印加される。
　図３に示すように、第４端子リード１７１は、被覆部１７１Ａおよび露出部１７１Ｂを含む。被覆部１７１Ａは、封止樹脂５０に覆われている。図２、図３、図５および図６に示すように、露出部１７１Ｂは、被覆部１７１Ａに繋がり、かつ封止樹脂５０の第３側面５５から露出している。露出部１７１Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａから遠ざかる側に延びている。露出部１７１Ｂの表面には、たとえば錫めっきが施されている。
　図３に示すように、第５端子リード１７２は、被覆部１７２Ａおよび露出部１７２Ｂを含む。被覆部１７２Ａは、封止樹脂５０に覆われている。図２、図３、図５および図６に示すように、露出部１７２Ｂは、被覆部１７２Ａにつながり、かつ封止樹脂５０から露出している。露出部１７２Ｂは、第２方向ｙにおいて第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１７２Ｂの表面には、たとえば錫めっきが施されている。
　第６端子リード１８１は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａから離れて位置し、かつ第１方向ｘにおいて第２端子リード１５と第４端子リード１７１との間に位置する。第７端子リード１８２は、図３に示すように、第２方向ｙにおいて第２ダイパッド１０Ｂから離れて位置し、かつ第１方向ｘにおいて第３端子リード１６と第５端子リード１７２との間に位置する。第６端子リード１８１は、第１半導体素子２１の第１主面電極２１１（ソース電極）に導通している。第６端子リード１８１には、第１半導体素子２１の第１主面電極２１１に流れる電流に応じた電圧が印加される。第７端子リード１８２は、第２半導体素子２２の第２主面電極２２１（ソース電極）に導通している。第７端子リード１８２には、第２半導体素子２２の第２主面電極２２１（ソース電極）に流れる電流に応じた電圧が印加される。
　図３に示すように、第６端子リード１８１は、被覆部１８１Ａおよび露出部１８１Ｂを含む。被覆部１８１Ａは、封止樹脂５０に覆われている。図２、図３、図５および図６に示すように、露出部１８１Ｂは、被覆部１８１Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１８１Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａから遠ざかる側に延びている。露出部１８１Ｂの表面には、たとえば錫めっきが施されている。
　図３に示すように、第７端子リード１８２は、被覆部１８２Ａおよび露出部１８２Ｂを含む。被覆部１８２Ａは、封止樹脂５０に覆われている。図２、図３、図５および図６に示すように、露出部１８２Ｂは、被覆部１８２Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１８２Ｂは、第２方向ｙにおいて第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１８２Ｂの表面には、たとえば錫めっきが施されている。
　図６に示すように、半導体装置Ａ１０において、第１端子リード１４の露出部１４Ｂ、第２端子リード１５の露出部１５Ｂおよび第３端子リード１６の露出部１６Ｂの各高さｈは、いずれも同一（あるいは略同一）である。さらに、これらの各厚さは、いずれも同一（あるいは略同一）である。このため、第１方向ｘに見て、第１端子リード１４の少なくとも一部（露出部１４Ｂ）が、第２端子リード１５および第３端子リード１６の各々に重なる（図７参照）。
　第１導通部３１は、図３に示すように、第１半導体素子２１の第１主面電極２１１と、第２半導体素子２２の第２主面電極２２１と、第１端子リード１４とを互いに導通させる。第１導通部３１は、金属製の板材である。第１導通部３１は、金属クリップである。第１導通部３１の組成は、たとえば銅を含む。第１導通部３１は、封止樹脂５０に覆われている。第１導通部３１は、第１接合部３１１、第２接合部３１２、第３接合部３１３、第１連結部３１４および第２連結部３１５を含む。
　第１接合部３１１は、図３、図４、図９および図１１に示すように、第１半導体素子２１の第１主面電極２１１に接合されている。第１接合部３１１は、２つの帯状部３１１ａを含む。図３および図４に示すように、２つの帯状部３１１ａの各々は、第１方向ｘを長手方向とする。２つの帯状部３１１ａは、平面視において、互いに平行に配置される。なお、第１接合部３１１は、２つの帯状部３１１ａに分離されていなくてもよい。平面視における第１接合部３１１の面積（２つの帯状部３１１ａの各面積の合計）は、たとえば、平面視における第１主面電極２１１の面積の１０％以上１００％以下である。
　第２接合部３１２は、図３、図４、図９および図１２に示すように、第２半導体素子２２の第２主面電極２２１に接合されている。第２接合部３１２は、２つの帯状部３１２ａを含む。図３および図４に示すように、２つの帯状部３１２ａの各々は、第１方向ｘを長手方向とする。２つの帯状部３１２ａは、平面視において、互いに平行に配置される。なお、第２接合部３１２は、２つの帯状部３１２ａに分離されていなくてもよい。平面視における第２接合部３１２の面積（２つの帯状部３１２ａの各面積の合計）は、たとえば、平面視における第２主面電極２２１の面積の１０％以上１００％以下である。
　第３接合部３１３は、図３、図４、図１０および図１４に示すように、第１端子リード１４の被覆部１４Ａに接合されている。第３接合部３１３は、第１端子リード１４の座面１４Ｃに接合されている。第３接合部３１３は、第１方向ｘに延びている。第３接合部３１３の少なくとも一部が、座面１４Ｃと、第１端子リード１４の起立面１４Ｄとにより規定された領域に収納されている。なお、第１端子リード１４の被覆部１４Ａに座面１４Ｃおよび起立面１４Ｄが形成されていない場合には、第３接合部３１３は、被覆部１４Ａの上面（厚さ方向ｚの上方を向く面）に接合される。
　第１連結部３１４は、図３、図４および図９に示すように、第１接合部３１１と第２接合部３１２とに繋がる。半導体装置Ａ１０では、第１連結部３１４は、平面視において、第１方向ｘに延びる帯状である。
　第１連結部３１４は、図４および図９に示すように、本体部３１４ａおよび一対の屈曲部３１４ｂ，３１４ｃを含む。本体部３１４ａは、第１連結部３１４の主要部をなしている。本体部３１４ａは、平面視において帯状である。本体部３１４ａは、第１方向ｘに延びている。本体部３１４ａは、第１接合部３１１および第２接合部３１２よりも厚さ方向ｚ上方に位置する。一対の屈曲部３１４ｂ，３１４ｃは、本体部３１４ａの第１方向ｘの両端にそれぞれ接続される。一対の屈曲部３１４ｂ，３１４ｃは、本体部３１４ａから厚さ方向ｚ下方に屈曲する。一対の屈曲部３１４ｂは、第１接合部３１１に繋がり、一対の屈曲部３１４ｃは、第２接合部３１２に繋がる。図示された例では、屈曲部３１４ｂは、二股に分かれており、２つの帯状部３１１ａにそれぞれ個別に繋がる。この例とは異なり、屈曲部３１４ｂは、二股に分かれていなくてもよい。この場合、第１接合部３１１は、２つの帯状部３１１ａに分離されていなくてもよい。同様に、屈曲部３１４ｃは、二股に分かれており、２つの帯状部３１２ａにそれぞれ個別に繋がる。この例とは異なり、屈曲部３１４ｃは、二股に分かれていなくてもよい。この場合、第２接合部３１２は、２つの帯状部３１２ａに分離されていなくてもよい。
　第２連結部３１５は、図３、図４および図１０に示すように、第１連結部３１４と第３接合部３１３とに繋がる。半導体装置Ａ１０では、第２連結部３１５は、平面視において、第２方向ｙに延びる帯状である。第２連結部３１５は、第１連結部３１４から第２方向ｙに延び、第３接合部３１３に繋がる。本実施形態では、第２連結部３１５は、第１連結部３１４の本体部３１４ａのうち、第１方向ｘの中央に繋がる。
　第２連結部３１５は、図４、図１０および図１４に示すように、本体部３１５ａおよび屈曲部３１５ｂを含む。本体部３１５ａは、第２連結部３１５の主要部をなしている。本体部３１５ａは、平面視において帯状である。本体部３１５ａは、第２方向ｙに延びている。本体部３１５ａは、第３接合部３１３よりも厚さ方向ｚ上方に位置する。本体部３１５ａは、厚さ方向ｚにおいて、本体部３１４ａと同じ（あるいは略同じ）位置に配置される。屈曲部３１５ｂは、本体部３１５ａの第２方向ｙの一方側（第２方向ｙにおいて第３接合部３１３が位置する側）の端部にそれぞれ接続される。屈曲部３１５ｂは、本体部３１５ａから厚さ方向ｚ下方に屈曲する。屈曲部３１５ｂは、第３接合部３１３に繋がる。
　本実施形態では、第１導通部３１は、一対の屈曲部３１４ｂ、３１４ｃおよび屈曲部３１５ｂの各々により、厚さ方向ｚに屈曲しているが、この構成とは異なり、第１半導体素子２１の第１主面２１ａ、第２半導体素子２２の第２主面２２ａおよび第１端子リード１４の被覆部１４Ａの上面（厚さ方向ｚ上方を向く面）がそれぞれ、厚さ方向ｚにおいて互いに同じ（あるいは略同じ）高さに配置されている場合には、第１導通部３１は、厚さ方向ｚに屈曲していなくてもよい。つまり、第１導通部３１は、平板であってもよい。
　図４に示すように、第１導通部３１は、平面視においてＴ字状である。また、第１導通部３１は、平面視において、補助線Ｌａを軸線として、当該軸線を基準に線対称である。補助線Ｌａは、第２方向ｙに延び、且つ、平面視において第３接合部３１３に重なる。さらに、補助線Ｌａは、平面視において、第２連結部３１５の第１方向ｘの中央に重なり、且つ、平面視において、第１連結部３１４の第１方向ｘの中央に重なる。また、第１導通部３１の重心ＣＧ（図４参照）は、第１導通部３１上に位置する。つまり、第１導通部３１の重心ＣＧは、平面視において、第１導通部３１に重なる。
　半導体装置Ａ１０は、図１１、図１２および図１４に示すように、複数の接合層３３，３４，３５をさらに備える。複数の接合層３３，３４，３５はそれぞれ、導電性である。複数の接合層３３，３４，３５はそれぞれ、たとえばはんだであるが、焼結金属でもよい。図１１に示すように、接合層３３は、第１半導体素子２１の第１主面電極２１１と、第１導通部３１の第１接合部３１１との間に介在する。接合層３３は、第１主面電極２１１と第１接合部３１１とを導通接合する。図１２に示すように、接合層３４は、第２半導体素子２２の第２主面電極２２１と、第１導通部３１の第２接合部３１２との間に介在する。接合層３４は、第２主面電極２２１と第２接合部３１２とを導通接合する。図１４に示すように、接合層３５は、第１端子リード１４の被覆部１４Ａと、第１導通部３１の第３接合部３１３との間に介在する。接合層３５は、被覆部１４Ａと第３接合部３１３とを導通接合する。
　本実施形態では、第１接合部３１１（一対の帯状部３１１ａの各々）の厚さｔ（図１１参照）は、０．１ｍｍ以上、かつ接合層３３の最大厚さＴmax（図１１参照）の２倍以下である。接合層３３の最大厚さＴmaxは、第１半導体素子２１の厚さよりも大きい。また、第２接合部３１２（一対の帯状部３１２ａの各々）の厚さｔ（図１２参照）は、０．１ｍｍ以上、かつ接合層３４の最大厚さＴmax（図１２参照）の２倍以下である。接合層３４の最大厚さＴmaxは、第２半導体素子２２の厚さよりも大きい。
　一対の第１接続部材４１Ａ，４１Ｂおよび一対の第２接続部材４２Ａ，４２Ｂの各々は、たとえばボンディングワイヤである。一対の第１接続部材４１Ａ，４１Ｂおよび一対の第２接続部材４２Ａ，４２Ｂの各組成は、金を含む。この他、一対の第１接続部材４１Ａ，４１Ｂおよび一対の第２接続部材４２Ａ，４２Ｂの各組成は、銅を含む場合でもよいし、アルミニウム（Ａｌ）を含む場合でもよい。
　第１接続部材４１Ａは、図３に示すように、第１半導体素子２１の主面電極２１２と、第４端子リード１７１の被覆部１７１Ａとに接合されている。これにより、第４端子リード１７１は、第１半導体素子２１の主面電極２１２に導通する。第１接続部材４１Ｂは、図３に示すように、第２半導体素子２２の主面電極２２２と、第５端子リード１７２の被覆部１７２Ａとに接合されている。これにより、第５端子リード１７２は、第２半導体素子２２の主面電極２２２に導通する。
　第２接続部材４２Ａは、図３に示すように、第１半導体素子２１の第１主面電極２１１と、第６端子リード１８１の被覆部１８１Ａとに接合されている。これにより、第６端子リード１８１は、第１半導体素子２１の第１主面電極２１１に導通する。第２接続部材４２Ｂは、図３に示すように、第２半導体素子２２の第２主面電極２２１と、第７端子リード１８２の被覆部１８２Ａとに接合されている。これにより、第７端子リード１８２は、第２半導体素子２２の第２主面電極２２１に導通する。
　以上のように構成された半導体装置Ａ１０は、図１９に示すように、第１半導体素子２１の第１主面電極２１１と第２半導体素子２２の第２主面電極２２１とが、互いに電気的に接続され、且つ、第１端子リード１４に共通に接続されている。第１半導体素子２１および第２半導体素子２２の両方がＭＯＳＦＥＴである例において、半導体装置Ａ１０は、２つのＭＯＳＦＥＴの各ソース電極が、１つの端子（第１端子リード１４）に共通に接続された回路（ソースコモン接続された回路）を構成する。
　第１実施形態にかかる半導体装置Ａ１０の作用および効果は、次の通りである。
　半導体装置Ａ１０は、第１半導体素子２１、第２半導体素子２２、および、封止樹脂５０を備える。封止樹脂５０は、第１半導体素子２１および第２半導体素子２２を覆う。この構成によれば、半導体装置Ａ１０は、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、半導体装置Ａ１０は、当該半導体装置Ａ１０を実装する回路基板への実装面積を削減することが可能となる。
　半導体装置Ａ１０では、第１半導体素子２１の第１主面電極２１１と第２半導体素子２２の第２主面電極２２１とが、封止樹脂５０の内部で、第１端子リード１４に導通する。この構成によれば、第１端子リード１４は、第１主面電極２１１と第２主面電極２２１との共通の端子となる。たとえば、第１半導体素子２１および第２半導体素子２２がそれぞれＭＯＳＦＥＴであり、第１主面電極２１１および第２主面電極２２１がそれぞれソース電極である構成において、半導体装置Ａ１０は、ソースコモン接続された回路を構成し、且つ、第１端子リード１４は、２つのＭＯＳＦＥＴの各ソースの共通端子となる。つまり、半導体装置Ａ１０は、２つのＭＯＳＦＥＴがソースコモン接続された回路を、１パッケージ化することが可能となる。
　半導体装置Ａ１０では、第１導通部３１は、第１接合部３１１、第２接合部３１２および第３接合部３１３を含む。第１接合部３１１は、第１半導体素子２１の第１主面電極２１１に導通接合され、第２接合部３１２は、第２半導体素子２２の第２主面電極２２１に導通接合され、第３接合部３１３は、第１端子リード１４（被覆部１４Ａ）に導通接合される。この構成によれば、第１主面電極２１１と第２主面電極２２１と第１端子リード１４とを、１つの部材（第１導通部３１）で、互いに導通させることができる。
　半導体装置Ａ１０では、第１導通部３１は、厚さ方向ｚに見て、第２方向ｙに延びる軸線（補助線Ｌａ）を基準に線対称である。また、当該軸線（補助線Ｌａ）は、第３接合部３１３に重なる。この構成によれば、第３接合部３１３（第１端子リード１４の被覆部１４Ａ）から第１接合部３１１（第１半導体素子２１の第１主面電極２１１）までの導電距離と、第３接合部３１３（第１端子リード１４の被覆部１４Ａ）から第２接合部３１２（第２半導体素子２２の第２主面電極２２１）までの導通距離との均等化を図ることができる。
　半導体装置Ａ１０では、第１導通部３１の重心ＣＧは、厚さ方向ｚに見て、第１導通部３１に重なる。この構成によれば、半導体装置Ａ１０の製造時において、第１導通部３１を安定した姿勢で搬送することが可能となる。これにより、第１導通部３１が傾いた状態で、第１半導体素子２１、第２半導体素子２２および第１端子リード１４に接合されることを抑制できるので、第１導通部３１を、第１半導体素子２１の第１主面電極２１１、第２半導体素子２２の第２主面電極２２１および第１端子リード１４の被覆部１４Ａのそれぞれに、適切に接合することができる。
　半導体装置Ａ１０では、第１導通部３１は、第１連結部３１４および第２連結部３１５を含む。第１連結部３１４は、厚さ方向ｚに見て、第１接合部３１１と第２接合部３１２との間において、第１方向ｘに沿って延びる。第２連結部３１５は、厚さ方向ｚに見て、第１連結部３１４（本体部３１４ａ）と第３接合部３１３との間において、第２方向ｙに延びる。この構成によれば、第１導通部３１は、厚さ方向ｚに見て、Ｔ字状となるので、第１導通部３１を、軸線（補助線Ｌａ）を基準に線対称にすることができ、且つ、第１導通部３１の重心ＣＧを厚さ方向ｚに見て第１導通部３１に重ならせることができる。
　半導体装置Ａ１０では、封止樹脂５０は、複数の凹部５８１を有する。複数の凹部５８１の各々は、樹脂主面５１から厚さ方向ｚに凹む。複数の凹部５８１は、平面視において、第１ダイパッド１０Ａに重なる。複数の凹部５８１は、上述の通り、半導体装置Ａ１０の製造時において、第１ダイパッド１０Ａを複数のピンで固定することによって形成される痕である。したがって、半導体装置Ａ１０の製造時において、複数のピンで第１ダイパッド１０Ａが押さえられているので、当該製造時に第１ダイパッド１０Ａが揺動することを抑制できる。これにより、第１ダイパッド１０Ａの裏面１０２と封止樹脂５０を形成するための金型との間に隙間が発生することを抑制できるので、封止樹脂５０に樹脂バリが発生することを抑制できる。
　半導体装置Ａ１０では、封止樹脂５０は、複数の凹部５８２を有する。複数の凹部５８２の各々は、樹脂主面５１から厚さ方向ｚに凹む。複数の凹部５８２は、平面視において、第２ダイパッド１０Ｂに重なる。複数の凹部５８２は、上述の通り、半導体装置Ａ１０の製造時において、第２ダイパッド１０Ｂを複数のピンで固定することによって形成される痕である。したがって、半導体装置Ａ１０の製造時において、複数のピンで第２ダイパッド１０Ｂが押さえられているので、当該製造時に第２ダイパッド１０Ｂが揺動することを抑制できる。これにより、第２ダイパッド１０Ｂの裏面１０２と封止樹脂５０を形成するための金型との間に隙間が発生することを抑制できるので、封止樹脂５０に樹脂バリが発生することを抑制できる。
　半導体装置Ａ１０では、第１導通部３１は、平面視において、第１ダイパッド１０Ａの四隅に重ならない。この構成によれば、半導体装置Ａ１０の製造時において、第１ダイパッド１０Ａを固定するピンで、第１ダイパッド１０Ａの四隅を押さえることが可能となる。つまり、半導体装置Ａ１０は、製造時における第１ダイパッド１０Ａの揺動を抑制することが可能となる。同様に、第１導通部３１は、平面視において、第２ダイパッド１０Ｂの四隅に重ならない。この構成によれば、半導体装置Ａ１０の製造時において、第２ダイパッド１０Ｂを固定するピンで、第２ダイパッド１０Ｂの四隅を押さえることが可能となる。つまり、半導体装置Ａ１０は、製造時における第２ダイパッド１０Ｂの揺動を抑制することが可能となる。
　以下に、本開示の半導体装置の他の実施形態および変形例について、説明する。各実施形態および各変形例における各部の構成は、技術的な矛盾が生じない範囲において相互に組み合わせ可能である。
　図２０～図２２は、第１実施形態の第１変形例ないし第３変形例にかかる各半導体装置Ａ１１～Ａ１３をそれぞれ示している。各半導体装置Ａ１１～Ａ１３は、半導体装置Ａ１０と比較して、次の点で異なる。それは、第１導通部３１の平面視形状が異なる点である。なお、図２０～図２２に示す例（各半導体装置Ａ１１～Ａ１３）では、第１導通部３１は、厚さ方向ｚに屈曲していないものとするが、半導体装置Ａ１０と同様に、厚さ方向ｚに屈曲していてもよい。
　図２０に示すように、半導体装置Ａ１１の第１導通部３１は、半導体装置Ａ１０の第１導通部３１と同様に、第１接合部３１１、第２接合部３１２、第３接合部３１３、第１連結部３１４および第２連結部３１５を含む。ただし、半導体装置Ａ１１においては、第１連結部３１４は、第１方向ｘに沿って直線的に延びておらず、平面視においてＶ字状に屈曲する。第１連結部３１４は、平面視において、第１接合部３１１から、第１方向ｘおよび第２方向ｙの各々に対して傾斜して延びる帯状の部位と、平面視において、第２接合部３１２から第１方向ｘおよび第２方向ｙの各々に対して傾斜して延びる帯状の部位とを含む。これらの帯状の部位は、互いに交わっている。そして、第２連結部３１５は、第１連結部３１４の帯状の部位が交わったところから、第２方向ｙに沿って延びている。この構成により、半導体装置Ａ１１の第１導通部３１は、平面視においてＹ字状である。
　図２１に示すように、半導体装置Ａ１２の第１導通部３１は、第１接合部３１１、第２接合部３１２、第３接合部３１３および一対の連結部３１６を含む。一対の連結部３１６の一方は、第１接合部３１１と第３接合部３１３とに繋がる。当該連結部３１６は、平面視において、第１接合部３１１から第３接合部３１３まで直線的に延びる。一対の連結部３１６の他方は、第２接合部３１２と第３接合部３１３とに繋がる。当該連結部３１６は、平面視において、第２接合部３１２から第３接合部３１３まで直線的に延びる。一対の連結部３１６の両方とも、第３接合部３１３から延びる。この構成により、半導体装置Ａ１２の第１導通部３１は、平面視においてＶ字状である。
　図２２に示すように、半導体装置Ａ１３の第１導通部３１は、第１接合部３１１、第２接合部３１２、第３接合部３１３、第１連結部３１４および第２連結部３１５を含む。ただし、半導体装置Ａ１３においては、第２連結部３１５は、第１連結部３１４の代わりに、第１接合部３１１に繋がる。つまり、半導体装置Ａ１３の第２連結部３１５は、第１接合部３１１と第３接合部３１３とを繋ぐ。この構成では、第２接合部３１２と第３接合部３１３とは、第１接合部３１１を介して、電気的に接続される。
　第１実施形態の第１変形例ないし第３変形例にかかる各半導体装置Ａ１１～Ａ１３は、半導体装置Ａ１０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、各半導体装置Ａ１１～Ａ１３は、半導体装置Ａ１０と同様に、当該半導体装置Ａ１１～Ａ１３を実装する回路基板への実装面積を削減することが可能となる。その他、各半導体装置Ａ１１～Ａ１３は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。
　各半導体装置Ａ１１，Ａ１２では、第１導通部３１は、補助線Ｌａを基準に線対称である。したがって、各半導体装置Ａ１１，Ａ１２は、半導体装置Ａ１０と同様に、第３接合部３１３（第１端子リード１４の被覆部１４Ａ）から第１接合部３１１（第１半導体素子２１の第１主面電極２１１）までの導電距離と、第３接合部３１３（第１端子リード１４の被覆部１４Ａ）から第２接合部３１２（第２半導体素子２２の第２主面電極２２１）までの導通距離との均等化を図ることができる。また、半導体装置Ａ１１では、第１導通部３１の重心ＣＧは、厚さ方向ｚに見て第１導通部３１に重なる。したがって、半導体装置Ａ１１の製造時において、第１導通部３１を安定した姿勢で搬送することが可能となる。
　上記半導体装置Ａ１１～Ａ１３（第１実施形態の第１変形例ないし第３変形例）から理解されるように、本開示の半導体装置において、第１導通部３１は、第１半導体素子２１の第１主面電極２１１と第２半導体素子２２の第２主面電極２２１と第１端子リード１４とを互いに導通させるものであれば、その形状は、適宜変更されうる。
　図２３は、第１実施形態の第４変形例にかかる半導体装置Ａ１４を示している。半導体装置Ａ１４は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１４の第１導通部３１は、複数の部位に分割されている点である。図２３に示す例では、半導体装置Ａ１４の第１導通部３１は、互いに離間する第１導体３１Ａと第２導体３１Ｂとを含む。
　図２３に示すように、第１導体３１Ａは、第１半導体素子２１の第１主面電極２１１と第１端子リード１４の被覆部１４Ａとに接合され、これらを電気的に接続する。第１導体３１Ａは、接合部３１７Ａ、接合部３１８Ａおよび連結部３１９Ａを含む。接合部３１７Ａは、第１半導体素子２１の第１主面電極２１１に接合される。図示された例では、接合部３１７Ａは、先述の第１接合部３１１と同様に、２つの帯状部３１１ａに分割されている。この例と異なり、接合部３１７Ａは、２つの部位に分割されていなくてもよい。接合部３１８Ａは、第１端子リード１４の被覆部１４Ａに接合される。連結部３１９Ａは、接合部３１７Ａと接合部３１８Ａとに繋がる。
　図２３に示すように、第２導体３１Ｂは、第２半導体素子２２の第２主面電極２２１と第１端子リード１４の被覆部１４Ａとに接合され、これらを電気的に接続する。第２導体３１Ｂは、接合部３１７Ｂ、接合部３１８Ｂおよび連結部３１９Ｂを含む。接合部３１７Ｂは、第２半導体素子２２の第２主面電極２２１に接合される。図示された例では、接合部３１７Ｂは、先述の第２接合部３１２と同様に、２つの帯状部３１２ａに分割されている。この例とは異なり、接合部３１７Ｂは、２つの部位に分割されていなくてもよい。接合部３１８Ｂは、第１端子リード１４の被覆部１４Ａに接合されている。連結部３１９Ｂは、接合部３１７Ｂと接合部３１８Ｂとに繋がる。
　第１実施形態の第４変形例にかかる半導体装置Ａ１４は、半導体装置Ａ１０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、半導体装置Ａ１４は、半導体装置Ａ１０と同様に、当該半導体装置Ａ１４を実装する回路基板への実装面積を削減することが可能となる。その他、半導体装置Ａ１４は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。
　上記半導体装置Ａ１４（第１実施形態の第４変形例）から理解されるように、本開示の半導体装置において、第１導通部３１は、１つの部材であるものに限定されず、互いに離間する２つ以上の部材を含む構成であってもよい。
　図２４および図２５は、第１実施形態の第５変形例にかかる半導体装置Ａ１５を示している。半導体装置Ａ１５は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１５の第１半導体素子２１は、トランジスタではなくダイオードである。
　半導体装置Ａ１５の第１半導体素子２１は、第１主面電極２１１および第１裏面電極２１３を有する。半導体装置Ａ１１の第１半導体素子２１は、図２４に示すように、主面電極２１２を有していない。図２５に示すように、半導体装置Ａ１５の第１半導体素子２１は、ダイオードであって、第１主面電極２１１は、たとえばアノード電極であり、第１裏面電極２１３は、たとえばカソード電極である。
　図２４に示すように、半導体装置Ａ１５は、第１接続部材４１Ａおよび第２接続部材４２Ａのいずれも備えていない。この構成では、図２４および図２５に示すように、第４端子リード１７１および第６端子リード１８１はそれぞれ、第１半導体素子２１および第２半導体素子２２のいずれにも導通しない。したがって、半導体装置Ａ１５では、第４端子リード１７１および第６端子リード１８１はそれぞれ、ノンコネクト端子である。なお、図２４および図２５に示す例とは異なり、半導体装置Ａ１５は、さらに、第２接続部材４２Ｂを備えていなくてもよい。この場合、第７端子リード１８２も、ノンコネクト端子となる。
　半導体装置Ａ１５は、図２５に示すように、第１半導体素子２１の第１主面電極２１１（アノード電極）と第２半導体素子２２の第２主面電極２２１（ソース電極）とが、電気的に接続されている。つまり、半導体装置Ａ１５では、ダイオードのアノード電極と、ＭＯＳＦＥＴのソース電極とが、第１端子リード１４に共通に接続された回路構成となる。
　図２６および図２７は、第１実施形態の第６変形例にかかる半導体装置Ａ１６を示している。半導体装置Ａ１６は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１２の第２半導体素子２２は、トランジスタではなくダイオードである。
　半導体装置Ａ１６の第２半導体素子２２は、第２主面電極２２１および第２裏面電極２２３を有する。半導体装置Ａ１６の第２半導体素子２２は、図２６に示すように、主面電極２２２を有していない。図２７に示すように、半導体装置Ａ１６の第２半導体素子２２は、ダイオードであって、第２主面電極２２１は、たとえばアノード電極であり、第２裏面電極２２３は、たとえばカソード電極である。
　図２６に示すように、半導体装置Ａ１６は、第１接続部材４１Ｂおよび第２接続部材４２Ｂのいずれも備えていない。この構成では、図２６および図２７に示すように、第５端子リード１７２および第７端子リード１８２はそれぞれ、第１半導体素子２１および第２半導体素子２２のいずれにも導通しない。したがって、半導体装置Ａ１６では、第５端子リード１７２および第７端子リード１８２はそれぞれ、ノンコネクト端子である。なお、図２６および図２７に示す例とは異なり、半導体装置Ａ１６は、さらに、第２接続部材４２Ａを備えていなくてもよい。この場合、第６端子リード１８１も、ノンコネクト端子となる。
　半導体装置Ａ１６は、図２７に示すように、第１半導体素子２１の第１主面電極２１１（ソース電極）と第２半導体素子２２の第２主面電極２２１（アノード電極）とが、電気的に接続されている。つまり、半導体装置Ａ１６は、ＭＯＳＦＥＴのソース電極と、ダイオードのアノード電極とが、第１端子リード１４に共通に接続された回路構成となる。
　図２８および図２９は、第１実施形態の第７変形例にかかる半導体装置Ａ１７を示している。半導体装置Ａ１７は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ１７の第１半導体素子２１および第２半導体素子２２の各々が、トランジスタではなくダイオードである。
　半導体装置Ａ１７の第１半導体素子２１は、第１主面電極２１１および第１裏面電極２１３を有する。半導体装置Ａ１７の第１半導体素子２１は、図２８に示すように、主面電極２１２を有していない。図２９に示すように、半導体装置Ａ１７の第１半導体素子２１は、ダイオードであって、第１主面電極２１１は、アノード電極であり、第１裏面電極２１３は、カソード電極である。また、半導体装置Ａ１７の第２半導体素子２２は、第２主面電極２２１および第２裏面電極２２３を有する。半導体装置Ａ１７の第２半導体素子２２は、図２８に示すように、主面電極２２２を有していない。図２９に示すように、半導体装置Ａ１７の第２半導体素子２２は、ダイオードであって、第２主面電極２２１は、アノード電極であり、第２裏面電極２２３は、カソード電極である。
　図２８に示すように、半導体装置Ａ１７は、一対の第１接続部材４１Ａ，４１Ｂおよび一対の第２接続部材４２Ａ，４２Ｂのいずれも備えていない。この構成では、図２８および図２９に示すように、第４端子リード１７１、第５端子リード１７２、第６端子リード１８１および第７端子リード１８２はそれぞれ、第１半導体素子２１および第２半導体素子２２のいずれにも導通しない。したがって、半導体装置Ａ１７では、第４端子リード１７１、第５端子リード１７２、第６端子リード１８１および第７端子リード１８２はそれぞれ、ノンコネクト端子である。
　半導体装置Ａ１７は、図２９に示すように、第１半導体素子２１の第１主面電極２１１（アノード電極）と第２半導体素子２２の第２主面電極２２１（アノード電極）とが、電気的に接続されている。つまり、半導体装置Ａ１７は、２つのダイオードの各アノード電極が、第１端子リード１４に共通に接続された回路構成となる。
　第１実施形態の第５変形例ないし第７変形例にかかる各半導体装置Ａ１５～Ａ１７は、半導体装置Ａ１０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、各半導体装置Ａ１５～Ａ１７は、半導体装置Ａ１０と同様に、当該半導体装置Ａ１５～Ａ１７を実装する回路基板への実装面積を削減することが可能となる。その他、各半導体装置Ａ１５～Ａ１７は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。
　上記半導体装置Ａ１０，Ａ１５～Ａ１７から理解されるように、本開示の半導体装置は、第１半導体素子２１と第２半導体素子２２との組み合わせにより、３種類の回路（２つのＭＯＳＦＥＴの各ソース電極が共通に接続された回路、ＭＯＳＦＥＴのソース電極とダイオードのアノード電極とが共通に接続された回路、および、２つのダイオードの各アノード電極が共通に接続された回路）を構成できる。一方で、各端子リード１３および封止樹脂５０などの構成は、各半導体装置Ａ１０，Ａ１５～Ａ１７で共通する。したがって、本開示の半導体装置は、パッケージの外観が同じまま、３種類の回路のいずれかを構成することが可能である。また、本開示の半導体装置は、第１半導体素子２１および第２半導体素子２２の各々がトランジスタであるかダイオードであるかで異なっていても、各端子リード１３および封止樹脂５０の構成をそのまま活用できる。これにより、本開示の半導体装置は、先述の３種類の回路のいずれであっても、パッケージ構造を共通化することができるので、生産性の向上において、好ましい。
　上記半導体装置Ａ１０～Ａ１７から理解されるように、本開示の半導体装置は、平面視において、第１半導体素子２１の重心が第１ダイパッド１０Ａの中心部に重なるように配置されている。また、第２半導体素子２２の重心が第２ダイパッド１０Ｂの中心部に重なるように配置されている。この構成は、第１導通部３１の共通化において好ましい。
　図３０～図３２は、第２実施形態にかかる半導体装置Ａ２０を示している。半導体装置Ａ２０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、第２導通部３２をさらに備える点である。
　第２導通部３２は、図３０および図３１に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂに接合される。第２導通部３２は、金属製の板材である。第２導通部３２は、金属クリップである。第２導通部３２の組成は、たとえば銅を含む。第２導通部３２を介して、第１ダイパッド１０Ａと第２ダイパッド１０Ｂとは、互いに電気的に接続される。この構成により、第１裏面電極２１３と第２裏面電極２２３とは、第１ダイパッド１０Ａ、第２導通部３２および第２ダイパッド１０Ｂを介して、互いに電気的に接続される。第２導通部３２は、封止樹脂５０に覆われている。図示された例では、第２導通部３２は、平面視において帯状である。第２導通部３２は、第４接合部３２１、第５接合部３２２および第３連結部３２３を含む。なお、図３０および図３１に示す例では、第２ダイパッド１０Ｂは、座面１０３および起立面１０４のいずれも有していないが、これらを有していてもよい。
　第４接合部３２１は、図３０および図３１に示すように、第１ダイパッド１０Ａの主面１０１に接合される。当該第１ダイパッド１０Ａの主面１０１は、特許請求の範囲に記載の「第１搭載面」の一例である。第５接合部３２２は、図３０および図３１に示すように、第２ダイパッド１０Ｂの主面１０１に接合される。当該第２ダイパッド１０Ｂの主面１０１は、特許請求の範囲に記載の「第２搭載面」の一例である。第３連結部３２３は、図３０および図３１に示すように、第４接合部３２１と第５接合部３２２とに繋がる。第３連結部３２３は、第１方向ｘに沿って延びる。
　半導体装置Ａ２０は、図３０および図３１に示すように、２つの接合層３６，３７をさらに備える。２つの接合層３６，３７はそれぞれ、導電性である。２つの接合層３６，３７はそれぞれ、たとえばはんだであるが、焼結金属でもよい。図３１に示すように、接合層３６は、第１ダイパッド１０Ａと第２導通部３２の第４接合部３２１との間に介在する。接合層３６は、第１ダイパッド１０Ａと第２導通部３２の第４接合部３２１とを導通接合する。図３１に示すように、接合層３７は、第２ダイパッド１０Ｂと第２導通部３２の第５接合部３２２との間に介在する。接合層３７は、第２ダイパッド１０Ｂと第２導通部３２の第５接合部３２２とを導通接合する。
　以上のように構成された半導体装置Ａ２０では、図３２に示すように、半導体装置Ａ１０と同様に、第１半導体素子２１の第１主面電極２１１と第２半導体素子２２の第２主面電極２２１とが、互いに電気的に接続されている。第１半導体素子２１および第２半導体素子２２の両方がＭＯＳＦＥＴである例において、半導体装置Ａ２０は、２つのＭＯＳＦＥＴの各ソース電極が共通に接続された回路（ソースコモン接続された回路）を構成する。また、半導体装置Ａ２０では、図３２に示すように、第１半導体素子２１の第１裏面電極２１３と第２半導体素子２２の第２裏面電極２２３とが、互いに電気的に接続されている。第１半導体素子２１および第２半導体素子２２の両方がＭＯＳＦＥＴである例において、半導体装置Ａ２０は、２つのＭＯＳＦＥＴの各ドレイン電極が共通に接続された回路を構成する。したがって、図３２に示すように、半導体装置Ａ２０は、第１半導体素子２１および第２半導体素子２２（２つのＭＯＳＦＥＴ）が並列に接続された回路を構成する。
　半導体装置Ａ２０では、半導体装置Ａ１０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、半導体装置Ａ２０は、半導体装置Ａ１０と同様に、半導体装置Ａ２０を実装する回路基板への実装面積を削減することが可能となる。その他、半導体装置Ａ２０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。
　半導体装置Ａ２０では、第１ダイパッド１０Ａと第２ダイパッド１０Ｂとが第２導通部３２によって電気的に接続される。この構成によれば、第１半導体素子２１の第１裏面電極２１３と第２半導体素子２２の第２裏面電極２２３とが、互いに電気的に接続されている。たとえば、第１半導体素子２１および第２半導体素子２２がそれぞれＭＯＳＦＥＴであり、第１裏面電極２１３および第２裏面電極２２３がそれぞれドレイン電極である構成において、半導体装置Ａ２０は、２つのＭＯＳＦＥＴの各ドレイン電極が共通に接続された回路を構成する。つまり、半導体装置Ａ２０は、２つのＭＯＳＦＥＴのドレイン電極が共通に接続された回路を、１パッケージ化することが可能となる。特に、半導体装置Ａ２０では、半導体装置Ａ１０と同様に、さらに、第１主面電極２１１と第２主面電極２２１とが電気的に接続されている。したがって、半導体装置Ａ２０は、第１半導体素子２１と第２半導体素子２２とが並列に接続された回路を、１パッケージ化することが可能となる。
　図３３および図３４は、第２実施形態の第１変形例にかかる半導体装置Ａ２１を示している。半導体装置Ａ２１は、半導体装置Ａ２０と比較して、次の点で異なる。それは、第１ダイパッド１０Ａが、第２ダイパッド１０Ｂと同様に、座面１０３および起立面１０４を有する点である。当該第１ダイパッド１０Ａの座面１０３および起立面１０４は、第２ダイパッド１０Ｂの座面１０３および起立面１０４とそれぞれ同様に構成される。
　半導体装置Ａ２１では、第２導通部３２の第４接合部３２１は、第１ダイパッド１０Ａの座面１０３に接合層３６を介して接合される。当該第４接合部３２１の少なくとも一部は、第１ダイパッド１０Ａの座面１０３と起立面１０４とにより規定された領域に収納されている。また、半導体装置Ａ２１では、第２導通部３２の第５接合部３２２は、第２ダイパッド１０Ｂの座面１０３に接合層３７を介して、接合される。当該第５接合部３２２の少なくとも一部は、第２ダイパッド１０Ｂの座面１０３と起立面１０４とにより規定された領域に収納されている。
　図３５および図３６は、第２実施形態の第２変形例にかかる半導体装置Ａ２２を示している。半導体装置Ａ２２は、半導体装置Ａ２０と比較して、次の点で異なる。それは、第２導通部３２の位置が異なる点である。
　半導体装置Ａ２２では、第２導通部３２は、平面視において、第１導通部３１（第１連結部３１４）に重なる。先述のように、第１導通部３１の第１連結部３１４では、一対の屈曲部３１４ｂ，３１４ｃにより、第１接合部３１１および第２接合部３１２よりも第１連結部３１４（本体部３１４ａ）が厚さ方向ｚ上方に配置される。このため、本体部３１４ａと、第１ダイパッド１０Ａの主面１０１および第２ダイパッド１０Ｂの主面１０１との間の距離が大きくなる。この距離の増大化により、第２導通部３２を、第１導通部３１の厚さ方向ｚ下方に配置することができる。また、半導体装置Ａ２２では、第２導通部３２は、平面視において、第１半導体素子２１と第２半導体素子２２とを結ぶ線分に重なる。この構成を採用することで、半導体装置Ａ２２では、半導体装置Ａ２０と比較して、第１半導体素子２１の第１裏面電極２１３と第２半導体素子２２の第２裏面電極２２３との導通経路の距離が短縮される。よって、第１裏面電極２１３と第２裏面電極２２３との間の寄生抵抗および寄生インダクタンスが低減される。
　図３７および図３８は、第２実施形態の第３変形例にかかる半導体装置Ａ２３を示している。半導体装置Ａ２３は、半導体装置Ａ２０と比較して、次の点で異なる。それは、半導体装置Ａ２３の第２導通部３２は、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの厚さ方向ｚ下方に配置されている点である。
　半導体装置Ａ２３では、図３８に示すように、第２導通部３２は、接合層３６によって、第１ダイパッド１０Ａの裏面１０２に接合されつつ、接合層３７によって、第２ダイパッド１０Ｂの裏面１０２に接合されている。図示された例では、第２導通部３２は、平面視において、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂよりも大きい。平面視において、第１ダイパッド１０Ａの全体および第２ダイパッド１０Ｂの全体はそれぞれ、第２導通部３２に重なる。第２導通部３２の下面（厚さ方向ｚ下方を向く面）は、封止樹脂５０（樹脂裏面５２）から露出する。この構成と異なり、第２導通部３２の下面は、封止樹脂５０に覆われていてもよい。あるいは、第２導通部３２の下面に絶縁部材（絶縁板または絶縁シート）を設けてもよい。
　第２実施形態の第１変形例ないし第３変形例にかかる各半導体装置Ａ２１～Ａ２３は、半導体装置Ａ２０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、各半導体装置Ａ２１～Ａ２３は、半導体装置Ａ２０と同様に、当該半導体装置Ａ２１～Ａ２３を実装する回路基板への実装面積を削減することが可能となる。その他、各半導体装置Ａ２１～Ａ２３は、半導体装置Ａ２０と共通する構成により、半導体装置Ａ２０と同様の効果を奏する。
　図３９は、第２実施形態の第４変形例にかかる半導体装置Ａ２４を示している。半導体装置Ａ２４は、半導体装置Ａ２０と比較して、次の点で異なる。それは、第１導通部３１の平面視形状が異なる点である。
　半導体装置Ａ２４では、第１導通部３１は、平面視において、半導体装置Ａ１４の第１導通部３１と同様に、Ｖ字状である。なお、半導体装置Ａ２４の第１導通部３１は、半導体装置Ａ１４の第１導通部３１と同様に構成されるが、この例とは異なり、半導体装置Ａ１１または半導体装置Ａ１３の第１導通部３１と同様に構成されていてもよい。
　また、半導体装置Ａ２４では、半導体装置Ａ２２と同様に、第２導通部３２は、平面視において、第１半導体素子２１と第２半導体素子２２とを結ぶ線分に重なる。つまり、半導体装置Ａ２４では、半導体装置Ａ２０と比較して、第１半導体素子２１の第１裏面電極２１３と第２半導体素子２２の第２裏面電極２２３との導通経路の距離が短縮される。
　第２実施形態の第４変形例にかかる半導体装置Ａ２４は、半導体装置Ａ２０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、半導体装置Ａ２４は、半導体装置Ａ２０と同様に、半導体装置Ａ２４を実装する回路基板への実装面積を削減することが可能となる。その他、半導体装置Ａ２４は、半導体装置Ａ２０と共通する構成により、半導体装置Ａ２０と同様の効果を奏する。
　図４０および図４１は、第２実施形態の第５変形例にかかる半導体装置Ａ２５を示している。半導体装置Ａ２５は、半導体装置Ａ２０と比較して、次の点で異なる。それは、半導体装置Ａ２５の第１半導体素子２１は、トランジスタではなく、半導体装置Ａ１５と同様にダイオードである。
　半導体装置Ａ２５では、第１半導体素子２１の第１主面電極２１１（アノード電極）と、第２半導体素子２２の第２主面電極２２１（ソース電極）とが、第１導通部３１を介して、電気的に接続されている。また、第１半導体素子２１の第１裏面電極２１３（カソード電極）と、第２半導体素子２２の第２裏面電極２２３（ドレイン電極）とが、第２導通部３２を介して電気的に接続されている。つまり、半導体装置Ａ２５では、図４１に示すように、ＭＯＳＦＥＴとダイオードとが並列に接続されている。
　図４２および図４３は、第２実施形態の第６変形例にかかる半導体装置Ａ２６を示している。半導体装置Ａ２６は、半導体装置Ａ２０と比較して、次の点で異なる。それは、半導体装置Ａ２６の第２半導体素子２２は、トランジスタではなく、半導体装置Ａ１６と同様にダイオードである。
　半導体装置Ａ２６では、第１半導体素子２１の第１主面電極２１１（ソース電極）と、第２半導体素子２２の第２主面電極２２１（アノード電極）とが、第１導通部３１を介して、電気的に接続されている。また、第１半導体素子２１の第１裏面電極２１３（ドレイン電極）と、第２半導体素子２２の第２裏面電極２２３（カソード電極）とが、第２導通部３２を介して電気的に接続されている。つまり、半導体装置Ａ２６では、図４３に示すように、ＭＯＳＦＥＴとダイオードとが並列に接続されている。
　図４４および図４５は、第２実施形態の第７変形例にかかる半導体装置Ａ２７を示している。半導体装置Ａ２７は、半導体装置Ａ２０と比較して、次の点で異なる。それは、半導体装置Ａ２７の第１半導体素子２１および第２半導体素子２２の各々が、トランジスタではなく、半導体装置Ａ１７と同様にダイオードである。
　半導体装置Ａ２７では、第１半導体素子２１の第１主面電極２１１（アノード電極）と、第２半導体素子２２の第２主面電極２２１（アノード電極）とが、第１導通部３１を介して、電気的に接続されている。また、第１半導体素子２１の第１裏面電極２１３（カソード電極）と、第２半導体素子２２の第２裏面電極２２３（カソード電極）とが、第２導通部３２を介して電気的に接続されている。つまり、半導体装置Ａ２７では、図４５に示すように、２つのダイオードが並列に接続されている。
　第２実施形態の第５変形例ないし第７変形例にかかる各半導体装置Ａ２５～Ａ２７は、半導体装置Ａ２０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、各半導体装置Ａ２５～Ａ２７は、半導体装置Ａ１０と同様に、当該半導体装置Ａ２５～Ａ２７を実装する回路基板への実装面積を削減することが可能となる。その他、各半導体装置Ａ２５～Ａ２７は、半導体装置Ａ２０と共通する構成により、半導体装置Ａ２０と同様の効果を奏する。
　上記半導体装置Ａ２０，Ａ２５～Ａ２７から理解されるように、本開示の半導体装置は、第１半導体素子２１と第２半導体素子２２と組み合わせにより、３種類の回路（２つのトランジスタの並列回路、トランジスタとダイオードとの並列回路、および、２つのダイオードの並列回路）を構成できる。一方で、各端子リード１３および封止樹脂５０などの構成は、各半導体装置Ａ２０，Ａ２５～Ａ２７で共通する。したがって、本開示の半導体装置は、パッケージの外観が同じまま、３種類の回路のいずれかを構成することが可能である。また、本開示の半導体装置は、第１半導体素子２１および第２半導体素子２２の各々がトランジスタであるかダイオードであるかで異なっていても、各端子リード１３および封止樹脂５０の構成をそのまま活用できる。これにより、本開示の半導体装置は、先述の３種類の回路のいずれであっても、パッケージ構造を共通化することができるので、生産性の向上において、好ましい。
　図４６は、第３実施形態にかかる半導体装置Ａ３０を示している。半導体装置Ａ３０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ３０の第１半導体素子２１の平面視サイズが、半導体装置Ａ１０の第１半導体素子２１の平面視サイズよりも小さい。また、半導体装置Ａ３０の第２半導体素子２２の平面視サイズが、半導体装置Ａ１０の第２半導体素子２２の平面視サイズよりも小さい。
　半導体装置Ａ３０では、半導体装置Ａ１０と比較して、第１半導体素子２１の平面視サイズが縮小化されたことから、第１導通部３１の第１接合部３１１の平面視サイズが縮小化されている。なお、半導体装置Ａ３０においても、半導体装置Ａ１０と同様に、平面視における第１接合部３１１の面積（２つの帯状部３１１ａの各面積の合計）は、平面視における第１主面電極２１１の面積のたとえば１０％以上１００％以下である。同様に、半導体装置Ａ３０では、半導体装置Ａ１０と比較して、第２半導体素子２２の平面視サイズが縮小化されていることから、第１導通部３１の第２接合部３１２の平面視サイズが縮小化されている。なお、半導体装置Ａ３０においても、半導体装置Ａ１０と同様に、平面視における第２接合部３１２の面積（２つの帯状部３１２ａの各面積の合計）は、平面視における第２主面電極２２１の面積のたとえば１０％以上１００％以下である。一方で、第１導通部３１の第１連結部３１４の幅は、半導体装置Ａ１０と同じである。
　図４７は、第３実施形態の変形例にかかる半導体装置Ａ３１を示している。半導体装置Ａ３１は、半導体装置Ａ１０と比較して、次の点で異なる。それは、半導体装置Ａ３１の第１半導体素子２１の平面視サイズが、半導体装置Ａ１０の第１半導体素子２１の平面視サイズよりも大きい。また、半導体装置Ａ３１の第２半導体素子２２の平面視サイズが、半導体装置Ａ１０の第２半導体素子２２の平面視サイズよりも大きい。
　半導体装置Ａ３１では、半導体装置Ａ１０と比較して、第１半導体素子２１の平面視サイズが拡大化されたことから、第１導通部３１の第１接合部３１１の平面視サイズが拡大化されている。なお、半導体装置Ａ３１においても、半導体装置Ａ１０と同様に、平面視における第１接合部３１１の面積（２つの帯状部３１１ａの各面積の合計）は、平面視における第１主面電極２１１の面積のたとえば１０％以上１００％以下である。同様に、半導体装置Ａ３１では、半導体装置Ａ１０と比較して、第２半導体素子２２の平面視サイズが拡大化されていることから、第１導通部３１の第２接合部３１２の平面視サイズが拡大化されている。なお、半導体装置Ａ３１においても、半導体装置Ａ１０と同様に、平面視における第２接合部３１２の面積（２つの帯状部３１２ａの各面積の合計）は、平面視における第２主面電極２２１の面積のたとえば１０％以上１００％以下である。一方で、第１導通部３１の第１連結部３１４の幅は、半導体装置Ａ１０と同じである。
　第３実施形態およびその変形例にかかる各半導体装置Ａ３０，Ａ３１は、半導体装置Ａ１０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、各半導体装置Ａ３０，Ａ３１は、半導体装置Ａ１０と同様に、当該半導体装置Ａ３０，Ａ３１を実装する回路基板への実装面積を削減することが可能となる。その他、各半導体装置Ａ３０，Ａ３１は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。
　上記半導体装置Ａ１０，Ａ３０，Ａ３１から理解されるように、本開示の半導体装置においては、平面視における第１接合部３１１の面積（２つの帯状部３１１ａの各面積の合計）は、平面視における第１主面電極２１１の面積のたとえば１０％以上１００％以下である。この構成によると、第１接合部３１１の平面視サイズを、第１半導体素子２１の平面視サイズに応じた適度な大きさにすることができる。同様に、本開示の半導体装置においては、平面視における第２接合部３１２の面積（２つの帯状部３１２ａの各面積の合計）は、平面視における第２主面電極２２１の面積のたとえば１０％以上１００％以下である。この構成によると、第２接合部３１２の平面視サイズを、第２半導体素子２２の平面視サイズに応じた適度な大きさにすることができる。
　上記半導体装置Ａ１０，Ａ３０，Ａ３１から理解されるように、本開示の半導体装置においては、第１半導体素子２１および第２半導体素子２２の各平面視サイズが異なっていても、第１導通部３１の第１連結部３１４は、同じ幅である。各半導体装置Ａ３０，Ａ３１の製造時において、搬送用ハンドなどで第１導通部３１を挟持して、第１導通部３１を搬送することがある。このとき、第１連結部３１４の幅方向に第１連結部３１４を挟む場合には、搬送用ハンドの調整などが不要となる。よって、第１半導体素子２１および第２半導体素子２２の各平面視サイズが異なる場合であっても、搬送用ハンドなどの搬送装置を共通化することができるので、生産性の向上において、好ましい。
　上記半導体装置Ａ３０，Ａ３１では、半導体装置Ａ１０において、第１半導体素子２１および第２半導体素子２２の各平面視サイズが異なる例を示したが、半導体装置Ａ２０においても、同様に、第１半導体素子２１および第２半導体素子２２の各平面視サイズが変更されてもよい。
　図４８は、第４実施形態にかかる半導体装置Ａ４０を示している。半導体装置Ａ４０は、半導体装置Ａ１０と比較して、次の点で異なる。それは、複数の第１半導体素子２１および複数の第２半導体素子２２を備える点である。図４８に示す例では、半導体装置Ａ４０は、２つの第１半導体素子２１および２つの第２半導体素子２２を備えるが、第１半導体素子２１および第２半導体素子２２の各個数は、３つ以上であってもよい。
　２つの第１半導体素子２１の各々は、第１ダイパッド１０Ａに搭載される。２つの第１半導体素子２１はそれぞれ、たとえばトランジスタである。２つの第１半導体素子２１は、第２方向ｙに沿って、並んでいる。半導体装置Ａ３０では、平面視において、２つの第１半導体素子２１の重心（合成重心）が、第１ダイパッド１０Ａの中心部に重なる。図４８に示す例では、２つの第１半導体素子２１の各平面視サイズが同じであるが、互いに異なっていてもよい。
　２つの第２半導体素子２２の各々は、第２ダイパッド１０Ｂに搭載される。２つの第２半導体素子２２はそれぞれ、たとえばトランジスタである。２つの第２半導体素子２２は、第２方向ｙに沿って、並んでいる。半導体装置Ａ３０では、平面視において、２つの第２半導体素子２２の重心（合成重心）が、第２ダイパッド１０Ｂの中心部に重なる。図４８に示す例では、２つの第２半導体素子２２の各平面視サイズは、同じであるが、互いに異なっていてもよい。
　半導体装置Ａ４０は、２つの第１半導体素子２１および２つの第２半導体素子２２を備えることから、半導体装置Ａ１０と比較して、次の点も異なる。第１に、半導体装置Ａ３０の第１導通部３１が、２つの第１接合部３１１、２つの第２接合部３１２、第３接合部３１３、２つの第１連結部３１４および２つの第２連結部３１５を含む点である。第２に、半導体装置Ａ４０の第１接続部材４１Ａが、一方の第１半導体素子２１の主面電極２１２と、他方の第１半導体素子２１の主面電極２１２と、第４端子リード１７１の被覆部１７１Ａとに接合される点である。当該第１接続部材４１Ａは、たとえばステッチ接合により、２つの第１半導体素子２１のうち、第２方向ｙにおいて複数の端子リード１３に近い側の第１半導体素子２１の主面電極２１２に接合されている。第３に、半導体装置Ａ４０の第２接続部材４２Ａが、一方の第１半導体素子２１の第１主面電極２１１と、他方の第１半導体素子２１の第１主面電極２１１と、第６端子リード１８１の被覆部１８１Ａとに接合されている点である。当該第２接続部材４２Ａは、たとえばステッチ接合により、２つの第１半導体素子２１のうち、第２方向ｙにおいて複数の端子リード１３に近い側の第１半導体素子２１の第１主面電極２１１に接合されている。なお、半導体装置Ａ４０において、第１接続部材４１Ａと第２接続部材４２Ａとでは、第１接続部材４１Ａが先に形成されるが、反対に第２接続部材４２Ａが先に形成されてもよい。第４に、半導体装置Ａ４０の第１接続部材４１Ｂが、他方の第２半導体素子２２の主面電極２２２と、他方の第２半導体素子２２の主面電極２２２と、第５端子リード１７２の被覆部１７２Ａとに接合されている点である。当該第１接続部材４１Ｂは、たとえばステッチ接合により、２つの第２半導体素子２２のうち、第２方向ｙにおいて複数の端子リード１３に近い側の第２半導体素子２２の主面電極２２２に接合されている。第５に、半導体装置Ａ４０の第２接続部材４２Ｂが、一方の第２半導体素子２２の第２主面電極２２１と、他方の第２半導体素子２２の第２主面電極２２１と、第７端子リード１８２の被覆部１８２Ａとに接合されている点である。当該第２接続部材４２Ｂは、たとえばステッチ接合により、２つの第２半導体素子２２のうち、第２方向ｙにおいて複数の端子リード１３に近い側の第２半導体素子２２の第２主面電極２２１に接合されている。なお、半導体装置Ａ４０において、第１接続部材４１Ｂと第２接続部材４２Ｂとでは、第１接続部材４１Ｂが先に形成されるが、反対に第２接続部材４２Ｂが先に形成されてもよい。
　先述の通り、半導体装置Ａ４０の第１導通部３１は、図４０に示すように、２つの第１接合部３１１、２つの第２接合部３１２、第３接合部３１３、２つの第１連結部３１４および２つの第２連結部３１５を含む。２つの第１接合部３１１は、２つの第１半導体素子２１の第１主面電極２１１にそれぞれ個別に接合されている。２つの第２接合部３１２は、２つの第２半導体素子２２の第２主面電極２２１にそれぞれ個別に接合される。２つの第１連結部３１４の一方は、２つの第１接合部３１１の一方と、２つの第２接合部３１２の一方とに繋がる。２つの第１連結部３１４の他方は、２つの第１接合部３１１の他方と、２つの第２接合部３１２の他方とに繋がる。２つの第２連結部３１５の一方は、２つの第１連結部３１４のそれぞれに繋がる。２つの第２連結部３１５の他方は、２つの第１連結部３１４の一方と、第３接合部３１３とに繋がる。
　なお、図４８に示す例とは異なり、半導体装置Ａ４０において、次のように構成してもよい。それは、半導体装置Ａ４０が２つの第１接続部材４１Ａを備え、一方の第１接続部材４１Ａが、一方の第１半導体素子２１の主面電極２１２と、第４端子リード１７１の被覆部１７１Ａとに接合され、他方の第１接続部材４１Ａが、他方の第１半導体素子２１の主面電極２１２と、第４端子リード１７１の被覆部１７１Ａとに接合されていてもよい。同様に、半導体装置Ａ４０が２つの第２接続部材４２Ａを備え、一方の第２接続部材４２Ａが、一方の第１半導体素子２１の第１主面電極２１１と、第６端子リード１８１の被覆部１８１Ａとに接合され、他方の第２接続部材４２Ａが、他方の第１半導体素子２１の第１主面電極２１１と、第６端子リード１８１の被覆部１８１Ａとに接合されていてもよい。また、半導体装置Ａ４０が２つの第１接続部材４１Ｂを備え、一方の第１接続部材４１Ｂが、一方の第２半導体素子２２の主面電極２２２と、第５端子リード１７２の被覆部１７２Ａとに接合され、他方の第１接続部材４１Ｂが、他方の第２半導体素子２２の主面電極２２２と、第５端子リード１７２の被覆部１７２Ａとに接合されていてもよい。また、半導体装置Ａ４０が２つの第２接続部材４２Ｂを備え、一方の第２接続部材４２Ｂが、一方の第２半導体素子２２の第２主面電極２２１と、第７端子リード１８２の被覆部１８２Ａとに接合され、他方の第２接続部材４２Ｂが、他方の第２半導体素子２２の第２主面電極２２１と、第７端子リード１８２の被覆部１８２Ａとに接合されていてもよい。
　図４９は、第４実施形態の変形例にかかる半導体装置Ａ４１を示している。半導体装置Ａ４１は、半導体装置Ａ４０と比較して、次の点で異なる。それは、第２導通部３２をさらに備える点である。つまり、半導体装置Ａ４１は、半導体装置Ａ２０において、複数の第１半導体素子２１および複数の第２半導体素子２２を設けた構成に相当する。なお、図４９に示す例では、半導体装置Ａ４１は、２つの第１半導体素子２１および２つの第２半導体素子２２を備えるが、第１半導体素子２１および第２半導体素子２２の各個数は、３つ以上であってもよい。
　第４実施形態およびその変形例にかかる各半導体装置Ａ４０，Ａ４１は、半導体装置Ａ１０と同様に、２つの半導体素子（第１半導体素子２１および第２半導体素子２２）が１つの封止樹脂５０により１パッケージ化されている。したがって、各半導体装置Ａ４０，Ａ４１は、半導体装置Ａ１０と同様に、当該半導体装置Ａ４０，Ａ４１を実装する回路基板への実装面積を削減することが可能となる。その他、各半導体装置Ａ４０，Ａ４１は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同様の効果を奏する。
　上記半導体装置Ａ１０，Ａ４０，Ａ４１から理解されるように、本開示の半導体装置においては、第１半導体素子２１および第２半導体素子２２の各個数が異なっても、第１ダイパッド１０Ａ、第２ダイパッド１０Ｂ、複数の端子リード１３および封止樹脂５０などの構成は同じである。したがって、本開示の半導体装置は、第１半導体素子２１および第２半導体素子２２の各個数が異なっても、各端子リード１３および封止樹脂５０の構成をそのまま活用できる。これにより、本開示の半導体装置は、第１半導体素子２１および第２半導体素子２２の各個数に関わらず、パッケージ構造を共通化することができるので、生産性の向上において、好ましい。
　半導体装置Ａ４０，Ａ４１では、２つの第１半導体素子２１がともにトランジスタである例を示したが、これに限定されず、２つの第１半導体素子２１のうちの一方がトランジスタで、他方がダイオードであってもよい。この場合、２つの第１半導体素子２１において、ダイオードは、トランジスタに対して逆並列に接続される。当該逆並列では、トランジスタがＭＯＳＦＥＴである例において、ドレイン電極とカソード電極とが接続され、かつソース電極とアノード電極とが接続されている。同様に、２つの第２半導体素子２２の一方がトランジスタで他方がダイオードであってもよい。
　上記半導体装置Ａ１０，Ａ１５～Ａ１７，Ａ２０，Ａ２５～Ａ２７，Ａ３０，Ａ３１，Ａ４０，Ａ４１から理解されるように、本開示の半導体装置においては、第１半導体素子２１および第２半導体素子２２の種類（トランジスタであるかダイオードであるか）、平面視サイズおよび個数などが異なっていても、第１導通部３１および第２導通部３２を変えるだけで、第１ダイパッド１０Ａ、第２ダイパッド１０Ｂ、複数の端子リード１３および封止樹脂５０を共通化することが可能である。
　上記第１実施形態ないし上記第４実施形態（これらの変形例を含む）では、第１導通部３１が金属製の板材（金属クリップ）である例を示したが、本開示の半導体装置は、このような構成に限定されない。たとえば、第１導通部３１は、１つ以上のボンディングワイヤを含み、当該１つ以上のボンディングワイヤによって、第１半導体素子２１の第１主面電極２１１と、第２半導体素子２２の第２主面電極２２１と、第１端子リード１４とを、互いに電気的に接続してもよい。
　上記第１実施形態ないし上記第４実施形態（これらの変形例を含む）では、第１導通部３１を備える例を示したが、本開示の半導体装置は、第１導通部３１を備えていなくてもよい。たとえば、本開示の半導体装置は、第１端子リード１４の被覆部１４Ａを拡張して、被覆部１４Ａを直接、第１主面電極２１１および第２主面電極２２１の各々に接合されていてもよい。
　本開示の半導体装置のパッケージ構造は、上記第１実施形態ないし上記第４実施形態（これらの変形例も含む）で例示したものに限定されない。たとえば、本開示の半導体装置は、他のＴＯ（Transistor Outline）パッケージに対して、適用することも可能である。具体的には、第１実施形態ないし第４実施形態にかかる各半導体装置Ａ１０，Ａ２０，Ａ３０，Ａ４０は、ＴＯ－２４７と呼ばれるパッケージ構造を拡張したものであるが、ＴＯ－２２０、ＴＯ－２５２、ＴＯ２６３などと呼ばれる他のパッケージ構造を拡張したものでもよい。つまり、本開示の半導体装置は、従来のＴＯパッケージと類似の外観を持ったまま、複数の半導体素子（第１半導体素子２１および第２半導体素子２２）を１つの封止樹脂５０によりパッケージすることを可能にする。
　本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の半導体装置は、以下の付記に関する実施形態を含む。
　付記１．
　厚さ方向の一方を向く第１主面および前記第１主面に配置された第１主面電極を有する第１半導体素子と、
　前記第１主面と同じ方向を向く第２主面および前記第２主面に配置された第２主面電極を有する第２半導体素子と、
　前記第１半導体素子が搭載された第１ダイパッドと、
　前記第１ダイパッドに対して前記厚さ方向に直交する第１方向の一方側に配置され、前記第２半導体素子が搭載された第２ダイパッドと、
　前記第１ダイパッドおよび前記第２ダイパッドから離間する第１端子リードと、
　前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、
を備え、
　前記第１主面電極と前記第２主面電極とは、前記封止樹脂の内部で前記第１端子リードに導通する、半導体装置。
　付記２．
　前記第１ダイパッドから前記厚さ方向および前記第１方向に直交する第２方向に延びる第２端子リードと、
　前記第２ダイパッドから前記第２方向に延びる第３端子リードと、をさらに備え、
　前記第１端子リード、前記第２端子リードおよび前記第３端子リードは、前記第１方向に配列される、付記１に記載の半導体装置。
　付記３．
　前記第１端子リードは、前記第１方向において、前記第２端子リードと前記第３端子リードとの間に位置する、付記２に記載の半導体装置。
　付記４．
　前記第１主面電極と、前記第２主面電極と、前記第１端子リードとに導通する第１導通部をさらに備える、付記３に記載の半導体装置。
　付記５．
　前記第１導通部は、前記第１主面電極に導通接合された第１接合部と、前記第２主面電極に導通接合された第２接合部と、前記第１端子リードに接合された第３接合部と、を含む、付記４に記載の半導体装置。
　付記６．
　前記第１導通部は、前記厚さ方向に見て、前記第２方向に延びる軸線を基準に線対称であり、
　前記軸線は、前記第３接合部に重なる、付記５に記載の半導体装置。
　付記７．
　前記第１導通部は、前記第１接合部と前記第２接合部とに繋がる第１連結部と、前記第１連結部と前記第３接合部とを繋ぐ第２連結部と、を含む、付記６に記載の半導体装置。
　付記８．
　前記第１導通部の重心は、前記厚さ方向に見て、前記第１導通部に重なる、付記７に記載の半導体装置。
　付記９．
　前記第１連結部は、前記厚さ方向に見て、前記第１接合部と前記第２接合部との間において前記第１方向に沿って延び、
　前記第２連結部は、前記厚さ方向に見て、前記第１連結部と前記第３接合部との間において前記第２方向に沿って延びる、付記８に記載の半導体装置。
　付記１０．
　前記封止樹脂は、前記第１主面と同じ方向を向く樹脂主面と、前記樹脂主面から窪む少なくとも１つの凹部とを有し、
　前記少なくとも１つの凹部の各々は、前記厚さ方向に見て、前記第１ダイパッドおよび前記第２ダイパッドのいずれかに重なる、付記４ないし付記９のいずれかに記載の半導体装置。
　付記１１．
　前記少なくとも１つの凹部の各々は、前記厚さ方向に見て、前記第１導通部のいずれにも重ならない、付記１０に記載の半導体装置。
　付記１２．
　前記第１半導体素子は、前記厚さ方向において前記第１主面と反対側を向く第１裏面および前記第１裏面に配置された第１裏面電極を有し、
　前記第２半導体素子は、前記厚さ方向において前記第２主面と反対側を向く第２裏面および前記第２裏面に配置された第２裏面電極を有し、
　前記第１裏面電極は、前記第１ダイパッドに導通接合され、
　前記第２裏面電極は、前記第２ダイパッドに導通接合されている、付記２ないし付記１１のいずれかに記載の半導体装置。
　付記１３．
　前記第１ダイパッドと前記第２ダイパッドとに接合された第２導通部をさらに備え、
　前記第１裏面電極と前記第２裏面電極とは、前記第２導通部を介して導通する、付記１２に記載の半導体装置。
　付記１４．
　前記第１ダイパッドは、前記第１主面電極と同じ方向を向く第１搭載面を有し、
　前記第２ダイパッドは、前記第２主面電極と同じ方向を向く第２搭載面を有し、
　前記第２導通部は、前記第１搭載面および前記第２搭載面に接合される、付記１３に記載の半導体装置。
　付記１５．
　前記第２導通部は、前記厚さ方向に見て前記第１半導体素子と前記第２半導体素子とを結ぶ線分に重なる、付記１４に記載の半導体装置。
　付記１６．
　各々が前記第１端子リード、前記第２端子リードおよび前記第３端子リードから離間し、且つ、互いに離間する第４端子リード、第５端子リード、第６端子リードおよび第７端子リードをさらに備える、付記２ないし付記１５のいずれかに記載の半導体装置。
　付記１７．
　前記厚さ方向に見て、前記第１半導体素子の重心は、前記第１ダイパッドの中心部に重なる、付記１ないし付記１６のいずれかに記載の半導体装置。
　付記１８．
　前記厚さ方向に見て、前記第２半導体素子の重心は、前記第２ダイパッドの中心部に重なる、付記１ないし付記１７のいずれかに記載の半導体装置。
　付記１９．
　前記第１半導体素子は、トランジスタまたはダイオードのいずれかであり、
　前記第２半導体素子は、トランジスタまたはダイオードのいずれかである、付記１ないし付記１８のいずれかに記載の半導体装置。
Ａ１０～Ａ１７，Ａ２０～Ａ２７，Ａ３０，Ａ３１，Ａ４０，Ａ４１：半導体装置
１０Ａ：第１ダイパッド　　　１０Ｂ：第２ダイパッド
１０１：主面　　　１０２：裏面
１０３：座面　　　１０４：起立面
１０９：痕跡　　　１１１：第１端面
１１２：第２端面　　　１１３：第３端面
１１４：第４端面　　　１２１：第１隅部端面
１２２：第２隅部端面　　　１２３：第３隅部端面
１２４：第４隅部端面　　　１３：端子リード
１４：第１端子リード　　　１４Ａ：被覆部
１４Ｂ：露出部　　　１４Ｃ：座面
１４Ｄ：起立面　　　１５：第２端子リード
１５Ａ：被覆部　　　１５Ｂ：露出部
１６：第３端子リード　　　１６Ａ：被覆部
１６Ｂ：露出部　　　１７１：第４端子リード
１７１Ａ：被覆部　　　１７１Ｂ：露出部
１７２：第５端子リード　　　１７２Ａ：被覆部
１７２Ｂ：露出部　　　１８１：第６端子リード
１８１Ａ：被覆部　　　１８１Ｂ：露出部
１８２：第７端子リード　　　１８２Ａ：被覆部
１８２Ｂ：露出部　　　２１：第１半導体素子
２１ａ：第１主面　　　２１ｂ：第１裏面
２１１：第１主面電極　　　２１２：主面電極
２１３：第１裏面電極　　　２２：第２半導体素子
２２ａ：第２主面　　　２２ｂ：第２裏面
２２１：第２主面電極　　　２２２：主面電極
２２３：第２裏面電極　　　２３１：ダイボンディング層
２３２：ダイボンディング層　　　３１：第１導通部
３１Ａ：第１導体　　　３１Ｂ：第２導体
３１１：第１接合部　　　３１１ａ：帯状部
３１２：第２接合部　　　３１２ａ：帯状部
３１３：第３接合部　　　３１４：第１連結部
３１４ａ：本体部　　　３１４ｂ：屈曲部
３１４ｃ：屈曲部　　　３１５：第２連結部
３１５ａ：本体部　　　３１５ｂ：屈曲部
３１６：連結部
３１７Ａ，３１７Ｂ，３１８Ａ，３１８Ｂ：接合部
３１９Ａ，３１９Ｂ：連結部　　　３２：第２導通部
３２１：第４接合部　　　３２２：第５接合部
３２３：第３連結部　　　３３：接合層
３４：接合層　　　３５：接合層
３６：接合層　　　３７：接合層
４１Ａ：第１接続部材　　　４１Ｂ：第１接続部材
４２Ａ：第２接続部材　　　４２Ｂ：第２接続部材
５０：封止樹脂　　　５１：樹脂主面
５２：樹脂裏面　　　５３：第１側面
５４：第２側面　　　５５：第３側面
５６：凹部　　　５７：溝部
５８１：凹部　　　５８２：凹部
５８９：痕跡

Claims (19)

  1. 　厚さ方向の一方を向く第１主面および前記第１主面に配置された第１主面電極を有する第１半導体素子と、
    　前記第１主面と同じ方向を向く第２主面および前記第２主面に配置された第２主面電極を有する第２半導体素子と、
    　前記第１半導体素子が搭載された第１ダイパッドと、
    　前記第１ダイパッドに対して前記厚さ方向に直交する第１方向の一方側に配置され、前記第２半導体素子が搭載された第２ダイパッドと、
    　前記第１ダイパッドおよび前記第２ダイパッドから離間する第１端子リードと、
    　前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、
    を備え、
    　前記第１主面電極と前記第２主面電極とは、前記封止樹脂の内部で前記第１端子リードに導通する、半導体装置。
  2. 　前記第１ダイパッドから前記厚さ方向および前記第１方向に直交する第２方向に延びる第２端子リードと、
    　前記第２ダイパッドから前記第２方向に延びる第３端子リードと、をさらに備え、
    　前記第１端子リード、前記第２端子リードおよび前記第３端子リードは、前記第１方向に配列される、請求項１に記載の半導体装置。
  3. 　前記第１端子リードは、前記第１方向において、前記第２端子リードと前記第３端子リードとの間に位置する、請求項２に記載の半導体装置。
  4. 　前記第１主面電極と、前記第２主面電極と、前記第１端子リードとに導通する第１導通部をさらに備える、請求項３に記載の半導体装置。
  5. 　前記第１導通部は、前記第１主面電極に導通接合された第１接合部と、前記第２主面電極に導通接合された第２接合部と、前記第１端子リードに接合された第３接合部と、を含む、請求項４に記載の半導体装置。
  6. 　前記第１導通部は、前記厚さ方向に見て、前記第２方向に延びる軸線を基準に線対称であり、
    　前記軸線は、前記第３接合部に重なる、請求項５に記載の半導体装置。
  7. 　前記第１導通部は、前記第１接合部と前記第２接合部とに繋がる第１連結部と、前記第１連結部と前記第３接合部とを繋ぐ第２連結部と、を含む、請求項６に記載の半導体装置。
  8. 　前記第１導通部の重心は、前記厚さ方向に見て、前記第１導通部に重なる、請求項７に記載の半導体装置。
  9. 　前記第１連結部は、前記厚さ方向に見て、前記第１接合部と前記第２接合部との間において前記第１方向に沿って延び、
    　前記第２連結部は、前記厚さ方向に見て、前記第１連結部と前記第３接合部との間において前記第２方向に沿って延びる、請求項８に記載の半導体装置。
  10. 　前記封止樹脂は、前記第１主面と同じ方向を向く樹脂主面と、前記樹脂主面から窪む少なくとも１つの凹部とを有し、
    　前記少なくとも１つの凹部の各々は、前記厚さ方向に見て、前記第１ダイパッドおよび前記第２ダイパッドのいずれかに重なる、請求項４ないし請求項９のいずれかに記載の半導体装置。
  11. 　前記少なくとも１つの凹部の各々は、前記厚さ方向に見て、前記第１導通部のいずれにも重ならない、請求項１０に記載の半導体装置。
  12. 　前記第１半導体素子は、前記厚さ方向において前記第１主面と反対側を向く第１裏面および前記第１裏面に配置された第１裏面電極を有し、
    　前記第２半導体素子は、前記厚さ方向において前記第２主面と反対側を向く第２裏面および前記第２裏面に配置された第２裏面電極を有し、
    　前記第１裏面電極は、前記第１ダイパッドに導通接合され、
    　前記第２裏面電極は、前記第２ダイパッドに導通接合されている、請求項２ないし請求項１１のいずれかに記載の半導体装置。
  13. 　前記第１ダイパッドと前記第２ダイパッドとに接合された第２導通部をさらに備え、
    　前記第１裏面電極と前記第２裏面電極とは、前記第２導通部を介して導通する、請求項１２に記載の半導体装置。
  14. 　前記第１ダイパッドは、前記第１主面電極と同じ方向を向く第１搭載面を有し、
    　前記第２ダイパッドは、前記第２主面電極と同じ方向を向く第２搭載面を有し、
    　前記第２導通部は、前記第１搭載面および前記第２搭載面に接合される、請求項１３に記載の半導体装置。
  15. 　前記第２導通部は、前記厚さ方向に見て前記第１半導体素子と前記第２半導体素子とを結ぶ線分に重なる、請求項１４に記載の半導体装置。
  16. 　各々が前記第１端子リード、前記第２端子リードおよび前記第３端子リードから離間し、且つ、互いに離間する第４端子リード、第５端子リード、第６端子リードおよび第７端子リードをさらに備える、請求項２ないし請求項１５のいずれかに記載の半導体装置。
  17. 　前記厚さ方向に見て、前記第１半導体素子の重心は、前記第１ダイパッドの中心部に重なる、請求項１ないし請求項１６のいずれかに記載の半導体装置。
  18. 　前記厚さ方向に見て、前記第２半導体素子の重心は、前記第２ダイパッドの中心部に重なる、請求項１ないし請求項１７のいずれかに記載の半導体装置。
  19. 　前記第１半導体素子は、トランジスタまたはダイオードのいずれかであり、
    　前記第２半導体素子は、トランジスタまたはダイオードのいずれかである、請求項１ないし請求項１８のいずれかに記載の半導体装置。
PCT/JP2023/021725 2022-06-28 2023-06-12 半導体装置 WO2024004614A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022103500 2022-06-28
JP2022-103500 2022-06-28

Publications (1)

Publication Number Publication Date
WO2024004614A1 true WO2024004614A1 (ja) 2024-01-04

Family

ID=89382013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021725 WO2024004614A1 (ja) 2022-06-28 2023-06-12 半導体装置

Country Status (1)

Country Link
WO (1) WO2024004614A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166461A (ja) * 2006-12-28 2008-07-17 Hitachi Ltd 双方向スイッチモジュール
JP2009130055A (ja) * 2007-11-21 2009-06-11 Rohm Co Ltd 半導体装置
WO2021261508A1 (ja) * 2020-06-23 2021-12-30 ローム株式会社 半導体装置
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置
JP2022025587A (ja) * 2020-07-29 2022-02-10 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166461A (ja) * 2006-12-28 2008-07-17 Hitachi Ltd 双方向スイッチモジュール
JP2009130055A (ja) * 2007-11-21 2009-06-11 Rohm Co Ltd 半導体装置
WO2021261508A1 (ja) * 2020-06-23 2021-12-30 ローム株式会社 半導体装置
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置
JP2022025587A (ja) * 2020-07-29 2022-02-10 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP6546260B2 (ja) 半導体モジュール
US7271477B2 (en) Power semiconductor device package
US10535624B2 (en) Semiconductor device and semiconductor device mounting structure having conductor plates
CN110383475B (zh) 半导体装置
WO2014103133A1 (ja) 半導体装置
WO2021005916A1 (ja) 半導体装置及び電子装置
JP3958156B2 (ja) 電力用半導体装置
JP2023010801A (ja) 半導体装置
US20210407881A1 (en) Semiconductor device
WO2024004614A1 (ja) 半導体装置
WO2024029249A1 (ja) 半導体装置
US11145629B2 (en) Semiconductor device and power conversion device
JP7322054B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2013047533A1 (ja) 半導体装置
WO2023243343A1 (ja) 半導体装置
JP2022143167A (ja) 半導体装置
WO2024080089A1 (ja) 半導体装置および半導体装置の製造方法
WO2023140046A1 (ja) 半導体装置
US20240047315A1 (en) Semiconductor device
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
WO2024018790A1 (ja) 半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2023100754A1 (ja) 半導体装置
JP7470086B2 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23831062

Country of ref document: EP

Kind code of ref document: A1