CN110383475B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110383475B
CN110383475B CN201880016289.2A CN201880016289A CN110383475B CN 110383475 B CN110383475 B CN 110383475B CN 201880016289 A CN201880016289 A CN 201880016289A CN 110383475 B CN110383475 B CN 110383475B
Authority
CN
China
Prior art keywords
layers
semiconductor device
gate
mounting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880016289.2A
Other languages
English (en)
Other versions
CN110383475A (zh
Inventor
松尾昌明
林健二
须崎哲广
高桥聪一郎
林口匡司
塚本美久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN110383475A publication Critical patent/CN110383475A/zh
Application granted granted Critical
Publication of CN110383475B publication Critical patent/CN110383475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置具备第一基板、第二基板、多个第一安装层、多个第二安装层、多个电源端子、输出端子、多个中继导电部件、以及多个开关元件。多个中继导电部件与多个所述第一安装层和多个所述第二安装层逐一连接。多个中继导电部件各自具有多个带状部、和连结部。多个所述带状部在第一方向上延伸并且在相对于厚度方向和所述第一方向双方正交的第二方向上彼此分离。所述连结部在所述第二方向上延伸并且将多个所述带状部相互连结。多个所述带状部的一端与所述第一安装层连接，并且多个所述带状部的另一端与所述第二安装层连接。

Description

半导体装置
技术领域
本公开涉及一种安装有多个开关元件的半导体装置。
背景技术
日本专利文献2002-368192号公报公开了一例作为多个开关元件安装有IGBT的半导体装置。该半导体装置具备两张绝缘基板。由安装于一个绝缘基板的多个开关元件构成上臂电路，并由安装于另一个绝缘基板的多个开关元件构成下臂电路。在两张绝缘基板配置有与多个开关元件电连接的配线层(铜图案)。上臂电路和下臂电路通过与配线层连接的多个引线而相互导通。
近年来，为了对电动车的电动机等进行驱动，对于能够流通大电流的半导体装置的需求增加。在利用多个引线使两张绝缘基板各自配置的配线层相互导通的情况下，由于引线的截面积比较小，因此这种半导体装置不适于流通大电流。
因此，为了适于流通大电流可考虑取代多个引线而利用截面积比较大的金属板等导电部件使多个配线层相互导通。但是，在此情况下，与多个引线相比，配线层所接合的导电部件的面积增加。此外，绝缘基板的线膨胀系数比配线层和导电部件的线膨胀系数小，因此从多个开关元件产生的热引起的热应力作用于绝缘基板。该热应力集中于配线层和导电部件的连接部附近。当热应力集中反复作用于绝缘基板时，有可能导致绝缘基板产生裂纹。
现有技术文献
专利文献
专利文献1：日本特开2002-368192号公报
发明内容
本公开针对上述问题，目的是提供一种半导体装置，其能够流通大电流并缓和在多个基板发生的的热应力集中。
根据本公开，可提供一种半导体装置。所述半导体装置具备第一基板、第二基板、多个第一安装层、多个第二安装层、多个电源端子、输出端子、多个中继导电部件、以及多个开关元件。所述第一基板具有在厚度方向上彼此面对的第一主面和第一背面。所述第二基板在所述厚度方向上具有朝向所述第一主面所朝的一侧的第二主面、和朝向所述第二主面的相反侧的第二背面。所述第二基板在相对于所述厚度方向正交的第一方向上与所述第一基板分离。所述第一安装层配置于所述第一主面且具有导电性。所述第二安装层配置于所述第二主面且具有导电性。多个所述电源端子与多个所述第一安装层导通。输出端子与多个所述第二安装层中的任一个连接。多个中继导电部件与多个所述第一安装层和多个所述第二安装层逐一连接。多个开关元件安装于多个第一安装层和多个第二安装层。多个中继导电部件各自具有多个带状部、和连结部。多个所述带状部在所述第一方向上延伸并且在相对于所述厚度方向和所述第一方向双方正交的第二方向上彼此分离。所述连结部在所述第二方向上延伸并且使多个所述带状部相互连结。多个所述带状部的一端与所述第一安装层连接，并且多个所述带状部的另一端与所述第二安装层连接。
本公开的其它特征和优点可通过参照附图进行的如下详细说明而明了。
附图说明
图1是本公开的一实施方式的半导体装置的立体图。
图2是图1所示半导体装置的俯视图。
图3是图1所示半导体装置的俯视图(省略了顶板的图示)。
图4是图1所示半导体装置的主视图。
图5是图1所示半导体装置的右侧视图。
图6是图1所示半导体装置的左侧视图。
图7是图1所示半导体装置的仰视图。
图8是图3的右侧放大图(第一基板周边)。
图9是图3的左侧放大图(第二基板周边)。
图10是图3的中央放大图。
图11是沿着图3的XI-XI线的剖视图。
图12是沿着图3的XII-XII线的剖视图。
图13是沿着图3的XIII-XIII线的剖视图。
图14是图10的局部放大图(中继导电部件周边)。
图15是沿着图14的XV-XV线的剖视图。
图16是对图14所示中继导电部件的连接方法进行说明的剖视图。
图17是第一安装层的第一上臂安装层所安装的开关元件和二极管的局部俯视放大图。
图18是第二安装层的第二上臂安装层所安装的开关元件和二极管的局部俯视放大图。
图19是第一安装层的第一下臂安装层所安装的开关元件和二极管的局部俯视放大图。
图20是第二安装层的第二下臂安装层所安装的开关元件和二极管的局部俯视放大图。
图21是图1所示半导体装置的电路图。
图22是作用于图1所示半导体装置的结构部件的热应力的解析结果。
图23是针对图1所示半导体装置、和比较例的半导体装置测定多个开关元件的门极的寄生电感的结果。
图24是图1所示半导体装置的变形例的局部俯视放大图(中继导电部件周边)。
具体实施方式
参照附图对用于实施本公开的方式(以下称为“实施方式”)进行说明。
参照图1～图20对本公开的一实施方式的半导体装置A10进行说明。半导体装置A10具备多个基板10、多个第一安装层211、多个第二安装层221、多个电源端子23、输出端子24、多个中继导电部件25和多个开关元件31。在半导体装置A10中还具备：第一导电层212、多个第一门极层213、多个第一检测层214、第二导电层222、多个第二门极层223、多个第二检测层224、多个第一导电部件261、多个第二导电部件262、多个门极端子27、多个元件电流检测端子281、多个二极管32、散热片51和壳体60。此外，图3和图8～图11为了便于理解而省略了顶板69的图示。图3中的XI-XI线以单点划线示出。
图1所示的半导体装置A10是功率模块。半导体装置A10可用于各种电气产品、混合动力车等的逆变器。如图1和图2所示，从多个基板10的厚度方向z(以下简称为“厚度方向z”)观察，半导体装置A10大致呈矩形状。在此，为了便于说明，将相对于厚度方向z正交的方向称为第一方向x。将相对于厚度方向z和第一方向x双方正交的方向称为第二方向y。第一方向x是半导体装置A10的长度方向。
如图11所示，多个基板10是被散热片51支撑的电绝缘部件。在半导体装置A10中，多个基板10由第一基板11和第二基板12这两张基板构成。此外，多个基板10的张数并不限定于此，例如也可以由三张构成。第一基板11具有彼此朝向厚度方向z的第一主面111和第一背面112。第二基板12在厚度方向z上具有朝向第一主面111所朝的一侧的第二主面121、和朝向第二主面121的相反侧的第二背面122。第二基板12在第一方向x上与第一基板11分离分离。由此，如图10所示，在第一方向x上，在第一基板11与第二基板12之间设置有间隙C。
第一基板11和第二基板12的构成材料包括热传导性优异的陶瓷。作为这种陶瓷，例如可举出氮化铝(AlN)。作为第一基板11和第二基板12均可利用DBC(Direct BondingCopper：直接键合铜)基板。DBC基板是在包含氮化铝的基板上即厚度方向z上的该基板的两面直接接合铜(Cu)箔而成。
如图3和图8所示，多个第一安装层211、第一导电层212、多个第一门极层213、多个第一检测层214和一对热敏电阻安装层215均为配置于第一基板11的第一主面111的导电部件。这些导电部件的构成材料包含铜。在作为第一基板11采用DBC基板的情况下，这些导电部件可通过使与第一主面111接合的铜箔形成图案而容易地获得。此外，也可以对这些导电部件的表面实施银(Ag)镀敷。
如图8所示，多个第一安装层211安装有多个开关元件31和多个二极管32。为了便于说明，将多个第一安装层211所安装的多个开关元件31称为“多个第一元件31a”。在半导体装置A10中，多个第一安装层211包含第一上臂安装层211a和第一下臂安装层211b。
如图8所示，第一上臂安装层211a位于第二方向y上的第一基板11的一端侧。第一上臂安装层211a呈在第一方向x上延伸的带状。在半导体装置A10中，多个第一元件31a和多个二极管32在第一上臂安装层211a各安装有五个，但是安装数并不限定于此。在第一方向x上接近壳体60的第一上臂安装层211a的端部形成有在第二方向y上延伸的呈带状的第一电源焊垫211c。
如图8所示，第一下臂安装层211b在第二方向y上位于第一上臂安装层211a和第一导电层212之间。第一下臂安装层211b呈在第一方向x上延伸的带状。在半导体装置A10中，多个第一元件31a和多个二极管32在第一下臂安装层211b各安装有五个，但是安装数并不限定于此。
如图8所示，第一导电层212与多个第一元件31a、和多个第一安装层211所安装的多个二极管32双方导通。第一导电层212在第二方向y上相对于第一下臂安装层211b位于第一上臂安装层211a的相反侧。第一导电层212呈在第一方向x上延伸的带状。在第一方向x上接近壳体60的第一导电层212的端部形成有在第二方向y上延伸的呈带状的第二电源焊垫212a。
如图8所示，多个第一门极层213与多个第一元件31a导通。多个第一门极层213呈在第一方向x上延伸的带状。多个第一门极层213的宽度(第二方向y上的尺寸)比多个第一安装层211、和第一导电层212各自的宽度小。在半导体装置A10中，多个第一门极层213包含第一上臂门极层213a和第一下臂门极层213b。
如图8所示，第一上臂门极层213a在第二方向y上位于第一上臂安装层211a和壳体60之间。另外，如图8所示，第一下臂门极层213b在第二方向y上位于第一导电层212和壳体60之间。
如图8所示，多个第一检测层214与多个第一元件31a导通。多个第一检测层214呈在第一方向x上延伸的带状。多个第一检测层214的宽度(第二方向y上的尺寸)与多个第一门极层213的宽度相同。在半导体装置A10中，多个第一检测层214包含第一上臂检测层214a和第一下臂检测层214b。
如图8所示，第一上臂检测层214a在第二方向y上位于第一上臂安装层211a和第一上臂门极层213a之间。另外，如图8所示，第一下臂检测层214b在第二方向y上位于第一导电层212和第一下臂门极层213b之间。
如图8所示，一对热敏电阻安装层215在第一方向x上彼此分离并且安装有热敏电阻33。一对热敏电阻安装层215位于第一基板11的角部。第一上臂安装层211a、第一上臂门极层213a和第一上臂检测层214a位于一对热敏电阻安装层215的周围。
如图3和图9所示，多个第二安装层221、第二导电层222、多个第二门极层223和多个第二检测层224均为配置于第二基板12的第二主面121的导电部件。这些导电部件的构成材料包含铜。在作为第二基板12采用DBC基板的情况下，这些导电部件可通过使与第二主面121接合的铜箔形成图案而容易地获得。此外，也可以对这些导电部件的表面实施银镀敷。
如图9所示，多个第二安装层221安装有多个开关元件31和多个二极管32。为了便于说明，将多个第二安装层221所安装的多个开关元件31称为“多个第二元件31b”。在半导体装置A10中，多个第二安装层221包含第二上臂安装层221a和第二下臂安装层221b。
如图9所示，第二上臂安装层221a位于第二方向y上的第二基板12的一端侧。第二上臂安装层221a呈在第一方向x上延伸的带状。在半导体装置A10中，多个第二元件31b和多个二极管32在第二上臂安装层221a各安装有五个，但是安装数并不限定于此。
如图9所示，第二下臂安装层221b的一部分在第二方向y上位于第二上臂安装层221a和第二导电层222之间。第二下臂安装层221b呈在第一方向x上延伸的带状。在半导体装置A10中，多个第二元件31b和多个二极管32在第二下臂安装层221b各安装有五个，但是安装数并不限定于此。在第一方向x上接近壳体60的第二下臂安装层221b的端部形成有在第二方向y上延伸的呈带状的输出焊垫221c。在第二方向y上位于第二下臂安装层221b的一侧的输出焊垫221c的一部分，在第一方向x上位于第二上臂安装层221a的相邻处。在第二方向y上位于第二下臂安装层221b的另一侧的输出焊垫221c的一部分，在第一方向x上位于第二导电层222的相邻处。
如图9所示，第二导电层222与多个第二元件31b、和多个第二安装层221所安装的多个二极管32双方导通。第二导电层222在第二方向y上相对于第二下臂安装层221b位于第二上臂安装层221a的相反侧。第二导电层222呈在第一方向x上延伸的带状。
如图9所示，多个第二门极层223与多个第二元件31b导通。多个第二门极层223呈在第一方向x上延伸的带状。多个第二门极层223的宽度(第二方向y上的尺寸)比多个第二安装层221、和第二导电层222各自的宽度小。在半导体装置A10中，多个第二门极层223包含第二上臂门极层223a和第二下臂门极层223b。
如图9所示，第二上臂门极层223a在第二方向y上位于第二上臂安装层221a和壳体60之间。另外，如图9所示，第二下臂门极层223b在第二方向y上位于第二导电层222和壳体60之间。
如图9所示，多个第二检测层224与多个第二元件31b导通。多个第二检测层224呈在第一方向x上延伸的带状。多个第二检测层224的宽度(第二方向y上的尺寸)与多个第二门极层223的宽度相同。在半导体装置A10中，多个第二检测层224包含第二上臂检测层224a和第二下臂检测层224b。
如图9所示，第二上臂检测层224a在第二方向y上位于第二上臂安装层221a和第二上臂门极层223a之间。另外，如图9所示，第二下臂检测层224b在第二方向y上位于第二导电层222和第二下臂门极层223b之间。
如图2和图3所示，多个电源端子23是半导体装置A10所设置的外部连接端子的一部分。多个电源端子23与在半导体装置A10的外部配置的直流电源连接。多个电源端子23被壳体60支撑。多个电源端子23由金属板构成。该金属板的构成材料例如是铜。多个电源端子23的厚度是1.0mm。
多个电源端子23包含第一电源端子23a和第二电源端子23b。第一电源端子23a是正极(P端子)。第一电源端子23a与第一上臂安装层211a(多个第一安装层211中的一个)的第一电源焊垫211c连接。第二电源端子23b是负极(N端子)。第二电源端子23b与第一导电层212的第二电源焊垫212a连接。第一电源端子23a和第二电源端子23b在第二方向y上彼此分离。
如图8和图12所示，第一电源端子23a和第二电源端子23b各自具有外部连接部231、内部连接部232和中间部233。
外部连接部231从半导体装置A10露出，并且呈相对于厚度方向z正交的平板状。在外部连接部231连接直流电源的线缆等。外部连接部231被壳体60支撑。在外部连接部231设置有贯通于厚度方向z的连接孔231a。连接孔231a供螺栓等的紧固部件插入。此外，也可以对外部连接部231的表面实施镍(Ni)镀敷。
内部连接部232呈在第一电源端子23a中与第一上臂安装层211a的第一电源焊垫211c连接，并在第二电源端子23b中与第一导电层212的第二电源焊垫212a连接的梳齿状。在半导体装置A10中，内部连接部232具有三个齿，该多个齿沿着第二方向y排列。多个齿在厚度方向z上进行了弯曲加工。因此，多个齿从第二方向y观察呈钩状。多个齿均通过超声波接合与第一电源焊垫211c和第二电源焊垫212a连接。
中间部233使外部连接部231和内部连接部232相互连结。中间部233的相对于第一方向x的横截面呈L字形。中间部233具有基部233a和立起部233b。基部233a沿着第一方向x和第二方向y。第一方向x上的基部233a的一端与内部连接部232相连。立起部233b从基部233a起沿着厚度方向z立起。厚度方向z上的立起部233b的一端与外部连接部231相连。
如图2和图3所示，输出端子24是半导体装置A10所设置的外部连接端子的一部分。输出端子24与在在半导体装置A10的外部配置的供电对象(电动机等)连接。输出端子24被壳体60支撑，并且在第一方向x上相对于第一基板11和第二基板12位于多个电源端子23的相反侧。输出端子24由金属板构成。该金属板的构成材料例如是铜。输出端子24的厚度是1.0mm。
在半导体装置A10中，输出端子24分离为第一端子部24a和第二端子部24b这两个部分。此外，输出端子24也可以是如半导体装置A10那样的没有分开的单一部件。第一端子部24a和第二端子部24b与第二下臂安装层221b(多个第二安装层221中的一个)的输出焊垫221c并联连接。因此，输出端子24与多个第二安装层221中的任一连接。第一端子部24a和第二端子部24b在第二方向y上彼此分离。
如图9和图13所示，第一端子部24a和第二端子部24b各自具有外部连接部241、内部连接部242和中间部243。
外部连接部241从半导体装置A10露出，并且呈相对于厚度方向z正交的平板状。在外部连接部241连接与供电对象导通的线缆等。外部连接部241被壳体60支撑。在外部连接部241设置有贯通于厚度方向z的连接孔241a。连接孔241a供螺栓等的紧固部件插入。此外，也可以对外部连接部231的表面实施镍镀敷。
内部连接部242呈与第一下臂安装层211b的输出焊垫221c连接的梳齿状。在半导体装置A10中，内部连接部232具有三个齿，该多个齿沿着第二方向y排列。多个齿在厚度方向z上进行了弯曲加工。因此，多个齿从第二方向y观察呈钩状。多个齿均通过超声波接合与输出焊垫221c连接。
中间部243使外部连接部241和内部连接部242相互连结。中间部243相对于第一方向x的横截面呈L字形。中间部243具有基部243a和立起部243b。基部243a沿着第一方向x和第二方向y。第一方向x上的基部243a的一端与内部连接部242相连。立起部243b从基部243a起沿着厚度方向z立起。厚度方向z上的立起部243b的一端与外部连接部241相连。
如图3和图10所示，多个中继导电部件25是与多个第一安装层211和多个第二安装层221逐一连接，并且与第二安装层221和第二导电层222连接的导电部件。多个中继导电部件25呈相对于厚度方向z正交的平板状。多个中继导电部件25由金属板构成。该金属板的构成材料例如是铜。多个中继导电部件25的厚度是0.3～0.5mm。因此，多个中继导电部件25的厚度比多个电源端子23、和输出端子24各自的厚度小。
如图10所示，多个中继导电部件25包含第一部件25a、第二部件25b和第三部件25c。第一部件25a跨间隙C与第一上臂安装层211a(多个第一安装层211中的一个)和第二上臂安装层221a(多个第二安装层221中的一个)连接。由此，第一上臂安装层211a和第二上臂安装层221a相互导通。第二部件25b跨间隙C与第一下臂安装层211b(多个第一安装层211中的一个)和第二下臂安装层221b(多个第二安装层221中的一个)连接。由此，第一下臂安装层211b和第二下臂安装层221b相互导通。第三部件25c跨间隙C与第一导电层212和第二导电层222连接。由此，第一导电层212和第二导电层222相互导通。第一部件25a、第二部件25b和第三部件25c沿着第二方向y排列。
如图14所示，第一部件25a、第二部件25b和第三部件25c各自具有多个带状部251、和连结部252。多个带状部251在第一方向x上延伸。多个带状部251在第二方向y上彼此分离。在半导体装置A10中，多个带状部251的个数为两个，但是多个带状部251的个数并不限定于此。连结部252在第二方向y上延伸。连结部252使多个带状部251相互连结。
如图14所示，在第一部件25a和第二部件25b，多个带状部251的一端与第一安装层211连接，并且多个带状部251的另一端与第二安装层221连接。在第三部件25c，多个带状部251的一端与第一导电层212连接，并且多个带状部251的另一端与第二导电层222连接。
在半导体装置A10的第一部件25a和第二部件25b，多个带状部251通过超声波接合与第一安装层211和第二安装层221双方连接。在半导体装置A10的第三部件25c，多个带状部251通过超声波接合与第一导电层212和第二导电层222双方连接。如图14所示，多个带状部251各自具有一对连接区域251a。一对连接区域251a位于第一方向x上的带状部251的两端。一个连接区域251a在带状部251中是与多个第一安装层211、和第一导电层212中的任一连接的部分。另一个连接区域251a在带状部251中是与多个第二安装层221、和第二导电层222中的任一连接的部分。
如图14所示，从厚度方向z观察，一对连接区域251a各自具有一对第一周缘251c、和第二周缘251d。一对第一周缘251c在第二方向y上彼此分离。第二周缘251d与第一方向x上的一对第一周缘251c的一端相连。在图14中，以虚拟线(双点划线)示出了超声波接合前的一对第一周缘251c、和第二周缘251d。一对第一周缘251c相对于超声波接合前的一对第一周缘251c而言，以最大间隔Δe2向第二方向y鼓出。第二周缘215d相对于超声波接合前的215d而言以最大间隔Δe1向第一方向x鼓出。最大间隔Δe1比最大间隔Δe2大。这样，一对第一周缘251c、和第二周缘251d的鼓出状态，在超声波接合的超声波振动为沿着第二方向y的振动情况下更加明显。
如图15所示，在与多个第二安装层221、和第二导电层222中的任一连接的连接区域251a，相对于多个第二安装层221、和第二导电层222中的任一所连接的下表面而言，一对的第一周缘251c所处的上表面向第二方向y扩展。因此，第二方向y上的一对连接区域251a的两端从该下表面起到该上表面成为具有锥度的形状。此外，在第一方向x上的一对连接区域251a的前端也成为这种具有锥度的形状。
如图14所示，多个带状部251各自具有一对第一区域Δx1和一对第二区域Δx2。从厚度方向z观察，第一区域Δx1与第一基板11和第二基板12中的任一重叠。从厚度方向z观察，第一区域Δx1位于连结部252的周缘、和多个第一安装层211、多个第二安装层221、第一导电层212以及第二导电层222中的任一的周缘之间。从厚度方向观察，第二区域Δx2与多个第一安装层211、多个第二安装层221、第一导电层212以及第二导电层222中的任一重叠。第二区域Δx2位于第一区域Δx1和连接区域251a之间。第一区域Δx1的第一方向x上的尺寸比第二区域Δx2的第一方向x上的尺寸大。第二区域Δx2是为了可靠地通过超声波接合而在多个带状部251各自形成一对连接区域251a而设置的余量。第一方向x上的第二区域Δx2的尺寸例如是0.5mm。
如图14和图15所示，在一对连接区域251a各自的表面形成有多个突起251b。从厚度方向z观察，多个突起251b形成为网眼状。多个突起251b从连接区域251a向厚度方向z突出。连接区域251a和多个突起251b相加得到的带状部251的端部的厚度t是0.3mm。
基于图16对利用超声波接合来连接中继导电部件25的方法进行说明。如图16所示，第一方向x上的多个带状部251的一端与多个第一安装层211、多个第二安装层221、第一导电层212以及第二导电层222中的任一接触。在该状态下，该一端由于毛细管80而作用厚度方向z的压缩载荷。接下来，使毛细管80产生沿着第二方向y的超声波振动。该超声波振动的频率是20～60kHz。由此，可在该一端形成一对连接区域251a和多个突起251b。另外，该一端由于毛细管80而承受厚度方向z的压缩载荷，因此该一端的厚度t(图15所示的连接区域251a和多个突起251b相加得到的厚度t)比带状部251的其它区域的厚度薄。突起251b的形状依存于和连接区域251a接触的毛细管80的部分的形状且无特别限定。此外，在图14和图15所示的例子中，从厚度方向z观察，突起251b呈相对于第一方向x和第二方向y双方倾斜的格子状。由于形成一对连接区域251a和多个突起251b，因此该一端与多个第一安装层211、多个第二安装层221、第一导电层212以及第二导电层222中的任一连接。此外，对于在上述的多个电源端子23的内部连接部232、和输出端子24的内部连接部242各自设置的多个齿，也能够通过向该多个齿施加如图16所示的沿着第二方向y的超声波振动而与对象物进行连接。
如图10所示，多个第一导电部件261是跨间隙C与多个第一门极层213和多个第二门极层223逐一连接的导电部件。由此，第一上臂门极层213a和第二上臂门极层223a、与第一下臂门极层213b和第二下臂门极层223b分别相互导通。在半导体装置A10中，多个第一导电部件261各自由多个金属引线构成。该金属例如是铝(Al)。多个第一导电部件261均沿着第一方向x。
如图10所示，多个第二导电部件262是跨间隙C与多个第一检测层214和多个第二检测层224逐一连接的导电部件。由此，第一上臂检测层214a和第二上臂检测层224a、与第一下臂检测层214b和第二下臂检测层224b分别相互导通。在半导体装置A10中，多个第二导电部件262各自由多个金属引线构成。该金属例如是铝。多个第二导电部件262均沿着第一方向x。
如图2～图4所示，多个门极端子27是半导体装置A10所设置的外部连接端子的一部分。多个门极端子27与多个第一门极层213和第二门极层223中的任一导通。多个门极端子27与在外部配置的半导体装置A10的驱动电路(门极驱动器等)连接。多个门极端子27被壳体60支撑。多个门极端子27由金属棒构成。该金属棒的构成材料例如是铜。此外，也可以在多个门极端子27的表面实施锡(Sn)镀敷、或者是镍镀敷和锡镀敷。如图11所示，多个门极端子27的相对于第一方向x的横截面呈L字形。多个门极端子27各自的一部分从壳体60起在厚度方向z上向第一基板11的第一主面111所朝的一侧突出。
多个门极端子27包括第一门极端子27a和第二门极端子27b。如图10所示，第一门极端子27a在第二方向y上接近第二上臂门极层223a。如图10所示，第二门极端子27b在第二方向y上相对于第一基板11和第二基板12位于第一门极端子27a的相反侧。第二门极端子27b接近第一下臂门极层213b。
如图2～图4所示，多个元件电流检测端子281是半导体装置A10所设置的外部连接端子的一部分。多个元件电流检测端子281与多个第一检测层214和第二检测层224中的任一导通。多个元件电流检测端子281与在外部配置的半导体装置A10的控制电路连接。多个元件电流检测端子281被壳体60支撑。多个元件电流检测端子281由金属棒构成。该金属棒的构成材料例如是铜。此外，也可以对多个元件电流检测端子281的表面实施锡镀敷、或者是镍镀敷和锡镀敷。如图11所示，多个门极端子27的相对于第一方向x的横截面呈L字形。多个元件电流检测端子281各自的一部分从壳体60起在厚度方向z上向第一基板11的第一主面111所朝的一侧突出。
多个元件电流检测端子281包括第一检测端子281a和第二检测端子281b。如图10所示，第一检测端子281a在第一方向x上位于第一门极端子27a的相邻处。如图10所示，第二检测端子281b在第一方向x上位于第二门极端子27b的相邻处。
如图2～图4和图9所示，半导体装置A10具备电源电流检测端子282。电源电流检测端子282是半导体装置A10所设置的外部连接端子的一部分。电源电流检测端子282与在外部配置的半导体装置A10的控制电路连接。电源电流检测端子282被壳体60支撑。电源电流检测端子282由金属棒构成。该金属棒的构成材料例如是铜。此外，也可以对电源电流检测端子282的表面实施锡镀敷、或者是镍镀敷和锡镀敷。电源电流检测端子282的形状与图11所示的多个门极端子27相同。电源电流检测端子282的一部分与图11所示的门极端子27相同，并从壳体60起在厚度方向z上向第一基板11的第一主面111所朝的一侧突出。在第二方向y上，电源电流检测端子282的位置与第一门极端子27a的位置相同。电源电流检测端子282在第一方向x上向第一端子部24a(输出端子24)侧与第一门极端子27a分离。
如图9所示，半导体装置A10具备电源电流检测引线44。电源电流检测引线44是与元件电流检测端子281、第一上臂安装层211a和第二上臂安装层221a中的任一连接的导电部件。在半导体装置A10中，电源电流检测引线44的一端与第二上臂安装层221a连接。由此，元件电流检测端子281与第二上臂安装层221a和第一上臂安装层211a导通。电源电流检测引线44的构成材料例如是铝。
如图2～图4和图8所示，半导体装置A10具备一对热敏电阻端子29。一对热敏电阻端子29是半导体装置A10所设置的外部连接端子的一部分。一对的热敏电阻端子29与在外部配置的半导体装置A10的控制电路连接。一对热敏电阻端子29被壳体60支撑。一对热敏电阻端子29由金属棒构成。该金属棒的构成材料例如是铜。此外，也可以对一对热敏电阻端子29的表面实施锡镀敷、或者是镍镀敷和锡镀敷。一对热敏电阻端子29的形状与图11所示的多个门极端子27相同。一对热敏电阻端子29的一部分与图11所示的门极端子27相同，并从壳体60起在厚度方向z上向第一基板11的第一主面111所朝的一侧突出。在第二方向y上，一对热敏电阻端子29的位置与第一门极端子27a的位置相同。一对热敏电阻端子29在第一方向x上向第一电源端子23a侧与第一门极端子27a分离。一对热敏电阻端子29在第一方向x上彼此分离。
如图8所示，半导体装置A10具备一对热敏电阻引线45。一对热敏电阻引线45是与一对热敏电阻端子29和一对热敏电阻安装层215逐一连接的导电部件。由此，一对电源电流检测端子282与一对热敏电阻安装层215导通。一对热敏电阻引线45的构成材料例如是铝。
如图3所示，多个开关元件31(多个第一元件31a和多个第二元件31b)是安装于多个第一安装层211和多个第二安装层221的半导体元件。多个开关元件31分别在多个第一安装层211和多个第二安装层221都沿着第一方向x排列。多个开关元件31是以硅(Si)或者碳化硅(SiC)为主成分的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)。此外，多个开关元件31也可以是MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor：金属氧化物半导体场效应晶体管)。在半导体装置A10中，对于多个开关元件31为IGBT的情况进行说明。
如图11和图17～图20所示，多个开关元件31各自具有第一电极311、第二电极312和门极电极313。
如图17～图20所示，第一电极311设置于在厚度方向z上位于第一基板11的第一主面111(或者第二基板12的第二主面121)所朝的一侧的开关元件31的上端。从开关元件31的内部向第一电极311流通发射极电流。在半导体装置A10中，第一电极311具有在第二方向y上分离的一对区域。
如图11所示，第二电极312设置于在厚度方向z上位于第一基板11的第一主面111(或者第二基板12的第二主面121)所朝的一侧的相反侧的开关元件31的下端。在第二电极312，集电极电流向开关元件31的内部流通。
第二电极312与多个第一安装层211和多个第二安装层221中的任一通过导电接合层39电连接。由此，多个开关元件31的第二电极312各自与多个第一安装层211和多个第二安装层221中的任一导通。导电接合层39的构成材料是以锡为主成分的无铅焊料等。
如图17～图20所示，门极电极313设置于在厚度方向z上位于第一基板11的第一主面111(或者第二基板12的第二主面121)所朝的一侧的开关元件31的上端。在半导体装置A10中，门极电极313在第二方向y上被第一电极311的一对区域夹持。向门极电极313施加用于驱动开关元件31的门极电压。从厚度方向z观察，门极电极313的面积比第一电极311的面积小。
如图3所示，多个二极管32安装于多个第一安装层211和多个第二安装层221。多个二极管32逐一对应于多个开关元件31。多个二极管32分别与逐一对应的开关元件31导通。在半导体装置A10中，多个二极管32是肖特基势垒二极管。
如图11和图17～图20所示，多个二极管32各自具有正极电极321和负极电极322。正极电极321设置于在厚度方向z上位于第一基板11的第一主面111(或者第二基板12的第二主面121)所朝的一侧的二极管32的上端。负极电极322设置于在厚度方向z上位于第一基板11的第一主面111(或者第二基板12的第二主面121)所朝的一侧的相反侧的二极管32的下端。负极电极322与多个第一安装层211和多个第二安装层221中的任一通过导电接合层39电连接。由此，多个二极管32的负极电极322各自与多个第一安装层211和多个第二安装层221中的任一导通。
如图3和图8所示，在半导体装置A10中具备热敏电阻33。热敏电阻33与一对热敏电阻安装层215电连接。在半导体装置A10中，热敏电阻33是NTC(Negative TemperatureCoefficient：负温度系数)热敏电阻。NTC热敏电阻具有相对于温度上升而言电阻较为平缓地降低的特性。热敏电阻33可用作半导体装置A10的温度检测用传感器。热敏电阻33经由一对热敏电阻安装层215和一对热敏电阻引线45而与一对热敏电阻端子29导通。
如图17～图20所示，半导体装置A10具备：多个第一引线411～第六引线416、多个第一门极引线421和多个第一检测引线431。这些是一端与多个开关元件31和多个二极管32中的任一逐一连接的导电部件，或者是与多个开关元件31和多个二极管32逐一连接的导电部件。这些导电部件的构成材料例如是铝。
基于图17对与安装于第一上臂安装层211a的多个第一元件31a、和与该多个第一元件31a逐一对应的多个二极管32逐一连接的多个第一引线411、多个第二引线412和多个第三引线413进行说明。多个第一引线411与多个第一元件31a的第一电极311、第一下臂安装层211b逐一连接。多个第二引线412与多个二极管32的正极电极321、第一下臂安装层211b逐一连接。由此，安装于第一上臂安装层211a的多个第一元件31a的第一电极311、和与这些第一电极311逐一对应的多个二极管32的正极电极321与第一下臂安装层211b导通。多个第三引线413与多个第一元件31a的第一电极311、和与这些第一电极311逐一对应的多个二极管32的正极电极321连接。由此，安装于第一上臂安装层211a的多个二极管32的正极电极321分别与逐一对应的第一元件31a的第一电极311导通。
基于图17对与安装于第一上臂安装层211a的多个第一元件31a逐一连接的多个第一门极引线421和多个第一检测引线431进行说明。多个第一门极引线421与多个第一元件31a的门极电极313、第一上臂门极层213a逐一连接。多个第一检测引线431与多个第一元件31a的第一电极311、第一上臂检测层214a逐一连接。
基于图18对与安装于第二上臂安装层221a的多个第二元件31b、和与该多个第二元件31b逐一对应的多个二极管32逐一连接的多个第一引线411、多个第二引线412和多个第三引线413进行说明。多个第一引线411与多个第二元件31b的第一电极311、第二下臂安装层221b逐一连接。多个第二引线412与多个二极管32的正极电极321、第二下臂安装层221b逐一连接。由此，安装于第二上臂安装层221a的多个第二元件31b的第一电极311、和与这些第一电极311逐一对应的多个二极管32的正极电极321与第二下臂安装层221b导通。多个第三引线413与多个第二元件31b的第一电极311、和与这些第一电极311逐一对应的多个二极管32的正极电极321连接。由此，安装于第二上臂安装层221a的多个二极管32的正极电极321分别与逐一对应的第一元件31a的第一电极311导通。
基于图18对与安装于第二上臂安装层221a的多个第二元件31b逐一连接的多个第一门极引线421和多个第一检测引线431进行说明。多个第一门极引线421与多个第二元件31b的门极电极313、第二上臂门极层223a逐一连接。多个第一检测引线431与多个第二元件31b的第一电极311、第二上臂检测层224a逐一连接。
基于图19对与安装于第一下臂安装层211b的多个第一元件31a、和与该多个第一元件31a逐一对应的多个二极管32逐一连接的多个第四引线414、多个第五引线415以及多个第六引线416进行说明。多个第四引线414与多个第一元件31a的第一电极311的一方的区域、第一导电层212逐一连接。多个第五引线415与多个第一元件31a的第一电极311的另一区域、第一导电层212逐一连接。由此，安装于第一下臂安装层211b的多个第一元件31a的第一电极311与第一导电层212导通。多个第六引线416与多个第一元件31a的第一电极311的另一区域、和与这些第一电极311的另一区域逐一对应的多个二极管32的正极电极321连接。由此，安装于第一下臂安装层211b的多个二极管32的正极电极321分别与逐一对应的第二元件31b的第一电极311导通，并且经由多个第五引线415与第一导电层212导通。
根据图17，第一上臂安装层211a经由多个第一元件31a和多个第一引线411与第一下臂安装层211b导通。根据图19，第一下臂安装层211b经由多个第一元件31a和多个第五引线415与第一导电层212导通。因此，第一上臂安装层211a和第一导电层212相互导通，因此可以说多个电源端子23与多个第一安装层211导通。
基于图8和图19对与安装于第一下臂安装层211b的多个第一元件31a逐一连接的多个第一门极引线421和多个第一检测引线431进行说明。多个第一门极引线421与多个第一元件31a的门极电极313、第一下臂门极层213b逐一连接。多个第一检测引线431与多个第一元件31a的第一电极311、第一下臂检测层214b逐一连接。
基于图20对与安装于第二下臂安装层221b的多个第二元件31b、和与该多个第二元件31b逐一对应的多个二极管32逐一连接的多个第四引线414、多个第五引线415以及多个第六引线416进行说明。多个第四引线414与多个第二元件31b的第一电极311的一个区域、第二导电层222逐一连接。多个第五引线415与多个第二元件31b的第一电极311的另一区域、第二导电层222逐一连接。由此，安装于第二下臂安装层221b的多个第二元件31b的第一电极311与第二导电层222导通。多个第六引线416与多个第二元件31b的第一电极311的另一区域、和与这些第一电极311的另一区域逐一对应的多个二极管32的正极电极321连接。由此，安装于第二下臂安装层221b的多个二极管32的正极电极321分别与逐一对应的第二元件31b的第一电极311导通，并且经由多个第五引线415与第二导电层222导通。
根据图18，第二上臂安装层221a经由多个第二元件31b和多个第一引线411与第二下臂安装层221b导通。根据图20，第二下臂安装层221b经由多个第二元件31b和多个第五引线415与第二导电层222导通。因此，第二上臂安装层221a和第二导电层222相互导通。
基于图9和图20对与安装于第二下臂安装层221b的多个第二元件31b逐一连接的多个第一门极引线421和多个第一检测引线431进行说明。多个第一门极引线421与多个第二元件31b的门极电极313、第二下臂门极层223b逐一连接。多个第一检测引线431与多个第二元件31b的第一电极311、第二下臂检测层224b逐一连接。
如图10所示，半导体装置A10具备多个第二门极引线422。多个第二门极引线422是与多个门极端子27、多个第一门极层213和多个第二门极层223中的任一逐一连接的导电部件。在半导体装置A10中，多个第二门极引线422的个数是两个。多个第二门极引线422的构成材料例如是铝。
如图10所示，一个第二门极引线422与第一门极端子27a及第一上臂门极层213a连接。由此，第一门极端子27a与安装于第一上臂安装层211a的多个第一元件31a的门极电极313、安装于第二上臂安装层221a的多个第二元件31b的门极电极313导通。在第一上臂门极层213a，在相对于在第一方向x上对置的第二基板12而言最接近的第一门极引线421的连接位置、和位于该连接位置的相邻处的第一门极引线421的连接位置之间连接有一个第二门极引线422。
如图10所示，另一第二门极引线422与第二门极端子27b及第二下臂门极层223b连接。由此，第二门极端子27b与安装于第一下臂安装层211b的多个第一元件31a的门极电极313、安装于第二下臂安装层221b的多个第二元件31b的门极电极313导通。在第二下臂门极层223b，在相对于在第一方向x上对置的第一基板11而言最接近的第一门极引线421的连接位置、和位于该连接位置的相邻处的第一门极引线421的连接位置之间连接有另一第二门极引线422。
如图10所示，半导体装置A10具备多个第二检测引线432。多个第二检测引线432是与多个元件电流检测端子281、多个第一检测层214和多个第二检测层224中的任一逐一连接的导电部件。在半导体装置A10中，多个第二检测引线432的个数是两个。多个第二检测引线432的构成材料例如是铝。
如图10所示，一个第二检测引线432与第一检测端子281a及第二上臂检测层224a连接。由此，第一检测端子281a与安装于第一上臂安装层211a的多个第一元件31a的第一电极311、安装于第二上臂安装层221a的多个第二元件31b的第一电极311导通。在第二上臂检测层224a，在相对于在第一方向x上对置的第一基板11而言最接近的第一检测引线431的连接位置、和位于该连接位置的相邻处的第一检测引线431的连接位置之间连接有一个第二检测引线432。
如图10所示，另一第二检测引线432与第二检测端子281b及第一下臂检测层214b连接。由此，第二检测端子281b与安装于第一下臂安装层211b的多个第一元件31a的第一电极311、安装于第二下臂安装层221b的多个第二元件31b的第一电极311导通。在第一下臂检测层214b，在相对于在第一方向x上对置的第二基板12而言最接近的第一检测引线431的连接位置、和位于该连接位置的相邻处的第一检测引线431的连接位置之间连接有另一第二检测引线432。
如图11所示，散热片51与第一基板11的第一背面112、和第二基板12的第二背面122双方接合。由此，第一基板11和第二基板12被散热片51支撑。散热片51由平坦的金属板构成。该金属例如是铜。此外，也可以对散热片51的表面实施镍镀敷。可以在从半导体装置A10露出的散热片51的部分安装与散热片51不同的冷却部件。如图7～图9所示，从厚度方向z观察，在散热片51的四角设置有多个支撑孔511。多个支撑孔511在厚度方向z上贯通散热片51。多个支撑孔511用于将支撑有第一基板11和第二基板12的散热片51支撑于壳体60。
如图11所示，传热层52配置于第一基板11的第一背面112、和第二基板12的第二背面122。传热层52由铜箔等金属材料构成。传热层52使因多个开关元件31的驱动而产生的热向散热片51传导。
如图11所示，粘接层59夹在散热片51与传热层52之间。粘接层59用于使散热片51与第一基板11和第二基板12双方接合。粘接层59的构成材料是以锡为主成分的无铅焊料等。散热片51经由传热层52和粘接层59与第一基板11和第二基板12双方接合。
如图2～图6所示，从厚度方向z观察，壳体60是围绕第一基板11和第二基板12的电绝缘部件。壳体60的构成材料是PPS(聚苯硫醚)等耐热性优异的合成树脂。壳体60具有一对第一侧壁611、一对第二侧壁612、多个安装部62、电源端子台63和输出端子台64。
如图2和图3所示，一对第一侧壁611在第一方向x上彼此分离。一对第一侧壁611沿着第二方向y和厚度方向z双方配置，并且厚度方向z上的一端与散热片51相接。
如图2和图3所示，一对第二侧壁612在第二方向y上彼此分离。一对第二侧壁612沿着第一方向x和厚度方向z双方配置，并且厚度方向z上的一端与散热片51相接。第一方向x上的一对第二侧壁612的两端与一对第一侧壁611相连。在一个第二侧壁612的内部配置有：第一门极端子27a、第一检测端子281a、电源电流检测端子282和一对热敏电阻端子29。另外，在另一第二侧壁612的内部配置有：第二门极端子27b和第二检测端子281b。如图8～图10所示，在厚度方向z上与第一基板11和第二基板12接近的这些端子的端部被一对第二侧壁612支撑。
如图2、图8和图9所示，从厚度方向z观察，多个安装部62是设置于壳体60的四角的部分。在多个安装部62的下表面连接有散热片51。在多个安装部62各自设置有贯通于厚度方向z的安装孔621。多个安装孔621的位置对应于散热片51的多个支撑孔511的位置。通过在多个安装孔621和多个支撑孔511中嵌入销等紧固部件，从而使散热片51被壳体60支撑。
如图2、图5和图8所示，电源端子台63从一个第一侧壁611向第一方向x的外侧突出。在电源端子台63支撑多个电源端子23。电源端子台63具有第一端子台631和第二端子台632。第一端子台631和第二端子台632在第二方向y上彼此分离。第一端子台631支撑第一电源端子23a。第一电源端子23a的外部连接部231从第一端子台631露出。在第二端子台632支撑第二电源端子23b。第二电源端子23b的外部连接部231从第二端子台632露出。在第一端子台631与第二端子台632之间形成有在第一方向x上延伸的多个槽部633。如图8和图12所示，在第一端子台631和第二端子台632的内部配置有一对螺母634。一对螺母634与在第一电源端子23a和第二电源端子23b设置的一对连接孔231a对应。插入于一对连接孔231a的螺栓等紧固部件与一对螺母634嵌合。
如图2、图6和图9所示，输出端子台64从另一第一侧壁611向第一方向x的外侧突出。在输出端子台64支撑有输出端子24。输出端子台64具有第一端子台641和第二端子台642。第一端子台641和第二端子台642在第二方向y上彼此分离。在第一端子台641支撑输出端子24的第一端子部24a。第一端子部24a的外部连接部241从第一端子台641露出。在第二端子台642支撑输出端子24的第二端子部24b。第二端子部24b的外部连接部241从第二端子台642露出。在第一端子台641和第二端子台642之间形成有延伸于第一方向x的多个槽部643。如图9和图13所示，在第一端子台641和第二端子台642的内部配置有一对螺母644。一对螺母644与在第一端子部24a和第二端子部24b设置的一对连接孔241a对应。插入于一对连接孔241a的螺栓等紧固部件与一对螺母644嵌合。
如图2所示，顶板69是将由散热片51和壳体60形成的半导体装置A10的内部区域封闭的部件。顶板69与第一基板11的第一主面111、和第二基板12的第二主面121双方对置。顶板69在厚度方向z上相对于第一主面111和第二主面121双方而言为分离状态，且被壳体60的一对第一侧壁611和一对第二侧壁612支撑。顶板69由具有电绝缘性的合成树脂构成。此外，也可以取代顶板69而以硅胶等填充该内部区域。
接下来基于图21对半导体装置A10中的电路结构进行说明。
如图21所示，在半导体装置A10中构成有上臂电路71和下臂电路72这两个开关电路。上臂电路71由第一上臂安装层211a和第二上臂安装层221a、以及安装于该第一上臂安装层211a和第二上臂安装层221a的多个开关元件31和多个二极管32构成。安装于第一上臂安装层211a和第一下臂安装层211b的多个开关元件31和多个二极管32均并联连接在第一电源端子23a和输出端子24之间。上臂电路71中的多个开关元件31的门极电极313均与第一门极端子27a并联连接。利用在半导体装置A10的外部配置的门极驱动器等驱动电路向第一门极端子27a施加门极电压，从而同时驱动上臂电路71中的多个开关元件31。
上臂电路71中的多个开关元件31的第一电极311均与第一检测端子281a并联连接。上臂电路71中的多个开关元件31所流通的发射极电流经由第一检测端子281a向在半导体装置A10的外部配置的控制电路输入。
在上臂电路71中，由第一电源端子23a和第二电源端子23b向第一上臂安装层211a和第一下臂安装层211b施加的电压经由电源电流检测端子282向在外部配置的半导体装置A10的控制电路输入。
下臂电路72由第一下臂安装层211b及第二下臂安装层221b、和安装于该第一下臂安装层211b及第二下臂安装层221b的多个开关元件31和多个二极管32构成。安装于第一下臂安装层211b和第二下臂安装层221b的多个开关元件31和多个二极管32均并联连接在输出端子24和第二电源端子23b之间。下臂电路72中的多个开关元件31的门极电极313均与第二门极端子27b并联连接。利用在半导体装置A10的外部配置的门极驱动器等的驱动电路向第二门极端子27b施加门极电压，从而同时驱动下臂电路72中的多个开关元件31。
下臂电路72中的多个开关元件31的第一电极311均与第二检测端子281b并联连接。下臂电路72中的多个开关元件31所流通的发射极电流经由第二检测端子281b向在半导体装置A10的外部配置的控制电路输入。
第一电源端子23a和第二电源端子23b连接直流电源，并且驱动上臂电路71和下臂电路72中的多个开关元件31，由此从输出端子24输出各种频率的交流电压。从输出端子24输出的该交流电压向电动机等供电对象供给。
接下来对于半导体装置A10的作用效果进行说明。
＜多个中继导电部件25的作用效果＞
半导体装置A10具备与多个第一安装层211和多个第二安装层221逐一连接的多个中继导电部件25。多个中继导电部件25各自具有多个带状部251和多个连结部252。多个带状部251在第一方向x上延伸，并且在第二方向y上彼此分离。连结部252在第二方向y上延伸，并且使多个带状部251相互连结。多个带状部251的一端与第一安装层211连接，并且多个带状部251的另一端与第二安装层221连接。多个带状部251相对于第一方向x而言的截面积比多个引线的截面积大，因此能够在中继导电部件25中流通更多的电流。因此，能够在半导体装置A10中流通大电流。另外，与多个中继导电部件25为矩形状的金属板的情况相比，能够使多个中继导电部件25与多个第一安装层211和多个第二导电层222的连接面积缩小。因此，使多个基板10所产生的热应力的集中范围缩小。因此，根据半导体装置A10，能够流通大电流，并且能够使多个基板10所产生的热应力集中缓和。
通过使中继导电部件25为金属制的平板状、并且使其厚度比多个电源端子23和输出端子24各自的厚度小，从而能够更加有效地缓和多个基板10所产生的热应力集中。如图22所示，如果使中继导电部件25的厚度从与多个电源端子23和输出端子24相同的1.0mm逐渐变小，则多个带状部251各自的连接区域251a中的最大等效应力降低。可以认为其原因在于：随着中继导电部件25的厚度逐渐变小，多个带状部251所产生的热应变会逐渐变小。随着一对连接区域251a的最大等效应力的降低，第一基板11和第二基板12的最大主应力降低。因此，可以说第一基板11和第二基板12所产生的热应力集中得到缓和。为了有效地避免因热应力集中而导致第一基板11和第二基板12受损，优选中继导电部件25的厚度为0.3～0.5mm。
多个带状部251通过超声波接合而与第一安装层211和第二安装层221双方连接。如图16所示，在超声波接合中，与引线键合相比，毛细管80的侧方移动量极其微小，不必在第一基板11的第一主面111、和第二基板12的第二主面121设置毛细管80的侧方移动余量。由此，能够在多个第一安装层211和多个第二安装层221更多地安装多个开关元件31，因此能够提高半导体装置A10的输出。
＜多个第二门极引线422和多个第二检测引线432的作用效果＞
在半导体装置A10中具备彼此相邻的多个门极端子27和多个元件电流检测端子281。具体而言，第一门极端子27a和第一检测端子281a彼此相邻，并且第二门极端子27b和第二检测端子281b彼此相邻。第一门极端子27a和第一检测端子281a在第二方向y上与第二基板12对置。第二门极端子27b和第二检测端子281b在第二方向y上与第一基板11对置。
如图10所示，在第一门极端子27a和第一检测端子281a，与第一门极端子27a连接的第二门极引线422与在第一基板11配置的第一上臂门极层213a(多个第一门极层213中的一个)连接。与第一检测端子281a连接的第二检测引线432与在第二基板12配置的第二上臂检测层224a(多个第二检测层224中的一个)连接。
如图10所示，在第二门极端子27b和第二检测端子281b，与第二门极端子27b连接的第二门极引线422与在第二基板12配置的第二下臂门极层223b(多个第二门极层223中的一个)连接。与第二检测端子281b连接的第二检测引线432配置于在第一基板11配置的第一下臂检测层214b(多个第一检测层214中的一个)。
通过采取这种多个第二门极引线422和多个第二检测引线432的连接方式，能够抑制多个开关元件31的门极的寄生电感的偏差，避免多个开关元件31发生误开关。
基于图23对在半导体装置A10中抑制多个开关元件31的门极的寄生电感的偏差的作用效果进行说明。图23的横轴表示：与构成半导体装置A10的下臂电路72(图21参照)的多个开关元件31逐一连接的多个第一门极引线421的、在第一下臂门极层213b和第二下臂门极层223b的连接位置。该横轴的方向相当于第一方向x。因此，多个电源端子23位于图23中的右侧，输出端子24位于该图中的左侧。如图23所示，元件31a1、元件31a2、···、元件31a5是指安装于第一下臂安装层211b(多个第一安装层211中的一个)的多个第一元件31a。例如，元件31a5是指安装于第一下臂安装层211b的多个第一元件31a中的最接近多个电源端子23的第一元件31a。如图23所示，元件31b1、元件31b2、···、元件31b5表示安装于第二下臂安装层221b(多个第二安装层221中的一个)的多个第二元件31b。例如，元件31b5是指安装于第二下臂安装层221b的多个第二元件31b中的最接近输出端子24的第二元件31b。
图23的纵轴表示构成下臂电路72的多个开关元件31的门极的寄生电感(单位：nH)的测定结果。图23示出了本公开的半导体装置A10、与作为比较例的现有的半导体装置的寄生电感的测定结果。在比较例中，与第二门极端子27b连接的第二门极引线422在第一下臂门极层213b，和位于与元件31a1对应的第一门极引线421的连接位置、及与元件31a2对应的第一门极引线421的连接位置之间的第一下臂门极层213b的区域连接。另外，在比较例中，与第二检测端子281b连接的第二检测引线432在第一下臂检测层214b，和位于与元件31a2对应的第一检测引线431的连接位置、及与元件31a3对应的第一检测引线431的连接位置之间的第一下臂检测层214b的区域连接。
在半导体装置A10中，与第二门极端子27b连接的第二门极引线422在第二下臂门极层223b，和位于与元件31b1对应的第一门极引线421的连接位置、及与元件31b2对应的第一门极引线421的连接位置之间的第二下臂门极层223b的区域连接。因此，在半导体装置A10中，与第二门极端子27b连接的第二门极引线422的长度与比较例的该第二门极引线422的长度相比较大。由此，在半导体装置A10中，从第二门极端子27b到元件31b1、元件31b2、···、元件31b5各自的门极为止的导电路径长度，与比较例中的这些导电路径长度大致相同。因此，如图23所示，在半导体装置A10中，安装于第二下臂安装层221b的多个第二元件31b的门极的寄生电感，与比较例中的该多个第二元件31b的门极的寄生电感大致相同。
总之，在半导体装置A10中，从第二门极端子27b到元件31a1、元件31a2、···、元件31a5各自的门极为止的导电路径长度均与比较例中的这些导电路径长度相比较长。因此，在半导体装置A10中，安装于第一下臂安装层211b的多个第一元件31a的门极的寄生电感高于比较例中的该多个第一元件31a的门极的寄生电感。
此外，在半导体装置A10中，与第二检测端子281b连接的第二检测引线432在第一下臂检测层214b，和位于与元件31a1对应的第一检测引线431的连接位置、及与元件31a2对应的第一检测引线431的连接位置之间的第一下臂检测层214b的区域连接。由此，安装于第一下臂安装层211b的多个第一元件31a的门极的寄生电感下降而成为图23所示的值。可以认为其理由如下。与多个开关元件31逐一连接的多个第一检测引线431所流通的发射极电流与多个第一门极引线421所流通的门极电流呈反向流动。在与第二检测端子281b连接的第二检测引线432流通相对于多个第一门极引线421各自所流通的门极电流而言较大的发射极电流。如图10所示，与第二检测端子281b连接的第二检测引线432和与第一下臂门极层213b连接的多个第一门极引线421接近。因此，利用由第二检测引线432所流通的发射极电流所产生的磁场而在多个第一门极引线421产生互感。认为是由于该互感而使安装于第一下臂安装层211b的多个第一元件31a的门极的寄生电感下降。
如图23所示，关于构成下臂电路72的多个开关元件31的门极的寄生电感，在比较例中约为20～40nH的范围，在半导体装置A10中约为30～40nH的范围。因此，相对于比较例而言，在半导体装置A10中抑制了该寄生电感的偏差。该情况对于构成半导体装置A10的上臂电路71(参照图21)的多个开关元件31而言也符合。原因在于：如图10所示，构成上臂电路71的多个开关元件31的第二门极引线422和第二检测引线432的连接方式与下臂电路72的该连接方式相对于沿着第一方向x的轴对称。
在半导体装置A10中，构成下臂电路72的第二下臂门极层223b中的第二门极引线422的连接位置如下。在第二下臂门极层223b，在相对于在第一方向x上与第二下臂门极层223b对置的第一基板11而言最接近的第一门极引线421的连接位置、和位于该连接位置的相邻处的第一门极引线421的连接位置之间连接有第二门极引线422。因此，能够抑制第二门极引线422的长度。由此，能够抑制构成下臂电路72的多个开关元件31的门极的寄生电感的偏差，并防止第二门极引线422所引起的该寄生电感的过度上升。该情况对于构成上臂电路71的多个开关元件31而言也符合。
在半导体装置A10中，构成下臂电路72的第一下臂检测层214b中的第二检测引线432的连接位置如下。在第一下臂检测层214b，在相对于在第一方向x上与第一下臂检测层214b对置的第二基板12而言最接近的第一检测引线431的连接位置、和位于该连接位置的相邻处的第一检测引线431之间连接有第二检测引线432。因此，能够抑制第二检测引线432的长度。由此，避免由第二检测引线432所流通的发射极电流引起的、在与第一下臂门极层213b连接的多个第一门极引线421发生的互感过度。因此，能够避免安装于第一下臂安装层211b的多个第一元件31a的门极的寄生电感过度下降。该情况对于构成上臂电路71而多个开关元件31而言也符合。
＜其它的作用效果＞
半导体装置A10具备在多个第一安装层211和多个第二安装层221安装的多个二极管32。多个二极管32与多个开关元件31逐一对应。多个二极管32与逐一对应的多个开关元件31导通。由此，在进行多个开关元件31的驱动时，即使因开关而产生反电动势，也能够防止在多个开关元件31流通逆电流。
半导体装置A10具备：与第一基板11的第一背面112、和第二基板12的第二背面122双方接合的散热片51。由此，使从多个开关元件31产生的热高效地向外部放出，因此能够高效地使第一基板11和第二基板12中的热应力集中缓和。
半导体装置A10具备：与多个开关元件31的第一电极311导通的多个元件电流检测端子281。由此，在多个元件电流检测端子281，能够检测多个开关元件31所流通的发射极电流。通过将该发射极电流向在外部配置的半导体装置A10的控制电路输入，从而能够在多个开关元件31流通过度的发射极电流的情况下，利用该控制电路使向半导体装置A10施加的直流电压中断。由此，能够防止多个开关元件31受损。
＜变形例＞
接下来基于图24对半导体装置A10的变形例的半导体装置A11进行说明。
在半导体装置A11中，多个中继导电部件25相对于多个第一安装层211、多个第二安装层221、第一导电层212和第二导电层222的接合方法与半导体装置A10不同。在多个中继导电部件25中的每一个，多个带状部251通过导电接合层39与第一安装层211和第二安装层221双方连接、或者是与第一导电层212和第二导电层222双方连接。
采用半导体装置A11也能够与半导体装置A10同样地流通大电流并且使多个基板10所产生的热应力集中缓和。
本公开并不限定于上述实施方式。本公开各部的具体结构可自由地进行各种设计变更。
本公开包括以下附录的实施方式。
[附录1A]
一种半导体装置，其特征在于，具备：
第一基板，其具有彼此朝向厚度方向的第一主面和第一背面；
第二基板，其在所述厚度方向上具有朝向所述第一主面所朝的一侧的第二主面以及朝向所述第二主面的相反侧的第二背面，并且在相对于所述厚度方向正交的第一方向上与所述第一基板分离；
多个第一安装层，其配置于所述第一主面且具有导电性；
多个第二安装层，其配置于所述第二主面且具有导电性；
多个电源端子，其与多个所述第一安装层导通；
输出端子，其与多个所述第二安装层中的任一个连接；
多个中继导电部件，其与多个所述第一安装层及多个所述第二安装层逐一连接；以及
多个开关元件，其安装于多个所述第一安装层及多个所述第二安装层，
多个所述中继导电部件各自具有多个带状部及连结部，
多个所述带状部在所述第一方向上延伸，并且在相对于所述厚度方向及所述第一方向双方正交的第二方向上彼此分离，
所述连结部在所述第二方向上延伸，并且使多个所述带状部相互连结，
多个所述带状部的一端与所述第一安装层连接，并且多个所述带状部的另一端与所述第二安装层连接。
[附录2A]
根据附录1A所述的半导体装置，其中，
所述电源端子、所述输出端子及所述中继导电部件均由金属板构成，
所述中继导电部件呈平板状，
所述中继导电部件的厚度比多个所述电源端子及所述输出端子各自的厚度小。
[附录3A]
根据附录2A所述的半导体装置，其中，
多个所述带状部通过超声波接合而与所述第一安装层及所述第二安装层双方连接。
[附录4A]
根据附录2A或者3A所述的半导体装置，其中，还具备：
第一导电层，其配置于所述第一主面，并且与安装于多个所述第一安装层的多个所述开关元件导通；以及
第二导电层，其配置于所述第二主面，并且与安装于多个所述第二安装层的多个所述开关元件导通，
所述中继导电部件还与所述第一导电层及所述第二导电层连接，
多个所述带状部的一端与所述第一导电层连接，并且多个所述带状部的另一端与所述第二导电层连接。
[附录5A]
根据附录4A所述的半导体装置，其中，
多个所述带状部通过超声波接合而与所述第一导电层及所述第二导电层双方连接。
[附录6A]
根据附录5A所述的半导体装置，其中，
多个所述电源端子包括第一电源端子及第二电源端子，
所述第一电源端子与多个所述第一安装层中的任一个连接，
所述第二电源端子与所述第一导电层连接。
[附录7A]
根据附录6A所述的半导体装置，其中，
所述输出端子与多个所述第二安装层中的任一个连接。
[附录8A]
根据附录7A所述的半导体装置，其中，
还具备多个二极管，该多个二极管安装于多个所述第一安装层及多个所述第二安装层，并且与多个所述开关元件逐一对应，
多个所述二极管分别与逐一对应的所述开关元件导通。
[附录9A]
根据附录7A或者8A所述的半导体装置，其中，
还具备散热片，该散热片与所述第一背面及所述第二背面双方接合，
所述第一基板及所述第二基板被所述散热片支撑。
[附录10A]
根据附录9A所述的半导体装置，其中，
还具备壳体，从所述厚度方向观察，该壳体围绕所述第一基板及所述第二基板，
所述电源端子、所述输出端子及所述散热片均被所述壳体支撑。
[附录11A]
根据附录9A或者10A所述的半导体装置，其中，
所述第一基板及所述第二基板的构成材料包含陶瓷。
[附录12A]
根据附录10A或者11A所述的半导体装置，其中，
多个开关元件各自具有：在所述厚度方向上设置于所述第一主面所朝的一侧的第一电极及门极电极；以及在所述厚度方向上设置于所述第一背面所朝的一侧的第二电极，
多个第二电极与多个所述第一安装层及多个所述第二安装层电连接。
[附录13A]
根据附录12A所述的半导体装置，其中，还具备：
多个第一门极层，其配置于所述第一主面，并且与安装于多个所述第一安装层的多个所述开关元件的所述门极电极导通；
多个第二门极层，其配置于所述第二主面，并且与安装于多个所述第二安装层的多个所述开关元件的所述门极电极导通；
多个第一导电部件，其与多个所述第一门极层及多个所述第二门极层逐一连接；以及
多个门极端子，其与多个所述第一门极层及多个所述第二门极层中的任一个导通，
多个所述门极端子被所述壳体支撑。
[附录14A]
根据附录13A所述的半导体装置，其中，还具备：
多个第一检测层，其配置于所述第一主面，并且与安装于多个所述第一安装层的多个所述开关元件的所述第一电极导通；
多个第二检测层，其配置于所述第二主面，并且与安装于多个所述第二安装层的多个所述开关元件的所述第一电极导通；
多个第二导电部件，其与多个所述第一检测层及多个第二检测层逐一连接；以及
多个元件电流检测端子，其与多个所述第一检测层及多个第二检测层中的任一个导通，
多个所述元件电流检测端子被所述壳体支撑。
[附录1B]
一种半导体装置，其特征在于，具备：
一对基板，其具有在厚度方向上面对的主面，并且在相对于所述厚度方向正交的第一方向上彼此分离；
一对安装层，其逐一配置于一对所述主面，并且具有导电性；
一对门极层，其在所述第一方向上延伸，并且逐一配置于一对所述主面；
一对检测层，其在所述第一方向上延伸，并且逐一配置于一对所述主面；
第一导电部件，其在所述第一方向上延伸，并且与一对所述门极层连接；
多个第二导电部件，其在所述第一方向上延伸，并且与一对所述检测层连接；
多个开关元件，其具有门极电极及第一电极，并且在所述第一方向上排列并安装于一对所述安装层；
多个第一门极引线，其在一对所述基板分别与所述门极层及多个所述门极电极逐一连接；
多个第一检测引线，其在一对所述基板分别与所述检测层及多个第一电极逐一连接；
门极端子及元件电流检测端子，其在相对于所述厚度方向及所述第一方向双方正交的第二方向上与一个所述基板对置地配置并且彼此相邻；
第二门极引线，其一端与所述门极端子连接；以及
第二检测引线，其一端与所述元件电流检测端子连接，
所述第二检测引线的另一端与配置于一个所述基板的所述检测层连接，
所述第二门极引线的另一端与配置于另一个所述基板的所述门极层连接。
[附录2B]
根据附录1B所述的半导体装置，其中，
在连接有所述第二门极引线的所述门极层，在相对于在所述第一方向上与该门极层对置的所述基板而言最接近的所述第一门极引线的连接位置、和位于该连接位置的相邻处的所述第一门极引线的连接位置之间，所述第二门极引线与该门极层连接。
[附录3B]
根据附录2B所述的半导体装置，其中，
在连接有所述第二检测引线的所述检测层，在相对于在所述第一方向上与该检测层对置的所述基板而言最接近的所述第一检测引线的连接位置、和位于该连接位置的相邻处的所述第一检测引线的连接位置之间，所述第二检测引线与该检测层连接。
[附录4B]
根据附录1B至3B的任一所述的半导体装置，其中，
所述第一导电部件和所述第二导电部件各自由多个金属引线构成。

Claims (16)

1.一种半导体装置，其特征在于，具备：
第一基板，其具有彼此朝向厚度方向的第一主面及第一背面；
第二基板，其在所述厚度方向上具有朝向所述第一主面所朝的一侧的第二主面以及朝向所述第二主面的相反侧的第二背面，并且在相对于所述厚度方向正交的第一方向上与所述第一基板分离；
多个第一安装层，其配置于所述第一主面且具有导电性；
多个第二安装层，其配置于所述第二主面且具有导电性；
多个电源端子，其与所述多个第一安装层导通；
输出端子，其与所述多个第二安装层中的任一个连接；
多个中继导电部件，其与所述多个第一安装层及所述多个第二安装层逐一连接；以及
多个开关元件，其安装于所述多个第一安装层及所述多个第二安装层，
所述多个中继导电部件各自具有多个带状部及连结部，
所述多个带状部在所述第一方向上延伸，并且在相对于所述厚度方向及所述第一方向双方正交的第二方向上彼此分离，
所述连结部在所述第二方向上延伸，并且使所述多个带状部相互连结，
所述多个带状部的一端通过超声波接合而与所述多个第一安装层连接，
所述多个带状部的另一端通过超声波接合而与所述多个第二安装层连接，
在所述厚度方向上观察，所述多个带状部各自具有与所述多个第一安装层中的任一个重叠的第一重叠区域，
所述第一重叠区域的所述第一方向的尺寸比所述第一重叠区域的所述第二方向的尺寸大。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一重叠区域包含与所述多个第一安装层中的任一个连接的连接区域，
在所述厚度方向上观察，所述连接区域具有在所述第二方向上彼此分离的一对第一周缘、以及与所述一对第一周缘的所述第一方向的一侧相连的第二周缘，
所述一对第一周缘各自向所述第二方向鼓出，
所述第二周缘向所述第一方向鼓出。
3.根据权利要求2所述的半导体装置，其特征在于，
在所述厚度方向上观察，若在所述连接区域中设定通过所述多个带状部中的任一个与所述连结部的边界且在所述第一方向上延伸的第一直线、以及通过所述一对第一周缘与所述第二周缘的边界且在所述第二方向上延伸的第二直线，
则所述第二周缘与所述第二直线的最大间隔比离所述第一直线最近的所述一对第一周缘中的任一个与所述第一直线的最大间隔大。
4.根据权利要求3所述的半导体装置，其特征在于，
所述连接区域在所述第二方向上彼此朝向相反侧，并且具有各自包含所述一对第一周缘的一对周面，
从所述多个第一安装层中的任一个在所述厚度方向上越向所述第一主面所朝的一侧远离，所述一对周面越在所述第二方向上沿着彼此远离的朝向。
5.根据权利要求2至4中任一项所述的半导体装置，其特征在于，
在所述厚度方向上观察，所述多个带状部各自具有第二重叠区域，该第二重叠区域位于所述第一重叠区域的旁边，并且从所述多个第一安装层分离，并与所述第一基板重叠，
所述第二重叠区域的所述第一方向的尺寸比从所述第一重叠区域去掉所述连接区域后的区域的所述第一方向的尺寸大。
6.根据权利要求1所述的半导体装置，其特征在于，
所述多个电源端子、所述输出端子及所述多个中继导电部件均由金属板构成，
所述金属板的组成包含铜，
所述多个中继导电部件各自的厚度比所述多个电源端子及所述输出端子各自的厚度小。
7.根据权利要求6所述的半导体装置，其特征在于，还具备：
第一导电层，其配置于所述第一主面，并且与安装于所述多个第一安装层的所述多个开关元件导通；以及
第二导电层，其配置于所述第二主面，并且与安装于所述多个第二安装层的所述多个开关元件导通，
所述多个中继导电部件中的任一个还与所述第一导电层及所述第二导电层连接，
所述多个带状部的一端通过超声波接合而与所述第一导电层连接，
所述多个带状部的另一端通过超声波接合而与所述第二导电层连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述多个电源端子包括第一电源端子及第二电源端子，
所述第一电源端子与所述多个第一安装层中的任一个连接，
所述第二电源端子与所述第一导电层连接。
9.根据权利要求8所述的半导体装置，其特征在于，
所述输出端子与所述多个第二安装层中的任一个连接。
10.根据权利要求9所述的半导体装置，其特征在于，
还具备多个二极管，该多个二极管安装于所述多个第一安装层及所述多个第二安装层，并且与所述多个开关元件逐一对应，
所述多个二极管分别与逐一对应的所述多个开关元件中的任一个导通。
11.根据权利要求9或10所述的半导体装置，其特征在于，
还具备散热片，该散热片与所述第一背面及所述第二背面双方接合，
所述第一基板及所述第二基板被所述散热片支撑。
12.根据权利要求11所述的半导体装置，其特征在于，
还具备壳体，在所述厚度方向上观察，该壳体围绕所述第一基板及所述第二基板，
所述多个电源端子、所述输出端子及所述散热片均被所述壳体支撑。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第一基板及所述第二基板的材料包含陶瓷。
14.根据权利要求12所述的半导体装置，其特征在于，
所述多个开关元件各自具有：在所述厚度方向上设置于所述第一主面所朝的一侧的第一电极及门极电极；以及在所述厚度方向上设置于所述第一背面所朝的一侧的第二电极，
所述第二电极与所述多个第一安装层及所述多个第二安装层中的任一个电连接。
15.根据权利要求14所述的半导体装置，其特征在于，还具备：
多个第一门极层，其配置于所述第一主面，并且与安装于所述多个第一安装层的所述多个开关元件的所述门极电极导通；
多个第二门极层，其配置于所述第二主面，并且与安装于所述多个第二安装层的所述多个开关元件的所述门极电极导通；
多个第一导电部件，其与所述多个第一门极层及所述多个第二门极层逐一连接；以及
多个门极端子，其与所述多个第一门极层及所述多个第二门极层中的任一个导通，
所述多个门极端子被所述壳体支撑。
16.根据权利要求15所述的半导体装置，其特征在于，还具备：
多个第一检测层，其配置于所述第一主面，并且与安装于所述多个第一安装层的所述多个开关元件的所述第一电极导通；
多个第二检测层，其配置于所述第二主面，并且与安装于所述多个第二安装层的所述多个开关元件的所述第一电极导通；
多个第二导电部件，其与所述多个第一检测层及所述多个第二检测层逐一连接；以及
多个元件电流检测端子，其与所述多个第一检测层及所述多个第二检测层中的任一个导通，
所述多个元件电流检测端子被所述壳体支撑。
CN201880016289.2A 2017-03-14 2018-03-14 半导体装置 Active CN110383475B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-048393 2017-03-14
JP2017-048392 2017-03-14
JP2017048392 2017-03-14
JP2017048393 2017-03-14
PCT/JP2018/009965 WO2018168924A1 (ja) 2017-03-14 2018-03-14 半導体装置

Publications (2)

Publication Number Publication Date
CN110383475A CN110383475A (zh) 2019-10-25
CN110383475B true CN110383475B (zh) 2023-06-06

Family

ID=63522304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016289.2A Active CN110383475B (zh) 2017-03-14 2018-03-14 半导体装置

Country Status (5)

Country Link
US (1) US11127662B2 (zh)
JP (1) JP7143277B2 (zh)
CN (1) CN110383475B (zh)
DE (2) DE212018000078U1 (zh)
WO (1) WO2018168924A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103109B2 (ja) * 2018-09-21 2022-07-20 富士電機株式会社 半導体モジュールおよび車両
CN113054826A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 高功率模块
TWD206651S (zh) * 2020-04-24 2020-08-21 財團法人工業技術研究院 功率模組
JPWO2022075003A1 (zh) * 2020-10-06 2022-04-14
CN113488460A (zh) * 2021-06-02 2021-10-08 华中科技大学 一种多芯片并联的半桥型碳化硅功率模块
WO2022259824A1 (ja) * 2021-06-08 2022-12-15 ローム株式会社 接合構造および半導体装置
WO2022264844A1 (ja) * 2021-06-17 2022-12-22 ローム株式会社 半導体装置
WO2023286531A1 (ja) * 2021-07-13 2023-01-19 ローム株式会社 半導体装置、および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051445A (zh) * 2013-03-15 2014-09-17 株式会社东芝 半导体模块及其制造方法
CN104396011A (zh) * 2012-07-04 2015-03-04 松下知识产权经营株式会社 半导体装置
JP2016162773A (ja) * 2015-02-26 2016-09-05 ローム株式会社 半導体装置
CN106133907A (zh) * 2014-03-26 2016-11-16 株式会社电装 半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024134A1 (en) 2000-08-28 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4715040B2 (ja) 2001-06-08 2011-07-06 富士電機システムズ株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104396011A (zh) * 2012-07-04 2015-03-04 松下知识产权经营株式会社 半导体装置
CN104051445A (zh) * 2013-03-15 2014-09-17 株式会社东芝 半导体模块及其制造方法
CN106133907A (zh) * 2014-03-26 2016-11-16 株式会社电装 半导体装置
JP2016162773A (ja) * 2015-02-26 2016-09-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018168924A1 (ja) 2018-09-20
JPWO2018168924A1 (ja) 2020-01-23
DE212018000078U1 (de) 2019-04-03
JP7143277B2 (ja) 2022-09-28
CN110383475A (zh) 2019-10-25
US11127662B2 (en) 2021-09-21
US20200013703A1 (en) 2020-01-09
DE112018001927T5 (de) 2019-12-19

Similar Documents

Publication Publication Date Title
CN110383475B (zh) 半导体装置
US10784214B2 (en) Semiconductor module, electric automobile and power control unit
JP5550553B2 (ja) 電力用半導体モジュール
JP7498814B2 (ja) 半導体モジュール
CN107251221A (zh) 半导体装置
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US12068289B2 (en) Power module
US20150380393A1 (en) Semiconductor device
CN112166500A (zh) 半导体装置
US11996344B2 (en) Semiconductor device
CN114080673A (zh) 半导体装置
CN116435278A (zh) 功率半导体器件模块中的杂散电感降低
US8018730B2 (en) Power converter apparatus
CN113748509B (zh) 半导体装置
JP7050732B2 (ja) 半導体装置
JP7178184B2 (ja) 半導体装置
US20200098673A1 (en) Semiconductor device
WO2023286531A1 (ja) 半導体装置、および半導体装置の製造方法
WO2023053823A1 (ja) 半導体装置
JP7240541B2 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant