DE112009004375T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112009004375T5
DE112009004375T5 DE112009004375T DE112009004375T DE112009004375T5 DE 112009004375 T5 DE112009004375 T5 DE 112009004375T5 DE 112009004375 T DE112009004375 T DE 112009004375T DE 112009004375 T DE112009004375 T DE 112009004375T DE 112009004375 T5 DE112009004375 T5 DE 112009004375T5
Authority
DE
Germany
Prior art keywords
semiconductor device
stress relaxation
emitter electrode
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112009004375T
Other languages
English (en)
Other versions
DE112009004375B4 (de
Inventor
Masaru Senoo
Tomohiko Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112009004375T5 publication Critical patent/DE112009004375T5/de
Application granted granted Critical
Publication of DE112009004375B4 publication Critical patent/DE112009004375B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung ist in der Lage, die auf einen Kontaktbereich während eines Drahtverbindungsvorgangs übertragene Verspannung zu relaxieren und die Zuverlässigkeit der Drahtverbindung zu verbessern. Die Halbleitervorrichtung (100) umfasst Kontaktbereiche (10), eine Zwischenisolationsschicht (14), eine Emitterelektrode (16) sowie einen Verspannungsrelaxationsabschnitt (18). Die Kontaktbereiche (10) sind in einem bestimmten Intervall in an einer Oberfläche eines Halbleitersubstrates (12) freigelegten Bereichen bereitgestellt. Die Zwischenisolationsschicht (14) ist auf der Oberfläche des Halbleitersubstrates (12) zwischen benachbarten Kontaktbereichen (10) bereitgestellt. Die Emitterelektrode (16) ist auf einer Oberseite des Halbleitersubstrates (12) bereitgestellt und mit jedem der Kontaktbereiche (10) elektrisch verbunden. Der Stressrelaxationsabschnitt (18) ist auf einer oberen Oberfläche der Emitterelektrode (16) in einem Bereich nur über den Kontaktbereichen (10) bereitgestellt. Der Verspannungsrelaxationsabschnitt (18) ist aus einem leitenden Material ausgebildet. Das Elastizitätsmodul des Materials für den Verspannungsrelaxationsabschnitt (18) ist kleiner als das Elastizitätsmodul des Materials für die Emitterelektrode (16).

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Halbleitervorrichtung.
  • Stand der Technik
  • Halbleitervorrichtungen, bei denen eine externe Leiterbahn mit Draht auf einer Oberflächenelektrode verbunden ist, sind bekannt. Mit einer Halbleitervorrichtung nach dieser Bauart wird der Oberflächenelektrode eine Verspannung zugefügt, wenn die externe Leiterbahn auf die Oberflächenelektrode mit Draht verbunden wird. Die der Oberflächenelektrode zugefügte Verspannung wird auf einen Kontaktbereich übertragen, der in einem an einer Oberfläche eines Halbleitersubstrates freigelegten Bereich ausgebildet ist, und kann den Kontaktbereich beschädigen. Eine Beschädigung an dem Kontaktbereich behindert den Ladungsträgerfluss und verursacht eine Verschlechterung der Leistungsfähigkeit der Halbleitervorrichtung.
  • Bei einer in der Patentdruckschrift 1 offenbarten Halbleitervorrichtung wird eine Zwischenisolationsschicht auf einer Oberfläche eines Halbleitersubstrates zwischen benachbarten Kontaktbereichen bereitgestellt. Eine Oberflächenelektrode in Kontakt mit den Kontaktbereichen ist auf der Oberfläche des Halbleitersubstrates ausgebildet. Eine Nickelschicht ist auf einer gesamten Oberfläche der Oberflächenelektrode ausgebildet. Eine externe Leiterbahn ist mit einer Oberfläche der Nickelschicht mittels Draht verbunden. Die Oberflächenelektrode ist aus Aluminium ausgebildet, und weicher als die Nickelschicht. Wenn die externe Leiterbahn mit der Oberfläche der Nickelschicht mittels Draht verbunden wird, wird daher die der Nickelschicht während des Drahtverbindungsvorgangs zugefügte Verspannung durch die Oberflächenelektrode absorbiert, und die auf die Kontaktbereiche übertragene Verspannung wird relaxiert.
    Patentdruckschrift 1: JP-A-2008-28079
  • Erfindungszusammenfassung
  • Technisches Problem
  • Mit einer Halbleitervorrichtung nach dieser Bauart kann der Bereich zwischen benachbarten Kontaktbereichen des Halbleitersubstrates gegenüber der Oberflächenelektrode isoliert werden. Beispielsweise kann eine isolierende Schicht zwischen den benachbarten Kontaktbereichen ausgebildet werden, und die Oberflächenelektrode und dergleichen wird über die isolierende Schicht ausgebildet. Dabei kann aufgrund des Einflusses der Dicke der isolierenden Schicht oder einer auf der Oberfläche des Halbleitersubstrates ausgebildeten Steuerelektrode eine Stufe auf einer obersten Oberfläche der Halbleitervorrichtung ausgebildet werden. Genauer wird eine Stufe ausgebildet, die über dem Bereich zwischen den benachbarten Kontaktbereichen höher ist, und über dem Kontaktbereich niedriger ist. Mit der in der Patentdruckschrift 1 offenbarten Halbleitervorrichtung kann eine Stufe auf der Oberfläche der Nickelschicht aufgrund des Einflusses der Dicke der isolierenden Zwischenschicht ausgebildet werden. Wenn die externe Leiterbahn mit der Oberfläche der Nickelschicht mittels Draht verbunden wird, wird daher die externe Leiterbahn nur mit dem höheren Teil der Stufe mittels Draht verbunden. Folglich kann die Kontaktfläche zwischen der Nickelschicht und der externen Leiterbahn reduziert werden, und die externe Leiterbahn kann leichter abgelöst werden. Folglich nimmt die Zuverlässigkeit der Drahtverbindung ab.
  • Die Erfindung erfolgte in Anbetracht der vorstehend beschriebenen Probleme. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung bereitzustellen, die dazu in der Lage ist, die Verspannung zu relaxieren, die während eines Drahtverbindungsvorgangs auf einen Kontaktbereich übertragen wird, sowie die Zuverlässigkeit des Drahtverbindungsvorgangs zu verbessern.
  • Lösung des technischen Problems
  • Die Erfindung betrifft eine Halbleitervorrichtung mit Kontaktbereichen, einer isolierenden Schicht, einer Oberflächenelektrode, sowie einem Verspannungsrelaxationsabschnitt. Die Kontaktbereiche sind in Vielzahl in einem bestimmten Intervall in Bereichen bereitgestellt, die an einer Oberfläche eines Halbleitersubstrates freigelegt sind. Die isolierende Schicht ist auf der Oberfläche des Halbleitersubstrates zwischen benachbarten Kontaktbereichen bereitgestellt. Die Oberflächenelektrode ist auf einer oberen Seite des Halbleitersubstrates bereitgestellt und mit jedem der Kontaktbereiche elektrisch verbunden. Der Verspannungsrelaxationsabschnitt ist auf zumindest einem Teil einer oberen Oberfläche einer Innenseite und einer unteren Oberfläche der Oberflächenelektrode in einem Bereich über den Kontaktbereichen bereitgestellt und nicht mit der isolierenden Schicht bedeckt. Der Verspannungsrelaxationsabschnitt ist aus einem leitenden Material ausgebildet. Das Elastizitätsmodul des leitenden Materials ist kleiner als das Elastizitätsmodul der Oberflächenelektrode.
  • Da der Verspannungsrelaxationsabschnitt weicher als die Oberflächenelektrode ist, wird mit dieser Halbleitervorrichtung die während des Drahtverbindungsvorgangs aufgebrachte Verspannung durch den Verspannungsrelaxationsabschnitt relaxiert, wenn eine externe Leiterbahn mittels Draht verbunden wird. Da die auf die Kontaktbereiche während des Drahtverbindungsvorgangs übertragene Verspannung relaxiert wird, kann die Beschädigung an den Kontaktbereichen während des Drahtverbindungsvorgangs unterdrückt werden. Aufgrund der Bereitstellung des Verspannungsrelaxationsabschnitts über den Kontaktbereichen wird zudem der Einfluss der Dicke der isolierenden Schicht gemäß der Dicke des Verspannungsrelaxationsabschnitts eliminiert. Da der Verspannungsrelaxatiosabschnitt auf einem unteren Teil einer Stufe bereitgestellt ist, die auf einer obersten Oberfläche der Halbleitervorrichtung ausgebildet ist, wird genauer die Höhe der auf der obersten Oberfläche der Halbleitervorrichtung ausgebildeten Stufe reduziert. Folglich kann die Kontaktfläche zwischen der obersten Oberfläche der Halbleitervorrichtung und der externen Leiterbahn erhöht werden. Im Ergebnis kann die Zuverlässigkeit des Drahtverbindungsvorgangs verbessert werden.
  • Die vorstehend beschriebene Halbleitervorrichtung umfasst vorzugsweise einen aus einem zweiten leitenden Material ausgebildeten leitenden Abschnitt zwischen der Oberflächenelektrode und dem Verspannungsrelaxationsabschnitt. Dabei ist vorzugsweise ein Elastizitätsmodul des zweiten leitenden Materials niedriger als das Elastizitätsmodul der Oberflächenelektrode und höher als das Elastizitätsmodul des leitenden Materials. Durch Bereitstellen des leitenden Abschnitts kann gemäß dieser Konfiguration die während des Drahtverbindungsvorgangs aufgebrachte Verspannung durch den Verspannungsrelaxationsabschnitt und den leitenden Abschnitt in Stufen relaxiert werden. Daher kann die während des Drahtverbindungsvorgangs aufgebrachte Verspannung noch effektiver relaxiert werden.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung ist vorzugsweise das leitende Material oder das zweite leitende Material ein leitendes Polymer. Durch In-Kontakt-Bringen des leitenden Polymers mit der Oberflächenelektrode kann gemäß dieser Konfiguration eine Korrosion der Oberflächenelektrode vermieden werden.
  • Eine weitere Ausgestaltung der Erfindung betrifft eine Halbleitervorrichtung mit Kontaktbereichen, einem Driftbereich, ebenen Gateelektroden, einer Oberflächenelektrode, sowie einem Verspannungsrelaxationsabschnitt. Kontaktbereiche sind in Vielzahl mit einem bestimmten Intervall in Bereichen ausgebildet, die an einer Oberfläche eines Halbleitersubstrates freigelegt sind. Der Driftbereich ist in einem Bereich ausgebildet, der an der Oberfläche des Halbleitersubstrates zwischen benachbarten Kontaktbereichen freiliegt. Die ebenen Gateelektroden sind auf einer oberen Seite des Halbleitersubstrates bereitgestellt, und liegen einem Teil der Kontaktbereiche sowie dem Driftbereich gegenüber. Die Oberflächenelektrode ist auf der Oberseite des Halbleitersubstrates bereitgestellt, und mit einem Teil der Kontaktbereiche elektrisch verbunden. Der Verspannungsrelaxationsabschnitt ist auf zumindest einem Teil einer oberen Elektrode, einer Innenseite und einer unteren Oberfläche der Oberflächenelektrode in einem Bereich über Bereichen zwischen benachbarten ebenen Gateelektroden, in dem die ebenen Gateelektroden nicht bereitgestellt sind, bereitgestellt. Der Verspannungsrelaxationsabschnitt ist aus einem leitenden Material ausgebildet. Das Elastizitätsmodul des leitenden Materials ist niedriger als das Elastizitätsmodul der Oberflächenelektrode.
  • Da der Verspannungsrelaxationsabschnitt weicher als die Oberflächenelektrode ist, wird die während des Drahtverbindungsvorgangs aufgebrachte Verspannung durch den Verspannungsrelaxationsabschnitt relaxiert, wenn die externe Leiterbahn mittels Draht verbunden wird. Da die auf die Kontaktbereiche während des Drahtverbindungsvorgangs übertragene Verspannung relaxiert wird, kann die Beschädigung an den Kontaktbereichen während des Drahtverbindungsvorgangs unterdrückt werden. Aufgrund der Bereitstellung des Verspannungsrelaxationsabschnitts über dem Bereich zwischen benachbarten ebenen Gateelektroden kann zudem die Höhe der auf der obersten Oberfläche der Halbleitervorrichtung ausgebildeten Stufe reduziert werden. Wenn die externe Leiterbahn mit der obersten Oberfläche der Halbleitervorrichtung mittels Draht verbunden wird, kann folglich die Kontaktfläche zwischen der obersten Oberfläche der Halbleitervorrichtung und der externen Leiterbahn erhöht werden. Im Ergebnis kann die Zuverlässigkeit der Drahtverbindung verbessert werden.
  • Vorteilhafte Wirkungen der Erfindung
  • Mit der erfindungsgemäßen Halbleitervorrichtung kann die auf die Kontaktbereiche während der Drahtverbindung aufgebrachte Verspannung relaxiert werden. Zudem kann die Zuverlässigkeit der Drahtverbindung verbessert werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine Schnittansicht einer Halbleitervorrichtung 100 gemäß einem ersten Ausführungsbeispiel.
  • 2 zeigt eine Schnittansicht einer Halbleitervorrichtung 200 gemäß einem zweiten Ausführungsbeispiel.
  • 3 zeigt eine Schnittansicht einer Halbleitervorrichtung 300 gemäß einem dritten Ausführungsbeispiel.
  • 4 zeigt eine Schnittansicht einer Halbleitervorrichtung 400 gemäß einem vierten Ausführungsbeispiel.
  • 5 zeigt eine Schnittansicht einer Halbleitervorrichtung 500 gemäß einem fünften Ausführungsbeispiel.
  • 6 zeigt eine Schnittansicht einer Halbleitervorrichtung 600 gemäß einem sechsten Ausführungsbeispiel.
  • 7 zeigt eine Schnittansicht einer Halbleitervorrichtung 700 gemäß einem siebten Ausführungsbeispiel.
  • 8 zeigt eine Schnittansicht einer Halbleitervorrichtung 800 gemäß einem achten Ausführungsbeispiel.
  • 9 zeigt eine Schnittansicht einer weiteren Struktur der Halbleitervorrichtung 800 gemäß dem achten Ausführungsbeispiel.
  • 10 zeigt eine Schnittansicht noch einer weiteren Struktur der Halbleitervorrichtung 800 gemäß dem achten Ausführungsbeispiel.
  • Bevorzugtes Ausführungsbeispiel zum Ausführen der Erfindung
  • Bevorzugte Ausgestaltungen der vorstehend beschriebenen Erfindung sind nachstehend angeführt.
    • 1. Eine Oberflächenelektrode ist auf einer gesamten obersten Oberfläche einer Halbleitervorrichtung bereitgestellt. Unter Verwendung desselben Materials für die mittels Draht zu verbindende oberste Oberfläche der Halbleitervorrichtung kann dabei eine günstige Verbindungsleistungsfähigkeit erzielt werden.
    • 2. Leitendes Material wird in Kontakt mit Kontaktbereichen gebracht und zwischen benachbarten Zwischenisolationsschichten aufeinanderfolgend bereitgestellt. Durch In-Kontakt-Bringen des leitenden Materials mit Kanten der Zwischenisolationsschichten, an denen sich die Verspannung zu konzentrieren pflegt, kann dabei eine verspannungsrelaxierende Wirkung verbessert werden.
  • Ausführungsbeispiele
  • Nachstehend sind Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben.
  • (Erstes Ausführungsbeispiel)
  • 1 zeigt eine Schnittansicht von einem Teil einer Halbleitervorrichtung 100 gemäß einem ersten Ausführungsbeispiel. Die Halbleitervorrichtung 100 ist ein vertikaler IGBT (Bipolartransistor mit isolierter Gateelektrode – Insulated Gate Bipolar Transistor). Die Halbleitervorrichtung 100 umfasst ein Halbleitersubstrat 12, Zwischenisolationsschichten 14, eine Emitterelektrode (eine obere Oberflächenelektrode) 16, Verspannungsrelaxationsabschnitte 18, sowie eine Kollektorelektrode 24. Grabengateelektroden 8, Gateisolationsschichten 4, Kontaktbereiche 10, Körperbereiche 6, ein Driftbereich 2, ein Pufferbereich 20 sowie ein Kollektorbereich 22 sind in dem Halbleitersubstrat 12 ausgebildet. Die Grabengateelektroden 8 dringen in die Kontaktbereiche 10 und die Körperbereiche 6 von einer oberen Oberfläche des Halbleitersubstrates 12 ein, und erstrecken sich, bis sie den Driftbereich 2 erreichen. Wandoberflächen der Grabengateelektroden 8 sind durch die Gateisolationsschichten 4 bedeckt. Die Kontaktbereiche 10 sind n+-Bereiche, die in an der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Bereichen ausgebildet sind, und die mit der Emitterelektrode 16 elektrisch verbunden sind. (Nicht gezeigte) p+-Körperkontaktbereiche sind an Teilen der Kontaktbereiche 10 ausgebildet, und stabilisieren das Potenzial der Körperbereiche 6 mit einem Potenzial der Emitterelektrode 16. Der Driftbereich 2 ist ein n–-Bereich und mit der Kollektorelektrode 24 über den Pufferbereich und den Kollektorbereich 22 elektrisch verbunden. Die Körperbereiche 2 sind p–-Bereiche und separieren die Kontaktbereiche 10 und den Driftbereich 2 voneinander. Der Pufferbereich 20 ist ein n+-Bereich und separiert den Kollektorbereich 22 und den Driftbereich 2 voneinander. Der Kollektorbereich 22 ist ein p+-Bereich und reduziert den Kontaktwiderstand mit der Kollektorelektrode 24.
  • Bei der Halbleitervorrichtung 100 sind die Zwischenisolationsschichten 14 auf der oberen Oberfläche des Halbleitersubstrates 12 zwischen den Kontaktbereichen 10 (auf oberen Oberflächen der Grabengateelektroden 8) bereitgestellt. Die Emitterelektrode 16 ist über allen oberen Oberflächen der Kontaktbereiche 10 und allen oberen Oberflächen der Zwischenisolationsschichten 14 bereitgestellt. Aufgrund des Einflusses der Dicke W3 der Zwischenisolationsschichten 14 sind Stufen 16a auf einer oberen Oberfläche der Emitterelektrode 16 ausgebildet. Die Höhe W2 der Stufe 16a ist ungefähr gleich der Dicke W3 der Zwischenisolationsschichten 14. Die Verspannungsrelaxationsabschnitte 18 sind auf Teilen der oberen Oberfläche der Emitterelektrode 16 über den Kontaktbereichen 10 (unterer Teil 16a1 der Stufe 16a) bereitgestellt. Die Emitterelektrode 16 ist beispielsweise aus Aluminium ausgebildet. Die Verspannungsrelaxationsabschnitte 18 sind aus einem leitenden Material (wie beispielsweise Polyanilin) ausgebildet. Das Elastizitätsmodul des Materials der Verspannungsrelaxationsabschnitte 18 ist kleiner als das Elastizitätsmodul des Materials der Emitterelektrode 16. Wenn bei der Halbleitervorrichtung 100 eine vorbestimmte Spannung an die geraden Gateelektroden 8 angelegt wird, wird ein Kanal in den Körperbereichen 6 zwischen den Kontaktbereichen 10 und dem Driftbereich 2 ausgebildet, und zwischen der Emitterelektrode 16 und der Kollektorelektrode 24 fließt ein Strom.
  • Tabelle 1 zeigt Kombinationen aus dem Material für die Emitterelektrode 16 und dem Material für die Verspannungsrelaxationsabschnitte 18. Die Emitterelektrode 16 und die Verspannungsrelaxationsabschnitte 18 können unter Verwendung der in Tabelle 1 gezeigten Kombinationen ausgebildet werden.
    Emitterelektrode Verspannungsrelaxationsabschnitte
    Material Elastizitätsmodul des Materials (× 1010 Pa) Material Elastizitätsmodul des Materials (× 1010 Pa)
    Titan 11,57 Polyanilin 4,00
    Aluminium 7,03 Polyanilin 4,00
    Gold 7,80 Polyanilin 4,00
    Silber 8,27 Polyanilin 4,00
    Kupfer 12,98 Polyanilin 4,00
    Kupfer 12,98 Silber 8,27
    Tabelle 1
  • Ein Verfahren zum Ausbilden der Emitterelektrode 16 und der Verspannungsrelaxationsabschnitte 18 auf der oberen Oberfläche des Halbleitersubstrates 12 ist nachstehend beschrieben. Zunächst wird die Emitterelektrode 16 auf der oberen Oberfläche des Halbleitersubstrates 12 ausgebildet, auf der die Zwischenisolationsschichten 14 bereitgestellt sind. Dabei wird eine Stufe auf einer oberen Oberfläche der Emitterelektrode 16 gemäß der Dicke der Zwischenisolationsschicht 14 ausgebildet. Es wird mit anderen Worten eine untere Stufe über den Kontaktbereichen 10 ausgebildet. Sodann werden die Verspannungsrelaxationsabschnitte 18 so ausgebildet, dass die Stufe auf der oberen Oberfläche der Emitterelektrode 16 über den Kontaktbereichen 10 (den unteren Teilen der Stufe) aufgefüllt wird. Folglich kann die Emitterelektrode 16 mit den auf ihrer oberen Oberfläche bereitgestellten Verspannungsrelaxationsabschnitten 18 auf der oberen Oberfläche des Halbleitersubstrates 12 ausgebildet werden. Während unter dem Gesichtspunkt der Zuverlässigkeit der Drahtverbindung eine oberste Oberfläche vorzugsweise glatt ist, wird darüber hinaus mit der Halbleitervorrichtung 100 eine kleine Stufe W1 auf der obersten Oberfläche aufgrund der Herstellungstoleranz erzeugt. Bei jeder Halbleitervorrichtung gemäß den nachstehend beschriebenen Ausführungsbeispielen 2 bis 8 wird eine kleine Stufe auf der obersten Oberfläche aufgrund der Herstellungstoleranz erzeugt.
  • Da mit der Halbleitervorrichtung 100 die Verspannungsrelaxationsabschnitte 18 weicher als die Emitterelektrode 16 sind, wenn die externe Leiterbahn mittels Draht verbunden wird, wird die während des Drahtverbindungsvorgangs aufgebrachte Verspannung durch die Verspannungsrelaxationsabschnitte 18 relaxiert. Da die auf die Kontaktbereiche 10 übertragene Verspannung während des Drahtverbindungsvorgangs relaxiert wird, kann die Beschädigung an den Kontaktbereichen 10 während des Drahtverbindungsvorgangs unterdrückt werden. Durch Anordnung der Verspannungsrelaxationsabschnitte 18 über den Kontaktbereichen 10 wird zudem die auf der obersten Oberfläche der Halbleitervorrichtung 100 ausgebildete Stufe auf einer Höhe W1 (< W3) reduziert. Folglich kann die Zuverlässigkeit des Drahtverbindungsvorgangs verbessert werden. Wenn zudem die Verspannungsrelaxationsabschnitte 18 mit Polyanilin ausgebildet werden, kann durch In-Kontakt-Bringen des Polyanilins mit der Emitterelektrode 16 eine Korrosion der Emitterelektrode 16 vermieden werden. Während die Stufe W1, die auf der oberen Oberfläche der Emitterelektrode 16 höher und auf den oberen Oberflächen der Verspannungsrelaxationsabschnitte 18 niedriger ist, auf der obersten Oberfläche der Halbleitervorrichtung 100 ausgebildet wird, kann darüber hinaus eine Stufe ausgebildet werden, die auf der oberen Oberfläche der Emitterelektrode 16 niedriger und auf den oberen Oberflächen der Verspannungsrelaxationsabschnitte 18 höher ist. Alternativ können die obere Oberfläche der Emitterelektrode 16 und die oberen Oberflächen der Verspannungsrelaxationsabschnitte 18 dieselbe Oberfläche teilen, und die oberste Oberfläche kann glatt sein.
  • (Zweites Ausführungsbeispiel)
  • 2 zeigt eine Schnittansicht von einer Halbleitervorrichtung 200 gemäß einem zweiten Ausführungsbeispiel. In 2 stellen Elemente, denen im Vergleich zu den Bezugszeichen aus 1 30 hinzugefügt ist, dieselben Elemente dar, wie sie unter Bezugnahme auf 1 beschrieben sind. Bei der Halbleitervorrichtung 200 sind Verspannungsrelaxationsabschnitte 48 über Kontaktbereichen 40 und innerhalb einer Emitterelektrode 46 bereitgestellt.
  • Ein Verfahren zur Ausbildung der Emitterelektrode 46 und der Verspannungsrelaxationsabschnitte 48 auf einer oberen Oberfläche eines Halbleitersubstrates 42 ist nachstehend beschrieben. Zunächst wird die Emitterelektrode 46 bis zur Hälfte einer vorbestimmten Hohe auf der oberen Oberfläche des Halbleitersubstrates 42 ausgebildet, auf dem Zwischenisolationsschichten 44 bereitgestellt sind. Dabei wird eine Stufe auf einer oberen Oberfläche der Emitterelektrode 46 gemäß einer Dicke der Zwischenisolationsschicht 44 ausgebildet. Genauer werden untere Stufen über den Kontaktbereichen 40 ausgebildet. Danach werden die Verspannungsrelaxationsabschnitte 48 so ausgebildet, dass die Stufe auf der oberen Oberfläche der Emitterelektrode 46 über den Kontaktbereichen 40 (den unteren Teilen der Stufe) zur Reduktion der Stufen gefüllt wird. Nachfolgend wird die Emitterelektrode 46 weiter bis zu der vorbestimmten Höhe auf der oberen Oberfläche der Emitterelektrode 46 und den Oberflächen der Verspannungsrelaxationsabschnitten 48 ausgebildet. Folglich kann die Emitterelektrode 46 mit den dabei ausgebildeten Verspannungsrelaxationsabschnitten 48 auf der oberen Oberfläche des Halbleitersubstrates 42 ausgebildet werden.
  • Mit der Halbleitervorrichtung 200 wird der Einfluss der Dicke W6 der Zwischenisolationsschicht 44 gemäß der Dicke W5 der Verspannungsrelaxationsabschnitte 48 eliminiert, und die Höhe der auf einer obersten Oberfläche der Halbleitervorrichtung 200 ausgebildeten Stufe wird auf einer Höhe W4 (< W6) reduziert. Dabei gilt W6 > W5 > W4. Selbst wenn die Verspannungsrelaxationsabschnitte 48 innerhalb der Emitterelektrode 46 bereitgestellt sind, kann daher die während des Drahtverbindungsvorgangs aufgebrachte Verspannung relaxiert werden, und die Zuverlässigkeit des Drahtverbindungsvorgangs kann verbessert werden. Da die Emitterelektrode 46 auf der gesamten obersten Oberfläche der Halbleitervorrichtung 200 bereitgestellt ist, kann zudem bei der Halbleitervorrichtung 200 eine Schicht, auf der die externe Leiterbahn zu verbinden ist, aus einem selben Material ausgebildet werden, und ein vorteilhaftes Verbindungsverhalten kann erzielt werden.
  • (Drittes Ausführungsbeispiel)
  • 3 zeigt eine Schnittansicht von einer Halbleitervorrichtung 300 gemäß einem dritten Ausführungsbeispiel. In 3 stellen Elemente, denen im Vergleich zu den Bezugszeichen aus 1 60 hinzugefügt ist, dieselben Elemente dar, wie sie unter Bezugnahme auf 1 beschrieben sind. Bei der Halbleitervorrichtung 300 sind Verspannungsrelaxationsabschnitte 78 über Kontaktbereiche 70 und auf einer unteren Oberfläche einer Emitterelektrode 76 bereitgestellt. Zudem sind die Verspannungsrelaxationsabschnitte 78 in Kontakt mit den Kontaktbereichen 70 gebracht, und aufeinanderfolgend zwischen benachbarten Zwischenisolationsschichten 74 bereitgestellt.
  • Ein Verfahren zum Ausbilden der Emitterelektrode 76 und der Verspannungsrelaxationsabschnitte 78 auf einer oberen Oberfläche eines Halbleitersubstrates 72 Ist nachstehend beschrieben. Zunächst werden die Verspannungsrelaxationsabschnitte 78 zwischen den Zwischenisolationsschichten 74 auf der oberen Oberfläche des Halbleitersubstrates 72 ausgebildet, auf dem die Zwischenisolationsschichten 74 bereitgestellt sind. Folglich wird eine Stufe aufgrund einer Dicke der Zwischenisolationsschichten 74 reduziert. Danach wird die Emitterelektrode 76 auf oberen Oberflächen der Zwischenisolationsschichten 74 und auf oberen Oberflächen der Verspannungsrelaxationsabschnitte 78 ausgebildet. Folglich kann die Emitterelektrode 76 mit dem dabei bereitgestellten leitenden Material 78 auf der oberen Oberfläche des Halbleitersubstrates 72 ausgebildet werden.
  • Bei der Halbleitervorrichtung 300 wird der Einfluss einer Dicke W9 der Zwischenisolationsschichten 44 gemäß einer Dicke W8 der Verspannungsrelaxationsabschnitte 78 eliminiert, und die Höhe einer auf einer obersten Oberfläche der Halbleitervorrichtung 300 ausgebildeten Stufe wird auf eine Höhe W7 (< W9) reduziert. Dabei gilt W9 > W8 > W7. Selbst wenn das leitende Material 78 auf der oberen Oberfläche der Emitterelektrode 76 bereitgestellt wird, kann die während des Drahtverbindungsvorgangs aufgebrachte Verspannung relaxiert werden, und die auf einer obersten Oberfläche der Halbleitervorrichtung 300 ausgebildete Stufe kann reduziert werden. Folglich kann die Zuverlässigkeit des Drahtverbindungsvorgangs verbessert werden. Da zudem bei der Halbleitervorrichtung 300 die Verspannungsrelaxationsabschnitte 78 in Kontakt mit den Kanten der Zwischenisolationsschichten 74 stehen, an denen sich die Spannung zu konzentrieren pflegt, wird die Verspannung durch die Verspannungsrelaxationsabschnitte 78 effektiv relaxiert. Folglich kann der Verspannungsrelaxationseffekt verbessert werden.
  • (Viertes Ausführungsbeispiel)
  • 4 zeigt eine Schnittansicht von einer Halbleitervorrichtung 400 gemäß einem vierten Ausführungsbeispiel. In 4 stellen Elemente, denen im Vergleich zu den Bezugszeichen aus 1 100 hinzugefügt ist, dieselben Elemente dar, wie sie unter Bezugnahme auf 1 beschrieben sind. Bei der Halbleitervorrichtung 400 sind Verspannungsrelaxationsabschnitte 118 in Kontakt mit Kontaktbereichen 110 gebracht, und aufeinanderfolgend zwischen benachbarten Zwischenisolationsschichten 114 bereitgestellt. Zudem ist ein leitender Abschnitt 119, der die Verspannungsrelaxationsabschnitte 118 und eine Emitterelektrode 116 separiert, zwischen den Verspannungsrelaxationsabschnitten 118 und der Emitterelektrode 116 bereitgestellt. Unterschiedliche Materialien werden für die Verspannungsrelaxationsabschnitte 118 und die Emitterelektrode 116 verwendet. Der leitende Abschnitt 119 weist eine Dicke W11 auf, und ist kontinuierlich auf oberen Oberflächen der Zwischenisolationsschichten 114 und der leitenden Materialien 118 bereitgestellt. Das Elastizitätsmodul des Materials für den leitenden Abschnitt 119 ist kleiner als das Elastizitätsmodul des Materials für die Emitterelektrode 116 und größer als das Elastizitätsmodul des Materials für die Verspannungsrelaxationsabschnitte 118.
  • Tabelle 2 zeigt Kombinationen aus dem Material für die Emitterelektrode 116, dem Material für die Verspannungsrelaxationsabschnitte 118, und dem Material für den leitenden Abschnitt 119. Das Material für die Emitterelektrode 116, das Material für die Verspannungsrelaxationsabschnitte 118 und das Material für den leitenden Abschnitt 119 kann unter Verwendung der in Tabelle 2 gezeigten Kombinationen ausgebildet werden.
    Emitterelektrode Verspannungsrelaxationsabschnitte Leitender Abschnitt
    Material Material Material
    Kupfer Aluminium Polyanilin
    Wolfram Titan Polyanilin
    Tabelle 2
  • Ein Verfahren zur Ausbildung der Emitterelektrode 116, der Verspannungsrelaxationsabschnitte 118 und des leitenden Abschnitts 119 auf einer oberen Oberfläche eines Halbleitersubstrates 112 ist nachstehend beschrieben. Zunächst werden die Verspannungsrelaxationsabschnitte 118 auf der oberen Oberfläche des Halbleitersubstrates 112 durch einen Ablauf ausgebildet, der ähnlich zu dem Verfahren zur Herstellung der Halbleitervorrichtung 300 gemäß dem dritten Ausführungsbeispiel ist. Danach wird der leitende Abschnitt 119 auf oberen Oberflächen der Zwischenisolationsschichten 114 und auf oberen Oberflächen der Verspannungsrelaxationsabschnitte 118 ausgebildet. Danach wird die Emitterelektrode 116 auf einer oberen Oberfläche des leitenden Abschnitts 119 ausgebildet. Folglich können die Emitterelektrode 116, die Verspannungsrelaxationsabschnitte 118 und der leitende Abschnitt 119 auf der oberen Oberfläche des Halbleitersubstrates 72 ausgebildet werden.
  • Bei der Halbleitervorrichtung 400 wird der Einfluss einer Dicke W13 der Zwischenisolationsschichten 114 gemäß einer Dicke W12 der Verspannungsrelaxationsabschnitte 118 eliminiert, und die Höhe einer auf einer obersten Oberfläche der Halbleitervorrichtung 400 ausgebildeten Stufe wird auf eine Höhe W10 (< W12) reduziert. Dabei gilt W13 > W12 > W11. Folglich kann die Zuverlässigkeit während des Drahtverbindungsvorgangs verbessert werden. Da darüber hinaus der leitende Abschnitt 119 kontinuierlich und homogen auf der oberen Oberfläche der Emitterelektrode 116 und den oberen Oberflächen der Verspannungsrelaxationsabschnitte 118 ausgebildet ist, beeinflusst die Dicke W11 des leitenden Abschnitts 119 nicht die Höhe der auf der obersten Oberfläche ausgebildeten Stufe. Durch Bereitstellung des leitenden Abschnitts 119 zwischen der Emitterelektrode 116 und den Verspannungsrelaxationsabschnitten 118 kann zudem bei der Halbleitervorrichtung 400 die während des Drahtverbindungsvorgangs aufgebrachte Verspannung durch die Verspannungsrelaxationsabschnitte 116 und den leitenden Abschnitt 119 in Stufen relaxiert werden. Daher kann die während des Drahtverbindungsvorgangs aufgebrachte Verspannung auf noch effektivere Weise relaxiert werden.
  • (Fünftes Ausführungsbeispiel)
  • 5 zeigt eine Schnittansicht von einer Halbleitervorrichtung 500 gemäß einem fünften Ausführungsbeispiel. In 5 stellen Elemente, denen im Vergleich zu den Bezugszeichen aus 1 130 hinzugefügt ist, dieselben Elemente dar, wie sie unter Bezugnahme auf 1 beschrieben sind. Aufgrund des Einflusses einer Dicke W16 der Zwischenisolationsschichten 144 wird bei der Halbleitervorrichtung 500 eine glatte Stufe 146a mit der Höhe W15 auf einer oberen Oberfläche einer Emitterelektrode 146 ausgebildet. Die leitenden Materialien 148 sind auf Teilen der oberen Oberfläche der Emitterelektrode 146 über Kontaktbereiche 140 bereitgestellt (untere Teile 146a1 der Stufen 146a).
  • Ein Verfahren zum Ausbilden der Emitterelektrode 146 und der Verspannungsrelaxationsabschnitte 148 auf einer oberen Oberfläche eines Halbleitersubstrates 112 ist nachstehend beschrieben. Zunächst wird die Emitterelektrode 146 auf der oberen Oberfläche des Halbleitersubstrates 132 ausgebildet, auf dem die Zwischenisolationsschichten 144 bereitgestellt sind. Durch Anheben einer Schichtausbildungstemperatur oder einer Ausheiltemperatur während der Ausbildung der Emitterelektrode 146 kann dabei die Emitterelektrode 146 mit einer glatten Konfiguration der oberen Oberfläche ausgebildet werden. Alternativ kann durch Ausbilden der Emitterelektrode 146 mit erhöhter Dicke die Emitterelektrode 146 mit der glatten Konfiguration der oberen Oberfläche ausgebildet werden. Danach werden die Verspannungsrelaxationsabschnitte 148 so ausgebildet, dass die Stufen auf der oberen Oberfläche der Emitterelektrode 146 über den Kontaktbereichen 140 (den unteren Teilen der Stufen) gefüllt sind.
  • Folglich kann die Emitterelektrode 146 mit den auf ihrer oberen Oberfläche bereitgestellten Verspannungsrelaxationsabschnitten 148 auf der Oberfläche des Halbleitersubstrates 132 ausgebildet werden.
  • Durch die Anordnung der Verspannungsrelaxationsabschnitte 148 über den Kontaktbereichen 140 wird bei der Halbleitervorrichtung 500 eine auf einer obersten Oberfläche der Halbleitervorrichtung 500 ausgebildete Stufe auf eine Höhe W14 (W16) reduziert. Dabei gilt W16 > W15 > W14. Selbst wenn die glatte Stufe auf der oberen Oberfläche der Emitterelektrode 146 ausgebildet wird, kann daher die während des Drahtverbindungsvorgangs aufgebrachte Verspannung relaxiert werden, und die Zuverlässigkeit der Drahtverbindung kann verbessert werden. Da die Stufe auf der obersten Oberfläche eine glatte Konfiguration aufweist, wird zudem bei der Halbleitervorrichtung 500 die Fläche der Oberfläche des Verspannungsrelaxationsabschnitts 148 im Vergleich zu dem Fall vergrößert, bei dem die Stufe auf der obersten Oberfläche eine ungleichmäßige Konfiguration aufweist. Daher kann die während der Drahtverbindung aufgebrachte Verspannung besser relaxiert werden, als bei dem Fall, wenn die Stufe auf der obersten Oberfläche eine ungleichmäßige Konfiguration aufweist. Folglich kann die verspannungsrelaxierende Wirkung verbessert werden.
  • (Sechstes Ausführungsbeispiel)
  • 6 zeigt eine Schnittansicht von einer Halbleitervorrichtung 600 gemäß einem sechsten Ausführungsbeispiel. In 6 stellen Elemente, denen im Vergleich zu den Bezugszeichen aus 1 160 hinzugefügt ist, dieselben Elemente dar, wie sie unter Bezugnahme auf 1 beschrieben sind. Bei der Halbleitervorrichtung 600 sind Verspannungsrelaxationsabschnitte 178 auf einer unteren Oberfläche einer Emitterelektrode 176 in Teilen von Bereichen über Kontaktbereiche 170 bereitgestellt. Die leitenden Materialien 178 sind in Teilbereichen zwischen benachbarten Zwischenisolationsschichten 174 bereitgestellt. Zudem stehen die leitenden Materialien 178 in Kontakt mit den Kontaktbereichen 170, aber nicht mit den Zwischenisolationsschichten 174. Die Verspannungsrelaxationsabschnitte 178 der Halbleitervorrichtung 600 können durch Anordnen der Verspannungsrelaxationsabschnitte 178 nur in Teilbereichen über Kontaktbereichen 170 unter Verwendung des Verfahrens zum Ausbilden der Verspannungsrelaxationsabschnitte 178 der Halbleitervorrichtung 300 gemäß dem dritten Ausführungsbeispiel ausgebildet werden. Die Emitterelektrode 176 der Halbleitervorrichtung 600 kann gemäß dem Verfahren zum Ausbilden der Emitterelektrode 76 der Halbleitervorrichtung 300 gemäß dem dritten Ausführungsbeispiel ausgebildet werden.
  • Bei der Halbleitervorrichtung 600 wird der Einfluss einer Dicke W19 der Zwischenisolationsschichten 174 gemäß einer Dicke W18 der Verspannungsrelaxationsabschnitte 178 eliminiert, und die Höhe einer auf einer obersten Oberfläche der Halbleitervorrichtung 600 ausgebildeten Stufe wird auf eine Höhe W17 (< W19) reduziert. Dabei gilt W19 > W18 > W17. Selbst wenn die leitenden Materialien 178 in Teilbereichen über den Kontaktbereichen 170 bereitgestellt sind, kann daher die während des Drahtverbindungsvorgangs aufgebrachte Verspannung relaxiert werden, und die Höhe der auf der obersten Oberfläche der Halbleitervorrichtung 600 ausgebildeten Stufe kann reduziert werden. Folglich kann die Zuverlässigkeit während des Drahtverbindungsvorgangs verbessert werden. Da zudem bei der Halbleitervorrichtung 600 ein Ladungsträger durch die Umgebung der Zwischenisolationsschichten 174 passiert, fließt der Ladungsträger in einen Driftbereich 162, ohne durch die Verspannungsrelaxationsabschnitte 178 passieren zu müssen. Folglich ist der Ladungsträger keinem Widerstand aufgrund der Verspannungsrelaxationsabschnitte 178 unterworfen, und ein vorteilhafter Durchlasswiderstand kann erzielt werden.
  • (Siebtes Ausführungsbeispiel)
  • 7 zeigt eine Schnittansicht von einer Halbleitervorrichtung 700 gemäß einem siebten Ausführungsbeispiel. In 7 stellen Elemente, denen im Vergleich zu den Bezugszeichen aus 1 200 hinzugefügt ist, dieselben Elemente dar, wie sie unter Bezugnahme auf 1 beschrieben sind. Aufgrund des Einflusses einer Dicke W22 der Zwischenisolationsschichten 214 wird bei der Halbleitervorrichtung 700 eine Stufe 216a mit einer Höhe W21 auf einer oberen Oberfläche einer Emitterelektrode 216 ausgebildet. Die Höhe W21 der Stufe 216a ist ungefähr gleich der Dicke W22 der Zwischenisolationsschichten 214. Der Verspannungsrelaxationsabschnitt 218 ist nur auf der oberen Oberfläche der Emitterelektrode 216 über dem Kontaktbereich 210b (der untere Teil 216a1 der Stufe 216a) bereitgestellt. Der Verspannungsrelaxationsabschnitt 218 ist nicht über anderen Kontaktbereichen 210a und 210c bereitgestellt. Die Emitterelektrode 216 der Halbleitervorrichtung 700 kann gemäß dem Verfahren zur Ausbildung der Emitterelektrode 16 der Halbleitervorrichtung 100 gemäß dem ersten Ausführungsbeispiel ausgebildet werden. Der Verspannungsrelaxationsabschnitt 218 der Halbleitervorrichtung 700 kann durch Anordnen des Verspannungsrelaxationsabschnitts 218 nur über den Kontaktbereichen 210b unter Verwendung des Verfahrens zum Ausbilden der Verspannungsrelaxationsabschnitte 18 der Halbleitervorrichtung 100 gemäß dem ersten Ausführungsbeispiel ausgebildet werden.
  • Indem der Verspannungsrelaxationsabschnitt 218 nur über einem Teil der Kontaktbereiche 210b bereitgestellt ist, wird bei der Halbleitervorrichtung 700 ein Teil einer auf einer obersten Oberfläche der Halbleitervorrichtung 700 ausgebildeten Stufe auf einer Höhe W20 (< W22) reduziert. Selbst wenn bei der Halbleitervorrichtung 700 der Verspannungsrelaxationsabschnitt 218 über einem Teil der Kontaktbereiche 210b bereitgestellt ist, kann die Zuverlässigkeit der Drahtverbindung verbessert werden. Wenn darüber hinaus der Verspannungsrelaxationsabschnitt 218 nur über den Kontaktbereichen 210b bereitgestellt wird, wird der Verspannungsrelaxationsabschnitt 218 vorzugsweise unmittelbar darunter bereitgestellt, wo die Drahtverbindung durchzuführen ist. Dabei kann die während der Drahtverbindung aufgebrachte Verspannung in effektiver Weise relaxiert werden.
  • (Achtes Ausführungsbeispiel)
  • 8 zeigt eine Schnittansicht von einer Halbleitervorrichtung 800 gemäß einem achten Ausführungsbeispiel. Die Halbleitervorrichtung 800 ist ein IGBT mit ebener Gateelektrode. Die Halbleitervorrichtung 800 umfasst ein Halbleitersubstrat 242, ebene Gateelektroden 243, eine Emitterelektrode 246, leitende Materialien 248 und eine Kollektorelektrode 254. Kontaktbereiche 240, Körperbereiche 236, ein Driftbereich 232, ein Pufferbereich 250 sowie ein Kollektorbereich 252 sind in dem Halbleitersubstrat 242 ausgebildet. Die Kontaktbereiche 240 sind n+-Bereiche, die in an einer oberen Oberfläche des Halbleitersubstrates 242 freigelegten Bereichen ausgebildet sind, und die mit der Emitterelektrode 246 elektrisch verbunden sind, (Nicht gezeigte) p+-Körperkontaktbereiche sind an Teilen der Kontaktbereiche 240 ausgebildet, und stabilisieren das Potential der Körperbereiche 236 mit einem Potential der Emitterelektrode 246. Der Driftbereich 232 ist ein n–-Bereich, der in einem an einer unteren Oberfläche des Halbleitersubstrates 242 freigelegten Bereich ausgebildet ist, und der mit der Kollektorelektrode 254 über den Pufferbereich 250 und den Kollektorbereich 252 elektrisch verbunden ist. Die Körperbereiche 232 sind p–-Bereiche und separieren die Kontaktbereiche 240 und den Driftbereich 232 voneinander. Der Pufferbereich 250 ist ein n+-Bereich und separiert den Kollektorbereich 252 und den Driftbereich 232 voneinander. Der Kollektorbereich 252 ist ein p+-Bereich und reduziert den Kontaktwiderstand mit der Kollektorelektrode 254.
  • Bei der Halbleitervorrichtung 800 sind die ebenen Gateelektroden 243 an Teilen der oberen Oberfläche des Halbleitersubstrates 242 bereitgestellt, und liegen einem Teil der Kontaktbereiche 240 über die Gateisolationsschicht 244 gegenüber. Zudem sind die ebenen Gateelektroden 243 zwischen benachbarten Kontaktbereichen 240 über eine obere Oberfläche eines Teils des Driftbereichs 232 und oberen Oberflächen von Teilen der Körperbereiche 236 bereitgestellt. Wandoberflächen der ebenen Gateelektroden 243 sind durch die Gateisolationsschicht 244 bedeckt. Aufgrund eines Einflusses einer Dicke W25, der durch die Gateisolationsschichten 244 bedeckten ebenen Gateelektroden 243 wird eine Stufe 246a auf einer oberen Oberfläche der Emitterelektrode 246 ausgebildet. Eine Höhe W24 der Stufe 246a ist ungefähr gleich einer Dicke W25 der durch die Gateisolationsschichten 244 bedeckten ebenen Gateelektroden 243. Die Verspannungsrelaxationsabschnitte 248 sind auf einem Teil der oberen Oberfläche der Emitterelektrode 246 über Bereichen zwischen benachbarten ebenen Gateelektroden 243 (den unteren Teilen 246a1 der Stufe 246a) bereitgestellt. Die Emitterelektrode 246 ist beispielsweise aus Aluminium ausgebildet. Die Verspannungsrelaxationsabschnitte 248 sind aus einem leitenden Material (wie beispielsweise Polyanilin) ausgebildet. Das Elastizitätsmodul des Materials für die Verspannungsrelaxationsabschnitte 246 ist kleiner als das Elastizitätsmodul des Materials für die Emitterelektrode 246. Wenn bei der Halbleitervorrichtung 800 eine vorbestimmte Spannung an den ebenen Gateelektroden 243 angelegt wird, wird ein Kanal in den Körperbereichen 236 zwischen den Kontaktbereichen 240 und dem Driftbereich 232 ausgebildet, und zwischen der Emitterelektrode 246 und der Kollektorelektrode 254 fließt ein Strom.
  • Die Emitterelektrode 246 und die Verspannungsrelaxationsabschnitte 248 der in 8 gezeigten Halbleitervorrichtung 800 können auf der oberen Oberfläche des Halbleitersubstrates 242 ausgebildet werden, auf der ebene Gateelektroden 243 gemäß dem Verfahren zur Ausbildung der Emitterelektrode 16 und der Verspannungsrelaxationsabschnitte 18 der Halbleitervorrichtung 100 gemäß dem ersten Ausführungsbeispiel ausgebildet werden. Darüber hinaus können die Verspannungsrelaxationsabschnitte 248 innerhalb der Emitterelektrode 246 gemäß 9 oder auf einer unteren Oberfläche der Emitterelektrode 246 gemäß 10 bereitgestellt werden. Im Falle der in 9 gezeigten Struktur können die Emitterelektrode 246 und die Verspannungsrelaxationsabschnitte 248 auf der oberen Oberfläche des Halbleitersubstrates 242 ausgebildet werden, auf der die ebenen Gateelektroden 243 gemäß dem Verfahren zur Ausbildung der Emitterelektrode 46 und der Verspannungsrelaxationsabschnitte 48 der Halbleitervorrichtung 200 gemäß dem zweiten Ausführungsbeispiel bereitgestellt sind. Im Falle der in 10 gezeigten Struktur können die Emitterelektrode 246 und die Verspannungsrelaxationsabschnitte 248 auf der oberen Oberfläche des Halbleitersubstrates, auf dem ebene Gateelektroden 243 bereitgestellt sind, gemäß dem Verfahren zur Ausbildung der Emitterelektrode 76 und der Verspannungsrelaxationsabschnitte 78 der Halbleitervorrichtung 300 gemäß dem dritten Ausführungsbeispiel ausgebildet werden.
  • Da bei der Halbleitervorrichtung 800 die Verspannungsrelaxationsabschnitte 248 weicher als die Emitterelektrode 246 sind, wird bei einer Drahtverbindung der externen Leiterbahn die während des Drahtverbindungsvorgangs aufgebrachte Verspannung durch den Verspannungsrelaxationsabschnitt 248 relaxiert. Da die auf die Kontaktbereiche 240 während des Drahtverbindungsvorgangs übertragene Verspannung relaxiert wird, kann ein Schaden an den Kontaktbereichen 240 während der Drahtverbindung unterdrückt werden. Durch Anordnen der Verspannungsrelaxationsabschnitte 248 über Bereichen zwischen benachbarten ebenen Gateelektroden 243 wird eine auf einer obersten Oberfläche der Halbleitervorrichtung 800 ausgebildete Stufe auf eine Höhe W23 (< W25) reduziert.
  • Dabei gilt W25 > W24 > W23. Folglich kann die Zuverlässigkeit der Drahtverbindung verbessert werden.
  • Obwohl die vorstehende Beschreibung eine ausführliche Erklärung von Beispielen für die vorliegende Erfindung darstellt, sind dies lediglich Beispiele, und nicht dazu gedacht, den Bereich der Patentansprüche zu beschränken. Verschiedene Abwandlungen und Veränderungen der vorstehend aufgeführten spezifischen Beispiele sind im Bereich der Patentansprüche enthalten.
  • Die bei der vorliegenden Beschreibung oder Zeichnung beschriebenen technischen Elemente demonstrieren ihre technische Nützlichkeit entweder alleine oder durch die Kombination ihrer verschiedenen Bauarten, und sind nicht auf die in den ursprünglichen Patentansprüchen beschriebenen Kombinationen beschränkt. Zudem sind die bei der vorliegenden Beschreibung oder Zeichnung beispielhaft wiedergegebenen Technologien in der Lage, gleichzeitig verschiedene Aufgaben zu erfüllen, und das Erzielen von einer dieser Aufgaben weist per se technische Nützlichkeit auf.
  • Bezugszeichenliste
    • 2, 32, 62, 102, 132, 162, 202, 232
    Driftbereich
    4, 34, 64, 104, 134, 164, 204, 244
    Gateisolationsschicht
    6, 36, 66, 106, 136, 166, 206, 236
    Körperbereich
    8, 38, 68, 108, 138, 168, 208
    Grabengateelektrode
    10, 40, 70, 110, 140, 170, 210a, 210b, 210c, 240
    Kontaktbereich
    12, 42, 72, 112, 142, 172, 212, 242
    Halbleitersubstrat
    14, 44, 74, 114, 174, 214
    Zwischenisolationsschicht
    16, 46, 76, 116, 146, 176, 216, 246
    Emitterelektrode
    18, 48, 78, 118, 148, 178, 218, 248
    Verspannungsrelaxationsabschnitt
    20, 50, 80, 120, 150, 180, 220, 250
    Pufferbereich
    22, 52, 82, 122, 152, 182, 222, 252
    Kollektorbereich
    24, 54, 84, 124, 154, 184, 224, 254
    Kollektorelektrode
    119
    leitender Abschnitt
    213
    ebene Gateelektrode
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008-28079 A [0003]

Claims (4)

  1. Halbleitervorrichtung mit: einer Vielzahl von Kontaktbereichen, die in an einer Oberfläche eines Halbleitersubstrates in einem bestimmten Intervall freigelegten Bereichen ausgebildet sind; einer Isolationsschicht, die auf der Oberfläche des Halbleitersubstrates zwischen benachbarten Kontaktbereichen bereitgestellt ist; einer Oberflächenelektrode, die auf einer Oberseite des Halbleitersubstrates bereitgestellt ist, und mit jedem der Kontaktbereiche elektrisch verbunden ist; und einem Verspannungsrelaxationsabschnitt, der auf zumindest einem Teil einer oberen Oberfläche, einer Innenseite und einer unteren Oberfläche der Oberflächenelektrode in einem Bereich über den Kontaktbereichen bereitgestellt ist, der nicht mit der Isolationsschicht bedeckt ist, wobei der Verspannungsrelaxationsabschnitt aus einem leitenden Material ausgebildet ist, und wobei das Elastizitätsmodul des leitenden Materials des Verspannungsrelaxationsabschnitts kleiner als das Elastizitätsmodul eines Materials für die Oberflächenelektrode ist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner mit: einem leitenden Abschnitt, der aus einem zweiten leitenden Material und zwischen der Oberflächenelektrode und dem Verspannungsrelaxationsabschnitt ausgebildet ist, wobei das Elastizitätsmodul des zweiten leitenden Materials kleiner als das Elastizitätsmodul der Oberflächenelektrode und größer als das Elastizitätsmodul des leitenden Materials ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das leitende Material oder das zweite leitende Material ein leitendes Polymer ist.
  4. Halbleitervorrichtung mit: einer Vielzahl von Kontaktbereichen, die in an einer Oberfläche eines Halbleitersubstrates in einem bestimmten Intervall freigelegten Bereichen ausgebildet sind; einem Driftbereich, der in einem an der Oberfläche des Halbleitersubstrates zwischen benachbarten Kontaktbereichen freigelegten Bereich ausgebildet ist; ebenen Gateelektroden, die auf einer Oberseite des Halbleitersubstrates bereitgestellt sind, und einem Teil der benachbarten Kontaktbereiche und dem Driftbereich gegenüberliegen; einer Oberflächenelektrode, die auf der Oberseite des Halbleitersubstrates bereitgestellt und mit einem Teil der Kontaktbereiche elektrisch verbunden ist; und einem Verspannungsrelaxationsabschnitt, der auf zumindest einem Teil einer oberen Oberfläche, einer Innenseite und einer unteren Oberfläche der Oberflächenelektrode in einem Bereich über einem Bereich zwischen benachbarten ebenen Gateelektroden, und in dem die ebenen Gateelektroden nicht bereitgestellt sind, bereitgestellt ist, wobei der Verspannungsrelaxationsabschnitt aus einem leitenden Material ausgebildet ist, und wobei das Elastizitätsmodul des leitenden Materials kleiner als das Elastizitätsmodul eines Materials für die Oberflächenelektrode ist.
DE112009004375.5T 2009-02-16 2009-02-16 Halbleitervorrichtung Expired - Fee Related DE112009004375B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/052554 WO2010092691A1 (ja) 2009-02-16 2009-02-16 半導体装置

Publications (2)

Publication Number Publication Date
DE112009004375T5 true DE112009004375T5 (de) 2012-05-24
DE112009004375B4 DE112009004375B4 (de) 2014-03-27

Family

ID=42561543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009004375.5T Expired - Fee Related DE112009004375B4 (de) 2009-02-16 2009-02-16 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US8952553B2 (de)
JP (1) JP5343982B2 (de)
DE (1) DE112009004375B4 (de)
WO (1) WO2010092691A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015219183B4 (de) * 2015-10-05 2019-06-06 Infineon Technologies Ag Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5599388B2 (ja) * 2009-04-28 2014-10-01 三菱電機株式会社 電力用半導体装置
JP5995518B2 (ja) 2012-05-11 2016-09-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014160779A (ja) * 2013-02-20 2014-09-04 Toyota Motor Corp 半導体装置
JP2016174040A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP6239203B1 (ja) * 2017-03-16 2017-11-29 三菱電機株式会社 半導体装置
JP2019110247A (ja) * 2017-12-19 2019-07-04 トヨタ自動車株式会社 半導体装置
US10896887B2 (en) 2018-05-10 2021-01-19 Infineon Technologies Ag Stress relieving structure for semiconductor device
JP2021197474A (ja) * 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置
WO2024014149A1 (ja) * 2022-07-15 2024-01-18 ローム株式会社 電子部品および電子モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028079A (ja) 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
JPS61287147A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd 多層配線の形成方法
US5084413A (en) * 1986-04-15 1992-01-28 Matsushita Electric Industrial Co., Ltd. Method for filling contact hole
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
EP0558304B1 (de) * 1992-02-28 2000-01-19 STMicroelectronics, Inc. Herstellungsverfahren von Submikronkontakten
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JP3226082B2 (ja) 1994-10-26 2001-11-05 富士電機株式会社 半導体装置
JPH08213453A (ja) 1995-02-01 1996-08-20 Ricoh Co Ltd 半導体装置とその製造方法
US5889330A (en) * 1995-03-10 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device whose flattening resin film component has a controlled carbon atom content
JP3941135B2 (ja) 1995-07-27 2007-07-04 ソニー株式会社 トランジスタ素子の作製方法
US5700716A (en) * 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JP3709713B2 (ja) * 1998-06-22 2005-10-26 富士電機デバイステクノロジー株式会社 半導体装置
JP2001250946A (ja) 2000-03-03 2001-09-14 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP4906184B2 (ja) * 2000-11-17 2012-03-28 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置の製造方法
US6649973B2 (en) 2001-03-28 2003-11-18 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003101024A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005136270A (ja) 2003-10-31 2005-05-26 Nec Kansai Ltd 縦型ｍｏｓｆｅｔを備えた半導体装置
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
JP4322189B2 (ja) 2004-09-02 2009-08-26 株式会社ルネサステクノロジ 半導体装置
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028079A (ja) 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015219183B4 (de) * 2015-10-05 2019-06-06 Infineon Technologies Ag Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
US10756035B2 (en) 2015-10-05 2020-08-25 Infineon Technologies Ag Semiconductor device load terminal

Also Published As

Publication number Publication date
JPWO2010092691A1 (ja) 2012-08-16
JP5343982B2 (ja) 2013-11-13
WO2010092691A1 (ja) 2010-08-19
US8952553B2 (en) 2015-02-10
DE112009004375B4 (de) 2014-03-27
US20110298048A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
DE112009004375B4 (de) Halbleitervorrichtung
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102016104796B4 (de) Halbleitervorrichtung
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102015212864A1 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102004051348A1 (de) Superjunction Vorrichtung mit verbesserter Robustheit
DE19541497B4 (de) Lateraler Feldeffekttransistor
DE102015204878A1 (de) Leistungshalbleitervorrichtung
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE102004042798A1 (de) IGBT-Baugruppe
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE3346833A1 (de) Halbleiterelement
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE112007000161B4 (de) Multifinger-FET für Hochfrequenz
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102019129109A1 (de) Halbleitervorrichtung
DE102011083243A1 (de) Halbleitervorrichtung
EP1611609A1 (de) Gekapselte leistungshalbleiteranordnung
DE102020203247B4 (de) Halbleitervorrichtung
DE112014006158T5 (de) Leistungshalbleitervorrichtung
DE102004036142B4 (de) Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R082 Change of representative

Representative=s name: TBK, 80336 MUENCHEN, DE

Representative=s name: TBK, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021320500

Ipc: H01L0021283000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021320500

Ipc: H01L0021283000

Effective date: 20131204

R084 Declaration of willingness to licence
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141230

R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, AICHI, JP

R082 Change of representative

Representative=s name: TBK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee