JPS61287147A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS61287147A JPS61287147A JP12723985A JP12723985A JPS61287147A JP S61287147 A JPS61287147 A JP S61287147A JP 12723985 A JP12723985 A JP 12723985A JP 12723985 A JP12723985 A JP 12723985A JP S61287147 A JPS61287147 A JP S61287147A
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- insulating film
- contact hole
- layer wiring
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子製造における多層配線の形成方法
に関するものである。
に関するものである。
（従来の技術）
一般、に半導体素子の多層配線形成において、下層配線
と下層配線を導通する際、コンタクトホール穿設による
凹部で上層配線の段切れに基因する欠陥がしばしば指摘
されている。
と下層配線を導通する際、コンタクトホール穿設による
凹部で上層配線の段切れに基因する欠陥がしばしば指摘
されている。
これに対して、例えばソリッドニステート サイエンス
アンド テクノロジー（Ｓｏｌｉｄ＝Ｓｔａｔａ
５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）
１ ９ ８４年、６月号、Ｐ、 １４２７〜１４３３に
示されるように、コンタクトホール底部にＳｉが露出す
る場合には、ＷＦ、の還元反応を利用してコンタクトホ
ールをＷによって埋め込み平坦化し、その後に上層配線
を形成してきた。
アンド テクノロジー（Ｓｏｌｉｄ＝Ｓｔａｔａ
５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）
１ ９ ８４年、６月号、Ｐ、 １４２７〜１４３３に
示されるように、コンタクトホール底部にＳｉが露出す
る場合には、ＷＦ、の還元反応を利用してコンタクトホ
ールをＷによって埋め込み平坦化し、その後に上層配線
を形成してきた。
また電子デバイス研究会資料（ＫＤＤ−８４−４）？）
Ｐ、３３〜３９に示されるように、下層配線をメタルの
バイアススパッタで形成し、コンタクトホールを前記バ
イアススパッタで形成された上層配線材で埋め込む方法
で段切れを防止してきた。
Ｐ、３３〜３９に示されるように、下層配線をメタルの
バイアススパッタで形成し、コンタクトホールを前記バ
イアススパッタで形成された上層配線材で埋め込む方法
で段切れを防止してきた。
（発明が解決しようとする問題点）
しかし上述の前者の方法では、Ｗの成長速度が数十人／
分と遅い点と、コンタクトホール内にのみＷを選択的に
析出成長させることは表面の洗浄方法等の影響を受ける
ため不安定な要素を抱えている点に問題を有するしてい
た。
分と遅い点と、コンタクトホール内にのみＷを選択的に
析出成長させることは表面の洗浄方法等の影響を受ける
ため不安定な要素を抱えている点に問題を有するしてい
た。
また後者のバイアススパッタによる方法についても、成
長速度が遅いこと、あるいはバイアスにより下地がダメ
ージを受は易いこと等の問題があつた０ （問題点を解決するための手段） 発明者はかかる゛問題を解決すべく検討を重ねた結果、
導電性ポリマを用いることが有効であることを見い出し
、この発明に至った。
長速度が遅いこと、あるいはバイアスにより下地がダメ
ージを受は易いこと等の問題があつた０ （問題点を解決するための手段） 発明者はかかる゛問題を解決すべく検討を重ねた結果、
導電性ポリマを用いることが有効であることを見い出し
、この発明に至った。
即ちこの発明は、半導体の多層配線において、コンタク
トホールをポリマで埋め込み、このポリマにイオン注入
を施すことで高い導電性を付与し、下層配線と上層配線
とを導通することを特徴とする多層配線の形成方法であ
る。
トホールをポリマで埋め込み、このポリマにイオン注入
を施すことで高い導電性を付与し、下層配線と上層配線
とを導通することを特徴とする多層配線の形成方法であ
る。
この発明に用いられるポリマとしては、ポリーＰ−フェ
ニレン、ポリアセチレン、ポリカルバゾル等が挙げられ
、またイオ、ン注入の際にはＡＪＩＦｓ。
ニレン、ポリアセチレン、ポリカルバゾル等が挙げられ
、またイオ、ン注入の際にはＡＪＩＦｓ。
ＢＦ、、 Ｉ、等が用いられる。
（作 用）
本発明では、コンタクトホールを埋め込む材料として導
電性ポリマを用いたため、従来法に比べより平易かつ確
実に導電回路の平坦化処理が可能とな、るのである。
電性ポリマを用いたため、従来法に比べより平易かつ確
実に導電回路の平坦化処理が可能とな、るのである。
（実施例）
以下本発明の一実施例を図面に基づいて詳細に説明する
。まず第１図（，１に示すように、Ｓｉｎ、絶縁膜２上
に、ＡＩまたはＡｊ−８ｉを４０００〜６０００人厚に
蒸着し上層間＄３を所望のパターンに形成し、さらにス
パッタ法またはＣＶＤ法により６０００〜１００００人
厚の眉間絶縁膜４を設け、この眉間絶縁膜４の表面には
平滑化処理が施される。次に第１図（ｂ）に示すように
、１〜２μｍφのコンタクトホール５を穿設し、その後
第１図（０）に示すように、ポリーＰ−７エニレンまた
はポリアセチレンまたはポリカルバゾル、あるいはそれ
らの派生物等のポリマを用い、回転数２０００〜５００
０ ｒｐｍ、時間２０〜４０秒の条件でスピンコードさ
れる。このときポリマ層６はコンタクトホール内では８
０００〜１４０００人、眉間絶縁膜上テ１！ ６０００
〜１００００人の厚さで形成されている。次に全面エツ
チングを行うことで層間絶縁膜上のポリマを除去し、第
１図（ｄｌに示すようにコンタクトホール内にのみポリ
マを残す。この残されたポリマにＡｇＦまたはＢＦ４．
ｔりは■２を用い、加速電圧４０〜１００ＫＶ、 ）’
−ブ量１ｘ１０〜ｌＸ１０／ａｌｌの注入条件でイオン
注入を行い、ポリマに所望の導電率（例えば１０３〜１
０ｓ／Ω・（至））を付与する。次に第１図（ｅ）に示
すようにＡＩ等が上層間＄７として蒸着され、下層と上
層の導通がなされる。
。まず第１図（，１に示すように、Ｓｉｎ、絶縁膜２上
に、ＡＩまたはＡｊ−８ｉを４０００〜６０００人厚に
蒸着し上層間＄３を所望のパターンに形成し、さらにス
パッタ法またはＣＶＤ法により６０００〜１００００人
厚の眉間絶縁膜４を設け、この眉間絶縁膜４の表面には
平滑化処理が施される。次に第１図（ｂ）に示すように
、１〜２μｍφのコンタクトホール５を穿設し、その後
第１図（０）に示すように、ポリーＰ−７エニレンまた
はポリアセチレンまたはポリカルバゾル、あるいはそれ
らの派生物等のポリマを用い、回転数２０００〜５００
０ ｒｐｍ、時間２０〜４０秒の条件でスピンコードさ
れる。このときポリマ層６はコンタクトホール内では８
０００〜１４０００人、眉間絶縁膜上テ１！ ６０００
〜１００００人の厚さで形成されている。次に全面エツ
チングを行うことで層間絶縁膜上のポリマを除去し、第
１図（ｄｌに示すようにコンタクトホール内にのみポリ
マを残す。この残されたポリマにＡｇＦまたはＢＦ４．
ｔりは■２を用い、加速電圧４０〜１００ＫＶ、 ）’
−ブ量１ｘ１０〜ｌＸ１０／ａｌｌの注入条件でイオン
注入を行い、ポリマに所望の導電率（例えば１０３〜１
０ｓ／Ω・（至））を付与する。次に第１図（ｅ）に示
すようにＡＩ等が上層間＄７として蒸着され、下層と上
層の導通がなされる。
（発明の効果）
上記説明及び実施例から明らかなように、本発明によれ
ば容易に平坦化された多層配線が可能となり、信頼性の
高い半導体装置を得る効果がある。
ば容易に平坦化された多層配線が可能となり、信頼性の
高い半導体装置を得る効果がある。
第１図（ａｌ〜（ｄ）は本発明の一実施例を示す工程の
概略図である。 、１・・・Ｓｉ基板、２・・・絶縁膜、３・・・下層配
線、４・・・層間絶縁膜、５・・・コンタクトホール、
６・・・導電性ポリマ、７・・・上層配線。 第１図 昭和 ８０１： １０月２３日
概略図である。 、１・・・Ｓｉ基板、２・・・絶縁膜、３・・・下層配
線、４・・・層間絶縁膜、５・・・コンタクトホール、
６・・・導電性ポリマ、７・・・上層配線。 第１図 昭和 ８０１： １０月２３日
Claims (1)
- 多層配線構造を有する半導体素子において、下層配線上
の層間絶縁膜に穿設されたコンタクトホールを導電性ポ
リマによって埋め込み、さらにその上に上層配線を形成
することを特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723985A JPS61287147A (ja) | 1985-06-13 | 1985-06-13 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723985A JPS61287147A (ja) | 1985-06-13 | 1985-06-13 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61287147A true JPS61287147A (ja) | 1986-12-17 |
Family
ID=14955154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12723985A Pending JPS61287147A (ja) | 1985-06-13 | 1985-06-13 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61287147A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414938A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Forming method of multilayered interconnection |
| US5270253A (en) * | 1986-01-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device |
| SG98406A1 (en) * | 2000-03-14 | 2003-09-19 | Epon Co Ltd | Conductive region formation method by ion injection |
| WO2010092691A1 (ja) * | 2009-02-16 | 2010-08-19 | トヨタ自動車株式会社 | 半導体装置 |
-
1985
- 1985-06-13 JP JP12723985A patent/JPS61287147A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270253A (en) * | 1986-01-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device |
| JPS6414938A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Forming method of multilayered interconnection |
| SG98406A1 (en) * | 2000-03-14 | 2003-09-19 | Epon Co Ltd | Conductive region formation method by ion injection |
| WO2010092691A1 (ja) * | 2009-02-16 | 2010-08-19 | トヨタ自動車株式会社 | 半導体装置 |
| US20110298048A1 (en) * | 2009-02-16 | 2011-12-08 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP5343982B2 (ja) * | 2009-02-16 | 2013-11-13 | トヨタ自動車株式会社 | 半導体装置 |
| US8952553B2 (en) | 2009-02-16 | 2015-02-10 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device with stress relaxation during wire-bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003017558A (ja) | 半導体装置およびその製造方法 | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| KR20020068746A (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
| JPH07201998A (ja) | 金属配線製造方法 | |
| JPS61287147A (ja) | 多層配線の形成方法 | |
| JPH05109708A (ja) | 半導体装置及びその製造方法 | |
| US6887790B1 (en) | Method of forming dummy copper plug to improve low k structure mechanical strength and plug fill uniformity | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| KR100248621B1 (ko) | 반도체소자의 제조방법 | |
| KR0171316B1 (ko) | 반도체 소자의 층간 절연막의 평탄화 방법 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH0321024A (ja) | 多層配線構造及びその層間膜加工方法 | |
| KR100244801B1 (ko) | 반도체 소자의 제조방법 | |
| KR930010107B1 (ko) | 배선제조방법 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH06283863A (ja) | 多層配線基板の製造方法 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPH09283519A (ja) | 半導体装置の製造方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JP2002050687A (ja) | 半導体装置の製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH09232421A (ja) | 半導体装置 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 |