JPH06283863A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH06283863A
JPH06283863A JP7155193A JP7155193A JPH06283863A JP H06283863 A JPH06283863 A JP H06283863A JP 7155193 A JP7155193 A JP 7155193A JP 7155193 A JP7155193 A JP 7155193A JP H06283863 A JPH06283863 A JP H06283863A
Authority
JP
Japan
Prior art keywords
conductor
insulator
forming
via hole
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7155193A
Other languages
English (en)
Inventor
Tsuneo Hamaguchi
恒夫 濱口
Tokuji Tanaka
篤司 田中
Masanobu Obara
雅信 小原
Ryusaku Tsukao
隆作 塚尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7155193A priority Critical patent/JPH06283863A/ja
Publication of JPH06283863A publication Critical patent/JPH06283863A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 製造期間の短縮化と高密度実装化を図る。 【構成】 ベース基板1上に下層導体2を形成し、下層
導体2上に絶縁体3を形成する。絶縁体3の表面に金属
膜9を形成し、レジストをパターンニングしてバイアホ
ール6をエッチングにより穿設し、さらに、レジスト1
0をパターンニングする。そして、下層導体2を電極と
して電気めっきにより導体をバイアホール6に埋設する
とともに、金属膜9上に上層導体5を析出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高集積LSI、抵抗、
コンデンサ等の部品を高密度に実装する薄膜状の多層配
線基板の製造方法に関する。
【0002】
【従来の技術】セラミック、シリコン等のベース基板上
に導体と絶縁体を交互に形成して多層配線基板を構成す
る際、上層配線と下層配線を電気的に接続するバイアホ
ールの構造としては、スタッガータイプとスタックタイ
プに大別される。バイアホールを階段状に形成するスタ
ッガータイプに対して、バイアホールを導体で埋設して
垂直状に形成するスタックタイプは、バイア領域が小さ
くて済み、高密度実装に適している。図5は、IEPS. Pr
oceedings of the Technical Conf. 9th AnnualInterna
tional Elec. Packaging conf Page294〜313 Vol.1 Sep
t.1989 に掲載されたスタックタイプの従来の多層配線
基板の製造方法を示すものである。これを図に基づいて
説明する。
【0003】まず、同図(a)において、ベース基板1
上に下層導体2を形成し、この下層導体2の表面に絶縁
体3を形成する。次に、同図(b)において、次工程で
絶縁体3にバイアホール6を穿設するために、絶縁体3
上に第1の金属膜11を形成し、第1のレジスト12を
パターンニングし、バイアホール6形成部に対応した第
1の金属膜11をエッチングして、第1の金属膜11の
マスクパターンを形成する。そして、同図(c)におい
て、反応性イオンエッチング等で絶縁体3にバイアホー
ル6を開設し、第1の金属膜11を除去した後に、下層
導体2を電気めっきの電極として、バイアホール6に導
体となる金属4を埋設する。しかる後、同図(d)にお
いて、新たな第2の金属膜13を絶縁体3の表面上に形
成するとともに、第2のレジスト16をパターンニング
する。そして、同図(e)において、第2の金属膜13
を電気めっきの電極として上層導体5を形成し、第2の
レジスト16および上層導体5以外の第2の金属膜13
を除去する。以下、これらの工程を繰り返すことによっ
てベース基板1上に多層の配線層が形成される。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法では、バイアホール6の埋設工程と上
層導体5の形成工程とを各々独自に、かつ各層毎に行う
ため、工程が複雑となり、製造期間が長くかかるととも
に、電気めっきによる導体のバイアホール埋設の深さ制
御が困難であり、このため、バイア部における上層導体
に凹凸が生じ、表面が平坦とならず、この結果、高密度
配線の妨げになるとともに、配線基板上にLSIの端子
(リード)接続を困難とする問題点があった。
【0005】したがって、本発明は上記した従来の問題
点に鑑みてなされたものであり、その目的とするところ
は、製造期間の短縮と表面の平坦性を向上することによ
り高密度実装を図った多層配線基板の製造方法を提供す
ることにある。
【0006】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る多層配線基板の製造方法は、下層導体
表面に絶縁体を形成する工程と、この絶縁体上に金属膜
を形成し、この金属膜をパターンニングする工程と、こ
の金属膜にマスキングして前記絶縁体にバイアホールを
設ける工程と、前記絶縁体上に上層導体形成用のレジス
トをパターンニングする工程と、前記下層導体を電気め
っきの電極として導体となる金属で前記バイアホールを
埋設するとともに、前記金属膜上に前記導体となる金属
で上層導体を形成する工程と、前記レジストおよび上層
導体以外の金属膜を除去する工程とで構成されている。
【0007】また、本発明に係る多層配線基板の製造方
法は、下層導体表面上にまで到達するバイアホールを有
する絶縁体を下層導体表面上に形成する工程と、この絶
縁体上に金属膜を形成する工程と、この金属膜上にレジ
ストをパターンニングする工程と、前記下層導体を電気
めっきの電極として前記バイアホールを導体となる金属
で埋設するとともに、前記金属膜上に前記導体となる金
属で上層導体を形成する工程と、前記レジストおよび上
層導体以外の金属膜を除去する工程とで構成されてい
る。
【0008】また、本発明に係る多層配線基板の製造方
法は、下層導体表面上に絶縁体を形成する工程と、この
絶縁体上に上層導体を形成する工程と、前記絶縁体に前
記下層導体表面まで到達するバイアホールを穿設する工
程と、このバイアホールを導体となる金属で埋設すると
ともに、この金属を前記上層導体に電気的に接続する工
程とで構成されている。
【0009】また、本発明に係る多層配線基板の製造方
法は、導体と絶縁体とを交互に複数層形成する工程と、
前記絶縁体に前記下層側の各々の導体表面まで到達する
バイアホールを穿設する工程と、このバイアホールを導
体となる金属で埋設するとともに、この金属を最上層導
体に電気的に接続する工程とで構成されている。
【0010】また、本発明に係る多層配線基板の製造方
法は、絶縁体が、ポリイミド、シクロブデン環を含むポ
リマーあるいはエポキシレジンで形成されている。
【0011】
【作用】本発明によれば、バイアホール埋設工程と絶縁
体上の上層導体形成工程を電気めっきによって連続して
行われるので、工程が簡単となる。また、本発明によれ
ば、平坦な絶縁体上に、上層導体と下層導体とをあらか
じめ形成してあるので、各層の導体の表面が平坦状に形
成されるとともに、上層導体と下層導体とを形成後にバ
イアホールを開設し、バイア接続を行うようにしたの
で、工程が簡単となる。また、誘電率が小さいポリイミ
ド、シクログテン環を含むポリマーあるいはエポキシレ
ジンを使用しているので、高速信号伝送が容易となる。
【0012】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図1は本発明に係る多層配線基板の製造方法を示す
側断面図である。同図(a)において、セラミックス、
シリコン等のベース基板1上にスパッタまたは無電解め
っきと電気めっきにより下層導体2を形成し、下層導体
2の上に二酸化シリコン等の絶縁体3をCVD法等で形
成する。次に、同図(b)において、絶縁体3上にスパ
ッタまたは無電解めっきで金属膜9を形成し、金属膜9
上に図示を省略したレジストを塗布し、写真製版技術に
より、レジストをパターンニングし、バイアホール6に
対応する部分6aの金属膜をエッチングで除去する。
【0013】そして、同図(c)において、絶縁体3に
反応性イオンエッチングを用いてバイアホール6を形成
する。次に、同図(d)において、金属膜9上にレジス
ト10をパターンニングする。しかるのち、同図(e)
において、下層導体2を電極として電気めっきにより導
体4をバイアホール6に埋設する。埋設した導体4が金
属膜9に接触すると、金属膜9上にも電気めっきにより
導体が析出して上層導体5が形成される。このとき、上
層導体5とバイアホール6上の導体とは同時に析出する
ため、同じ厚さに形成され、その結果、上層導体5表面
は平坦状に形成される。最後に、レジスト10と上層導
体5以外に形成された金属膜9を除去する。以下、上述
した工程を繰り返すことにより多層の配線基板が得られ
る。
【0014】図2は本発明の第2の実施例を示す側断面
図である。まず、同図(a)において、ベース基板1上
に下層導体2を形成し、下層導体2の上に絶縁体3を形
成し、しかるのち、図示を省略したレジストをパターン
ニングし、エッチングによりバイアホール6を形成す
る。なお、バイアホール6の形成方法としては、感光基
を有する高分子材料例えばポリイミド、エポキシ等を用
いて写真製版技術により絶縁体3に直接形成してもよ
い。次に、同図(b)において、絶縁体3上にスパッタ
により金属膜9を形成する。
【0015】しかるのち、同図(c)において、金属膜
9上にレジスト10をパターンニングする。そして、上
述した第1の実施例と同様に、同図(d)において、下
層導体2を電極として電気めっきにより導体4をバイア
ホール6中に析出して埋設するとともに、上層導体5を
形成し、最後にレジスト10と金属膜9とを除去する。
以下、上述した工程を繰り返すことにより多層の配線基
板が得られる。
【0016】図3は本発明の第3の実施例を示す側断面
図である。まず、同図(a)において、ベース基板1上
に下層導体2と絶縁体3を形成するとともに、あらかじ
め絶縁体3上に上層導体5を形成する。次に、同図
(b)において、絶縁体3上に図示を省略したレジスト
をパターンニングして、プラズマエッチング、反応性エ
ッチングまたはエッチャント等によりバイアホール6を
形成する。なお、バイアホール6を形成する方法はエキ
シマレーザにより行うこともできる。この場合、いずれ
の方法においても、下層導体2と絶縁体3のエッチング
速度に差があり、下層導体2がエッチングのストッパと
なる条件で行う。
【0017】すなわち、例えば、絶縁体3が二酸化シリ
コンで、プラズマエッチング、反応性イオンエッチング
の場合には、SF6 のガスが有効であり、エッチャント
はフッカ水素酸が有効である。また、絶縁体3が高分子
材料の場合には、ガスは酸素でもよいし、エキシマレー
ザが数十μmの微細な穴をあけるのにきわめて有効であ
る。そして、同図(c)において、無電解めっきまたは
電気めっきにより、バイアホール6に導体4を析出させ
る。このように、下層導体2と上層導体5をあらかじめ
形成し、しかるのち、バイアを形成するようにしたの
で、上層導体5の表面は平坦状に形成されるとともに、
バイア接続の工程が容易となる。以下、上述した工程を
繰り返すことにより多層の配線基板が得られる。
【0018】図4は本発明の第4の実施例を示す側断面
図である。同図において、絶縁体3に複数層の導体配線
7を形成したのち、バイアホール6を形成し、しかるの
ち、導体4でバイアホール6を埋設し、研磨またはエッ
チングにより表面を平坦状に形成したのち、表面電極8
を形成する。
【0019】なお、上述したいずれの実施例において、
絶縁体3は無機物または有機物等のいずれでもよいが、
誘電率が小さいポリイミド、シクロブテン環を含むポリ
マーあるいはエポキシレジンを使用することにより、高
速信号伝送を容易に行うことが可能となる。
【0020】
【発明の効果】以上説明したように本発明によれば、下
層導体を電気めっきの電極として導体となる金属でバイ
アホールを埋設するとともに、金属膜上に導体となる金
属で上層導体を形成するようにして、バイアホール埋設
工程と上層導体形成工程を連続して行うようにしたの
で、上層導体の表面が平坦状に形成され、このため、高
密度配線が行い得るとともに、工程が簡単となり、この
結果、製造期間の短縮を図ることが可能となる。
【0021】また、あらかじめ、絶縁体を介して下層導
体と上層導体を形成し、しかるのち、バイアホールを開
設し、バイアホールを埋設するようにしたので、上層導
体の表面は平坦状が保たれ、このため、高密度配線が行
い得るとともに、工程が簡単となり、この結果、製造期
間の短縮を図ることが可能となる。また、誘電率が小さ
いポリイミド、シクログテン環を含むポリマーあるいは
エポキシレジンを使用しているので、高速信号伝送が容
易となり、多層化が容易となる。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の製造方法を示す側
断面図である。
【図2】本発明に係る多層配線基板の製造方法の第2の
実施例の側断面図である。
【図3】本発明に係る多層配線基板の製造方法の第3の
実施例の側断面図である。
【図4】本発明に係る多層配線基板の製造方法の第4の
実施例の側断面図である。
【図5】従来の多層配線基板の製造方法を示す側断面図
である。
【符号の説明】
1 ベース基板 2 下層導体 3 絶縁体 4 導体 5 上層導体 6 バイアホール 7 導体配線 8 表面電極 9 レジスト 10 金属膜
フロントページの続き (72)発明者 塚尾 隆作 兵庫県尼崎市塚口本町8丁目1番1号 三 菱電機株式会社生産技術研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ベース基板上に絶縁体と導体とで配線層
    が形成され、導体が2層以上形成された多層配線基板の
    製造方法において、下層導体表面に絶縁体を形成する工
    程と、この絶縁体上に金属膜を形成し、この金属膜をパ
    ターンニングする工程と、この金属膜にマスキングして
    前記絶縁体にバイアホールを設ける工程と、前記絶縁体
    上に上層導体形成用のレジストをパターンニングする工
    程と、前記下層導体を電気めっきの電極として導体とな
    る金属で前記バイアホールを埋設するとともに、前記金
    属膜上に前記導体となる金属で上層導体を形成する工程
    と、前記レジストおよび上層導体以外の金属膜を除去す
    る工程とで構成されたことを特徴とする多層配線基板の
    製造方法。
  2. 【請求項2】 ベース基板上に絶縁体と導体とで配線層
    が形成され、導体が2層以上形成された多層配線基板の
    製造方法において、下層導体表面上にまで到達するバイ
    アホールを有する絶縁体を下層導体表面上に形成する工
    程と、この絶縁体上に金属膜を形成する工程と、この金
    属膜上にレジストをパターンニングする工程と、前記下
    層導体を電気めっきの電極として前記バイアホールを導
    体となる金属で埋設するとともに、前記金属膜上に前記
    導体となる金属で上層導体を形成する工程と、前記レジ
    ストおよび上層導体以外の金属膜を除去する工程とで構
    成されたことを特徴とする多層配線基板の製造方法。
  3. 【請求項3】 ベース基板上に絶縁体と導体とで配線層
    が形成され、導体が2層以上形成された多層配線基板の
    製造方法において、下層導体表面上に絶縁体を形成する
    工程と、この絶縁体上に上層導体を形成する工程と、前
    記絶縁体に前記下層導体表面まで到達するバイアホール
    を穿設する工程と、このバイアホールを導体となる金属
    で埋設するとともに、この金属を前記上層導体に電気的
    に接続する工程とで構成されたことを特徴とする多層配
    線基板の製造方法。
  4. 【請求項4】 ベース基板上に絶縁体と導体とで配線層
    が形成され、導体が2層以上形成された多層配線基板の
    製造方法において、導体と絶縁体とを交互に複数層形成
    する工程と、前記絶縁体に前記下層側の各々の導体表面
    まで到達するバイアホールを穿設する工程と、このバイ
    アホールを導体となる金属で埋設するとともに、この金
    属を最上層導体に電気的に接続する工程とで構成された
    ことを特徴とする多層配線基板の製造方法。
  5. 【請求項5】 請求項1〜4記載のいずれか一項に記載
    の多層配線基板の製造方法において、前記絶縁体が、ポ
    リイミド、シクロブデン環を含むポリマーあるいはエポ
    キシレジンで形成されていることを特徴とする多層配線
    基板の製造方法。
JP7155193A 1993-03-30 1993-03-30 多層配線基板の製造方法 Pending JPH06283863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7155193A JPH06283863A (ja) 1993-03-30 1993-03-30 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7155193A JPH06283863A (ja) 1993-03-30 1993-03-30 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH06283863A true JPH06283863A (ja) 1994-10-07

Family

ID=13463989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7155193A Pending JPH06283863A (ja) 1993-03-30 1993-03-30 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH06283863A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021626A1 (en) * 1996-11-09 1998-05-22 Epigem Limited Multifunctional microstructures and preparation thereof
JP2002359468A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2008294285A (ja) * 2007-05-25 2008-12-04 Nippon Mektron Ltd プリント配線板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021626A1 (en) * 1996-11-09 1998-05-22 Epigem Limited Multifunctional microstructures and preparation thereof
JP2002359468A (ja) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2008294285A (ja) * 2007-05-25 2008-12-04 Nippon Mektron Ltd プリント配線板およびその製造方法

Similar Documents

Publication Publication Date Title
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
EP0129389B1 (en) A method of producing a layered structure
US6410858B1 (en) Multilayered wiring board, a production process for, and semiconductor device using, the same
JP3014310B2 (ja) 積層配線基板の構造と製作方法
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
US5358621A (en) Method of manufacturing semiconductor devices
EP0450381B1 (en) Multilayer interconnection structure
JPH10190192A (ja) 印刷回路板製造プロセス
CA2539280A1 (en) High reliability multilayer circuit substrates and methods for their formation
US6350365B1 (en) Method of producing multilayer circuit board
JPH0728131B2 (ja) 高密度集積回路を有する接続板の多層配線網の形成方法
JPS63104398A (ja) 多層配線基板の製造方法
JPH06283863A (ja) 多層配線基板の製造方法
JP3504250B2 (ja) 半導体素子の製造方法
JP2938341B2 (ja) 同軸構造の配線の形成方法
KR100289962B1 (ko) 반도체장치및그제조방법
JPH03181195A (ja) 配線基板の製造方法
JPH0569308B2 (ja)
JPH06268377A (ja) 多層配線基板の製造方法
JPH07307566A (ja) 多層配線基板の製造方法
JPH1126575A (ja) 半導体装置およびその製造方法
JP2879755B2 (ja) 半導体装置の製造方法
KR920001912B1 (ko) 산화막과 폴리이미드를 이용한 반도체 제조방법.
JPH08139185A (ja) 半導体装置の製造方法
JPH0677650A (ja) 多層配線板の製造方法