JP3504250B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3504250B2 JP3504250B2 JP2002061635A JP2002061635A JP3504250B2 JP 3504250 B2 JP3504250 B2 JP 3504250B2 JP 2002061635 A JP2002061635 A JP 2002061635A JP 2002061635 A JP2002061635 A JP 2002061635A JP 3504250 B2 JP3504250 B2 JP 3504250B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- organic sog
- void
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線（２層配
線を含む）の下層と上層で隣接する配線間、または同じ
配線層において隣接する配線間に、例えば誘電率の低い
空気などの気体を閉じ込めた空洞を形成する半導体素子
の製造方法に関するものである。
線を含む）の下層と上層で隣接する配線間、または同じ
配線層において隣接する配線間に、例えば誘電率の低い
空気などの気体を閉じ込めた空洞を形成する半導体素子
の製造方法に関するものである。
【０００２】
【従来の技術】図５は従来の半導体素子の製造プロセス
を説明する断面構造図である。この図５のような従来技
術は、例えば特開平１１−２４３１５号公報に記載され
ている。
を説明する断面構造図である。この図５のような従来技
術は、例えば特開平１１−２４３１５号公報に記載され
ている。
【０００３】まず、図５（ａ）に示すように、半導体基
板１０上に導電膜を形成し、この導電膜をパターニング
して、下層の配線１１を形成する。
板１０上に導電膜を形成し、この導電膜をパターニング
して、下層の配線１１を形成する。
【０００４】次に、図５（ｂ）に示すように、配線１１
を形成した半導体基板１０上に密着層として働くＳｉＯ
２膜１２を形成し、その上に有機ＳＯＧ１３を堆積さ
せ、表面を平坦化する。そして、その上に酸化物キャッ
プ１４を形成する。
を形成した半導体基板１０上に密着層として働くＳｉＯ
２膜１２を形成し、その上に有機ＳＯＧ１３を堆積さ
せ、表面を平坦化する。そして、その上に酸化物キャッ
プ１４を形成する。
【０００５】次に、図５（ｃ）に示すように、酸化物キ
ャップ１４上にホトレジスト１６ｃを塗布形成し、この
ホトレジスト１６ｃに、ビアホール１７（図５（ｄ）参
照）の形成のためのパターンニングを施す。
ャップ１４上にホトレジスト１６ｃを塗布形成し、この
ホトレジスト１６ｃに、ビアホール１７（図５（ｄ）参
照）の形成のためのパターンニングを施す。
【０００６】次に、図５（ｄ）に示すように、パターン
ニングされたホトレジスト１６ｃをマスクにして、酸化
物キャップ１４、有機ＳＯＧ１３、およびＳｉＯ２膜１
２をエッチングし、ビアホール１７を形成する。なお、
ビアホール１７を形成したあとに、ホトレジスト１６ｃ
を除去する。
ニングされたホトレジスト１６ｃをマスクにして、酸化
物キャップ１４、有機ＳＯＧ１３、およびＳｉＯ２膜１
２をエッチングし、ビアホール１７を形成する。なお、
ビアホール１７を形成したあとに、ホトレジスト１６ｃ
を除去する。
【０００７】次に、図５（ｅ）に示すように、ビアホー
ル１７に導電プラグの形成のためのバリアメタル２０を
堆積させる。
ル１７に導電プラグの形成のためのバリアメタル２０を
堆積させる。
【０００８】次に、図５（ｆ）に示すように、ビアホー
ル１７に導電プラグ２２を埋め込む。
ル１７に導電プラグ２２を埋め込む。
【０００９】次に、図５（ｇ）に示すように、酸化物キ
ャップ１４上にホトレジスト１６ｄを塗布形成し、この
ホトレジスト１６ｄに、ピンホール１０２（図５（ｈ）
参照）の形成のためのパターンニングを施す。
ャップ１４上にホトレジスト１６ｄを塗布形成し、この
ホトレジスト１６ｄに、ピンホール１０２（図５（ｈ）
参照）の形成のためのパターンニングを施す。
【００１０】次に、図５（ｈ）に示すように、パターン
ニングされたホトレジスト１６ｄをマスクにして、酸化
物キャップ１４をエッチングし、有機ＳＯＧ１３の除去
のために有機ＳＯＧ１３の上面を開口して露出させるピ
ンホール１０２を形成する。
ニングされたホトレジスト１６ｄをマスクにして、酸化
物キャップ１４をエッチングし、有機ＳＯＧ１３の除去
のために有機ＳＯＧ１３の上面を開口して露出させるピ
ンホール１０２を形成する。
【００１１】次に、図５（ｉ）に示すように、ピンホー
ル１０２を介して有機ＳＯＧ１３をエッチングして除去
し、有機ＳＯＧ１３が存在していた空間に空洞２３を形
成する。なお、有機ＳＯＧ１３を除去したあとに、ホト
レジスト１６ｄを除去する。
ル１０２を介して有機ＳＯＧ１３をエッチングして除去
し、有機ＳＯＧ１３が存在していた空間に空洞２３を形
成する。なお、有機ＳＯＧ１３を除去したあとに、ホト
レジスト１６ｄを除去する。
【００１２】次に、図５（ｊ）に示すように、全面に酸
化膜１０３を形成する。これによって、酸化物キャップ
１４に形成されたピンホール１０２は、酸化膜１０３で
埋め込まれて塞がれ、これによって空洞２３内に誘電率
の低い空気が封入される。
化膜１０３を形成する。これによって、酸化物キャップ
１４に形成されたピンホール１０２は、酸化膜１０３で
埋め込まれて塞がれ、これによって空洞２３内に誘電率
の低い空気が封入される。
【００１３】次に、図５（ｋ）に示すように、酸化膜１
０３を化学的または機械的に削り、導電プラグ２２を露
出させる。
０３を化学的または機械的に削り、導電プラグ２２を露
出させる。
【００１４】このあと、図５（ａ）と同様のプロセスに
よって、導電プラグ２２上に、上層の配線となる導電体
を形成する。また、図５（ｋ）のプロセス以降、図５
（ａ）〜（ｋ）と同様のプロセスを繰り返して、多層配
線を形成していく。
よって、導電プラグ２２上に、上層の配線となる導電体
を形成する。また、図５（ｋ）のプロセス以降、図５
（ａ）〜（ｋ）と同様のプロセスを繰り返して、多層配
線を形成していく。
【００１５】このように、図５の従来技術では、隣接す
る配線間（上層と下層の配線間および同じ配線層の配線
間）に、誘電率の低い空気を封入した空洞２３を形成す
ることにより、隣接する配線間の容量（層間容量および
同じ配線層内の配線間容量）を低減している。
る配線間（上層と下層の配線間および同じ配線層の配線
間）に、誘電率の低い空気を封入した空洞２３を形成す
ることにより、隣接する配線間の容量（層間容量および
同じ配線層内の配線間容量）を低減している。
【００１６】
【発明が解決しようとする課題】しかしながら上記従来
の技術では、有機ＳＯＧ１３を露出させるピンホール１
０２を有機ＳＯＧ１３の上面に形成し、このピンホール
１０２を介して有機ＳＯＧ１３をエッチングして除去
し、これによって形成された空洞２３の上面に位置する
ピンホール１０２を酸化膜１０３で塞ぐので、空洞２３
内にも酸化膜１０３の残渣が付着したり、ピンホール１
０２を塞ぐ酸化膜１０３が空洞２３内に落下することが
避けられない。空洞２３内に酸化膜などの残渣が付着す
ると、半導体素子の電気的特性などに影響を及ぼし、隣
接する配線間の容量（誘電率）が上昇してしまい、空洞
２３を形成することの本来の目的を果たせなくなる。
の技術では、有機ＳＯＧ１３を露出させるピンホール１
０２を有機ＳＯＧ１３の上面に形成し、このピンホール
１０２を介して有機ＳＯＧ１３をエッチングして除去
し、これによって形成された空洞２３の上面に位置する
ピンホール１０２を酸化膜１０３で塞ぐので、空洞２３
内にも酸化膜１０３の残渣が付着したり、ピンホール１
０２を塞ぐ酸化膜１０３が空洞２３内に落下することが
避けられない。空洞２３内に酸化膜などの残渣が付着す
ると、半導体素子の電気的特性などに影響を及ぼし、隣
接する配線間の容量（誘電率）が上昇してしまい、空洞
２３を形成することの本来の目的を果たせなくなる。
【００１７】本発明は、このような従来の課題を解決す
るためになされたものであり、隣接する配線間の容量
（層間容量および同じ配線層内の配線間容量）を確実か
つ大幅に低減できる半導体素子の製造方法を提供するこ
とを目的とするものである。
るためになされたものであり、隣接する配線間の容量
（層間容量および同じ配線層内の配線間容量）を確実か
つ大幅に低減できる半導体素子の製造方法を提供するこ
とを目的とするものである。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子の製造方法は、有機ＳＯＧで
分離される複数の配線を半導体基板に形成する工程と、
上記有機ＳＯＧと上記配線との間に空隙を形成する工程
と、上記空隙を介して上記有機ＳＯＧを除去する工程と
を有することを特徴とするものである。
めに、本発明の半導体素子の製造方法は、有機ＳＯＧで
分離される複数の配線を半導体基板に形成する工程と、
上記有機ＳＯＧと上記配線との間に空隙を形成する工程
と、上記空隙を介して上記有機ＳＯＧを除去する工程と
を有することを特徴とするものである。
【００１９】
【発明の実施の形態】実施の形態１
図１は本発明の実施の形態１の半導体素子の製造プロセ
スを説明する断面構造図である。なお、図１において、
図５と同じものあるいは相当するものには同じ符号を付
してある。
スを説明する断面構造図である。なお、図１において、
図５と同じものあるいは相当するものには同じ符号を付
してある。
【００２０】まず、図１（ａ）に示すように、半導体基
板１０上に導電膜を形成し、この導電膜をパターニング
して、下層の配線１１を形成する。
板１０上に導電膜を形成し、この導電膜をパターニング
して、下層の配線１１を形成する。
【００２１】次に、図１（ｂ）に示すように、配線１１
を形成した半導体基板１０上に密着層として働くＳｉＯ
２膜１２を形成し、その上に有機ＳＯＧ１３を堆積させ
る。そして、その上に酸化物キャップ１４を形成する。
を形成した半導体基板１０上に密着層として働くＳｉＯ
２膜１２を形成し、その上に有機ＳＯＧ１３を堆積させ
る。そして、その上に酸化物キャップ１４を形成する。
【００２２】次に、図１（ｃ）に示すように、酸化物キ
ャップ１４上に層間絶縁膜１５（例えばＳｉＯ２膜）を
形成する。
ャップ１４上に層間絶縁膜１５（例えばＳｉＯ２膜）を
形成する。
【００２３】次に、図１（ｄ）に示すように、層間絶縁
膜１５上にホトレジスト１６を塗布形成し、このホトレ
ジスト１６に、ビアホール１７，１８（図１（ｅ）参
照）の形成のためのパターンニングを施す。
膜１５上にホトレジスト１６を塗布形成し、このホトレ
ジスト１６に、ビアホール１７，１８（図１（ｅ）参
照）の形成のためのパターンニングを施す。
【００２４】次に、図１（ｅ）に示すように、パターン
ニングされたホトレジスト１６をマスクにして、層間絶
縁膜１５、酸化物キャップ１４、有機ＳＯＧ１３、およ
びＳｉＯ２膜１２をエッチングし、ビアホール１７，１
８を形成する。なお、ビアホール１７，１８を形成した
あとに、ホトレジスト１６を除去する。
ニングされたホトレジスト１６をマスクにして、層間絶
縁膜１５、酸化物キャップ１４、有機ＳＯＧ１３、およ
びＳｉＯ２膜１２をエッチングし、ビアホール１７，１
８を形成する。なお、ビアホール１７，１８を形成した
あとに、ホトレジスト１６を除去する。
【００２５】図１（ｅ）において、ビアホール１７は、
下層と上層の配線間を導通させることを目的として形成
された通常のビアホールである。また、空隙１８は、こ
のあとに有機ＳＯＧ１３を除去することを目的として形
成されたダミーのビアホールであり、ビアホール１７と
同時に開口される。
下層と上層の配線間を導通させることを目的として形成
された通常のビアホールである。また、空隙１８は、こ
のあとに有機ＳＯＧ１３を除去することを目的として形
成されたダミーのビアホールであり、ビアホール１７と
同時に開口される。
【００２６】空隙１８は、図１（ｅ）に示すように、下
層の配線１１からずれて配置されるように設計されてお
り、空隙１８が開口されることによって、配線１１の側
壁部に極めて微細なスリット１９が形成される。このス
リット部１９の幅は、例えば０．１〜０．２［μｍ］で
ある。
層の配線１１からずれて配置されるように設計されてお
り、空隙１８が開口されることによって、配線１１の側
壁部に極めて微細なスリット１９が形成される。このス
リット部１９の幅は、例えば０．１〜０．２［μｍ］で
ある。
【００２７】次に、図１（ｆ），（ｇ）に示すように、
ビアホール１７および空隙１８に、導電プラグの形成の
ためのバリアメタル２０（例えばＴｉＮ）を堆積させ
る。なお、図１（ｇ）は、図１（ｆ）においてのスリッ
ト部１９の周辺部Ａの拡大図である。
ビアホール１７および空隙１８に、導電プラグの形成の
ためのバリアメタル２０（例えばＴｉＮ）を堆積させ
る。なお、図１（ｇ）は、図１（ｆ）においてのスリッ
ト部１９の周辺部Ａの拡大図である。
【００２８】図１（ｇ）に示すように、スリット部１９
には、バリアメタル２０に覆われずに、有機ＳＯＧ１３
の側面を露出させる部分２１が形成される。この理由と
しては、スリット部１９が極めて微細であるので、バリ
アメタル２０を形成する分子や原子がスリット部１９内
に進入できないことなどが考えられる。
には、バリアメタル２０に覆われずに、有機ＳＯＧ１３
の側面を露出させる部分２１が形成される。この理由と
しては、スリット部１９が極めて微細であるので、バリ
アメタル２０を形成する分子や原子がスリット部１９内
に進入できないことなどが考えられる。
【００２９】次に、図１（ｈ）に示すように、ビアホー
ル１７および空隙１８に導電プラグ２２（例えばタング
ステン）を埋め込む。このとき、スリット部１９の有機
ＳＯＧ露出部２１が、導電プラグ２２を形成するのため
のガス（タングステンの導電プラグ２２では、例えばＷ
Ｆ６を主ガスとするもの）に直接曝され、このガスによ
って有機ＳＯＧ１３がエッチングされて除去され、有機
ＳＯＧ１３が存在していた空間に空洞２３が形成され
る。
ル１７および空隙１８に導電プラグ２２（例えばタング
ステン）を埋め込む。このとき、スリット部１９の有機
ＳＯＧ露出部２１が、導電プラグ２２を形成するのため
のガス（タングステンの導電プラグ２２では、例えばＷ
Ｆ６を主ガスとするもの）に直接曝され、このガスによ
って有機ＳＯＧ１３がエッチングされて除去され、有機
ＳＯＧ１３が存在していた空間に空洞２３が形成され
る。
【００３０】図１（ｈ）において、空隙１８は導電プラ
グ２２によって塞がれ、これによって空洞２３内に誘電
率の低い空気が封入される。
グ２２によって塞がれ、これによって空洞２３内に誘電
率の低い空気が封入される。
【００３１】また、図１（ｈ）において、空洞２３上に
位置する酸化物キャップ１４および層間絶縁膜１５は、
ビアホール１７および空隙１８に埋め込まれた導電プラ
グ２２にバリアメタル２０を介して密着し、これらの導
電プラグ２２によって支持される。
位置する酸化物キャップ１４および層間絶縁膜１５は、
ビアホール１７および空隙１８に埋め込まれた導電プラ
グ２２にバリアメタル２０を介して密着し、これらの導
電プラグ２２によって支持される。
【００３２】このあと、図１（ａ）と同様のプロセスに
よって、導電プラグ２２上に、上層の配線を形成する。
また、図１（ｈ）のプロセス以降、図１（ａ）〜（ｈ）
と同様のプロセスを繰り返して、多層配線を形成してい
く。
よって、導電プラグ２２上に、上層の配線を形成する。
また、図１（ｈ）のプロセス以降、図１（ａ）〜（ｈ）
と同様のプロセスを繰り返して、多層配線を形成してい
く。
【００３３】図２は層間のある領域においての有機ＳＯ
Ｇ除去のための空隙１８のパターンの配置例を示す図で
ある。空隙１８の配置については、層間の強度や効率的
な充電材料除去の観点から様々なパターンが考えられる
が、基本的には、図２（ａ），（ｂ），（ｃ）に示すよ
うに、下層の配線１１と上層の配線の導通の役割を果た
すビアホール１７と、有機ＳＯＧ除去のための空隙１８
とが、混在したレイアウトを特徴としている。図２にお
いて、図１と同じものあるいは相当するものには同じ符
号を付してあり、１１ａ，１１ｂ，１１ｃ，１１ｄは下
層の配線（図１の配線１１に相当する）であり、ＤＰは
空隙パターンである。
Ｇ除去のための空隙１８のパターンの配置例を示す図で
ある。空隙１８の配置については、層間の強度や効率的
な充電材料除去の観点から様々なパターンが考えられる
が、基本的には、図２（ａ），（ｂ），（ｃ）に示すよ
うに、下層の配線１１と上層の配線の導通の役割を果た
すビアホール１７と、有機ＳＯＧ除去のための空隙１８
とが、混在したレイアウトを特徴としている。図２にお
いて、図１と同じものあるいは相当するものには同じ符
号を付してあり、１１ａ，１１ｂ，１１ｃ，１１ｄは下
層の配線（図１の配線１１に相当する）であり、ＤＰは
空隙パターンである。
【００３４】図２（ａ）に示す空隙パターン配置例で
は、隣接して配置された配線１１ａ，１１ｂ，１１ｃに
おいて、配線１１ａおよび１１ｃ上には、ビアホール１
７のみが形成され、配線１１ａと１１ｃの間に配置され
た配線１１ｂには、空隙１８のみが形成されている。つ
まり、配線１１ａおよび１１ｃには、空隙パターンＤＰ
は形成されず、配線１１ａと１１ｃの間に配置された配
線１１ｂにのみ、空隙パターンＤＰが形成されている。
このように、空隙パターンＤＰは、配線１１ａ，１１
ｂ，１１ｃの配設方向に沿って延びる領域に配置されて
いる。
は、隣接して配置された配線１１ａ，１１ｂ，１１ｃに
おいて、配線１１ａおよび１１ｃ上には、ビアホール１
７のみが形成され、配線１１ａと１１ｃの間に配置され
た配線１１ｂには、空隙１８のみが形成されている。つ
まり、配線１１ａおよび１１ｃには、空隙パターンＤＰ
は形成されず、配線１１ａと１１ｃの間に配置された配
線１１ｂにのみ、空隙パターンＤＰが形成されている。
このように、空隙パターンＤＰは、配線１１ａ，１１
ｂ，１１ｃの配設方向に沿って延びる領域に配置されて
いる。
【００３５】また、図２（ｂ），（ｃ）に示す空隙パタ
ーン配置例では、隣接して配置された配線１１ａ，１１
ｂ，１１ｃのそれぞれにおいて、ビアホール１７と空隙
１８とが交互に形成されている。
ーン配置例では、隣接して配置された配線１１ａ，１１
ｂ，１１ｃのそれぞれにおいて、ビアホール１７と空隙
１８とが交互に形成されている。
【００３６】図２（ｂ）では、隣接する配線１１ａと１
１ｂのビアホール１７が互いに向き合い、配線１１ａと
１１ｂの空隙１８が互いに向き合うように、ビアホール
１７および空隙１８が形成されている。隣接する配線１
１ｂと１１ｃについても同様である。このように、空隙
パターンＤＰは、配線１１ａ，１１ｂ，１１ｃの配設方
向と垂直な方向に延びる領域に配置されている。
１ｂのビアホール１７が互いに向き合い、配線１１ａと
１１ｂの空隙１８が互いに向き合うように、ビアホール
１７および空隙１８が形成されている。隣接する配線１
１ｂと１１ｃについても同様である。このように、空隙
パターンＤＰは、配線１１ａ，１１ｂ，１１ｃの配設方
向と垂直な方向に延びる領域に配置されている。
【００３７】図２（ｃ）では、隣接する配線１１ａと１
１ｂにおいて、配線１１ａのビアホール１７と配線１１
ｂの空隙１８とが互いに向き合い、配線１１ａの空隙１
８と配線１１ｂのビアホール１７とが互いに向き合うよ
うに、ビアホール１７および空隙１８が形成されてい
る。隣接する配線１１ｂと１１ｃ、１１ｃと１１ｄにつ
いても同様である。このように、空隙パターンＤＰは、
市松模様となる位置の複数の領域にそれぞれ配置されて
いる。
１ｂにおいて、配線１１ａのビアホール１７と配線１１
ｂの空隙１８とが互いに向き合い、配線１１ａの空隙１
８と配線１１ｂのビアホール１７とが互いに向き合うよ
うに、ビアホール１７および空隙１８が形成されてい
る。隣接する配線１１ｂと１１ｃ、１１ｃと１１ｄにつ
いても同様である。このように、空隙パターンＤＰは、
市松模様となる位置の複数の領域にそれぞれ配置されて
いる。
【００３８】以上のように実施の形態１では、下層に形
成された配線１１からずれた位置に、有機ＳＯＧ１３の
除去のための空隙１８を形成することより、配線１１の
側壁部に微細なスリット１９が形成され、このスリット
部１９にバリアメタル２０に覆われずに有機ＳＯＧ１３
の側面を露出させる部分２１が形成される。このよう
に、バリアメタル２０に覆われずに有機ＳＯＧ１３の側
面を露出させる有機ＳＯＧ露出部２１は、導電プラグ２
２の形成時に使用されるガス（例えば、タングステンの
導電プラグ２２の形成に使用されるＷＦ６ガス）に直接
曝されてエッチングされるので、導電プラグ２２の形成
と同時に有機ＳＯＧ１３を除去することが可能となる。
成された配線１１からずれた位置に、有機ＳＯＧ１３の
除去のための空隙１８を形成することより、配線１１の
側壁部に微細なスリット１９が形成され、このスリット
部１９にバリアメタル２０に覆われずに有機ＳＯＧ１３
の側面を露出させる部分２１が形成される。このよう
に、バリアメタル２０に覆われずに有機ＳＯＧ１３の側
面を露出させる有機ＳＯＧ露出部２１は、導電プラグ２
２の形成時に使用されるガス（例えば、タングステンの
導電プラグ２２の形成に使用されるＷＦ６ガス）に直接
曝されてエッチングされるので、導電プラグ２２の形成
と同時に有機ＳＯＧ１３を除去することが可能となる。
【００３９】導電プラグ２２の形成時に有機ＳＯＧ１３
が除去可能である証拠について以下に説明する。図３は
タングステンからなる導電プラグ２２の形成時に有機Ｓ
ＯＧ膜からなる有機ＳＯＧ１３を除去可能であることを
説明する図であって、タングステンの導電プラグ２２の
形成時の主ガスであるＷＦ６ガスによる有機ＳＯＧ膜の
１分間時間当たりのエッチング量を、ＷＦ６ガスによる
ＳｉＯ２膜およびＳｉ ３Ｎ４膜の１分間当たりのエッチ
ング量とともに示す図である。
が除去可能である証拠について以下に説明する。図３は
タングステンからなる導電プラグ２２の形成時に有機Ｓ
ＯＧ膜からなる有機ＳＯＧ１３を除去可能であることを
説明する図であって、タングステンの導電プラグ２２の
形成時の主ガスであるＷＦ６ガスによる有機ＳＯＧ膜の
１分間時間当たりのエッチング量を、ＷＦ６ガスによる
ＳｉＯ２膜およびＳｉ ３Ｎ４膜の１分間当たりのエッチ
ング量とともに示す図である。
【００４０】図３において、ＷＦ６ガスによって、Ｓｉ
Ｏ２膜およびＳｉ３Ｎ４膜がそれぞれ１［ｎｍ］ほどエ
ッチングされる間に、有機ＳＯＧ膜は２５０［ｎｍ］ほ
どエッチングされる。このため、タングステンの導電プ
ラグ２２の形成時の主ガスであるＷＦ６ガスに、空隙１
８のスリット部１９に形成された有機ＳＯＧ露出部２１
を直接曝すことによって、この有機ＳＯＧ露出部２１か
ら空隙１８を介して有機ＳＯＧ１３を除去することが十
分可能であることが判る。また、有機ＳＯＧ１３が除去
されるまでに、ＳｉＯ２膜やＳｉ３Ｎ４膜からなる層間
絶縁膜１５は、ほとんどエッチングされないことから、
有機ＳＯＧ１３のみの選択除去が可能であることも判
る。
Ｏ２膜およびＳｉ３Ｎ４膜がそれぞれ１［ｎｍ］ほどエ
ッチングされる間に、有機ＳＯＧ膜は２５０［ｎｍ］ほ
どエッチングされる。このため、タングステンの導電プ
ラグ２２の形成時の主ガスであるＷＦ６ガスに、空隙１
８のスリット部１９に形成された有機ＳＯＧ露出部２１
を直接曝すことによって、この有機ＳＯＧ露出部２１か
ら空隙１８を介して有機ＳＯＧ１３を除去することが十
分可能であることが判る。また、有機ＳＯＧ１３が除去
されるまでに、ＳｉＯ２膜やＳｉ３Ｎ４膜からなる層間
絶縁膜１５は、ほとんどエッチングされないことから、
有機ＳＯＧ１３のみの選択除去が可能であることも判
る。
【００４１】このように実施の形態１では、導電プラグ
２２の形成のためのガスに、空隙１８のスリット部１９
内に形成されて有機ＳＯＧ１３の側面を露出させる有機
ＳＯＧ露出部２１を直接曝すことによって、導電プラグ
２２の形成と同時に、空隙１８を通して有機ＳＯＧ１３
のみを選択的に除去することが可能である。このため、
従来技術のように、有機ＳＯＧ除去のためのピンホール
の形成から埋め込みまでの一連のプロセスが必要でな
く、工数を大幅に短縮することができる。
２２の形成のためのガスに、空隙１８のスリット部１９
内に形成されて有機ＳＯＧ１３の側面を露出させる有機
ＳＯＧ露出部２１を直接曝すことによって、導電プラグ
２２の形成と同時に、空隙１８を通して有機ＳＯＧ１３
のみを選択的に除去することが可能である。このため、
従来技術のように、有機ＳＯＧ除去のためのピンホール
の形成から埋め込みまでの一連のプロセスが必要でな
く、工数を大幅に短縮することができる。
【００４２】また、従来技術では、有機ＳＯＧを除去し
て空洞を形成したあとに、その空洞の上面に形成されて
いるピンホールを酸化膜などで塞ぐ際、空洞内にも酸化
膜などの残渣が付着し、これら空洞内に付着した残渣が
電気的特性に影響を及ぼし、空洞の誘電率が上昇し、隣
接する配線間の容量（層間容量および同じ配線層内の配
線間容量）が上昇してしまい、上記配線間の容量を低減
できなくなるという問題があった。
て空洞を形成したあとに、その空洞の上面に形成されて
いるピンホールを酸化膜などで塞ぐ際、空洞内にも酸化
膜などの残渣が付着し、これら空洞内に付着した残渣が
電気的特性に影響を及ぼし、空洞の誘電率が上昇し、隣
接する配線間の容量（層間容量および同じ配線層内の配
線間容量）が上昇してしまい、上記配線間の容量を低減
できなくなるという問題があった。
【００４３】これに対し、この実施の形態１では、配線
１１の側壁部に極めて微細なスリット部１９を形成し、
このスリット部１９内に有機ＳＯＧ１３の側面を露出さ
せる有機ＳＯＧ露出部２１を形成し、有機ＳＯＧ１３の
側面から有機ＳＯＧ１３を除去するので、有機ＳＯＧ１
３を除去して形成された空洞２３内に進入する残渣を、
従来技術に比べて大幅に低減することができる。これに
より、誘電率が最も低い空気のメリットを最大限に生か
すことができ、隣接する配線間の容量（層間容量および
同じ配線層内の配線間容量）を確実かつ大幅に低減でき
る。
１１の側壁部に極めて微細なスリット部１９を形成し、
このスリット部１９内に有機ＳＯＧ１３の側面を露出さ
せる有機ＳＯＧ露出部２１を形成し、有機ＳＯＧ１３の
側面から有機ＳＯＧ１３を除去するので、有機ＳＯＧ１
３を除去して形成された空洞２３内に進入する残渣を、
従来技術に比べて大幅に低減することができる。これに
より、誘電率が最も低い空気のメリットを最大限に生か
すことができ、隣接する配線間の容量（層間容量および
同じ配線層内の配線間容量）を確実かつ大幅に低減でき
る。
【００４４】実施の形態２
図４は本発明の実施の形態２の半導体素子の製造プロセ
スを説明する断面構造図である。図４において、図１と
同じものには同じ符号を付してある。
スを説明する断面構造図である。図４において、図１と
同じものには同じ符号を付してある。
【００４５】まず、図４（ａ）に示すように、上記実施
の形態１の図１（ａ）〜（ｃ）と同様のプロセスによっ
て、半導体基板１０上に下層の配線となる配線１１を形
成し、その上にＳｉＯ２膜１２、有機ＳＯＧ１３、酸化
物キャップ１４、層間絶縁膜１５を形成する。
の形態１の図１（ａ）〜（ｃ）と同様のプロセスによっ
て、半導体基板１０上に下層の配線となる配線１１を形
成し、その上にＳｉＯ２膜１２、有機ＳＯＧ１３、酸化
物キャップ１４、層間絶縁膜１５を形成する。
【００４６】次に、図４（ｂ）に示すように、層間絶縁
膜１５上にホトレジスト１６ａを塗布形成し、このホト
レジスト１６ａに、ビアホール１７（図４（ｃ）参照）
の形成のためのパターンニングを施す。
膜１５上にホトレジスト１６ａを塗布形成し、このホト
レジスト１６ａに、ビアホール１７（図４（ｃ）参照）
の形成のためのパターンニングを施す。
【００４７】次に、図４（ｃ）に示すように、パターン
ニングされたホトレジスト１６ａをマスクにして、層間
絶縁膜１５、酸化物キャップ１４、有機ＳＯＧ１３、お
よびＳｉＯ２膜１２をエッチングし、ビアホール１７を
形成する。なお、ビアホール１７を形成したあとに、ホ
トレジスト１６ａを除去する。
ニングされたホトレジスト１６ａをマスクにして、層間
絶縁膜１５、酸化物キャップ１４、有機ＳＯＧ１３、お
よびＳｉＯ２膜１２をエッチングし、ビアホール１７を
形成する。なお、ビアホール１７を形成したあとに、ホ
トレジスト１６ａを除去する。
【００４８】次に、図４（ｄ）に示すように、ビアホー
ル１７に、導電プラグを埋め込むためのバリアメタル２
０ａ（例えばＴｉＮ）を堆積させる。そして、ビアホー
ル１７に導電プラグ２２ａ（例えばタングステン）を埋
め込む。
ル１７に、導電プラグを埋め込むためのバリアメタル２
０ａ（例えばＴｉＮ）を堆積させる。そして、ビアホー
ル１７に導電プラグ２２ａ（例えばタングステン）を埋
め込む。
【００４９】次に、図４（ｅ）に示すように、層間絶縁
膜１５上にホトレジスト１６ｂを塗布形成し、このホト
レジスト１６ｂに、空隙１８（図４（ｆ）参照）の形成
のためのパターンニングを施す。
膜１５上にホトレジスト１６ｂを塗布形成し、このホト
レジスト１６ｂに、空隙１８（図４（ｆ）参照）の形成
のためのパターンニングを施す。
【００５０】次に、図４（ｆ）に示すように、パターン
ニングされたホトレジスト１６ｂをマスクにして、層間
絶縁膜１５、酸化物キャップ１４、有機ＳＯＧ１３、お
よびＳｉＯ２膜１２をドライエッチングし、空隙１８を
形成する。この空隙１８が開口されることによって、上
記実施の形態１と同様に、配線１１の側壁部に極めて微
細なスリット１９が形成される。
ニングされたホトレジスト１６ｂをマスクにして、層間
絶縁膜１５、酸化物キャップ１４、有機ＳＯＧ１３、お
よびＳｉＯ２膜１２をドライエッチングし、空隙１８を
形成する。この空隙１８が開口されることによって、上
記実施の形態１と同様に、配線１１の側壁部に極めて微
細なスリット１９が形成される。
【００５１】次に、図４（ｇ），（ｈ）に示すように、
有機ＳＯＧ除去のための空隙１８にバリアメタル２０ｂ
を堆積させる。なお、図４（ｈ）は、図４（ｇ）のスリ
ット部１９の周辺部Ａの拡大図である。スリット部１９
においては、上記実施の形態１と同様に、バリアメタル
２０ｂに覆われずに、有機ＳＯＧ１３の側面を露出させ
る部分２１が存在する。バリアメタル２０ｂは、スリッ
ト部１９に進入せずに有機ＳＯＧ露出部２１を形成でき
るものであれば、バリアメタル２０ａと同じ材料あるい
は異なる材料のいずれでもよい。
有機ＳＯＧ除去のための空隙１８にバリアメタル２０ｂ
を堆積させる。なお、図４（ｈ）は、図４（ｇ）のスリ
ット部１９の周辺部Ａの拡大図である。スリット部１９
においては、上記実施の形態１と同様に、バリアメタル
２０ｂに覆われずに、有機ＳＯＧ１３の側面を露出させ
る部分２１が存在する。バリアメタル２０ｂは、スリッ
ト部１９に進入せずに有機ＳＯＧ露出部２１を形成でき
るものであれば、バリアメタル２０ａと同じ材料あるい
は異なる材料のいずれでもよい。
【００５２】次に、図４（ｉ）に示すように、有機ＳＯ
Ｇ１３をドライエッチングによって除去し、有機ＳＯＧ
１３が存在していた空間に空洞２３を形成する。この有
機ＳＯＧの除去においては、有機ＳＯＧ１３の側面の露
出した部分２１がエッチングガスに直接曝され、有機Ｓ
ＯＧ１３は、有機ＳＯＧ露出部２１から空隙１８を介し
て除去される。
Ｇ１３をドライエッチングによって除去し、有機ＳＯＧ
１３が存在していた空間に空洞２３を形成する。この有
機ＳＯＧの除去においては、有機ＳＯＧ１３の側面の露
出した部分２１がエッチングガスに直接曝され、有機Ｓ
ＯＧ１３は、有機ＳＯＧ露出部２１から空隙１８を介し
て除去される。
【００５３】図４（ｉ）において、有機ＳＯＧ除去のた
めの空隙１８は、下層の配線１１と上層の配線とを導通
させる役割を果たす必要はないので、必ずしも空隙１８
を導電プラグで埋め込む必要はない。従って、上記のエ
ッチングガスは、有機ＳＯＧ１３のみを選択的にエッチ
ングできるものであれば、空隙１８内に導電プラグを形
成するものであっても、空隙１８内に導電プラグを形成
しないものであってもよい。つまり、上記のエッチング
ガスは、導電プラグ２２ａを形成するためのガス（例え
ばＷＦ６を主ガスとするもの）と同じものであってもよ
いし、異なるものであってもよい。また、空隙１８内に
形成されるダミーの導電プラグの材料は、導電プラグ２
２ａと同じものであってもよいし、異なるものであって
もよい。
めの空隙１８は、下層の配線１１と上層の配線とを導通
させる役割を果たす必要はないので、必ずしも空隙１８
を導電プラグで埋め込む必要はない。従って、上記のエ
ッチングガスは、有機ＳＯＧ１３のみを選択的にエッチ
ングできるものであれば、空隙１８内に導電プラグを形
成するものであっても、空隙１８内に導電プラグを形成
しないものであってもよい。つまり、上記のエッチング
ガスは、導電プラグ２２ａを形成するためのガス（例え
ばＷＦ６を主ガスとするもの）と同じものであってもよ
いし、異なるものであってもよい。また、空隙１８内に
形成されるダミーの導電プラグの材料は、導電プラグ２
２ａと同じものであってもよいし、異なるものであって
もよい。
【００５４】図４（ｉ）において、空洞２３上に位置す
る酸化物キャップ１４および層間絶縁膜１５は、ビアホ
ール１７に埋め込まれた導電プラグ２２ａ（あるいはビ
アホール１７に埋め込まれた導電プラグ２２ａおよび空
隙１８に埋め込まれたダミー導電プラグ）にバリアメタ
ル２０を介して密着し、これらの導電プラグ２２ａ（あ
るいは導電プラグ２２ａおよびダミー導電プラグ）によ
って支持される。
る酸化物キャップ１４および層間絶縁膜１５は、ビアホ
ール１７に埋め込まれた導電プラグ２２ａ（あるいはビ
アホール１７に埋め込まれた導電プラグ２２ａおよび空
隙１８に埋め込まれたダミー導電プラグ）にバリアメタ
ル２０を介して密着し、これらの導電プラグ２２ａ（あ
るいは導電プラグ２２ａおよびダミー導電プラグ）によ
って支持される。
【００５５】このあと、上記実施の形態１の図１（ａ）
と同様のプロセスよって、導電プラグ２２ａ上（あるい
は導電プラグ２２ａ上およびダミー導電プラグ上）に、
上層の配線となる導電体を形成する。また、図４（ｉ）
のプロセス以降、図４（ａ）〜（ｉ）と同様のプロセス
を繰り返して、多層配線を形成していく。
と同様のプロセスよって、導電プラグ２２ａ上（あるい
は導電プラグ２２ａ上およびダミー導電プラグ上）に、
上層の配線となる導電体を形成する。また、図４（ｉ）
のプロセス以降、図４（ａ）〜（ｉ）と同様のプロセス
を繰り返して、多層配線を形成していく。
【００５６】有機ＳＯＧの除去のときに空隙１８に導電
プラグが埋め込まれず、図４（ｉ）の２２ｂが空洞にな
る場合には、空隙１８上に上層の配線を形成することに
よって空隙１８は空洞のまま塞がれ、これによって空洞
２３内に誘電率の低い空気が封入される。
プラグが埋め込まれず、図４（ｉ）の２２ｂが空洞にな
る場合には、空隙１８上に上層の配線を形成することに
よって空隙１８は空洞のまま塞がれ、これによって空洞
２３内に誘電率の低い空気が封入される。
【００５７】以上のように実施の形態２では、下層の配
線１１と上層の配線とを導通させるためのビアホール１
７の形成とは別に、有機ＳＯＧ除去のための空隙１８を
形成する。また、ビアホール１７を埋め込む導電プラグ
２２ａの形成とは別に、有機ＳＯＧ１３の側面を露出さ
せる有機ＳＯＧ露出部２１から空隙１８を介して有機Ｓ
ＯＧ１３を除去する。
線１１と上層の配線とを導通させるためのビアホール１
７の形成とは別に、有機ＳＯＧ除去のための空隙１８を
形成する。また、ビアホール１７を埋め込む導電プラグ
２２ａの形成とは別に、有機ＳＯＧ１３の側面を露出さ
せる有機ＳＯＧ露出部２１から空隙１８を介して有機Ｓ
ＯＧ１３を除去する。
【００５８】上記実施の形態１では、ビアホール１７を
形成する工程において空隙１８を同時に形成しており、
導電プラグ２２を形成する工程において同時に有機ＳＯ
Ｇ１３を除去するので、有機ＳＯＧ１３をエッチングす
るガスは、導電プラグ２２を形成するガスと同じもので
なければならず、有機ＳＯＧ１３は、導電プラグ２２を
形成するガスでエッチング可能な材料でなければならな
い。
形成する工程において空隙１８を同時に形成しており、
導電プラグ２２を形成する工程において同時に有機ＳＯ
Ｇ１３を除去するので、有機ＳＯＧ１３をエッチングす
るガスは、導電プラグ２２を形成するガスと同じもので
なければならず、有機ＳＯＧ１３は、導電プラグ２２を
形成するガスでエッチング可能な材料でなければならな
い。
【００５９】これに対し、この実施の形態２では、導電
プラグ２２ａの形成とは別の工程で有機ＳＯＧ１３を除
去するので、有機ＳＯＧ１３を除去するガスは、導電プ
ラグ２２ａを形成するガスと同じである必要はなく、有
機ＳＯＧ１３は、導電プラグ２２ａを形成するガスでエ
ッチング可能な材料である必要はない。従って、様々な
有機ＳＯＧを使用することが可能であり、これらの有機
ＳＯＧの選択的なエッチングに適した様々なエッチング
ガスを使用することが可能である。
プラグ２２ａの形成とは別の工程で有機ＳＯＧ１３を除
去するので、有機ＳＯＧ１３を除去するガスは、導電プ
ラグ２２ａを形成するガスと同じである必要はなく、有
機ＳＯＧ１３は、導電プラグ２２ａを形成するガスでエ
ッチング可能な材料である必要はない。従って、様々な
有機ＳＯＧを使用することが可能であり、これらの有機
ＳＯＧの選択的なエッチングに適した様々なエッチング
ガスを使用することが可能である。
【００６０】また、この実施の形態２においても、上記
実施の形態１と同様に、配線１１の側壁部に極めて微細
なスリット部１９を形成し、有機ＳＯＧ１３の側面から
有機ＳＯＧ１３を除去するので、有機ＳＯＧ１３を除去
した空洞２３内に進入する残渣を、従来技術に比べて大
幅に低減することができる。これにより、誘電率が最も
低い空気のメリットを最大限に生かすことができ、隣接
する配線間の容量（層間容量および同じ配線層内の配線
間容量）を確実かつ大幅に低減できる。
実施の形態１と同様に、配線１１の側壁部に極めて微細
なスリット部１９を形成し、有機ＳＯＧ１３の側面から
有機ＳＯＧ１３を除去するので、有機ＳＯＧ１３を除去
した空洞２３内に進入する残渣を、従来技術に比べて大
幅に低減することができる。これにより、誘電率が最も
低い空気のメリットを最大限に生かすことができ、隣接
する配線間の容量（層間容量および同じ配線層内の配線
間容量）を確実かつ大幅に低減できる。
【００６１】実施の形態３
図６は本発明の実施の形態３の半導体素子の製造プロセ
スを説明する断面構造図である。図６において、図１と
同じものには同じ符号を付してある。
スを説明する断面構造図である。図６において、図１と
同じものには同じ符号を付してある。
【００６２】まず、図６（ａ）に示すように、半導体基
板１０上に導電膜１１ｘを形成し、この導電膜１１ｘを
パターニングして、図６（ｂ）に示すように、下層の配
線１１およびダミー配線１１ｙを形成する。
板１０上に導電膜１１ｘを形成し、この導電膜１１ｘを
パターニングして、図６（ｂ）に示すように、下層の配
線１１およびダミー配線１１ｙを形成する。
【００６３】ここで、ダミー配線１１ｙは、有機ＳＯＧ
１３を除去するために設けられる空隙１８（図６（ｆ）
参照）の下部に形成されるダミーの配線である。空隙１
８の直径をＡ、ダミー配線１１ｙの配線幅をＢとする
と、Ａ＞Ｂとなるように設計されている。
１３を除去するために設けられる空隙１８（図６（ｆ）
参照）の下部に形成されるダミーの配線である。空隙１
８の直径をＡ、ダミー配線１１ｙの配線幅をＢとする
と、Ａ＞Ｂとなるように設計されている。
【００６４】次に、図６（ｃ）に示すように、配線１１
およびダミー配線１１ｙを形成した半導体基板１０上に
密着層として働くＳｉＯ２膜１２を形成し、その上に、
図６（ｄ）に示すように、有機ＳＯＧ１３を堆積させ
る。そして、その上に酸化物キャップ１４を形成する。
およびダミー配線１１ｙを形成した半導体基板１０上に
密着層として働くＳｉＯ２膜１２を形成し、その上に、
図６（ｄ）に示すように、有機ＳＯＧ１３を堆積させ
る。そして、その上に酸化物キャップ１４を形成する。
【００６５】これ以降の図６（ｄ）から（ｈ）までの工
程は、それぞれ上記実施の形態１の図１（ｄ），
（ｅ），（ｆ），（ｈ）の工程と同様であるので、その
説明を省略する。
程は、それぞれ上記実施の形態１の図１（ｄ），
（ｅ），（ｆ），（ｈ）の工程と同様であるので、その
説明を省略する。
【００６６】この実施の形態３では、図６（ｆ）に示す
ように、ダミー配線１１ｙの両側にスリット１９が形成
される。
ように、ダミー配線１１ｙの両側にスリット１９が形成
される。
【００６７】図７は実施の形態３の半導体素子の層間の
ある領域においての有機ＳＯＧ除去のための空隙１８の
パターンの配置例を示す図である。図７において、図６
または図２と同じものあるいは相当するものには同じ符
号を付してあり、１１ａ，１１ｃは図６の配線１１に相
当する下層の配線であり、ＤＰは空隙パターンである。
ある領域においての有機ＳＯＧ除去のための空隙１８の
パターンの配置例を示す図である。図７において、図６
または図２と同じものあるいは相当するものには同じ符
号を付してあり、１１ａ，１１ｃは図６の配線１１に相
当する下層の配線であり、ＤＰは空隙パターンである。
【００６８】図７に示す空隙パターン配置例では、隣接
して配置された配線１１ａ，１１ｙ，１１ｃにおいて、
配線１１ａおよび１１ｃ上には、ビアホール１７のみが
形成され、配線１１ａと１１ｃの間に配置された幅Ｂの
ダミー配線１１ｙには、直径Ａ（＞Ｂ）の空隙１８のみ
が形成されている。このように、空隙パターンＤＰは、
配線１１ａ，１１ｙ，１１ｃの配設方向に沿って延びる
領域に配置されている。この空隙パターンＤＰにおい
て、空隙１８は、ダミー配線１１ｙの両側からはみ出す
ように設けられている。このため、有機ＳＯＧ１３を除
去するためのスリット１９（図６（ｆ）参照）は、ダミ
ー配線１１ｙの両側に形成される。
して配置された配線１１ａ，１１ｙ，１１ｃにおいて、
配線１１ａおよび１１ｃ上には、ビアホール１７のみが
形成され、配線１１ａと１１ｃの間に配置された幅Ｂの
ダミー配線１１ｙには、直径Ａ（＞Ｂ）の空隙１８のみ
が形成されている。このように、空隙パターンＤＰは、
配線１１ａ，１１ｙ，１１ｃの配設方向に沿って延びる
領域に配置されている。この空隙パターンＤＰにおい
て、空隙１８は、ダミー配線１１ｙの両側からはみ出す
ように設けられている。このため、有機ＳＯＧ１３を除
去するためのスリット１９（図６（ｆ）参照）は、ダミ
ー配線１１ｙの両側に形成される。
【００６９】以上のように実施の形態３によれば、有機
ＳＯＧ１３を除去するための空隙１８はダミー配線１１
ｙの両側にスリット１９を形成するので、ダミー配線１
１ｙの両側の側壁部に有機ＳＯＧ露出部２１が存在し、
導電プラグ２２の形成の際に使用されるガス（この実施
の形態３ではタングステンプラグの形成に使用されるＷ
Ｆ６ガス）に直接曝すことで、配線１１ｙの左右両側の
有機ＳＯＧ１３を一度に除去することができ、効率的な
有機ＳＯＧ１３の除去が可能となる。また、上記実施の
形態２のようにある配線上に空隙１８とビアホール１７
とが交互に配置されていないので、上記実施の形態２よ
りもビアホールの間隔を狭くでき、より微細なＬＳＩデ
バイスへの応用も可能である。
ＳＯＧ１３を除去するための空隙１８はダミー配線１１
ｙの両側にスリット１９を形成するので、ダミー配線１
１ｙの両側の側壁部に有機ＳＯＧ露出部２１が存在し、
導電プラグ２２の形成の際に使用されるガス（この実施
の形態３ではタングステンプラグの形成に使用されるＷ
Ｆ６ガス）に直接曝すことで、配線１１ｙの左右両側の
有機ＳＯＧ１３を一度に除去することができ、効率的な
有機ＳＯＧ１３の除去が可能となる。また、上記実施の
形態２のようにある配線上に空隙１８とビアホール１７
とが交互に配置されていないので、上記実施の形態２よ
りもビアホールの間隔を狭くでき、より微細なＬＳＩデ
バイスへの応用も可能である。
【００７０】
【発明の効果】以上説明したように本発明によれば、配
線の側壁部に極めて微細なスリット部を形成し、有機Ｓ
ＯＧの側面から有機ＳＯＧを除去することにより、有機
ＳＯＧを除去した空洞内に進入する残渣を、従来技術に
比べて大幅に低減することができるので、誘電率が最も
低い空気のメリットを最大限に生かすことができ、隣接
する配線間の容量（層間容量および同じ配線層内の配線
間容量）を確実かつ大幅に低減できるという効果があ
る。
線の側壁部に極めて微細なスリット部を形成し、有機Ｓ
ＯＧの側面から有機ＳＯＧを除去することにより、有機
ＳＯＧを除去した空洞内に進入する残渣を、従来技術に
比べて大幅に低減することができるので、誘電率が最も
低い空気のメリットを最大限に生かすことができ、隣接
する配線間の容量（層間容量および同じ配線層内の配線
間容量）を確実かつ大幅に低減できるという効果があ
る。
【図１】本発明の実施の形態１の半導体素子の製造プロ
セスを説明する断面構造図である。
セスを説明する断面構造図である。
【図２】本発明の実施の形態１の半導体素子においての
有機ＳＯＧ除去のための空隙のパターンの配置例を示す
図である。
有機ＳＯＧ除去のための空隙のパターンの配置例を示す
図である。
【図３】ＷＦ６ガスによる有機ＳＯＧ膜、ＳｉＯ２膜、
Ｓｉ３Ｎ４膜の単位時間当たりのエッチング量を示す図
である。
Ｓｉ３Ｎ４膜の単位時間当たりのエッチング量を示す図
である。
【図４】本発明の実施の形態２の半導体素子の製造プロ
セスを説明する断面構造図である。
セスを説明する断面構造図である。
【図５】従来の半導体素子の製造プロセスを説明する断
面構造図である。
面構造図である。
【図６】本発明の実施の形態３の半導体素子の製造プロ
セスを説明する断面構造図である。
セスを説明する断面構造図である。
【図７】本発明の実施の形態３の半導体素子有機ＳＯＧ
除去のための空隙のパターンの配置例を示す図である。
除去のための空隙のパターンの配置例を示す図である。
【符号の説明】
１０ 半導体基板、 １１ 配線、 １１ｙ ダミー配
線、 １２ ＳｉＯ２膜、 １３ 有機ＳＯＧ、 １４
酸化物キャップ、 １５ 層間絶縁膜、 １６，１６
ａ，１６ｂ ホトレジスト、 １７ ビアホール、 １
８ 空隙、 １９ 微細スリット、 ２０，２０ａ，２
０ｂ バリアメタル、 ２１ 有機ＳＯＧ露出部、 ２
２，２２ａ 導電プラグ、 ２２ｂ ダミー導電プラグ
（または空洞）、 ２３ 空洞。
線、 １２ ＳｉＯ２膜、 １３ 有機ＳＯＧ、 １４
酸化物キャップ、 １５ 層間絶縁膜、 １６，１６
ａ，１６ｂ ホトレジスト、 １７ ビアホール、 １
８ 空隙、 １９ 微細スリット、 ２０，２０ａ，２
０ｂ バリアメタル、 ２１ 有機ＳＯＧ露出部、 ２
２，２２ａ 導電プラグ、 ２２ｂ ダミー導電プラグ
（または空洞）、 ２３ 空洞。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/3065
Claims (15)
- 【請求項１】 有機ＳＯＧで分離される複数の配線を半
導体基板に形成する工程と、 上記有機ＳＯＧと上記配線との間に上記配線が露出した
空隙を形成する工程と、 上記空隙を介して上記有機ＳＯＧを除去する工程と を有することを特徴とする半導体素子の製造方法。 - 【請求項２】 空隙を形成する上記工程は、上記配線の
側壁部を露出させる工程であり、 有機ＳＯＧを除去する上記工程は、上記側壁部から有機
ＳＯＧを除去する工程であることを特徴とする請求項１
記載の半導体素子の製造方法。 - 【請求項３】 上記空隙が、配線を他の配線に導通させ
るためのビアホールを形成する工程において同時に形成
されることを特徴とする請求項１記載の半導体素子の製
造方法。 - 【請求項４】 上記空隙が、配線を他の配線に導通させ
るためのビアホールを形成する工程とは別の工程におい
て形成されることを特徴とする請求項１記載の半導体素
子の製造方法。 - 【請求項５】 空隙を形成する上記工程は、配線からず
れた位置に上記空隙を形成することによって上記配線の
側壁部に微細なスリットを形成し、上記空隙にバリアメ
タルを形成することによって上記バリアメタルに覆われ
ない上記有機ＳＯＧの側面の露出部を上記スリット内に
のみ形成することを特徴とする請求項１記載の半導体素
子の製造方法。 - 【請求項６】 上記スリットの幅が０．１〜０．２［μ
ｍ］であり、上記バリアメタルがＴｉＮであることを特
徴とする請求項５記載の半導体素子の製造方法。 - 【請求項７】 下層に第１および第２の配線が隣接して
配置されたある層間のある領域内において、第１の配線
には上記空隙のみを形成し、第２の配線には上記ビアホ
ールのみを形成することを特徴とする請求項１記載の半
導体素子の製造方法。 - 【請求項８】 上記空隙を第１の配線の両側に形成する
ことを特徴とする請求項７記載の半導体素子の製造方
法。 - 【請求項９】 下層に第１および第２の配線が隣接して
配置されたある層層のある領域内において、それぞれの
配線に、上記空隙と上記ビアホールとを交互に形成する
ことを特徴とする請求項１記載の半導体素子の製造方
法。 - 【請求項１０】 第１の配線の空隙と第２の配線のビア
ホールとが互いに向き合い、第１の配線のビアホールと
第２の配線の空隙とが互いに向き合うように、空隙およ
びビアホールを形成することを特徴とする請求項９記載
の半導体素子の製造方法。 - 【請求項１１】 有機ＳＯＧを除去する上記工程は、上
記空隙に形成された上記有機ＳＯＧの露出部を上記有機
ＳＯＧをエッチング可能なガスに曝すことによって除去
することを特徴とする請求項１記載の半導体素子の製造
方法。 - 【請求項１２】 上記有機ＳＯＧが、配線を他の配線に
導通させるためのビアホールに導電プラグを形成するの
に使用されるガスによって、上記導電プラグの形成と同
時にエッチングされることを特徴とする請求項１１記載
の半導体素子の製造方法。 - 【請求項１３】 上記導電プラグがタングステンからな
り、上記ガスがＷＦ６を主ガスとするものであることを
特徴とする請求項１２記載の半導体素子の製造方法。 - 【請求項１４】 配線を他の配線に導通させるためのビ
アホールの形成に導電プラグを形成する工程とは別の工
程において上記有機ＳＯＧを除去することを特徴とする
請求項１１記載の半導体素子の製造方法。 - 【請求項１５】 上記ガスがＷＦ６を主ガスとするもの
であることを特徴とする請求項１４記載の半導体素子の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061635A JP3504250B2 (ja) | 2002-03-07 | 2002-03-07 | 半導体素子の製造方法 |
| US10/339,454 US6790761B2 (en) | 2002-03-07 | 2003-01-10 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061635A JP3504250B2 (ja) | 2002-03-07 | 2002-03-07 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258097A JP2003258097A (ja) | 2003-09-12 |
| JP3504250B2 true JP3504250B2 (ja) | 2004-03-08 |
Family
ID=28670403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002061635A Expired - Fee Related JP3504250B2 (ja) | 2002-03-07 | 2002-03-07 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6790761B2 (ja) |
| JP (1) | JP3504250B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2858876B1 (fr) * | 2003-08-12 | 2006-03-03 | St Microelectronics Sa | Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide |
| KR100543729B1 (ko) * | 2004-03-24 | 2006-01-20 | 아바고테크놀로지스코리아 주식회사 | 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 |
| US7235489B2 (en) * | 2004-05-21 | 2007-06-26 | Agere Systems Inc. | Device and method to eliminate shorting induced by via to metal misalignment |
| US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
| US9041210B2 (en) * | 2012-06-19 | 2015-05-26 | International Business Machines Corporation | Through silicon via wafer and methods of manufacturing |
| KR102190654B1 (ko) * | 2014-04-07 | 2020-12-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809018B2 (ja) * | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2555940B2 (ja) | 1993-07-27 | 1996-11-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5547892A (en) * | 1995-04-27 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company | Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors |
| JP2763023B2 (ja) | 1995-12-18 | 1998-06-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4086926B2 (ja) * | 1997-01-29 | 2008-05-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6577011B1 (en) * | 1997-07-10 | 2003-06-10 | International Business Machines Corporation | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same |
| US6333255B1 (en) * | 1997-08-21 | 2001-12-25 | Matsushita Electronics Corporation | Method for making semiconductor device containing low carbon film for interconnect structures |
| EP0924760A3 (en) | 1997-12-19 | 2001-05-16 | Texas Instruments Incorporated | Address transition detection circuit |
| US5970376A (en) * | 1997-12-29 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| US6531389B1 (en) * | 1999-12-20 | 2003-03-11 | Taiwan Semiconductor Manufacturing Company | Method for forming incompletely landed via with attenuated contact resistance |
| JP2001189381A (ja) * | 1999-12-27 | 2001-07-10 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4011813B2 (ja) * | 2000-01-14 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の製造方法 |
| US6265321B1 (en) * | 2000-04-17 | 2001-07-24 | Chartered Semiconductor Manufacturing Ltd. | Air bridge process for forming air gaps |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6346484B1 (en) * | 2000-08-31 | 2002-02-12 | International Business Machines Corporation | Method for selective extraction of sacrificial place-holding material used in fabrication of air gap-containing interconnect structures |
| JP4236805B2 (ja) * | 2000-10-18 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2002184859A (ja) | 2000-12-15 | 2002-06-28 | Sony Corp | 半導体装置の製造方法 |
-
2002
- 2002-03-07 JP JP2002061635A patent/JP3504250B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-10 US US10/339,454 patent/US6790761B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6790761B2 (en) | 2004-09-14 |
| JP2003258097A (ja) | 2003-09-12 |
| US20030170974A1 (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4541893A (en) | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit | |
| JPH09129733A (ja) | 自己整合メタラジ | |
| US6097092A (en) | Freestanding multilayer IC wiring structure | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| JP2000091423A (ja) | 多層配線半導体装置及びその製造方法 | |
| JP2001127151A (ja) | 半導体装置およびその製造方法 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JP3504250B2 (ja) | 半導体素子の製造方法 | |
| JP2006100571A (ja) | 半導体装置およびその製造方法 | |
| JPS63104398A (ja) | 多層配線基板の製造方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR100289962B1 (ko) | 반도체장치및그제조방법 | |
| JPH08130220A (ja) | 半導体装置におけるコンタクト部およびその形成方法 | |
| KR100382438B1 (ko) | 콘택트 구조의 제조 방법 | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| JPH04233253A (ja) | 反復自己整合相互接続法 | |
| JP3225289B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100539576B1 (ko) | 다층 메탈 배선의 형성 방법 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| KR100778852B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |