JPH04233253A - 反復自己整合相互接続法 - Google Patents

反復自己整合相互接続法

Info

Publication number
JPH04233253A
JPH04233253A JP3158715A JP15871591A JPH04233253A JP H04233253 A JPH04233253 A JP H04233253A JP 3158715 A JP3158715 A JP 3158715A JP 15871591 A JP15871591 A JP 15871591A JP H04233253 A JPH04233253 A JP H04233253A
Authority
JP
Japan
Prior art keywords
layer
insulator
adjacent
cavity
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3158715A
Other languages
English (en)
Inventor
J Coleman Donald Jr
ドナルド　ジェイ．コールマン，ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH04233253A publication Critical patent/JPH04233253A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に集積回路の作製
に関するものであり、更に詳細には反復（ｉｔｅｒａｔ
ｉｖｅ）自己整合コンタクト金属化（ｍｅｔａｌｌｉｚ
ａｔｉｏｎ）の工程に関するものである。
【０００２】
【従来の技術】半導体基板上へ非常に多数のトランジス
タ、ダイオード、コンデンサ、抵抗等の機能デバイスを
作製し、それらを相互接続できる技術は、数多くの多彩
な、またしばしば複雑な集積回路を実現し得るまでにな
った。作製される回路の複雑度が増大するにつれて、基
板上にはより多数の、非常に数多い機能デバイスが必要
とされるようになった。こうして、機能デバイスの寸法
は減少し、それによって、デバイスの相互接続と作製表
面の平坦化という因子が重要なものとなってきた。
【０００３】現状の技術では、集積回路中の機能デバイ
スの相互接続の多くはそれらの作製時に同時に行われる
。多くの場合、相互接続導体は２つの役目、すなわち２
つまたはそれ以上の機能デバイスの共通節として、また
回路の機能を実現するために必要な相互接続の複雑な迷
路を完成させる便利な手段として働く。例えば、トラン
ジスタのソースとドレインのために必要とされる拡散領
域は、回路中の節を相互接続するための電気的導体とし
ても用いられる。同様に、同じトランジスタのゲートを
形成するために一般に使用される多結晶シリコン線もま
た、相互接続を生み出すために適した導体を提供する。 便利ではあるが、これらの技術は、相互接続経路が、ト
ランジスタやダイオードのような機能デバイスの生成に
使用される方がふさわしいシリコン基板領域を占有して
しまうという重大な欠点を有している。望みの回路を形
成するために非常に多数の機能デバイスが必要とされ、
また使用できる基板領域が高価である時には、この問題
は特に重大である。
【０００４】最新の集積回路技術は、シリコンの平面内
での構造の寸法がそれらの作製に用いられる材料の厚さ
と同程度となるまでに進歩している。そのために生ずる
表面上の形状は、金属化層によるコンタクト形成や造語
接続のようなその後の作製工程に問題をつけ加えること
になる。多結晶シリコンゲート技術および多結晶シリコ
ンゲートそれ自体において分離をおこなうフィールド酸
化技術は、その上に相互接続の多重層を形成できるよう
な平坦な表面を得ることには役立たない。そのため、必
要とされる平坦化された表面を得るために特別な技術が
発明されてきた。表面の平坦化は、非常に小さい機能デ
バイスを非常に多数用いて回路を作製する場合に考慮さ
れなければならない重要な項目である。
【０００５】集積回路中のデバイス節の相互接続はプリ
ント回路板上の節の相互接続と似ている。プリント回路
板技術においては、製造工程中に板の表面を平坦に保つ
ことによって相互接続の多重層が得られる。集積回路技
術における類似の多重レベル相互接続についての主要な
違いは、最初の基板中にトランジスタおよびダイオード
節が存在することである。通常、トランジスタとダイオ
ードの作製は、後の集積回路作製の相互接続段階におい
て平坦化が必要となることを重要なことと考慮しないで
それらを作製する工程によって製造されるのがより一般
的である。従って、集積回路中の各種の分離された機能
デバイスの多重層相互接続のための手段が必要になる。
【０００６】
【発明の概要】本発明に従えば、平坦な表面に隣接して
相互接続多重層を形成するための方法が得られる。選ば
れた平坦な表面に隣接して第１の絶縁体層が形成される
。次に、第１の絶縁体層に隣接して第１の導体層が形成
され、続いて第１の導体層に隣接して第２の絶縁体層が
形成される。第２の絶縁体層と第１の導体層を貫通して
延びる側壁を有する第１と第２のキャビティが形成され
、第１のキャビティの方が第２のキャビティよりも幅広
く作られる。側壁絶縁体を第１のキャビティの側壁上へ
堆積させ、また第２のキャビティが絶縁体によって本質
的に埋められるように、第２の絶縁体に隣接して共形的
（ｃｏｎｆｏｒｍａｌｌｙ）に第３の絶縁体が取り付け
られる。第１のキャビティを通してエッチングが行われ
、平坦な表面の一部分が露出される。最後に、第２の導
体が第３の絶縁体に隣接して共形的に取り付けられ、第
２のキャビティを貫通して延びて平坦な表面に接するよ
うに第２の導体層が取り付けられる。
【０００７】本発明は、集積回路中の各種の分離された
機能デバイスの多重層接続の相互接続のための手段を提
供する。この技術は、デバイスからデバイスへの相互接
続を形成するために通常使用される基板を付加的な機能
デバイスの形成のために使用することを許容する。本技
術は以降での相互接続のための多重層をうまく形成する
ために必要な平坦化された表面を同時に作り出すことを
可能にする。このことは、相互接続導体の多重層を形成
するために必要となるであろう平坦化のためのいくつか
の工程を不要にする。本発明の別の面およびそれらの特
長については以下の図面を参照した詳細な説明から理解
されるであろう。図面には同様な部品を同じ符号で示し
てある。
【０００８】
【実施例】本発明のより完全な理解のために、ここで図
１と図２を参照する。ここで各図面には対応する部品に
は同じ符号を付してある。図１ａから図１ｇは、本発明
に従う自己整合コンタクト反復工程によって半導体層の
表面に一対のトランジスタを作製する間に多重レベル相
互接続を設けるために使用される一連の工程を示してい
る。本発明はトランジスタの場合について示されている
が、半導体基板上に分離した能動デバイスが形成され、
機能回路を提供するために相互接続の多重層が必要であ
るような任意の集積回路製造工程に用いることができる
。更に、２つのトランジスタを含むウエハの小さな部分
だけが示されているが、実際には非常に多数のデバイス
が作製される。
【０００９】図１ａには、半導体のタンク１２を含む構
造が一般的に１０で示されている。タンク１２の表面１
６上に従来の方法でゲート酸化物層１４が形成される。 次に多結晶シリコン（ポリ）の層１８がゲート酸化物層
１４上に形成される。次に図１ｂを参照すると、ポリ層
１８がパターン加工され、エッチされて、将来のトラン
ジスタのゲート、ソース、ドレインを含むシリコン領域
を完全に取り囲むようにモート（ｍｏａｔ）が定義され
る。この時点で隣接するデバイスを分離するためにチャ
ネルストップ２２が形成される。
【００１０】図１ｃでは、半導体表面上に、典型的には
酸化物層または酸化物／窒化物／酸化物層であるインタ
ーレベル絶縁体の層２４が共形的に取り付けられる。一
般に、この共形的堆積は全く平坦な層２４を形成する。 いくつかの不連続部が２６で示されているが、そこは、
共形的に取り付けられた酸化物が、それがモート２０の
縦方向端に沿って被着される際に互いに出会うところで
ある。図１ｄでは、インターレベル酸化物２４とポリ層
１８がパターン加工されエッチされて、ゲート２８ａと
２８ｂを定義している。このエッチの後、従来の工程に
よってドレイン領域３４とソース領域３６が形成される
。ドレインおよびソース作製処理は平面形状上へのリソ
グラフィを必要とするが、正確なパターン定義を必要と
はしない。
【００１１】次に図１ｅに注目すると、絶縁体３８の共
形的な層が取り付けられる。この絶縁体堆積は、ソース
領域３６上に示されたようにシリコン基板への大きい寸
法の開口中に側壁絶縁体４０を形成しながら、ドレイン
領域３４上に示されたようにシリコン基板への小さい寸
法の開口は埋めている。図１ｆでは、処理が続き、共形
的絶縁体層３８の異方性エッチングが行われる。このエ
ッチはほとんど縦状に材料を除去し、鋭く定義されたほ
とんど垂直な側壁を持つコンタクトホール４２を残す。 この処理の間に、絶縁体３８全体では厚さの本質的な減
少が起こる。コンタクトホール４２の側壁に沿っての側
壁絶縁体４０は、ゲート２８と後にコンタクトホール４
２を埋めるように堆積される金属との間の短絡を阻止す
る。ゲート２８はこのように以下の金属化から分離され
る。
【００１２】この処理工程は、先に実行された自己整合
コンタクト工程の主要な特長を示している。すなわち、
自己整合コンタクト工程は、この例の場合はソース領域
３６とドレイン領域３４である埋め込み導体へのコンタ
クトを、この場合はゲート２８である介在する導体から
完全に分離して作製する。連続的に形成される導体層に
対して、連続した導体層番号を付けるとすれば、自己整
合コンタクト工程は同じ奇偶性（パリティ）の層に対し
てコンタクトを供給する。ゲート２８とソース領域３６
またはドレイン領域３４とは異なる奇偶性を有するので
、本発明の自己整合コンタクトプロセスはそれらの間に
相互接続を形成することはできない。しかし、すべての
集積回路はゲートとソースまたはドレイン層との間に接
続を必要とする。この奇偶性の規則を破るために、次に
、この場合にはゲート２８ａである選ばれたゲート２８
への特別なコンタクト４４を、絶縁層２４を貫通してゲ
ート２８ａへのコンタクトを露出するようにパターン加
工し、エッチして形成する。この相互接続は、本発明の
自己整合反復コンタクト形成プロセスを用いた多重レベ
ル相互接続の残りのプロセス工程に対して重要である。 本発明の自己整合反復コンタクト形成プロセスは等しい
奇偶性の層間にだけ相互接続を提供するので、この場合
ゲート２８とソース領域３６、またはドレイン領域３４
との間である等しくない奇偶性のレベル間に初期相互接
続を供給するためにこのプロセスが必要である。本発明
のプロセスを用いて等しくない奇偶性の一対の層間を接
続するために、奇偶性が破れるまで下がって層間に相互
接続を形成し、次に適正な接続がなされるまで上へ戻っ
て逆の奇偶性の層間に相互接続を形成することが必要で
ある。
【００１３】図１ｇでは、第１の層５０が共形的に取り
付けられる。この金属は自己整合コンタクト金属化処理
繰り返しの１回目として処理されるものである。ゲート
２８ｂに対してはコンタクトが設けられていないことが
重要である；このコンタクトは第２の金属化層に対して
設けられ、それは金属層５０を同時にパターン加工する
自己整合処理の一部として形成される。一般的にこの共
形的堆積は、絶縁体に対して行われたのと同様に、平坦
に行われる。いくつかの小さな不連続が５１で示されて
いるが、そこは共形的に堆積された金属が、絶縁体４０
によって形成された自己整合コンタクトの縦方向端に沿
って被着される時に、互いに出会うところである。これ
らの特徴的構造は共形的堆積の前の表面形状と比べて比
較的小さいもので、図１ｇに示された結果の表面形状は
、従って非常に平坦であると言える。
【００１４】図２ａから図２ｈは、本発明に従う自己整
合反復コンタクト形成プロセスによって相互接続導体層
の多重層が形成される一連の処理工程を示す側面図であ
る。図３は、本発明に従うプロセスの間に使用するため
に作られたスロットとコンタクトホールの複雑なパター
ンの平面図であり、その一対については図２ａから図２
ｈに関連して説明する。図１と図２ａ−図２ｄと図３に
おいて同様の符号は同様の部品を表し、図２ａ−図２ｄ
と図３の寸法は分かりやすいように拡大されている。図
２ａにおいて、絶縁体層５２が金属層５０上に共形的に
取り付けられる。
【００１５】次に、図２ｂと図３に示されたように、絶
縁体層５２と導体層５０を貫通する異方性エッチングに
よる複数個のスロット５４とコンタクトスペース５６の
形成によって、導体層５０がパターン加工される。図２
ｂに示されたスロット５４とコンタクトスペース５６は
本質的に図３のライン２−２に沿ってとった断面に対応
する一対のものである。望ましくは図３に示されたよう
に、スロット５４と制御コンタクトスペース５６とは、
望みの導体経路を定義するパターン状に連続して形成さ
れる。異方性エッチングはスロット５４とスペース５６
の側壁を鋭く定義されたものとする。制御スペース５６
は本質的にスロツト５４よりも幅広く形成され、それに
よって以下に述べるように後の工程においてスロット５
４は本質的に絶縁体によって埋められ、他方コンタクト
スペース５６は部分的に埋められるに留まる。
【００１６】図２ｃでは、絶縁体層５８の堆積が行われ
、それはスロット５４を実質的に埋め、コンタクトスペ
ース５６の側壁上に側壁絶縁体６０を形成する。絶縁体
層５８の堆積中において、共形性を高く保ち、それによ
ってスロット５４が形成された時に、絶縁体層５８の上
表面上に最小の表面形状残余物７１が形成されるように
することが重要である。側壁絶縁体６０は、ここでパタ
ーン加工された金属層５０が後にコンタクトスペース５
６中へ堆積される金属と短絡するものを阻止する。でき
あがった構造１０の表面は、絶縁体層５２と５８の引き
続く堆積によって形成された厚い絶縁体層５２／５８に
よってここで本質的に覆われている。
【００１７】図２ｄに示されたように、次に異方性エッ
チングが絶縁体層６０間に施され、絶縁体層３８を貫通
して下層のゲート２８ｂを露出するようにコンタクトス
ペース５６が拡張される。この工程の間、絶縁体層５２
／５８の厚さが本質的に減少する。コンタクトスペース
５６を貫通するエッチングに続いて金属の共形的堆積が
行われ、コンタクトスペース５６を通して導体層２８に
接する金属層６２が形成される。この工程に続いて、本
発明の本質的な利点が実現される：金属層５０がパター
ン加工される間に同時に、同じ奇偶性を有する次の最も
低いレベル、ここでは選ばれたゲート２８ｂ、に接する
付加的な相互接続レベル６２が形成される。絶縁体およ
び金属の共形的な堆積の使用によって表面形状の不連続
性の結果生ずる問題を最小化され、平坦化層の引き続く
形成が許容される。
【００１８】図２と図３において、集積回路製品の小さ
な部分だけが示されている。実際の製造工程中に、非常
に多数の機能デバイスの複雑で高密度な相互接続を生成
するために、図３中に５４と５６で示されたものと同じ
ように、導体層５０は複数個のキャビティのエッチング
によってパターン加工される。更に、本プロセスは繰り
返されて、パターン化された相互接続の付加的な層が形
成される。処理の次に工程は、金属層５０へのコンタク
トを形成すると同時に金属層６２をパターン加工するこ
とである。この処理は図２ｅから図２ｈに示されている
。
【００１９】図２ｅでは、金属層６２上に絶縁体層６４
が共形的に堆積される。次に、絶縁体層６４と導体層６
２を貫通する異方性エッチングによるコンタクトスペー
ス６６とスロット６８の形成によって導体層６２がパタ
ーン加工される；制御スペース６６とスロット６８が図
２ｆに示されている。異方性エッチングによる端部はコ
ンタクトスペース６６とスロット６８の側壁をシャープ
に定義する。コンタクトスペース６６はスロット６８よ
りも本質的に幅広く形成され、従って以下に述べる後の
工程においてスロット６８が絶縁体によって本質的に埋
められるのに対し、コンタクトスペース６６は部分的に
埋められるに留まる。
【００２０】図２ｇにおいて、絶縁体層７０が堆積され
ており、それはスロット６８を本質的に埋め、コンタク
トスペース６６の側壁上に側壁絶縁体７２を形成する。 絶縁体層７０の堆積中に、共形性を高く保つことが重要
であり、それによってスロット６８が埋められた時に、
絶縁体層７０の上表面上に形成される表面形状の残余物
が最少となる。側壁絶縁体７２はここでパターン加工さ
れた金属層６２の端部が、後にコンタクトスペース６６
中へ堆積される金属に短絡することを阻止する。できあ
がった構造１０の表面はこの時点で、絶縁体層６４と７
０の引き続く堆積によって形成された、より厚い絶縁体
層６４／７０によって本質的に覆われている。
【００２１】図２ｈに示されたように、ここで側壁絶縁
体７２間に異方性エッチングが施されて、絶縁体層５２
／５８を貫通してパターン加工された導体層５０の下層
部分を露出するように、コンタクトスペース６６が拡張
される。この処理中に、絶縁体層６４／７０の厚さは本
質的に減少する。コンタクトスペース６６を貫通するエ
ッチングに続いて、金属の共形的堆積が行われ、コンタ
クトスペース６６を通って導体層５０に接する金属層７
４が生成される。この工程の後に、本発明の本質的な利
点が実現される：金属層６２がパターン加工され、それ
と同時に、同じ奇偶性を有する次の最も低いレベルであ
る導体層５０に接する付加的な相互接続レベル７４が形
成される。図２ｈに示された表面形状は、図２ａと図２
ｄに示された表面形状を持つ層構造に似ており、本発明
の繰り返しの特徴を表している。本質的に、キャビティ
の位置と間隔だけを大幅に変化している。また、絶縁体
と金属共形的堆積を行うことによって、表面形状的な不
連続性の結果として現れる問題を最小化した相互接続の
形成に成功した。
【００２２】本発明の好適実施例とそれらの特長につい
て以上説明してきたが、本発明はそれらに限定されず、
特許請求の範囲によってのみ限定される。
【００２３】以上の説明に関して更に以下の項を開示す
る。 （１）　　　平坦な表面に隣接して相互接続の多重層を
作製する方法であって、前記平坦な表面に隣接して第１
の絶縁体層を形成すること、前記第１の絶縁体層に隣接
して第１の導体層を形成すること、前記第１の導体層に
隣接して第２の絶縁体層を形成すること、前記第２の絶
縁体層と前記第１の導体層とを貫通して延びる側壁を有
する第１と第２のキャビティを形成することであって、
前記第１のキャビティを前記第２のキャビティよりも幅
広く形成すること、前記第２の絶縁体層に隣接して第３
の絶縁体層を共形的に堆積させることであって、前記第
１のキャビティの前記側壁上に側壁絶縁体が被着され、
また前記第２のキャビティが絶縁体によって本質的に埋
められるように堆積させること、前記第１のキャビティ
を貫通して、前記平坦な表面の一部分を露出するように
エッチングを行うこと、前記第３の絶縁体層に隣接して
第２の導体層を共形的に堆積させることであって、前記
第２の導体層が前記第２のキャビティ中を延びて前記平
坦な表面に接触するように堆積させること、の工程を含
む方法。
【００２４】（２）　　　第１項の方法であって、前記
第１のキャビティがコンタクトスペースを含み、前記第
２のキャビティがスロットを含む方法。
【００２５】（３）　　　第２項の方法であって、前記
コンタクトスペースが前記スロットと連続している方法
。
【００２６】（４）　　　第１項の方法であって、更に
、キャビティを形成すること、絶縁体を共形的に堆積さ
せること、エッチングすること、導体を共形的に堆積さ
せること、の前記工程を繰り返して、相互接続の付加的
な複数の層を形成することを含む方法。
【００２７】（５）　　　第１項の方法であって、更に
、前記第２の導体層に隣接して第４の絶縁体層を共形的
に堆積させること、前記第４の絶縁体層と前記第２の導
体層とを貫通して延びる側壁を有する第３と第４のキャ
ビティを形成することであって、前記第３のキャビティ
を前記第４のキャビティよりも幅広く形成すること、前
記第４の絶縁体層に隣接して第５の絶縁体層を共形的に
堆積させることであって、前記第３のキャビティの前記
側壁上に側壁絶縁体が被着され、また前記第４のキャビ
ティが絶縁体によって本質的に埋められるように堆積さ
せること、前記第３のキャビティを貫通してエッチング
を行い、前記第１の導体層の一部分を露出させること、
前記第５の絶縁体層に隣接して第３の導体層を共形的に
堆積させることであって、前記第３の導体層が前記第３
のキャビティを通って前記第１の導体層に接触するよう
に堆積させること、の工程を含む方法。
【００２８】（６）　　　第５項の方法であって、前記
第３のキャビティが第２のコンタクトスペースを含み、
前記第４のキャビティが第２のスロットを含む方法。
【００２９】（７）　　　第６項の方法であって、前記
第２のスロットと前記第２のコンタクトスペースとが連
続している方法。
【００３０】（８）　　　第１項の方法であって、前記
絶縁体層が共形的に堆積させた酸化物層を含む方法。
【００３１】（９）　　　第１項の方法であって、前記
導体層が共形的に堆積させた金属層を含む方法。
【００３２】（１０）　　第１項の方法であって、前記
平坦な表面が導体の層を含む方法。
【００３３】（１１）　　第１項の方法であって、前記
平坦な表面が金属化された層を含む方法。
【００３４】（１２）　　同じ奇偶性を有する互いに相
互接続された複数の導体層を形成し、同時にそれらの間
にパターン加工された導体層を形成する方法であって、
第１の導体層を形成すること、絶縁体の第１の層によっ
て前記第１の導体層から分離された第２の導体層を形成
すること、前記第２の導体層上に絶縁体の第２の層を形
成すること、前記絶縁体の第２の層と前記第２の導体層
とを貫通して延びる側壁を有する、パターン加工された
複数個のコンタクトスペースとスロットとをエッチング
することによって、前記第２の導体層をパターン加工す
ること、第３の絶縁体層を共形的に堆積させることであ
って、前記コンタクトスペースの前記側壁上に側壁絶縁
体が被着され、また前記スロットが絶縁体によって本質
的に埋められるように堆積させること、前記第２の導体
層に隣接して第３の導体層を形成することであって、前
記第３の導体層が前記コンタクトスペースを通して前記
第１の導体層の部分をつなぐように形成すること、の工
程を含む方法。
【００３５】（１３）　　第１２項の方法であって、前
記導体層が金属の共形的堆積によって形成される方法。
【００３６】（１４）　　第１２項の方法であって、前
記絶縁体層が酸化物の共形的堆積によって形成される方
法。
【００３７】（１５）　　第１２項の方法であって、前
記スペースとスロットとが異方性エッチングによって形
成され、それによって前記スペースの前記側壁が前記絶
縁体および導体の層に本質的に垂直になるように形成さ
れる方法。
【００３８】（１６）　　第１５項の方法であって、前
記エッチングが気相での異方性エッチングである方法。
【００３９】（１７）　　第１の酸化物層を備えた第１
の金属化層を被着された対象構造表面に隣接して相互接
続金属化の多重層を形成するための方法であって、第２
の金属層を共形的に堆積させること、第２の酸化物層を
共形的に堆積させること、前記第２の酸化物層と前記第
２の金属層とを貫通して延びる側壁を有する少なくとも
１つのコンタクトスペースと少なくとも１つのスロット
とを異方性エッチングで形成することであって、前記コ
ンタクトスペースを前記スロットよりも幅広く形成する
こと、第３の酸化物層を共形的に堆積させることであっ
て、前記コンタクトスペースの前記側壁上に側壁酸化物
が被着され、また前記スロットが酸化物によって本質的
に埋められるように堆積させること、前記コンタクトス
ペースを通して前記第１の金属層の一部分を露出するよ
うに異方性エッチングを行うこと、前記第３の酸化物層
に隣接して金属の第３の層を形成することであって、前
記第３の金属層が前記コンタクトスペースを通して前記
第１の金属層に接触するように形成すること、の工程を
含む方法。
【００４０】（１８）　　第１７項の方法であって、前
記コンタクトスペースと前記スロットとがつながってい
る方法。
【００４１】（１９）　　第１７項の方法であって、更
に、金属を共形的に堆積させること、酸化物を共形的に
堆積させること、異方性エッチングを行うこと、金属層
を形成すること、の前記の工程を繰り返して、相互接続
の付加的なレベルを複数個形成する工程を含む方法。
【００４２】（２０）　　第１７項の方法であって、更
に、前記第３の金属層に隣接して第４の酸化物層を共形
的に堆積させること、前記第４の酸化物層と前記第３の
金属層とを貫通して延びる側壁を有する少なくとも１つ
のコンタクトスペースと少なくとも１つのスロットとを
異方性エッチングで形成することであって、前記コンタ
クトスペースを前記スロットよりも幅広く形成すること
、第５の酸化物層を共形的に堆積させることであって、
前記コンタクトスペースの前記側壁上に側壁酸化物が被
着し、また前記スロットが酸化物によって本質的に埋め
られるように堆積させること、前記コンタクトスペース
を通って前記第２の金属層の一部分を露出させるように
異方性エッチングを行うこと、前記第５の絶縁体層に隣
接して第４の金属層を共形的に堆積させることであって
、前記第４の導体層が前記コンタクトスペースを通って
前記第２の金属層に接触するように堆積させること、の
工程を含む方法。
【００４３】（２１）　　第１７項の方法であって、前
記異方性エッチングの工程が前記酸化物の各露出された
層の全体の厚さを減少させるようになっている方法。
【００４４】（２２）　　集積回路であって、本質的に
平坦な表面、前記平坦な表面に隣接して取り付けられた
本質的に平坦な第１の金属層、前記第１の金属層に隣接
して取り付けられた本質的に平坦な第１の絶縁体層、前
記第１の絶縁体層に隣接して取り付けられた第２の本質
的に平坦な金属層、前記第２の金属層に隣接して取り付
けられた第２の本質的に平坦な絶縁体層、前記第２の絶
縁体層に隣接して取り付けられた第３の本質的に平坦な
金属層、前記第２の金属層を通して取り付けられた複数
個の絶縁性領域、前記第１と第２の絶縁性領域を通して
取り付けられ、また前記第２の導体層を通してそれから
絶縁されて取り付けられた複数個の導電性領域であって
、前記第１と第３の導体領域間に電気的接続が形成され
ている導電性領域、を含む集積回路。
【００４５】（２３）　　第２２項の集積回路であって
、更に、前記第３の金属層に隣接して取り付けられた第
３の本質的に平坦な絶縁体層、前記第３の絶縁体層に隣
接して取り付けられた第４の本質的に平坦な金属層、前
記第３の金属層を通して取り付けられた複数個の絶縁性
領域、前記第３の絶縁体層を通して取り付けられ、また
前記第３の金属層を通してそれから絶縁されて取り付け
られた複数個の導電性領域であって、前記第４と第２の
金属層間に電気的接続が形成されている導電性領域、を
含む集積回路。
【００４６】（２４）　　第２２項の集積回路であって
、前記絶縁体領域が絶縁体フィールドスロットを含む集
積回路。
【００４７】（２５）　　第２２項の集積回路であって
、前記第３の金属層が、前記導電性領域の周囲に取り付
けられた側壁絶縁体によって前記第２の金属層から絶縁
されている集積回路。
【００４８】（２６）　　平坦な表面に隣接して相互接
続の多重層を形成するための方法が与えられている。選
ばれた平坦な表面に隣接して第１の絶縁体層が形成され
る。前記第１の絶縁体層に隣接して第１の導体層が形成
される。前記第１の導体層に隣接して第２の絶縁体が形
成される。第１のキャビティと第２のキャビティが形成
され、各々のキャビティは前記第２の絶縁体層と前記第
１の導体層を貫通して延びる側壁を有する。前記第１の
キャビティは前記第２のキャビティよりも幅広く形成さ
れる。前記第２の絶縁体層に隣接して第３の絶縁体層を
共形的に堆積させ、前記第１のキャビティの側壁上に側
壁絶縁体を被着させ、また第２のキャビティを絶縁体に
よって本質的に埋める。第１のキャビティを通って前記
平坦な表面の一部分を露出させるようにエッチングが行
われる。前記第３の絶縁体層に隣接して第２の導体層を
共形的に堆積させ、それによって前記第２の導体層が前
記第１のキャビティを通って延びて前記平坦な表面に接
触するように形成される。
【図面の簡単な説明】
【図１】ａからｇは、一対の分離された機能デバイスと
、付随する第１レベル金属化とを形成する工程を示す一
連の側面図。
【図２】ａからｈは、本発明に従う反復自己整合コンタ
クト金属化工程を用いて相互接続の多重層を形成する工
程を示す一連の側面図。図２ｂは本質的に図３のライン
２−２に沿っての断面図に対応する図。
【図３】本発明に従う反復自己整合コンタクト金属化工
程の間に形成されるコンタクトスペースとスロットの形
状を示す平面図。
【符号の説明】
１０　　デバイス構造 １２　　タンク １４　　ゲート酸化物層 １６　　表面 １８　　多結晶シリコン層 ２０　　モート ２２　　チャネルストップ ２４　　インターレベル絶縁体層 ２６　　インターレベル酸化物層 ２８ａ　　ゲート ２８ｂ　　ゲート ３４　　ドレイン領域 ３６　　ソース領域 ３８　　絶縁体層 ４０　　側壁絶縁体 ４２　　コンタクトホール ４４　　特別なコンタクト ５０　　金属層 ５１　　不連続部 ５２　　絶縁体層 ５４　　スロット ５６　　コンタクトスペース ５８　　絶縁体層 ６０　　側壁絶縁体 ６２　　付加的相互接続レベル ６４　　絶縁体層 ６６　　コンタクトスペース ６８　　スロット ７０　　絶縁体層 ７１　　表面形状残余物 ７２　　側壁絶縁体 ７４　　金属層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　平坦な表面に隣接して相互接続の多重
    層を作製する方法であって、前記平坦な表面に隣接して
    第１の絶縁体層を形成すること、前記第１の絶縁体層に
    隣接して第１の導体層を形成すること、前記第１の導体
    層に隣接して第２の絶縁体層を形成すること、前記第２
    の絶縁体層と前記第１の導体層とを貫通して延びる側壁
    を有する第１と第２のキャビティを形成することであっ
    て、前記第１のキャビティを前記第２のキャビティより
    も幅広く形成すること、前記第２の絶縁体層に隣接して
    第３の絶縁体層を共形的（ｃｏｎｆｏｒｍａｌｌｙ）に
    堆積させることであって、前記第１のキャビティの前記
    側壁上に側壁絶縁体が被着され、また前記第２のキャビ
    ティが絶縁体によって本質的に埋められるように堆積さ
    せること、前記第１のキャビティを貫通して、前記平坦
    な表面の一部分を露出するようにエッチングを行なうこ
    と、前記第３の絶縁体層に隣接して第２の導体層を共形
    的に堆積させることであって、前記第２の導体層が前記
    第１のキャビティ中を延びて前記平坦な表面に接触する
    ように堆積させること、の工程を含む方法。
  2. 【請求項２】　　集積回路であって、本質的に平坦な表
    面、前記平坦な表面に隣接して取り付けられた本質的に
    平坦な第１の金属層、前記第１の金属層に隣接して取り
    付けられた本質的に平坦な第１の絶縁体層、前記第１の
    絶縁体層に隣接して取り付けられた第２の本質的に平坦
    な金属層、前記第２の金属層に隣接して取り付けられた
    第２の本質的に平坦な絶縁体層、前記第２の絶縁体層に
    隣接して取り付けられた第３の本質的に平坦な金属層、
    前記第２の金属層を通して取り付けられた複数個の絶縁
    性領域、前記第１と第２の絶縁性領域を通して取り付け
    られ、また前記第２の導体層を通してそれから絶縁され
    て取り付けられた複数個の導電性領域であって、前記第
    １と第３の導体領域間に電気的接続が形成されている導
    電性領域、を含む集積回路。
JP3158715A 1990-06-29 1991-06-28 反復自己整合相互接続法 Pending JPH04233253A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/546,499 US5049525A (en) 1990-06-29 1990-06-29 Iterative self-aligned contact metallization process
US546499 2000-04-11

Publications (1)

Publication Number Publication Date
JPH04233253A true JPH04233253A (ja) 1992-08-21

Family

ID=24180709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3158715A Pending JPH04233253A (ja) 1990-06-29 1991-06-28 反復自己整合相互接続法

Country Status (4)

Country Link
US (1) US5049525A (ja)
EP (1) EP0463330B1 (ja)
JP (1) JPH04233253A (ja)
DE (1) DE69133411T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162261A (en) * 1990-12-05 1992-11-10 Texas Instruments Incorporated Method of forming a via having sloped sidewalls
US5204286A (en) * 1991-10-15 1993-04-20 Micron Technology, Inc. Method of making self-aligned contacts and vertical interconnects to integrated circuits
US5393701A (en) * 1993-04-08 1995-02-28 United Microelectronics Corporation Layout design to eliminate process antenna effect
US5476803A (en) * 1994-10-17 1995-12-19 Liu; Kwo-Jen Method for fabricating a self-spaced contact for semiconductor devices
GB9604764D0 (en) * 1996-03-06 1996-05-08 Leslie Jonathan L Semiconductor device fabrication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4531203A (en) * 1980-12-20 1985-07-23 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device and method for manufacturing the same
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH0199254A (ja) * 1987-10-13 1989-04-18 Mitsubishi Electric Corp 溝掘型分離層を有する半導体装置およびその製造方法
US4830974A (en) * 1988-01-11 1989-05-16 Atmel Corporation EPROM fabrication process
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
JPH0216736A (ja) * 1988-07-05 1990-01-19 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPH02161755A (ja) * 1988-12-14 1990-06-21 Nec Corp 半導体装置
JPH02172261A (ja) * 1988-12-25 1990-07-03 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69133411T2 (de) 2005-02-17
EP0463330A2 (en) 1992-01-02
EP0463330A3 (en) 1992-09-23
EP0463330B1 (en) 2004-08-18
DE69133411D1 (de) 2004-09-23
US5049525A (en) 1991-09-17

Similar Documents

Publication Publication Date Title
US5055426A (en) Method for forming a multilevel interconnect structure on a semiconductor wafer
KR100389924B1 (ko) 보이드 영역내에 형성된 국부 식각 저지층이 구비된 비트라인 스터드상의 비트 라인 랜딩 패드와 비경계 콘택을갖는 반도체 소자 및 그의 제조방법
US4996133A (en) Self-aligned tungsten-filled via process and via formed thereby
JPH08288389A (ja) 半導体装置の製造方法
JP2005057277A (ja) ボイド発生が防止される金属配線構造及び金属配線方法
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
US4888087A (en) Planarized multilevel interconnection for integrated circuits
US5683938A (en) Method for filling contact holes with metal by two-step deposition
US5600170A (en) Interconnection structure of semiconductor device
JPH04233253A (ja) 反復自己整合相互接続法
JP2519217B2 (ja) 相互接続導体を形成する方法
US5122859A (en) Iterative self-aligned contact metallization process
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
US6776622B2 (en) Conductive contact structure and process for producing the same
KR101106049B1 (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자
KR20010065342A (ko) 반도체장치의 다층 금속배선 형성방법
US6599825B2 (en) Method for forming wiring in semiconductor device
JPH05226475A (ja) 半導体装置の製造方法
KR100252884B1 (ko) 반도체 소자의 배선 형성방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR20030049029A (ko) 반도체 소자 제조 방법
KR20050033110A (ko) 반도체 소자의 금속배선 형성방법
KR100414951B1 (ko) 반도체소자의플러그형성방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100340857B1 (ko) 반도체 소자의 다층 금속배선 제조방법