JPH07307566A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH07307566A
JPH07307566A JP9959094A JP9959094A JPH07307566A JP H07307566 A JPH07307566 A JP H07307566A JP 9959094 A JP9959094 A JP 9959094A JP 9959094 A JP9959094 A JP 9959094A JP H07307566 A JPH07307566 A JP H07307566A
Authority
JP
Japan
Prior art keywords
thin film
wiring
wiring board
polyimide resin
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9959094A
Other languages
English (en)
Inventor
Yuji Nonaka
裕司 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9959094A priority Critical patent/JPH07307566A/ja
Publication of JPH07307566A publication Critical patent/JPH07307566A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 多層セラミック基板等のベース基板上のビア
ホール内に生じたポアに起因した薄膜配線の断線を防止
して、信頼性を高めることのできる多層配線基板の製造
方法を提供する。 【構成】 ベース基板上に薄膜配線層が形成される多層
配線基板の製造方法において、多層セラミック基板11
のビアホール12の充填導体部13のポア14を埋める
ためにポリイミド樹脂膜15を形成する工程と、酸素プ
ラズマによるドライエッチングを行い、ポア14内部以
外のポリイミド樹脂膜15を除去し、基板表面を平坦化
する工程と、表面が平坦化された基板に薄膜配線18を
形成する工程とを施す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ等に用い
られる高速高密度多層配線基板に関するものである。
【0002】
【従来の技術】従来、この種の多層配線基板は、電源配
線のため印刷された厚膜導体ペースト及びビアホールを
有するアルミナグリーンシートが積層・焼成された多層
セラミック基板であり、この多層セラミック基板の表面
には、薄膜技術により信号配線層が形成される。
【0003】また、多層セラミック基板は、各層ごとに
グリーンシートをパンチングして穴を開け、その穴にA
u,Ag,あるいはCu等の導体ペーストを充填、パタ
ーンを印刷し、積層・加圧工程の後、焼成される。そこ
で、導体ペースト充填の際のペースト充填不足、あるい
は、焼成工程の際の材料収縮により、ペースト充填部に
ポアが発生してしまう。
【0004】一方、薄膜多層配線は、上記のような多層
セラミック基板上に、スパッタや蒸着あるいはその後、
電解メッキ法を用いてパターンを形成している。以下、
従来の多層配線基板の製造方法について図3を用いて説
明する。 (1)図3(A)に示すように、印刷・積層・焼成が終
了したベース基板としての多層セラミック基板1に、ビ
アホール2のビア充填導体3を形成するが、このビア充
填導体3にはポア4が生じている。
【0005】(2)次いで、図3(B)に示すように、
電解メッキ用のカレントフィルム5を形成するため、ス
パッタ法等により、CuやCr/Cuを500nm程度
膜付けする。 (3)次に、図3(C)に示すように、レジストをスピ
ンコート法等により、カレントフィルム5上に形成し、
露光、現像により薄膜配線パターンを形成し、この薄膜
配線パターン上に電解メッキ法によりCuなどを析出さ
せ、その上に薄膜配線導体6を形成する。
【0006】(4)次に、図3(D)に示すように、レ
ジストをアセトン等で溶解、除去し、薄膜配線パターン
以外のカレントフィルム5のCuやCr/Cuをエッチ
ング液により除去し、薄膜配線7を得る。上記した薄膜
配線パターンは、〜数μm程度までの厚さであるため、
配線の断線が起こり、信頼性の低下にも起因することに
なる。
【0007】
【発明が解決しようとする課題】以上述べたように、多
層セラミック基板上に薄膜多層配線のパターンを形成す
ると、多層セラミック基板のビア充填導体部に生じたポ
アにより、薄膜配線に断線が起こる。また、ポア部での
薄膜配線形成時の薬液の残留等による信頼性低下の原因
になるという問題があった。
【0008】本発明は、上記問題点を解決するために、
多層セラミック基板等のベース基板上のビアホール内に
生じたポアに起因した薄膜配線の断線を防止して、信頼
性を高めることのできる多層配線基板の製造方法を提供
することを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するために、基板上に薄膜配線層が形成される多層配
線基板の製造方法において、基板のビア充填導体部のポ
アを埋めるために、ポリイミド樹脂膜を形成する工程
と、酸素プラズマによるドライエッチングを行い、ポア
内部以外のポリイミド樹脂膜を除去し、基板表面を平坦
化する工程と、表面が平坦化された基板に薄膜配線を形
成する工程とを施すようにしたものである。
【0010】
【作用】本発明によれば、上記したように、多層セラミ
ック基板等のベース基板のビア充填導体のポアをポリイ
ミド樹脂膜で埋め込んだ後、薄膜配線を形成するように
したので、薄膜配線の断線を防止し、信頼性の高い多層
配線基板を製造することができる。
【0011】また、前記薄膜配線は、膜厚数μm以下の
高速信号配線であるにもかかわらず、断線の恐れはな
く、確実な配線を行うことができる。
【0012】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の実施例を示す多
層配線基板の製造工程断面図(その1)、図2は本発明
の実施例を示す多層配線基板の製造工程断面図(その
2)である。 (1)まず、図1(A)に示すように、印刷・積層・焼
成が終了したベース基板としての多層セラミック基板1
1に、ビアホール12のビア充填導体13(Au,A
g,Cu等)を形成するが、このビア充填導体13には
ポア14が生じている。ここで、例えば、ビアホール1
2の直径は、200μmであり、ポア14の大きさは、
最大でも、直径100μm、深さ60μmである。
【0013】(2)次いで、図1(B)に示すように、
多層セラミック基板11上にスピンコート法やロールコ
ート法等により、ワニス状態のポリイミド前駆体をコー
ティングした後、焼成を行い、ポリイミド樹脂膜15
を、例えば、厚さ10μm形成した状態を示している。
ここで、ポリイミド樹脂膜15は十分にポア14を埋め
る高さである。
【0014】(3)次いで、図1(C)に示すように、
ポリイミド樹脂膜15を酸素プラズマによりドライエッ
チングを行う。この時、ポリイミド樹脂膜15のエッチ
ングは、膜上部から平行に進行するため、ポア14内部
に入り込んだポリイミド樹脂膜15a以外の部分が先に
エッチングが完了する。このように、ドライエッチング
により、ポア14内部には薬液の残留等もなく、平坦化
できる。
【0015】更に、多層セラミック基板と薄膜配線の電
気的導通を得るために、ビア充填導体が露出したらエッ
チングを終了する。この結果、ポア14内部に残留した
ポリイミド樹脂膜15aにより、表面が平坦化された基
板を得ることができる。 (4)次に、図1(D)に示すように、ビア充填導体1
3のポア14をポリイミド樹脂膜により埋め込まれた多
層セラミック基板11上に、電解メッキ用のカレントフ
ィルム16を形成するため、スパッタ法等により、Cu
やCr/Cuを500nm程度膜付けする。
【0016】(5)次いで、図1(E)に示すように、
レジスト(図示なし)をスピンコート法等により、カレ
ントフィルム16上に形成し、露光、現像により薄膜配
線パターンを形成し、この薄膜配線パターン上に電解メ
ッキ法によりCuなどを析出させ、その上に薄膜配線導
体17を、例えば、膜厚5μm形成する。 (6)次に、図1(F)に示すように、レジストをアセ
トン等で溶解、除去し、薄膜配線パターン以外のカレン
トフィルム16のCuやCr/Cuをエッチング液によ
り除去し、薄膜配線18を得る。ここで、薄膜配線18
の底部にはカレントフィルム16が残るが、積層される
薄膜配線18の上部は薄膜配線の形成時に膜厚が減るの
で、結局、薄膜配線18の厚さは、例えば、約5μmと
なる。
【0017】(7)以上のようにして、ベース基板とし
ての多層セラミック基板11へ第1層の薄膜配線の形成
した後、図2(A)に示すように、更に、その上にポリ
イミド樹脂膜19を積層する。 (8)次に、図2(B)に示すように、ポリイミド樹脂
膜19にビアホール20を形成し、このビアホール20
内にビア充填導体21を形成する。以降は、図示しない
が、上記工程(2)〜(6)〔図1(B)〜(F)参
照〕を繰り返して、平坦化された第2層の薄膜配線を形
成することができる。
【0018】このようにして、順次多層化を図り、多層
配線基板を製造することができる。上記のように構成し
たので、多層配線基板の製造工程で用いられるポリイミ
ド樹脂を用いて、ビアホールのビア充填導体のポアを、
容易に、しかも確実に埋めることができる。なお、上記
したように、ビアホールの充填導体のポアの大きさは、
ビアホールの大きさに比べると、小さいので、ポリイミ
ド樹脂で埋めても、電気的導通の点では、殆ど問題はな
い。
【0019】また、薄膜配線は、極めて薄い数μm程度
の厚さであるにもかかわらず、断線の恐れはなく、信頼
性の高い多層配線基板を製造することができる。なお、
本発明は上記実施例に限定されるものではなく、本発明
の趣旨に基づいて種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
【0020】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、多層セラミック基板等のベース基板のビア充填
導体のポアを、ポリイミド樹脂膜で埋め込んだ後、薄膜
配線を形成することにより、薄膜配線の断線を防止し、
信頼性の高い多層配線基板を製造することができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す多層配線基板の製造工程
断面図(その1)である。
【図2】本発明の実施例を示す多層配線基板の製造工程
断面図(その2)である。
【図3】従来の多層配線基板の製造工程断面図である。
【符号の説明】
11 多層セラミック基板(ベース基板) 12,20 ビアホール 13,21 ビア充填導体 14 ポア 15,15a,19 ポリイミド樹脂膜 16 カレントフィルム 17 薄膜配線導体 18 薄膜配線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に薄膜配線層が形成される多層配
    線基板の製造方法において、(a)基板のビア充填導体
    部のポアを埋めるためにポリイミド樹脂膜を形成する工
    程と、(b)酸素プラズマによるドライエッチングを行
    い、ポア内部以外のポリイミド樹脂膜を除去し、基板表
    面を平坦化する工程と、(c)表面が平坦化された基板
    に薄膜配線を形成する工程とを施すことを特徴とする多
    層配線基板の製造方法。
  2. 【請求項2】 前記基板は多層セラミック基板である請
    求項1記載の多層配線基板の製造方法。
  3. 【請求項3】 前記薄膜配線は、膜厚数μm以下の高速
    信号配線である請求項1記載の多層配線基板の製造方
    法。
JP9959094A 1994-05-13 1994-05-13 多層配線基板の製造方法 Withdrawn JPH07307566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9959094A JPH07307566A (ja) 1994-05-13 1994-05-13 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9959094A JPH07307566A (ja) 1994-05-13 1994-05-13 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH07307566A true JPH07307566A (ja) 1995-11-21

Family

ID=14251316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9959094A Withdrawn JPH07307566A (ja) 1994-05-13 1994-05-13 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH07307566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222529B2 (en) 2009-08-20 2012-07-17 Samsung Electro-Mechanics Co., Ltd. Ceramic substrate and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222529B2 (en) 2009-08-20 2012-07-17 Samsung Electro-Mechanics Co., Ltd. Ceramic substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
US6426011B1 (en) Method of making a printed circuit board
JPH10190192A (ja) 印刷回路板製造プロセス
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP2006229115A (ja) 配線基板製造用金属部材と、それを用いた配線基板の製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JPH0653660A (ja) 配線層の平坦化方法
JP5635613B2 (ja) プリント回路基板及びその製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JP4052434B2 (ja) 多層基板及びその製造方法
JPS63104398A (ja) 多層配線基板の製造方法
JPH07307566A (ja) 多層配線基板の製造方法
KR20110089631A (ko) 다층 세라믹 기판 및 이의 제조 방법
JP2002359464A (ja) 配線基板の製造方法
JPH06283863A (ja) 多層配線基板の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JPH053388A (ja) 多層プリント基板の製造方法及び多層プリント基板用絶縁層
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JPH10154878A (ja) 薄膜コンデンサ内蔵基板及びその製造法
JP2001352172A (ja) 多層プリント配線基板の製造方法及びそれを用いて作製された多層プリント配線基板
JPH02210893A (ja) 回路基板の製造方法
JPH0240232B2 (ja)
JPH09270329A (ja) 電子部品及びその製造方法
KR920001912B1 (ko) 산화막과 폴리이미드를 이용한 반도체 제조방법.

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731