JP5635613B2 - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP5635613B2
JP5635613B2 JP2012533067A JP2012533067A JP5635613B2 JP 5635613 B2 JP5635613 B2 JP 5635613B2 JP 2012533067 A JP2012533067 A JP 2012533067A JP 2012533067 A JP2012533067 A JP 2012533067A JP 5635613 B2 JP5635613 B2 JP 5635613B2
Authority
JP
Japan
Prior art keywords
insulating layer
circuit board
printed circuit
embedded
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012533067A
Other languages
English (en)
Other versions
JP2013507763A5 (ja
JP2013507763A (ja
Inventor
ジン ス キム
ジン ス キム
ミョン ファ ナム
ミョン ファ ナム
ヨン ウク ソ
ヨン ウク ソ
チ ヘ アン
チ ヘ アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013507763A publication Critical patent/JP2013507763A/ja
Publication of JP2013507763A5 publication Critical patent/JP2013507763A5/ja
Application granted granted Critical
Publication of JP5635613B2 publication Critical patent/JP5635613B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、基板内部に埋め込まれた回路パターンを有するプリント回路基板及びその製造方法に関する。
高密度パターンの信頼性を向上させるために、ビアおよびパターンを絶縁層内に埋め込む技術が広く用いられてきている。埋め込み型プリント回路基板を製造する方法は大きく2つに分けられる。第1の方法は、先ず回路パターンを形成し、絶縁層にその回路パターンを埋め込み、回路パターンを形成するために使用したシード層を除去して最終的な回路を得る方法である。第2の方法は、回路形状に対応した凸パターンを備えた金型を作製し、その金型を用いて絶縁層に凹パターンを形成し、その凹パターンに導電材料を充填し、絶縁層の表面を研磨して最終的な回路を得る方法である。
図2は、回路パターンを形成し、絶縁層にその回路パターンを埋め込む前者の方法を示す。
具体的には、(a)ビアホール14及び内部回路12を備えたコア層10を用意し、(b)その裏面に付着したキャリアフィルム24を備えたシード層20上に回路パターン22を形成することによりそれぞれ作製された2枚の基板を準備する。(c)コア層10の両面に、その2枚の基板を配置して圧着し、キャリアフィルムを除去する。(d)ビアホールが形成される領域をDFR露光により決め、(e)その領域に対応するシード層20の部分を選択的に除去する。(f)その後、シード層20の除去された部分に表面銅メッキ52を施し、(g)DFRを用いて、シード層20の所定の部分を選択的に除去して、ビアホール60を形成する。(h)DFRを剥離し、半田ペーストを塗布し、(i)接続ビア54及び接続パッド62を形成する。
この方法は、上述したように、埋め込まれたパターンを形成するために、回路パターン22が形成された基板を予め作製しなければならず、そのために、製造工程が複雑となり、生産性が低下する。
図1を参照して、従来の金型を用いる方式によれば、(a)絶縁樹脂を塗布した絶縁層2と金属金型1とを用意し、(b)金属金型1を絶縁層2に圧着する。その後、(c)金属金型を除去し、(d)絶縁樹脂上にビアホール4を形成する。(e)絶縁層2上に無電解銅メッキ層5を形成し、(f)無電解銅メッキ層5上に電解銅メッキ層6を形成する。(g)得られた基板の表面を研磨してプリント回路基板が完成する。
しかしながら、このような方式は、金型を用いて凹パターンを作製し、導電材料で凹パターンを充填する高度な技術を必要とする。従って、製造プロセスは非効率であり、長時間を要する。さらに、表面研磨が必須となり、それゆえ回路の精度が低下する。
本発明の目的は、絶縁層に埋め込まれた回路を備えた、高密度かつ信頼性が高いプリント回路基板を提供することにある。
本発明の他の目的は、埋め込みのための回路の製造工程を省略するために金型を使用し、シード層の形成のための工程を省略するためにシード層が結合された絶縁層を形成し、製造工程を簡略化するために表面研磨などの複雑な工程を排除するプリント回路基板の製造方法を提供することにある。
上述した目的を達成するために、一方の面に形成されたシード層と、内部に埋め込まれた少なくとも1つの金属パターンと、を有する第1絶縁層を形成する第1ステップと、第1絶縁層とベース基板との間に第2絶縁層を挿入させて、第1絶縁層と、内部回路を有するベース基板と、を積層する第2ステップと、を含む埋め込み型プリント回路基板の製造方法が提供される。
特に、上記の第1ステップは、a1)一方の面にシード層が形成された第1絶縁層に金型を用いて凹パターンを形成するステップと、a2)凹パターンに金属材料を充填するステップと、をさらに含んでもよい。さらに、ステップa2)は、シード層が露出するように化学的又は物理的エッチングを行うステップをさらに含んでもよい。この場合、第1絶縁層の厚さと金型のパターンの厚さとが等しくてもよい。また、シード層の厚さは第1絶縁層の厚さ未満であってもよい。
なお、上記のステップa2)では、露出したシード層を用いて電解又は無電解メッキで凹パターンに金属材料を充填してもよい。
ステップa2)の前又は後に、第1絶縁層に粗面を形成するステップをさらに含んで、第2絶縁層の積層能力を高めるようにしてもよい。
なお、第2ステップでは、第1絶縁層、第2絶縁層、及び内部回路を備えたベース基板を順次積層し、その積層構造に熱及び圧力を加えるようにしてもよい。
上記の方法は、第2ステップの後に、第1絶縁層の一方の面に形成されたシード層を除去する第3ステップをさらに含んでもよい。上記の方法は、第3ステップの後に、プリント回路基板の所定の領域にビアホールを形成し、ビアホールを充填するステップをさらに含んでもよい。ビアホールは、プリント回路基板上にフォトレジストを塗布し、フォトレジストの露光、現像、及びエッチングによるフォトリソグラフィーを実行することにより形成されるようにしてもよい。
上述した製造方法により、次のような埋め込み型プリント回路基板が得られる。
埋め込み型プリント回路基板は、第1絶縁層の内部に埋め込まれた少なくとも1つの金属パターンと、第1絶縁層の下部に形成された第2絶縁層と、第2絶縁層の下部に形成され、第2絶縁層に内部に埋め込まれた内部回路パターンを備えるベース基板と、を含むことを特徴とする。
埋め込み型プリント回路基板は、第1絶縁層上に形成されたシード層をさらに含んでもよい。シード層は後で除去してもよい。
金属パターンの厚さは第1絶縁層の厚さを超えないようにしてもよい。埋め込み型プリント回路基板は、第2絶縁層内に埋め込まれた内部回路パターンと電気的に接続されたビアホールをさらに備えていてもよい。
本発明によると、絶縁層内に埋め込まれた回路を有するプリント回路基板が提供され、これにより高密度かつ信頼性が高いプリント回路基板が得られる。さらに、金型を用いてプリント回路基板が製造されるため、埋め込みのための回路製造工程、シード層の形成のための工程、及び表面研磨などの複雑な工程が省略され、製造工程を簡略化することができる。
従来のプリント回路基板の製造方法を示す図である。 従来のプリント回路基板の製造方法を示す図である。 本発明に係るプリント回路基板の製造方法を示す図である。 本発明に係るプリント回路基板の製造方法を示す図である。 本発明に係るプリント回路基板のビアホールの形成工程を示す図である。
本発明の埋め込み型プリント回路基板の製造方法は、一方の面に形成されたシード層と、内部に埋め込まれた少なくとも1つの金属パターンと、を有する第1絶縁層を形成する第1ステップと、第1絶縁層とベース基板との間に第2絶縁層を挿入させて、第1絶縁層と、内部回路を有するベース基板と、を積層する第2ステップと、を含む。シード層を除去するようにしてもよく、あるいはビアホール形成工程を加えてもよい。
本方法によって製造される埋め込み型プリント回路基板は、第1絶縁層の内部に埋め込まれた少なくとも1つの金属パターンと、第1絶縁層の下部に形成された第2絶縁層と、第2絶縁層の下部に形成され、第2絶縁層の内部に埋め込まれた内部回路パターンを備えたベース基板と、を含む。
(実施の形態)
以下、本発明の実施例が示された添付の図面を参照して本発明についてさらに詳細に説明する。明細書全体に亘って図中の同様の構成要素については同様の符号を付し、これについての重複説明は省略する。様々な構成要素を説明するために「第1」及び「第2」が使用されるが、構成要素はそれらの用語には限定されず、それらの用語は1つの構成要素を他の構成要素と区別するためにのみ用いられる。
図3および図4は、本発明に係るプリント回路基板の製造方法を示す。
本発明に係るプリント回路基板の製造方法は、一方の面に形成されたシード層と、内部に埋め込まれた金属パターンと、を有する第1絶縁層を形成する第1ステップと、第1絶縁層とベース基板との間に第2絶縁層を挿入させて、第1絶縁層と、内部回路を有するベース基板と、を積層する第2ステップと、を含む。第2ステップの後、シード層を除去してもよく、あるいはビアホール形成工程を加えてもよい。
1.第1絶縁層の形成ステップ
ステップS1では、一方の面にシード層120が形成された第1絶縁層110を形成する。所定の凸状の回路パターンを有する金型Pを用意し、第1絶縁層110と目合わせする。金型Pのパターンをフォトリソグラフィー、もしくはレーザ加工等により形成してもよい。
ステップS2では、金型Pの凸状の回路パターンと、シード層120が形成されていない第1絶縁層110の面とが互いに向き合うようにして、金型Pを第1絶縁膜110上に配置し、金型Pと第1絶縁層110とを圧着して、第1絶縁層110上に金型Pの回路パターンを刻印する。この場合、金型Pの回路パターンの最大の厚さは、第1絶縁層110の厚さに制限される。さらに、回路パターンの厚さは、第1絶縁層の厚さと等しくてもよい。さらに、シード層120の厚さは、第1絶縁層110の厚さと同一であるか、より薄くてもよい。
ステップS3において、金型は第1絶縁層110から分離され、第1絶縁層110に凹パターンが形成される。シード層120を露出するために、化学的又は物理的表面処理等の表面処理を追加して行ってもよい。
ステップS4において、第1絶縁層110の凹パターンは金属材料で充填される。
金属材料は、第1絶縁層110の一方の面に形成されたシード層120を用いて電解及び無電解メッキを施して充填することができる。第1絶縁層110の凹パターンは金属材料で充填されて金属パターン130が形成される。金属パターン130の厚さは、第1絶縁層110の厚さと等しくてもよい。特に、金属パターン130の厚さは第1絶縁層110の厚さ未満であってもよい。
特に、本方法は、第1絶縁層と、後に第1絶縁層上に形成される第2絶縁層200との密着性を高めるために、第1絶縁層110のシード層が形成されていない面に粗面を形成するステップをさらに含んでもよい。粗面形成ステップは、ステップS1〜S4のうちいずれかに含ませてもよい。
2.第2絶縁層の積層ステップ
次いで、ステップS5において、第1絶縁層110の下部に、第2絶縁層200と、内部回路310が形成されたベース基板300と、を配置する。その後、ステップS6において、第2絶縁層200とベース基板300とを加熱圧着してプリント回路基板を形成する。ステップ6の後に、フォトリソグラフィーによりプリント回路基板の所定の領域にビアホールを形成し、ビアホールを充填するステップを加えてもよい。
図5は、図4に示したステップS6で形成されたプリント回路基板にビアホールを形成する工程を示す。
具体的には、ステップS7において、プリント回路基板の上部にフォトレジスト140を塗布し、ステップS8、9及び10において、露光、現像、及びエッチングによりビアホールHを形成する。ステップS11及びS12において、ビアホールに金属材料160を充填して導電性パスを形成する。その後、ステップS13において、シード層を除去してもよい。
上述した製造工程により作製されたプリント回路基板の構造について説明する。
本発明の実施例によれば、プリント回路基板は、第1絶縁層の内部に形成された少なくとも1つの金属パターンと、第1絶縁層の下部に形成された第2絶縁層と、第2絶縁層の内部に埋め込まれた内部回路パターンを有するベース基板と、を含み、図4のステップS6で得られる。即ち、プリント回路基板は、2層の絶縁層を有する。この場合、シード層を第1絶縁層の上部に形成してもよい。さらに、上述したように、ビアホールを形成することにより導電性パスを形成した後、シード層を除去してもよい。
実施例を参照しながら本発明について具体的に説明してきたが、特許請求の範囲に規定された本発明の精神及び範囲から逸脱せずに、種々の変形を形式的に、及び詳細に実行可能であることが理解されるであろう。

Claims (14)

  1. 一方の面に形成されたシード層と、内部に埋め込まれた少なくとも1つの金属パターンと、を有する第1絶縁層を形成する第1ステップと、
    前記第1絶縁層とベース基板との間に第2絶縁層を挿入させて、前記第1絶縁層と、内部回路を有する前記ベース基板と、を積層する第2ステップと、を含み、
    前記第1絶縁層は、
    前記シード層が外部に露出するように、前記第1絶縁層の他方の面が前記第2絶縁層に接触することにより前記第2絶縁層に積層されることを特徴とする埋め込み型プリント回路基板の製造方法。
  2. 前記第1ステップは、
    a1)一方の面に前記シード層が形成された第1絶縁層に金型で凹パターンを形成するステップと、
    a2)前記凹パターンに金属材料を充填するステップと、
    を含む、請求項1に記載の埋め込み型プリント回路基板の製造方法。
  3. 前記ステップa2)は、前記シード層が露出するように化学的又は物理的エッチングを行うステップをさらに含む、請求項2に記載の埋め込み型プリント回路基板の製造方法。
  4. 前記第1絶縁層の厚さが前記金型のパターンの厚さに等しい、請求項2または3に記載の埋め込み型プリント回路基板の製造方法。
  5. 前記シード層の厚さが前記第1絶縁層の厚さ未満である、請求項2乃至4のいずれか一項に記載の埋め込み型プリント回路基板の製造方法。
  6. 前記ステップa2)は、前記の露出したシード層を用いて電解又は無電解メッキで前記凹パターンに前記金属材料を充填するステップである、請求項4または5に記載の埋め込み型プリント回路基板の製造方法。
  7. 前記ステップa2)の前又は後に、前記第1絶縁層に粗面を形成するステップをさらに含む、請求項2乃至6のいずれか一項に記載の埋め込み型プリント回路基板の製造方法。
  8. 前記第2ステップは、前記第1絶縁層、前記第2絶縁層、及び前記内部回路を備えた前記ベース基板を順次積層し、前記の積層構造に熱及び圧力を加えるステップである、請求項1乃至7のいずれか一項に記載の埋め込み型プリント回路基板の製造方法。
  9. 前記第2ステップの後に、前記第1絶縁層の一方の面に形成された前記シード層を除去する第3ステップをさらに有する、請求項8に記載の埋め込み型プリント回路基板の製造方法。
  10. 前記第3ステップの後に、前記プリント回路基板の所定の領域にビアホールを形成し、前記ビアホールの内部を充填するステップをさらに含む、請求項9に記載の埋め込み型プリント回路基板の製造方法。
  11. 前記ビアホールは、前記プリント回路基板上にフォトレジストを塗布し、前記フォトレジストの露光、現像、及びエッチングによるフォトリソグラフィーを実行することにより形成される、請求項10に記載の埋め込み型プリント回路基板の製造方法。
  12. 第1絶縁層の内部に埋め込まれた少なくとも1つの金属パターンと、
    前記第1絶縁層の下部に形成された第2絶縁層と、
    前記第2絶縁層の下部に形成され、前記第2絶縁層の内部に埋め込まれた内部回路パターンを備えるベース基板と、を含み、
    前記第1絶縁層の一方の面にはシード層が形成され、
    前記第1絶縁層は、
    前記シード層が外部に露出するように、前記第1絶縁層の他方の面が前記第2絶縁層に接触することにより前記第2絶縁層に積層されることを特徴とする埋め込み型プリント回路基板。
  13. 前記金属パターンの厚さは前記第1絶縁層の厚さを超えない、請求項12に記載の埋め込み型プリント回路基板。
  14. 前記第2絶縁層内に埋め込まれた前記内部回路パターンと電気的に接続されたビアホールをさらに備える、請求項12または13に記載の埋め込み型プリント回路基板。
JP2012533067A 2009-10-08 2010-08-05 プリント回路基板及びその製造方法 Expired - Fee Related JP5635613B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020090095840A KR20110038521A (ko) 2009-10-08 2009-10-08 인쇄회로기판 및 그 제조방법
KR10-2009-0095840 2009-10-08
PCT/KR2010/005124 WO2011043537A2 (en) 2009-10-08 2010-08-05 Printed circuit board and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2013507763A JP2013507763A (ja) 2013-03-04
JP2013507763A5 JP2013507763A5 (ja) 2013-09-26
JP5635613B2 true JP5635613B2 (ja) 2014-12-03

Family

ID=43857240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012533067A Expired - Fee Related JP5635613B2 (ja) 2009-10-08 2010-08-05 プリント回路基板及びその製造方法

Country Status (6)

Country Link
US (1) US20120255764A1 (ja)
JP (1) JP5635613B2 (ja)
KR (1) KR20110038521A (ja)
CN (1) CN102577642B (ja)
TW (1) TWI482549B (ja)
WO (1) WO2011043537A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
CN112423474A (zh) * 2019-08-23 2021-02-26 中国科学技术大学 电路板的制备方法及电路板
US11191159B2 (en) * 2020-03-26 2021-11-30 Battelle Memorial Institute Printed circuit board connector
EP4319496A4 (en) * 2021-03-22 2024-09-25 Panasonic Ip Man Co Ltd WIRING BODY, MOUNTING SUBSTRATE, WIRING TRANSFER BOARD WITH WIRING, INTERMEDIATE MATERIAL FOR WIRING BODY, MANUFACTURING METHOD FOR WIRING BODY AND MANUFACTURING METHOD FOR MOUNTING SUBSTRATE
CN113347808B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 具有厚铜和超微细密线路的多层电路板的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294744B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US7186365B2 (en) * 2003-06-05 2007-03-06 Intel Corporation Methods for forming an imprinting tool
KR101063620B1 (ko) * 2003-09-08 2011-09-07 엘지이노텍 주식회사 다층 인쇄회로기판 및 그의 제조방법
KR100601474B1 (ko) * 2004-10-28 2006-07-18 삼성전기주식회사 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
JP5069449B2 (ja) * 2006-11-14 2012-11-07 新光電気工業株式会社 配線基板及びその製造方法
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
JP5078451B2 (ja) * 2007-06-11 2012-11-21 パナソニック株式会社 電子部品内蔵モジュール
KR100916646B1 (ko) * 2007-11-26 2009-09-08 삼성전기주식회사 인쇄회로기판의 제조방법
JP2009177005A (ja) * 2008-01-25 2009-08-06 Nitto Denko Corp 配線回路基板の製造方法

Also Published As

Publication number Publication date
TW201114348A (en) 2011-04-16
US20120255764A1 (en) 2012-10-11
WO2011043537A3 (en) 2011-07-07
KR20110038521A (ko) 2011-04-14
CN102577642B (zh) 2016-02-10
CN102577642A (zh) 2012-07-11
TWI482549B (zh) 2015-04-21
WO2011043537A2 (en) 2011-04-14
JP2013507763A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP4558776B2 (ja) 回路基板の製造方法
JP2007142403A (ja) プリント基板及びその製造方法
TWI405511B (zh) 具有電子部件的印刷電路板以及其製造方法
JP2008112996A (ja) 印刷回路基板の製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP5635613B2 (ja) プリント回路基板及びその製造方法
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
JP5555368B1 (ja) 配線基板の製造方法
TW200939927A (en) Wiring substrate and its manufacturing process
TWI449483B (zh) 印刷電路板及其製造方法
JP2013140955A (ja) 部品組込み型印刷回路基板及びその製造方法
JP4843707B2 (ja) 印刷回路基板及びその製造方法
TWI519225B (zh) 多層軟性線路結構的製作方法
JP2009021545A (ja) 印刷回路基板の製造方法
JP2019192896A (ja) プリント回路基板の製造方法
JP2010278379A (ja) 配線基板およびその製造方法
KR20090063116A (ko) 반도체 장치용 패키지 및 그 제조 방법
KR101136394B1 (ko) 인쇄회로기판의 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2017228727A (ja) 配線基板及びその製造方法
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
TW201831066A (zh) 線路板結構
TW201412218A (zh) 零件內藏基板的製造方法及用此的零件內藏基板
JP5225353B2 (ja) 配線用基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141016

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees