CN102577642B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102577642B
CN102577642B CN201080045505.XA CN201080045505A CN102577642B CN 102577642 B CN102577642 B CN 102577642B CN 201080045505 A CN201080045505 A CN 201080045505A CN 102577642 B CN102577642 B CN 102577642B
Authority
CN
China
Prior art keywords
insulating barrier
printed circuit
circuit board
seed layer
crystal seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080045505.XA
Other languages
English (en)
Other versions
CN102577642A (zh
Inventor
金镇秀
南明和
徐英郁
安致熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102577642A publication Critical patent/CN102577642A/zh
Application granted granted Critical
Publication of CN102577642B publication Critical patent/CN102577642B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种嵌入式印刷电路板及其制造方法。所述制造方法，包括：第一步骤，形成第一绝缘层，该第一绝缘层的一侧上形成有晶种层，并且至少一个金属图案嵌入所述第一绝缘层中；以及第二步骤，层压所述第一绝缘层和具有内部电路的底基板，使第二绝缘层插置于所述第一绝缘层及所述底基板之间。因此，提供一种在绝缘层中嵌入有电路的印刷电路板，因而可以实现高密度和高可靠性的印刷电路板。此外，由于所述印刷电路板使用模具制造，因此省去了用于嵌入的电路制造过程、用于形成晶种层的过程和诸如表面研磨的复杂过程，从而简化了制备过程。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种嵌入有电路图案的印刷电路板及其制造方法。
背景技术
已经广泛使用在绝缘层中嵌入过孔及图案的技术，以改善高密度图案的可靠度。嵌入式印刷电路板的制造方法有两种，第一种方法首先形成电路图案，将该电路图案嵌入绝缘层中，并移除用于形成该电路图案的晶种层，以获得最终的电路。第二种方法制造具有与电路形状对应的正像图案(positivepattern)的模具，使用该模具在绝缘层中形成负像图案(negativepattern)，用导电材料填充该负像图案，并研磨绝缘层表面以完成最终电路。
图1示出前述在绝缘层中形成电路图案及嵌入该电路图案的方法。
具体地，(a)制备具有通孔14及内部电路12的核心层10，并且(b)提供两个基板，通过在背侧贴附有载体膜24的晶种层20上形成电路图案22来制造每一基板。(c)在核心层10的两侧放置两基板并加压，然后移除载体膜。(d)通过DFR(dryfilmresist，干膜抗蚀剂)曝光限定预计形成通孔的区域，并且(e)选择性移除对应该区域的晶种层20的部分。然后，(f)在晶种层20被移除的部分进行表面镀铜，(g)使用DFR选择性移除晶种层20的预定部分，以形成通孔60。(h)剥除DFR并涂覆焊料浆，(i)以形成连接过孔52和连接焊盘62。
为了形成嵌入图案，如上所述，此方法必须预先制造上面形成有电路图案22的基板，因此该制造方法变得复杂并且生产率降低。
参考图2，(a)提供金属模具1以及其上沉积有绝缘树脂的绝缘层2，(b)将金属模具1压向绝缘层2。然后，(c)移除金属模具，并且(d)在绝缘树脂中形成通孔4。(e)在绝缘层2上形成化学镀铜层5，并且(f)在化学镀铜层5上形成电镀铜层6。研磨所获结构的表面，以完成印刷电路板。
然而，这种使用模具制造负像图案并且用导电材料填充负像图案的方法需要高层次的技术。因此，该制造过程的效率不高且花费时间长。此外，必须进行表面研磨，因此会造成电路精确度下降。
发明内容
技术问题
本发明的目的在于提供一种高密度和高可靠度的印刷电路板，其具有嵌入绝缘层中的电路。
本发明的另一目的在于提供一种印刷电路板的制造方法，该制造方法使用模具，以省去用于嵌入的电路制造过程，形成与晶种层结合的绝缘层，以省略用于形成晶种层的过程以及去除诸如表面研磨的复杂步骤，从而简化制造过程。
技术方案
为了实现上述目的，提供一种嵌入式印刷电路板的制造方法，包括：第一步骤，形成第一绝缘层，该第一绝缘层的一侧上形成有晶种层，且至少一个金属图案嵌入所述第一绝缘层中；以及第二步骤，层压所述第一绝缘层和具有内部电路的底基板，使得第二绝缘层插置于所述第一绝缘层与所述底基板之间。
所述第一步骤可以进一步包括：步骤a1，使用模具，在一侧上形成有所述晶种层的所述第一绝缘层上形成负像图案；步骤a2，用金属材料填充所述负像图案。所述步骤a2可以进一步包括以下步骤：进行化学或物理蚀刻，以露出所述晶种层。在这种情况下，所述第一绝缘层的厚度等于所述模具的图案厚度。此外，所述晶种层的厚度小于所述第一绝缘层的厚度。
所述步骤a2可以使用被露出的晶种层，通过电镀或化学镀，在所述负像图案中填充所述金属材料。
所述方法可以进一步包括步骤：在所述步骤s2之前或之后，粗化该第一绝缘层的表面，以改善所述第二绝缘层的层压效率。
所述第二步骤可以顺序地层压所述第一绝缘层、所述第二绝缘层以及具有所述内部电路的所述底基板，并向所层叠的结构施加热和压力。
所述方法在所述第二步骤后可以进一步包括：第三步骤，移除在所述第一绝缘层的一侧上形成的所述晶种层。所述方法在所述第三步骤后可以进一步包括步骤：在所述印刷电路板的预定区域中形成通孔，并且填充该通孔。可以通过在所述印刷电路板上涂覆光刻胶，并通过曝光、显影及蚀刻该光刻胶进行光刻，形成所述通孔。
可以通过前述制造方法获得以下嵌入式印刷电路板。
所述嵌入式印刷电路板包括：至少一个金属图案，嵌入第一绝缘层中；第二绝缘层，形成在第一绝缘层下面；以及底基板，形成在所述第二绝缘层下面，且具有嵌入所述第二绝缘层中的内部电路图案。
所述嵌入式印刷电路板可以进一步包括：晶种层，形成在所述第一绝缘层上。所述晶种层稍后可以被移除。
所述金属图案的厚度可以不超过所述第一绝缘层的厚度。所述嵌入式印刷电路板还可以包括：通孔，电连接到嵌入所述第二绝缘层中的内部电路图案。
通过以下本发明的详细描述结合附图，本发明的前述及其它目标、特征、方面和优点将变得更加明显。
有益效果
根据本发明，提供一种具有嵌入绝缘层中的电路的印刷电路板，因此可实现高密度及高可靠度的印刷电路板。此外，由于印刷电路板使用模具制造，因此省去用于嵌入的电路制造过程、形成晶种层的过程以及诸如表面研磨的复杂过程，从而简化制造过程。
附图说明
附图例示了本发明的实施例并且与说明书一起用来说明本发明的原理，该附图被包括来提供对本发明的进一步理解，并且被并入且构成本说明书的一部分。
在附图中：
图1和2例示了制造印刷电路板的常规方法；
图3和4例示了根据本发明的制造印刷电路板的方法；和
图5例示了根据本发明的印刷电路板的通孔形成过程。
具体实施方式
嵌入式印刷电路板的制造方法，包括：第一步骤，形成第一绝缘层，该第一绝缘层的一侧上形成有晶种层，且在所述第一绝缘层中嵌入至少一个金属图案；以及第二步骤，层压所述第一绝缘层以及具有内部电路的底基板，使得第二绝缘层插置于所述第一绝缘层和所述底基板之间。可以移除晶种层，或者可以添加通孔形成步骤。
利用该方法制造的嵌入式印刷电路板包括：至少一个金属图案，嵌入第一绝缘层中；第二绝缘层，形成在所述第一绝缘层下面；以及底基板，形成在第二绝缘层下面，且具有嵌入所述第二绝缘层中的内部电路图案。
实施例
现在，将参照随后的附图更为完整地描述本发明，在附图中示出了本发明的示例实施例。附图中的相同参考标记表示相同元件，因此省略其描述。虽然“第一”及“第二”用于说明不同的组件，但是这些组件不限于这些术语，并且该术语仅仅用于将组件与另一组件区分开。
图3和图4例示根据本发明的印刷电路板的制造方法。
根据本发明的嵌入式印刷电路板的制造方法，包括：第一步骤，形成第一绝缘层，该第一绝缘层一侧上形成有晶种层，且在该第一绝缘层中嵌入金属图案；以及第二步骤，层压所述第一绝缘层以及具有内部电路的底基板，使得第二绝缘层插置于所述第一绝缘层和所述底基板之间。在第二步骤之后，可以移除晶种层，或者可以添加通孔形成步骤。
1、形成第一绝缘层的步骤
在步骤S1中，形成第一绝缘层110，在第一绝缘层110的一侧上形成有晶种层120。制备具有预定正像电路图案的模具P，并将模具P与第一绝缘层110对准。该模具P的图案可以通过光刻、激光处理等形成。
在步骤S2中，将模具P放置于第一绝缘层110上，使得模具P的正像电路图案与第一绝缘层110上未形成晶种层120的表面相互面对，将该模具P及第一绝缘层110互相挤压，使得模具P的电路图案压印在第一绝缘层110上。在这种情况下，模具P的电路图案的最大厚度受限于第一绝缘层110的厚度。而且，该电路图案的厚度可以与第一绝缘层的厚度相同。此外，晶种层120的厚度可以等于或小于第一绝缘层110的厚度。
在步骤S3中，当所述模具与第一绝缘层110分离时，在第一绝缘层110上形成负像图案。可以额外进行诸如化学或物理表面处理的表面处理步骤，以露出晶种层120。
在步骤S4中，用金属材料填充第一绝缘层110的负像图案。
可以使用形成在第一绝缘层110一侧上的晶种层120，通过电镀或化学镀，将金属材料填充在负像图案中。使用金属材料填充第一绝缘层110的负像图案，以形成金属图案130。金属图案130的厚度可以等于第一绝缘层110的厚度。详细地，金属图案120的厚度可以小于第一绝缘层110的厚度。
具体而言，该方法还可以包括以下步骤：粗化该第一绝缘层110的未形成晶种层的表面，以改善第一绝缘层与将要形成在第一绝缘层上的第二绝缘层之间的黏附性。该粗化步骤可以包含在步骤S1、S2、S3以及S4中的任何一个中。
2、层压第二绝缘层的步骤
在步骤S5中，将第二绝缘层200和其上形成有内部电路310的底基板300，布置在第一绝缘层110下面。然后，在步骤S6中，对第二绝缘层200和底基板300进行加热和加压，以形成印刷电路板。通过光刻在印刷电路板的预定区域中形成通孔且填充该通孔的步骤可以添加到步骤S6之后。
图5例示了在图4所示的步骤S6所形成的印刷电路板中形成通孔的过程。
详细地，在步骤S7中，在印刷电路板上涂覆光刻胶140，然后在步骤S8、S9和S10中，曝光、显影及蚀刻光刻胶140，以形成通孔H。接着，在步骤S11及S12中，用金属材料160填充通孔，以形成导电路径。然后，可以在步骤S13中移除晶种层。
现在将说明通过上述制造过程制造的印刷电路板的结构。
根据本发明的实施例，印刷电路板可以包括：嵌入第一绝缘层中的至少一个金属图案，形成在第一绝缘层下面的第二绝缘层，以及具有嵌入第二绝缘层中的内部电路图案的底基板，该印刷电路板在图4的步骤S6中获得。换言之，该印刷电路板具有两层绝缘层，晶种层可以形成在第一绝缘侧上。另外，如上所述，可以在通过形成通孔而形成导电路径后移除晶种层。
虽然已经参照本发明的示例实施例具体示出和描述了本发明，但是本领域技术人员将理解的是，可以在不背离下述权利要求所限定的本发明的精神和范围的情况下，在形式和细节上进行各种变化。

Claims (15)

1.一种嵌入式印刷电路板的制造方法，包括：
第一步骤，形成第一绝缘层，该第一绝缘层的一侧上形成有晶种层；通过模具形成的至少一个负像图案；以及至少一个金属图案嵌入所述第一绝缘层中；以及
第二步骤，层压所述第一绝缘层和具有内部电路的底基板，使第二绝缘层插置于所述第一绝缘层与所述底基板之间，
其中，每个所述负像图案完全填充有仅所述金属图案。
2.如权利要求1所述的方法，其中，所述第一步骤包括：
步骤s1：使用所述模具在一侧上形成有所述晶种层的所述第一绝缘层上，形成所述负像图案；
步骤s2：用金属材料填充所述负像图案。
3.如权利要求2所述的方法，其中，所述步骤s2进一步包括以下步骤：
进行化学或物理蚀刻，以露出所述晶种层。
4.如权利要求2所述的方法，其中，所述第一绝缘层的厚度等于所述模具的图案厚度。
5.如权利要求2项所述的方法，其中，所述晶种层的厚度小于所述第一绝缘层的厚度。
6.如权利要求2项所述的方法，其中，所述步骤s2使用被露出的晶种层，通过电镀或化学镀在所述负像图案中填充所述金属材料。
7.如权利要求2至6中任意一项所述的方法，进一步包括以下步骤：在步骤s2之前或之后，粗化所述第一绝缘层的表面。
8.如权利要求2所述的方法，其中，所述第二步骤顺序地层压所述第一绝缘层、所述第二绝缘层以及具有所述内部电路的所述底基板，并向所层叠的结构施加热和压力。
9.如权利要求2所述的方法，在所述第二步骤后进一步包括第三步骤：移除形成在所述第一绝缘层一侧上的所述晶种层。
10.如权利要求9所述的方法，在所述第三步骤后进一步包括以下步骤：在所述印刷电路板的预定区域中形成通孔，并填充所述通孔。
11.如权利要求10所述的方法，其中，通过在所述印刷电路板上涂覆光刻胶并通过曝光、显影及蚀刻所述光刻胶进行光刻，从而形成所述通孔。
12.一种嵌入式印刷电路板，包括：
第一绝缘层，具有通过模具形成的至少一个负像图案；
至少一个金属图案，嵌入所述第一绝缘层；
第二绝缘层，形成在所述第一绝缘层下面；以及
底基板，形成在所述第二绝缘层下面，且具有嵌入所述第二绝缘层中的内部电路图案；
其中，每个所述负像图案完全填充有仅所述金属图案。
13.如权利要求12所述的印刷电路板，进一步包括：
晶种层，形成在所述第一绝缘层上。
14.如权利要求12所述的印刷电路板，其中，所述金属图案的厚度不超过所述第一绝缘层的厚度。
15.如权利要求14所述的印刷电路板，进一步包括：通孔，电连接到嵌入所述第二绝缘层中的所述内部电路图案。
CN201080045505.XA 2009-10-08 2010-08-05 印刷电路板及其制造方法 Expired - Fee Related CN102577642B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2009-0095840 2009-10-08
KR1020090095840A KR20110038521A (ko) 2009-10-08 2009-10-08 인쇄회로기판 및 그 제조방법
PCT/KR2010/005124 WO2011043537A2 (en) 2009-10-08 2010-08-05 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN102577642A CN102577642A (zh) 2012-07-11
CN102577642B true CN102577642B (zh) 2016-02-10

Family

ID=43857240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080045505.XA Expired - Fee Related CN102577642B (zh) 2009-10-08 2010-08-05 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US20120255764A1 (zh)
JP (1) JP5635613B2 (zh)
KR (1) KR20110038521A (zh)
CN (1) CN102577642B (zh)
TW (1) TWI482549B (zh)
WO (1) WO2011043537A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
CN112423474A (zh) * 2019-08-23 2021-02-26 中国科学技术大学 电路板的制备方法及电路板
IL296289A (en) * 2020-03-26 2022-11-01 Battelle Memorial Institute PCB connector
JPWO2022202548A1 (zh) * 2021-03-22 2022-09-29
CN113347808B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 具有厚铜和超微细密线路的多层电路板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294743B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
CN1336789A (zh) * 2000-06-14 2002-02-20 松下电器产业株式会社 印刷电路板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US7186365B2 (en) * 2003-06-05 2007-03-06 Intel Corporation Methods for forming an imprinting tool
KR101063620B1 (ko) * 2003-09-08 2011-09-07 엘지이노텍 주식회사 다층 인쇄회로기판 및 그의 제조방법
KR100601474B1 (ko) * 2004-10-28 2006-07-18 삼성전기주식회사 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
JP5069449B2 (ja) * 2006-11-14 2012-11-07 新光電気工業株式会社 配線基板及びその製造方法
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
JP5078451B2 (ja) * 2007-06-11 2012-11-21 パナソニック株式会社 電子部品内蔵モジュール
KR100916646B1 (ko) * 2007-11-26 2009-09-08 삼성전기주식회사 인쇄회로기판의 제조방법
JP2009177005A (ja) * 2008-01-25 2009-08-06 Nitto Denko Corp 配線回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294743B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
CN1336789A (zh) * 2000-06-14 2002-02-20 松下电器产业株式会社 印刷电路板及其制造方法

Also Published As

Publication number Publication date
KR20110038521A (ko) 2011-04-14
US20120255764A1 (en) 2012-10-11
WO2011043537A2 (en) 2011-04-14
JP2013507763A (ja) 2013-03-04
TW201114348A (en) 2011-04-16
JP5635613B2 (ja) 2014-12-03
TWI482549B (zh) 2015-04-21
WO2011043537A3 (en) 2011-07-07
CN102577642A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN100508692C (zh) 制造具有薄核心层的印刷电路板的方法
JP4558776B2 (ja) 回路基板の製造方法
TWI552654B (zh) A method for manufacturing a cavity substrate
CN102577642B (zh) 印刷电路板及其制造方法
US20090242238A1 (en) Buried pattern substrate
US11570904B2 (en) Method for contacting and rewiring an electronic component embedded into a printed circuit board
CN102648670B (zh) 印刷电路板及其制造方法
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
TW201446103A (zh) 電路板及其製作方法
KR100872131B1 (ko) 인쇄회로기판 제조방법
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
CN102413639B (zh) 一种电路板的制造方法
CN110062538B (zh) 一种阶梯槽槽底含引线的pcb制作方法及pcb
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101136394B1 (ko) 인쇄회로기판의 제조방법
KR20150081146A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20090095367A (ko) 반도체용 기판의 패턴 제조방법
JP2007311723A (ja) 多層回路基板
KR100909310B1 (ko) 회로기판의 제조방법
JP2008311614A (ja) プリント基板のペーストバンプ形成方法
JP2004221335A (ja) 多層配線基板及びその製造方法
JP2004311737A (ja) プリント配線板の製造方法
JP2007173414A (ja) テープ基板及びその製造方法
KR20110066365A (ko) 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

Termination date: 20170805

CF01 Termination of patent right due to non-payment of annual fee