KR100909310B1 - 회로기판의 제조방법 - Google Patents

Abstract

본 발명은 회로기판의 제조방법에 관한 것으로서, 절연성 기판의 일면에 상기 기판의 일면으로부터 함몰되게 회로패턴을 형성하는 단계; 상기 기판에 접속홀을 형성하는 단계; 및 상기 기판의 일면으로부터 함몰되게 상기 접속홀과 상기 회로패턴상에 접속층을 형성하는 단계를 포함하여 공정 진행 중 회로패턴이 손상되는 것을 방지하여 회로기판의 신뢰성을 향상시킬 수 있다.

회로기판, 하프 에칭, 이형제, 롤투롤

Description

회로기판의 제조방법{METHOD FOR FABRICATING CIRCUIT BOARD}

본 발명은 회로기판의 제조방법에 관한 것으로서, 특히 제조 공정을 간소화시킬 수 있고, 특성이 개선된 회로기판의 제조방법에 관한 것이다.

최근 전자 산업의 급속한 발달로 전자 제품이 소형화, 박판화, 고밀도화 및 경량화 됨에 따라 그 기반이 되는 인쇄회로기판(Printed Circuit Board, PCB)에서도 미세패턴화, 고정밀화, 소형화가 동시에 진행되고 있다.

인쇄회로기판에는 절연 기판의 일면에만 배선을 형성한 단면 인쇄회로기판, 양면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판(Multi Layered Board: MLB)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 인쇄회로기판을 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 양면 인쇄회로기판 또는 다층 인쇄회로기판이 널리 사용되고 있다.

이러한 인쇄회로기판의 제조공정을 살펴보면, 우선, 도 1a에 도시된 바와 같이, 지지체(1)상에 이형제(2)를 도포한다.

다음으로, 도 1b에 도시된 바와 같이, 상기 이형제(2)상에 전사회로패턴(3') 을 형성한다. 전사회로패턴(3')은 드라이 필름(dry film)이나 포토레지스트(photo resist)를 상기 이형제(2)상에 도포하고, 노광 및 현상을 통해 상기 전사회로패턴(3')에 대응되는 캐비티를 형성한 후에 상기 캐비티에 도금 등의 방법으로 구리 등과 같은 금속물질을 도포한다. 그런 후에 드라이 필름이나 포토레지스트를 식각하여 전사회로패턴(3')만 이형제(2)상에 돌출되게 형성된다.

다음으로, 도 1c에 도시된 바와 같이, 상기 전사회로패턴(3')이 형성된 한 쌍의 지지체(1)를 기판(4)의 각 면에 가압하여 상기 전사회로패턴(3')을 기판(4)에 매립시킨다.

그런 후에, 도 1d에 도시된 바와 같이, 상기 지지체(1)를 상기 기판(4)으로부터 분리시키고, 이형제(2)를 박리시킨다. 그러면, 도 1e에 도시된 바와 같이, 회로패턴(3)은 기판(4)의 양면 각각에 매립되어 회로패턴(3)을 형성하게 된다.

다음으로, 도 1f에 도시된 바와 같이, 회로패턴(3)이 형성된 기판(4)에 비어홀(6)을 형성한다. 그런 후에, 기판(4)의 양면 각각에 형성된 회로패턴(3)을 전기적으로 연결시키기 위해 상기 비어홀(6)과 상기 각 회로패턴(3)상에 접속층(7)을 형성한다. 상기 접속층(7)을 형성하는 과정을 보다 구체적으로 설명하면, 우선, 도 1g에 도시된 바와 같이, 상기 기판(4)과 상기 회로패턴(3) 및 상기 비어홀(6) 전체에 금속층(7')을 도금하고, 드라이 필름이나 포토레지스트를 도포, 노광 및 현상하여 상기 회로패턴(3)과 상기 비어홀(6)상에 도금된 금속층(7')을 제외한 나머지 금속층(7')을 식각한다. 그런 후에 드라이 필름이나 포토레지스트를 제거하여 도 1h에 도시된 바와 같은 회로기판이 완성된다.

최근, 인쇄회로기판의 수율과 생산성 및 제조 비용면에서 유리한 롤투롤(Roll to Roll) 방식의 인쇄회로기판의 제조방법이 많이 사용되고 있으나, 도 1h에 도시된 바와 같이, 상술한 인쇄회로기판의 제조방법에 의하면, 접속층(7)이 상기 기판(4)의 상면과 하면으로부터 돌출되게 형성되기 때문에 인쇄회로기판을 릴에 감을 경우, 접속층 및 회로패턴이 손상되게 된다. 즉, 상술한 인쇄회로기판의 제조방법에는 롤투롤 방식을 적용하기 어렵게 된다.

또한, 상술한 인쇄회로기판의 제조방법은 지지체(1)에 형성된 이형제(2)상에 전사회로패턴(3')을 형성하기 때문에 이형제(2)를 도포 및 박리하는 공정으로 인해 제조 공정수가 증가하게 될 뿐만 아니라 공정 진행 중 상기 전사회로패턴(3')이 상기 지지체(1)로부터 분리되는 경우가 발생한다.

또한, 지지체(1)를 기판(4)으로부터 분리하는 공정이 필요하나, 상기 지지체(1)가 상기 기판(4)으로부터 박리되지 않는 경우가 발생하여 인쇄회로기판의 제조공정의 효율성이 저하된다.

본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로서, 공정 진행 중 회로패턴의 손상을 방지하여 회로기판의 신뢰성을 향상시킬 수 있는 회로기판의 제조방법을 제공하는데 목적이 있다.

본 발명의 다른 목적은 제조 공정을 간소화시킬 수 있는 회로기판의 제조방법을 제공하는 데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 회로기판의 제조방법은 a)절연성 기판의 일면에 상기 기판의 일면으로부터 함몰되게 회로패턴을 형성하는 단계; b)상기 기판에 접속홀을 형성하는 단계; c)상기 기판의 일면으로부터 함몰되게 상기 접속홀과 상기 회로패턴상에 접속층을 형성하는 단계를 포함한다.

본 발명의 실시예에 의하면, 상기 a)단계는 a1) 지지체에 상기 회로패턴에 대응하는 전사회로패턴을 형성하는 단계; a2) 상기 전사회로패턴이 상기 기판에 매립되도록 상기 전사회로패턴이 형성된 상기 지지체를 상기 기판의 일면에 가압하는 단계; 및 a3) 상기 지지체와 상기 전사회로패턴의 일부를 식각하여 상기 기판의 일면으로부터 함몰된 상기 회로패턴을 형성하는 단계를 포함한다.

상기 c)단계는 c1) 상기 접속홀과 상기 기판 및 상기 회로패턴의 전면에 도전성 물질을 도금하는 단계; 및 c2) 상기 접속홀과 상기 회로패턴상에 형성된 도전성 물질을 제외한 도전성 물질을 제거하는 단계를 포함한다.

본 발명의 일 실시예에 의하면, 상기 a1) 단계는 상기 지지체에 상기 전사회로패턴을 도금하는 단계로 구성된다.

본 발명의 다른 실시예에 의하면, 상기 a1)단계는 상기 전사회로패턴이 돌출되도록 상기 지지체를 식각하는 단계로 구성된다.

또한, 상술한 회로기판의 제조방법은 상기 전사회로패턴이 형성된 상기 지지체를 옥사이드 처리하는 단계를 더 포함할 수 있다.

한편, 상술한 바와 같은 목적은 a) 지지체에 상기 지지체의 일면으로부터 돌출되게 전사회로패턴을 형성하는 단계; b) 절연성 기판의 일면에 상기 전사회로패턴이 형성된 지지체를 가압하여 상기 전사회로패턴을 상기 기판에 매립시키는 단계; c) 상기 지지체 및 상기 전사회로패턴의 일부를 식각하여 상기 기판의 일면으로부터 함몰된 회로패턴을 형성하는 단계; d) 상기 기판에 접속홀을 형성하는 단계; 및 e) 상기 접속홀과 상기 회로패턴상에 접속층을 형성하는 단계를 포함하는 회로기판의 제조방법에 의해서도 달성될 수 있다.

이상에서 설명한 바와 같은 과제 해결 수단에 의하면, 회로패턴 및 접속층이 기판 표면으로부터 함몰되게 형성됨으로써, 회로기판의 제조 공정 과정에서 회로패턴 및 접속층이 손상되는 것을 방지할 수 있다. 특히, 롤투롤(Roll to Roll) 방식으로 회로기판을 제조할 수 있어서, 회로기판의 수율 및 생산성을 향상시킬 수 있을 뿐만 아니라 제조 비용을 줄일 수 있다.

또한, 기판에 전사회로패턴이 매립된 상태에서 지지체를 식각하여 제거함으 로써, 기존에 지지체와 기판의 분리를 위한 이형제층를 생략할 수 있게 된다. 이형제층을 생략함으로써, 이형제 도포 및 제거 공정을 생략할 수 있어 회로기판의 제조공정수를 간소화할 수 있을 뿐만 아니라 이형제층으로 인해 공정진행 중 지지체와 전사회로패턴이 분리되는 형상을 방지할 수 있다.

또한, 지지체와 전사회로패턴의 일부를 식각하여 제거함으로써, 기존에 지지체가 기판으로부터 분리되지 않는 현상을 사전에 방지할 수 있고, 이에 의해 회로기판의 수율 향상 및 생산성을 향상시킬 수 있으며, 식각량을 조절하여 전사회로 패턴이 기판의 일면 보다 함몰되게 형성가능하다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 회로기판 및 그 제조방법에 대하여 상세히 설명한다.

도 2n을 참조하면, 본 발명의 제 1 실시예에 따른 회로기판의 제조공정에 의해 제작된 회로기판은 기판(10)과, 상기 기판(10)의 양면 각각에 형성된 제1회로패턴(11a) 및 제2회로패턴(11b)과, 접속홀(12)을 통해 상기 제1회로패턴(11a) 및 제2회로패턴(11b)을 전기적으로 연결시키는 접속층(13)을 포함한다.

상기 기판(10)은 유리 섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 프리프레그(prepreg), 에폭시 수지, 페놀 수지, 시안산염 수지, RCC(Resin Coated Copper Hoil), ABF 등의 필름(film)류 등과 같은 절연체의 재질 등 다양한 재질로 제작될 수 있으며, 경성 PCB 기판 또는 연성 PCB 기판이 이용될 수 있다.

상기 제1회로패턴(11a) 및 상기 제2회로패턴(11b)은 구리 뿐만 아니라 주석, 아연, 니켈, 금 등 전도성의 다양한 재료로 형성될 수 있다.

상기 접속층(13)은 상기 접속홀(12)의 내면 및 상기 제1회로패턴(11a)과 상기 제2회로패턴(11b)상에 구리 등의 도전성 물질을 도금하여 형성된다. 상기 접속층(13)은 상기 제1회로패턴(11a)과 제2회로패턴(11b)을 전기적으로 연결하거나, 상기 기판(10)의 일면에 형성된 회로패턴과 다른 기판에 형성된 회로패턴을 전기적으로 연결시킨다.

이하, 상술한 바와 같은 구성을 가지는 회로기판의 제조공정에 대하여 상세히 설명한다.

본 발명의 제1실시예에 의한 회로기판의 제조공정은, a) 절연성 기판(10)의 일면에 기판(10)의 일면으로부터 함몰되게 회로패턴을 형성하는 단계(도 2a 내지 도 2h)와, b) 상기 기판(10)에 접속홀(12)을 형성하는 단계(도 2i)와, c) 상기 기판(10)의 일면으로부터 함몰되게 상기 접속홀(12)과 상기 회로패턴(11)상에 도전성 접속층(13)을 형성하는 단계(도 2j 내지 도 2n)로 크게 분류될 수 있다.

상기 a)단계에 대하여 보다 상세히 살펴보면, 우선, 도 2a 도시된 바와 같이, 전해 동박이나 케리어 동박 또는 압연박 등으로 구성되는 지지체(14)를 준비한다. 상기 지지체(14)가 동박으로 형성되는 경우, 취급 및 구동의 용이성을 위하여 18㎛ 이상의 두께를 가지는 동박을 이용하는 것이 바람직하다.

다음으로, 도 2b에 도시된 바와 같이, 레지스트(15, 또는 드라이 필름(Dry Film))를 상기 지지체(14)의 일면에 도포하고, 도 2c에 도시된 바와 같이, 상기 레지스트(15)를 노광 및 현상시켜 상기 회로패턴(11)에 대응되게 회로패턴용 캐버 티(16)를 형성한다.

그런 후에, 도 2d에 도시된 바와 같이, 상기 회로패턴용 캐버티(16)에 구리, 주석, 아연, 니켈, 금 등의 금속을 도금 등의 방법을 이용하여 형성한다. 이때, 상기 캐버티(16)에 형성된 금속층은 기판(10)에 전사되어 회로패턴(11)을 형성하기 위한 것으로서, 이하에서는 전사회로패턴(11')이라 명명한다.

다음으로, 캐버티(16)를 형성하기 위한 레지스트(15)를 박리액 등을 사용하여 지지체(14)로부터 제거하여, 도 2e에 도시된 바와 같이, 전사회로패턴(11')을 상기 지지체(14)의 일면으로부터 돌출되게 형성한다.

상술한 바와 같은 공정에 의해 지지체(14)에 전사회로패턴(11')을 형성할 수 있게 되며, 이와 같이 전사회로패턴(11')이 형성된 지지체(14)는 기판의 일면에만 회로패턴(11)을 형성할 경우 1개만 필요하지만 기판(10)의 양면에 회로패턴(11)을 형성할 경우 2개가 필요하다. 이하에서는, 기판(10)의 양면에 회로패턴(11)을 형성하는 공정에 대하여만 설명하나, 기판(10)의 일면에만 회로패턴(11)을 형성하는 공정도 본 발명의 사상에 포함된다.

도 2f를 참조하면, 기판(10)의 양면에 회로패턴(11)을 형성하기 위해 제1전사회로패턴(11a')이 형성된 제1지지체(14a)와, 제2전사회로패턴(11b')이 형성된 제2지지체(14b)가 준비되고, 제1전사회로패턴(11a') 및 제2전사회로패턴(11b')과 기판(10)의 접착성을 증진시키기 위해 상기 제1지지체(14a) 및 제2지지체(14b)는 옥사이드 처리된다.

그런 후에, 옥사이드 처리된 제1지지체(14a)와, 제2지지체(14b)를 상기 기 판(10)의 양면 각각에 가압하면, 도 2g에 도시된 바와 같이, 제1전사회로패턴(11a')과 제2전사회로패턴(11b')이 상기 기판(10)의 각 면에 매립된다. 상기 기판(10)이 프리프레그로 형성되는 경우, 프리프레그의 종류에 따라 다르지만, 통상 180℃의 진공 분위기에서 대략 2시간 동안 2.5kgf/cm²로 가압한다.

그런 후에, 상기 제1지지체(14a)와, 상기 제2지지체(14b)와, 제1전사회로패턴(11a')의 일부 및 제2전사회로패턴(11b')의 일부를 식각하는 하프 에칭(half etching)을 한다. 보다 구체적으로, 상기 제1지지체(14a)와 상기 제2지지체(14b)는 전부 에칭하고, 상기 제1전사회로패턴(11a')과 상기 제2전사회로패턴(11b')는 상기 기판(10)의 각 면으로부터 일정 깊이 함몰되게 에칭된다.

이와 같이, 각 지지체(14a)(14b)를 하프 에칭에 의해 제거함으로써, 기존에 지지체(14a)(14b)를 기판(10)으로부터 분리시키기 위해 상기 지지체(14)상에 이형제를 도포 및 제거하는 공정을 생략할 수 있다. 이형제를 도포시키거나 제거하는 공정이 생략됨에 따라 회로기판 제조 공정수를 줄일 수 있게 될 뿐만 아니라 이형제에 의해 지지체(14a)(14b)로부터 전사회로패턴(11a')(11b')이 분리되는 현상을 방지할 수 있다.

하프 에칭 공정이 완료되면, 도 2i에 도시된 바와 같이, 상기 기판(10)에 레이저 드릴이나 CNC 드릴을 이용하여 비어홀(via hole)인 접속홀(12)을 형성한다. 상기 접속홀(12)을 통해 상기 기판(10)의 일면과 타면 또는 상호 적층된 기판의 회로패턴들간에 전기적 연결이 이루어진다.

상기 접속홀(12)이 형성되면, 도 2j에 도시된 바와 같이, 상기 기판(10)과, 상기 접속홀(12)과, 제1회로패턴(11a) 및 제2회로패턴(11b)의 전면에 도금이나 증착 등의 방법으로 동과 같은 도전성 물질(13')을 도포한다. 상기 도전성 물질(13')을 도금으로 도포하는 경우, 무전해 도금이나 전해 도금이 이용될 수 있으며, 상기 기판(10)이 절연체로 구성될 경우, 무전해 도금을 한 후 전해 도금을 하게 된다.

이때, 상기 제1회로패턴(11a)과 상기 제2회로패턴(11b)상의 도전성 물질의 도포 두께는 상기 기판(10)의 각 면과 동일한 평면상에 위치되도록 설정되거나 상기 기판(10)의 각 면으로부터 함몰되게 설정된다.

도전성 물질의 도포공정이 완료되면, 도 2k에 도시된 바와 같이, 상기 기판(10) 전면에 레지스트(15')를 도포한 후, 도 2l에 도시된 바와 같이, 상기 제1회로패턴(11a)과 상기 제2회로패턴(11b)의 상부 및 접속홀(12)의 상부에 형성된 레지스(15')를 제외하고 나머지 부분의 레지스트(15')를 노광 및 현상 공정 등을 통해 제거한다.

다음으로, 도 2m에 도시된 바와 같이, 레지스트(15')가 형성되지 않은 부분에 도포된 도전성 물질(13')을 에칭하여 제거하면, 도 2n에 도시된 바와 같이, 접속층(13)이 형성된 회로기판의 제작이 완료된다.

여기서, 상기 접속층(13)이 상기 기판(10)의 각 면과 동일한 평면을 이루거나 상기 기판(10)의 각 면으로부터 함몰되게 형성됨으로써, 회로패턴(11)의 손상을 방지하여 회로기판의 신뢰성을 향상시킬 수 있다. 특히, 상술한 구성에 의해 회로패턴(11)의 손상 없이 회로기판(10)을 릴에 권취할 수 있게 되어 롤투롤 방식에 의 해 회로기판을 제조할 수 있게 되고, 이에 의해 회로기판의 수율 및 생산성까지도 향상시킬 수 있다.

도 3a 내지 도 3m은 본 발명의 제2실시예에 따른 회로기판의 제조방법을 개략적으로 나타낸 것으로서, 본 발명의 제1실시예와는 지지체(24)상에 전사회로패턴(21')을 형성하는 공정이 다르다. 본 발명의 제2실시예에서는 지지체(24)를 회로패턴(21)에 대응되게 하프 에칭하여 전사회로패턴(21')을 형성한다. 따라서, 제1실시예의 지지체(24)보다 2배이상의 두꺼운 지지체(24)를 이용하는 것이 바람직하며, 상기 지지체(24)의 일부가 전사회로패턴(21')이 되기 때문에 상기 지지체(24)는 전도성 물질로 구성되는 것이 바람직하다.

보다 구체적으로 설명하면, 본 발명의 제2실시예에 따른 회로기판의 제조방법은 도 3a에 도시된 바와 같은 지지체(24)에, 도 3b에 도시된 바와 같이, 레지스트(25)를 도포하고, 도 3c에 도시된 바와 같이, 노광 및 현상에 의해 레지스트(25)에 캐버티(26)를 형성한다. 다음으로, 도 3d에 도시된 바와 같이, 캐버티(26)가 형성된 부분을 하프 에칭하여 전사회로패턴(21')을 형성한다.

이후의 공정은 본 발명의 제1실시예와 동일한 공정에 의해 회로기판이 제작된다. 개략적으로 살펴보면, 도 3f에 도시된 바와 같이, 제1전사회로패턴(21a')이 형성된 제1지지체(24a)와, 제2전사회로패턴(21b')이 형성된 제2지지체(24b)를 옥사이드 처리하고, 기판(20)의 각 면에 회로 정합을 한 후, 도 3g에 도시된 바와 같이, 기판(20)의 각 면에 가압한다. 그런 후에, 도 3h에 도시된 바와 같이, 각 지지체(24a)(24b) 및 각 전사회로패턴(21a')(21b')의 일부를 하프 에칭하여 회로패 턴(21a)(21b)을 형성한 후, 도 3i에 도시된 바와 같이, 접속홀(12)을 형성하고, 도 3j에 도시된 바와 같이, 도전성 물질(23')을 도포한다. 다음으로, 도 3k에 도시된 바와 같이, 각 회로패턴(21a)(21b)의 상부 및 접속홀(22)을 제외하고 나머지 부분의 레지스트(25')를 제거한 후, 도 3l에 도시된 바와 같이, 회로패턴(21a)(21b)이 형성된 부분을 제외한 나머지 도전성 물질(23')을 제거한다. 그런 후에, 도 3m에 도시된 바와 같이, 레지스트(25')를 제거하면, 회로기판이 완성된다.

도 4는 본 발명의 제3실시예에 따른 회로기판의 제조공정에 의해 제조된 3층 인쇄회로기판를 개략적으로 나타낸 단면도이다.

도 4를 참조하여 본 발명의 제3실시예에 따른 회로기판의 제조공정을 개략적으로 설명하면, 우선 상부 회로기판(39a)과 하부 회로기판(39b)은 본 발명의 제1실시예 또는 제2실시예에 개시된 바와 같이 전사회로패턴이 형성된 지지체를 상부 기판(30a)과 하부 기판(30b) 각각에 가압한 후 하프 에칭하여 상부 기판(30a)의 상면과 하부 기판(30b)의 하면으로부터 함몰되게 회로패턴(31a)(31b)을 형성한다. 다음으로 중간 회로기판(39c)은 중간 기판(30c)에 공지된 기술에 의해 또는 본 발명의 하프 에칭 기술에 의해 회로패턴(31c)을 양면에 형성하여 제작된다. 이와 같이 제작된 상부 기판(30a)과, 중간 기판(30c) 및 하부 기판(30b)을 적층한 후 이들을 진공 상태에서 가열 가압하여 접합시킨다.

다음으로, 접합된 상부 기판(30a)과 중간 기판(30c) 및 하부 기판(30b)을 관통하는 접속홀(32)을 형성한 후, 본 발명의 제1실시예 및 제2실시예에서 설명한 바와 같이, 상부 기판(30a)의 회로패턴(31a)과 하부 기판(30b)의 회로패턴(31b) 및 접속홀(32)에 동과 같은 금속 물질을 도금하는 등의 방법으로 접속층(33)을 형성한다. 이때, 상기 접속층(33)은 상기 상부 기판(30a)의 상면 또는 상기 하부 기판(30b)의 하면과 동일한 평면을 이루거나 각 면으로부터 함몰되게 형성된다.

도 5는 본 발명의 제4실시예에 따른 회로기판의 제조공정에 의해 제작된 회로기판을 개략적으로 나타낸 단면도이다.

본 발명의 제3실시예와는 상부 기판(40a)과 중간 기판(40c)을 연결하는 접속홀(42a)과 하부 기판(40b)과 중간 기판(40c)을 연결하는 접속홀(42b)이 더 형성된다는 점에서 차이가 있다. 따라서, 본 발명의 제3실시예와 상기 2개의 접속홀(32a)(32b)을 더 형성한다는 점 이외에는 동일한 제조방법에 의해 형성될 수 있다. 상기 2개의 접속홀(42a)(42b)은 각 기판(40a)(40b)(40c)을 접한 한 후에 형성될 수도 있으나, 중간 기판(40c)의 회로패턴(41c)의 손상을 방지하기 위해 접한 공정 전에 형성되는 것이 바람직하다. 단, 각 접속홀(42a)(42b)에 형성된 접속층(43a)(43b)은 접합 공정 후에 형성된다.

도 6k 내지 도 6m은 본 발명의 제5실시예에 따른 회로 기판의 제조공정을 개략적으로 나타낸 도면이다.

본 발명의 제5실시예에 따른 회로 기판의 제조 공정은 제1실시예의 도전성 물질(13')을 도포하는 공정(도 2a 내지 도 2j)까지는 동일하다. 그러나 제5실시예에서는 도전성 물질(53')상에 레지스트를 도포하지 않고, 도 6k에 도시된 바와 같이, 접속홀(56)에 액상 포토레지스트(Liquid Photoresist, 57)를 충진시킨다. 충진 방법의 일 예로는 기판(50)을 액상 포토레지스트에 담금 후 롤러 등으로 압 착(squeeze)하여 액상 포토레지스트(57)를 접속홀(56)에 충진시킬 수 있다. 그러나 이외의 다양한 방법이 이용될 수 있을 것이다.

액상 포토레지스트(57)가 접속홀(56)에 충진되면, 도전성 물질(53')을 에칭 등의 방법으로 제거하면, 도 6l에 도시된 바와 같이, 접속홀(56)의 내벽에만 도전성 물질(53')이 남아 접속층(53)을 형성하고, 그 외의 도전성 물질(53')은 제거된다.

이와 같은 상태에서 가성 소다에 의해 액상 포토레지스트(57)를 제거하는 습식 에칭 등의 방법으로 액상 포토레지스트(57)를 제거하면, 도 6m에 도시된 바와 같이, 회로 기판의 제조가 완료된다.

상술한 바와 같은 공정에 의하면, 액상 포토레지스트(57)의 충진, 도전성 물질(53')의 에칭 및 액상 포토레지스트(57) 제거 공정만으로 제1실시예의 레지스트(15')의 도포, 노광, 현상, 도전성 물질(13') 에칭 및 레지스트(15') 제거 공정을 커버할 수 있어, 제조 공정수를 더욱 간소화시킬 수 있게 된다.

본 발명의 제6실시예에 따른 회로 기판의 제조 공정은 제1실시예의 제1전사회로패턴(11a')과 제2전사회로패턴(11b')을 기판(10)의 각 면에 매립하는 공정(도 2a 내지 도 2g)까지는 동일하다. 그러나 제6실시예에 의하면, 지지체(14a)(14b) 및 전사회로패턴(11a')(11b')의 일부를 제거하는 하프 에칭 공정을 수행하지 않고, 도 7h에 도시된 바와 같이, 접속홀(66)을 형성한다.

그런 후에, 도 7i에 도시된 바와 같이, 지지체(64a)(64b)와, 전사회로패턴(61a')(61b') 및 기판(60)의 전면에 도전성 물질(63')을 도포한다.

다음으로, 도 7j에 도시된 바와 같이, 접속홀(66)에 액상 포토레지스트(67)를 충진한 후, 도 7k에 도시된 바와 같이, 도전성 물질(63')과 지지체(64a)(64b) 및 전사회로패턴(61a')(61b')의 일부를 식각하는 하프 에칭을 하여 기판(60)으로부터 함몰된 회로패턴(61a)(61b) 및 접속층(63)을 형성한다. 그런 후에, 도 7l에 도시된 바와 같이, 액상 포토레지스트(67)를 제거하여 회로 기판을 완성한다.

상술한 바와 같은 공정에 의해, 제1실시예의 레지스트(15')의 도포, 노광, 현상 및 제거 등의 공정을 생략할 수 있어 회로 기판의 제조 공정수를 더욱 간소화할 수 있게 된다.

도 8j 및 도 8k는 본 발명의 제7실시예에 따른 회로 기판의 제조 방법을 설명하기 위한 도면이다.

본 발명의 제7실시예는 제1실시예와 접속홀(12)을 형성하는 공정까지(도 2a 내지 도 2i)는 동일하다. 그러나 제7실시예에 의하면, 도 8j에 도시된 바와 같이, 도전성 물질(73') 도포시 접속홀(76)에 도전성 물질(73')을 충진시킨다. 이러한 충진은 화학동 도금후에 전해동 도금시 공지된 필링(filling) 도금에 의해 이루어진다. 그런 후에, 기판(70) 및 회로 패턴(71a)(71b)상에 도포된 도전성 물질(73')을 식각시키면, 도 8k에 도시된 바와 같이, 회로 기판이 완성된다.

상술한 바와 같은 공정에 의하면, 제1실시예의 레지스트(13')의 도포 및 제거시 추가되는 공정 뿐만 아니라 제5실시예 및 제6실시예의 액상 포토레지스트(57)(67)에 의해 추가되는 공정을 생략할 수 있어 제조 공정을 더욱 단순화시킬 수 있게 된다.

도 9i 내지 도 9m은 본 발명의 제8실시예에 따른 회로 기판의 제조방법을 개략적으로 도시한 도면이다.

본 발명의 제8실시예는 제1실시예와 하프 에칭하는 공정까지(도 2a 내지 도 2h)는 동일하다. 그러나 제8실시예에 의하면, 도 9i에 도시된 바와 같이, 접속홀(86)은 기판(80)을 관통하지 않고 기판(80)의 저면의 회로 패턴(81b)까지만 형성된다. 통상적으로, 이와 같은 접속홀(86)은 레이저 드릴의 천공 방법에 의해 형성될 수 있다. 접속홀(86)의 형성이 완료되면, 도 9j에 도시된 바와 같이, 도전성 물질(83')을 도포한 후, 도 9k에 도시된 바와 같이, 접속홀(86)에 액상 포토레지스트(87)을 충진시킨다. 그런 후, 도 9l에 도시된 바와 같이 도전성 물질(83')을 제거하여 접속층(83)을 형성하고, 도 9m에 도시된 바와 같이, 액상 포토레지스트(87)를 제거하여 회로 기판을 완성한다.

도 10j 및 도 10k는 본 발명의 제9실시예에 따른 회로 기판의 제조방법을 개략적으로 도시한 도면이다.

본 발명의 제9실시예는 제8실시예와 레이저 드릴 등의 방법으로 접속홀(96)을 형성하는 공정(도 9i)까지는 동일하다. 그러나 제9실시예에 의하면, 도 10j에 도시된 바와 같이, 도전성 물질(93')을 기판(90)과 회로 패턴(91a)(91b)의 전면에 도포함과 동시에 접속홀(96)에 충진시킨다. 그런 후에 하프 에칭 등의 방법으로 도전성 물질(93')을 제거하면, 접속홀(96)에 충진된 도전성 물질(93')만 남게되어 접속층(93)을 형성하게 된다. 이와 같은 공정에 의해, 제8실시예의 액상 포토레지스트(87)를 도포 및 제거하는 공정을 생략할 수 있어 공정을 더욱 단순화시킬 수 있 게 된다.

도 1a 내지 도 1h는 종래 회로기판의 제조공정을 설명하기 위한 단면도,

도 2a 내지 도 2n은 본 발명의 제1실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도,

도 3a 내지 도 3m은 본 발명의 제2실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도,

도 4는 본 발명의 제3실시예에 따른 회로기판의 제조공정에 의해 제조된 회로기판의 단면도,

도 5는 본 발명의 제4실시예에 따른 회로기판의 제조공정에 의해 제조된 회로기판의 단면도,

도 6k 내지 도 6m은 본 발명의 제5실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도,

도 7h 내지 도 7l은 본 발명의 제6실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도,

도 8j 및 도 8k은 본 발명의 제7실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도,

도 9i 내지 도 9m은 본 발명의 제8실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도,

도 10j 및 도 10k는 본 발명의 제9실시예에 따른 회로기판의 제조공정을 설명하기 위한 단면도이다.

<도면의 주요 참조부호에 대한 설명>

10; 기판 11; 회로패턴

11'; 전사회로패턴 12; 접속홀

13; 접속층 14; 지지체

Claims (12)

1. a) 절연성 기판의 일면에 상기 기판의 일면으로부터 함몰되게 회로패턴을 형성하는 단계;

   b) 상기 기판에 접속홀을 형성하는 단계; 및

   c) 상기 회로 패턴과 전기적으로 연결되고 상기 기판의 일면으로부터 함몰되게 상기 접속홀에 접속층을 형성하는 단계를 포함하는 회로기판의 제조방법.
2. 제1항에 있어서, 상기 a)단계는,

   a1) 지지체에 상기 회로패턴에 대응하는 전사회로패턴을 형성하는 단계;

   a2) 상기 전사회로패턴이 상기 기판에 매립되도록 상기 전사회로패턴이 형성된 상기 지지체를 상기 기판의 일면에 가압하는 단계; 및

   a3) 상기 지지체와 상기 전사회로패턴의 일부를 식각하여 상기 기판의 일면으로부터 함몰된 상기 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 회로기판의 제조방법.
3. 제2항에 있어서, 상기 a1) 단계는,

   상기 지지체에 상기 전사회로패턴을 도금하는 단계인 것을 특징으로 하는 회로기판의 제조방법.
4. 제2항에 있어서, 상기 a1)단계는,

   상기 전사회로패턴이 돌출되도록 상기 지지체를 식각하는 단계인 것을 특징으로 하는 회로기판의 제조방법.
5. 제2항에 있어서,

   상기 전사회로패턴이 형성된 상기 지지체를 옥사이드 처리하는 단계를 더 포함하는 것을 특징으로 하는 회로기판의 제조방법.
6. 제1항에 있어서, 상기 c)단계는,

   c1) 상기 접속홀과 상기 기판 및 상기 회로패턴의 전면에 도전성 물질을 도금하는 단계; 및

   c2) 상기 접속홀과 상기 회로패턴상에 형성된 도전성 물질을 제외한 도전성 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 회로기판의 제조방법.
7. 제1항에 있어서, 상기 c)단계는,

   c1) 상기 접속홀과 상기 기판 및 상기 회로패턴의 전면에 도전성 물질을 도금하는 단계;

   c2) 상기 접속홀에 액상 포토레지스트를 충진시키는 단계;

   c3) 상기 기판 및 상기 회로패턴상에 형성된 도전성 물질을 제거하는 단계; 및

   c4) 상기 액상 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
8. 제1항에 있어서, 상기 c)단계는,

   c1) 상기 기판 및 상기 회로패턴의 전면에 도전성 물질을 형성하고, 상기 접속홀에 도전성 물질을 충진시키는 단계; 및

   c2) 상기 기판 및 상기 회로패턴상에 형성된 도전성 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
9. a) 제1지지체와 제2지지체에 각각 제1전사회로패턴과 제2전사회로패턴을 형성하는 단계;

   b) 절연성 기판의 양면 각각에 상기 제1전사회로패턴이 형성된 제1지지체와 상기 제2전사회로패턴이 형성된 제2지지체를 가압하여 상기 제1전사회로패턴과 상기 제2전사회로패턴을 상기 기판에 매립시키는 단계;

   c) 상기 제1지지체와, 상기 제2지지체와, 상기 제1전사회로패턴의 일부 및 상기 제2전사회로패턴의 일부를 식각하여 상기 기판의 각 면으로부터 함몰된 제1회로패턴과 제2회로패턴을 형성하는 단계;

   d) 상기 기판에 접속홀을 형성하는 단계; 및

   e) 상기 제1회로패턴과 상기 제2회로패턴이 전기적으로 연결되고 상기 기판의 각 면으로부터 함몰되게 상기 접속홀과 상기 제1회로패턴 및 상기 제2회로패턴 상에 접속층을 형성하는 단계를 포함하는 회로기판의 제조방법.
10. 제9항에 있어서, 상기 a) 단계는,

    상기 제1지지체와 상기 제2지지체 각각에 상기 제1전사회로패턴과 상기 제2전사회로패턴 각각을 도금하는 단계인 것을 특징으로 하는 회로기판의 제조방법.
11. 제9항에 있어서, 상기 a)단계는,

    상기 제1지지체와 상기 제2지지체 각각을 식각하여 상기 제1전사회로패턴과 상기 제2전사회로패턴 각각을 형성하는 단계인 것을 특징으로 하는 회로기판의 제조방법.
12. a) 지지체의 표면으로부터 돌출되게 상기 지지체에 전사회로패턴을 형성하는 단계;

    b) 상기 전사회로패턴이 기판에 매립되도록 상기 전사회로패턴이 형성된 상기 지지체를 상기 기판의 일면에 가압하는 단계;

    c) 상기 지지체 및 상기 기판에 접속홀을 형성하는 단계;

    d) 상기 지지체와 상기 기판 및 상기 접속홀의 전면에 도전성 물질을 형성하는 단계;

    e) 상기 접속홀의 도전성 물질상에 액상 포토레지스트를 충진시키는 단계;

    f) 상기 지지체와, 상기 액상 포토레지스트가 형성된 도전성 물질을 제외한 도전성 물질과, 상기 전사회로패턴의 일부를 제거하여 상기 기판의 표면으로부터 함몰된 회로패턴을 형성하는 단계; 및

    g) 상기 액상 포토레지스트를 제거하는 단계를 포함하는 회로기판 제조방법.

Images