TW201547343A - 多層軟性線路結構的製作方法 - Google Patents
多層軟性線路結構的製作方法 Download PDFInfo
- Publication number
- TW201547343A TW201547343A TW103120580A TW103120580A TW201547343A TW 201547343 A TW201547343 A TW 201547343A TW 103120580 A TW103120580 A TW 103120580A TW 103120580 A TW103120580 A TW 103120580A TW 201547343 A TW201547343 A TW 201547343A
- Authority
- TW
- Taiwan
- Prior art keywords
- flexible
- layer
- structures
- soft
- conductive
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種多層軟性線路結構的製作方法,包括下列步驟:於一離型膜兩側對應貼合兩軟性疊層結構,其中各軟性疊層結構包括一第一軟性基材與配置於第一軟性基材的相對兩表面的一第一導電材與一第二導電材。圖案化兩第一導電材以形成兩第一內層線路。壓合兩外增層結構於對應的兩軟性疊層結構上。移除離型膜,以分離兩軟性疊層結構。在各軟性疊層結構與對應的外增層結構上形成一外層線路,且外層線路連接至對應的第一內層線路,而各軟性疊層結構與對應的第一內層線路、外增層結構與外層線路對應形成一多層軟性線路結構。
Description
本發明是有關於一種軟性線路結構的製作方法,且特別是有關於一種多層軟性線路結構的製作方法。
近年來,為了增加印刷線路板(printed circuit board,PCB)的應用,現已有許多技術是將印刷線路板製作成多層線路結構。多層線路結構的製作方式是將銅箔(copper foil)或其他適用的導電材料與半固化片(prepreg,pp)或其他適用的介電材料組成增層結構,並將增層結構反覆壓合而堆疊於核心層(core)上,來形成多層線路結構,以增加多層線路結構的內部佈線空間,其中增層結構上的導電材料可依據所需的線路佈局形成導電線路,而增層結構的盲孔或通孔中可另填充導電材料來導通各層。如此,多層線路結構可依據需求調整線路層數,並以上述方法製作而成。
類似地,軟性印刷線路板(flexible printed circuit board,FPC)也可藉由上述方法形成多層軟性線路結構,其差異在於多層軟性線路結構的核心層是由軟性基材所組成。具體而言,軟性基
材的表面上配置有導電材料,導電材料可依據所需的線路佈局形成導電線路。之後,如前所述的增層結構依序堆疊並壓合於由軟性基材構成的核心層上,其中增層結構上的導電材料可依據所需的線路佈局形成另一導電線路,而增層結構的盲孔或通孔中可另填充導電材料來導通各層。然而,由於多層軟性線路結構是以軟性基材作為核心層,故當軟性基材在進行初步加工,例如是將軟性基材上的導電材料蝕刻成導電線路,或者是在增層結構上鑽孔而形成盲孔或通孔,並將導電材料電鍍在盲孔或通孔內來導通各層時,軟性基材容易因其厚度較薄或者材料較軟而在加工過程中斷裂損毀。如此,多層軟性線路結構的製程良率較低,且其製作成本也因而提高。
本發明提供一種多層軟性線路結構的製作方法,可提高製程良率,並且降低製作成本。
本發明的多層軟性線路結構的製作方法包括下列步驟:於一離型膜兩側對應貼合兩軟性疊層結構,以形成一雙面軟性疊層結構,其中各軟性疊層結構包括一第一軟性基材與配置於第一軟性基材的相對兩表面的一第一導電材與一第二導電材,而各第二導電材位在對應的第一軟性基材與離型膜之間。圖案化兩第一導電材以形成兩第一內層線路。壓合兩外增層結構於對應的兩軟性疊層結構上,其中各外增層結構包括一貼合層與一第二軟性基
材,而貼合層位在第二軟性基材與對應的第一內層線路之間。移除離型膜,以分離兩軟性疊層結構。在各軟性疊層結構與對應的外增層結構上形成一外層線路,且外層線路連接至對應的第一內層線路,而各軟性疊層結構與對應的第一內層線路、外增層結構與外層線路對應形成一多層軟性線路結構。
在本發明的一實施例中,上述的多層軟性線路結構的製
作方法更包括下列步驟:在圖案化兩第一導電材以形成兩第一內層線路的步驟之前,形成至少一對位靶孔於雙面軟性疊層結構的一周邊上,且對位靶孔貫穿雙面軟性疊層結構,而在圖案化兩第一導電材以形成兩第一內層線路的步驟中,藉由對位靶孔作對位而形成兩第一內層線路。
在本發明的一實施例中,上述的壓合兩外增層結構於對
應的兩軟性疊層結構上的步驟更包括下列步驟。形成兩第三導電材於對應的兩第二軟性基材上,而各第二軟性基材位在對應的第三導電材與貼合層之間。
在本發明的一實施例中,上述的多層軟性線路結構的製
作方法更包括下列步驟:在移除離型膜的步驟之前,移除雙面軟性疊層結構的部分周邊。
在本發明的一實施例中,上述的在各軟性疊層結構與對
應的外增層結構上形成外層線路的步驟更包括下列步驟:在各軟性疊層結構與對應的外增層結構上分別形成至少一盲孔,且在各軟性疊層結構與對應的外增層結構上形成至少一通孔。在各軟性
疊層結構與對應的外增層結構上形成一導電層,且各導電層經由對應的盲孔與通孔連接至對應的第一內層線路。圖案化導電層以形成外層線路。
在本發明的一實施例中,上述的多層軟性線路結構的製
作方法更包括下列步驟:在壓合兩外增層結構於對應的兩軟性疊層結構上的步驟之前,壓合兩內增層結構於對應的兩軟性疊層結構上,其中各內增層結構包括一貼合層與一第三軟性基材,而貼合層位在第三軟性基材與對應的第一內層線路之間。
在本發明的一實施例中,上述的多層軟性線路結構的製
作方法更包括下列步驟:在壓合兩內增層結構於對應的兩軟性疊層結構上的步驟之後,在各內增層結構上形成至少一盲孔,並在各內增層結構上形成一第二內層線路,而各第二內層線路經由對應的盲孔連接至第一內層線路。
在本發明的一實施例中,上述的各軟性疊層結構包括一軟性銅箔基板,而各第一導電材與各第二導電材的材質包括銅箔。
在本發明的一實施例中,上述的各第一軟性基材與各第二軟性基材的材質包括熱固型的聚醯亞胺,且多個陶瓷粉體均勻分布於各第一軟性基材與各第二軟性基材中。
在本發明的一實施例中,上述的多層軟性線路結構的製作方法更包括下列步驟:在形成各第一導電材與各第二導電材前,將各第一軟性基材的相對兩表面微蝕,以形成具有均勻分布的多個微孔的兩高活性表面,並將各第一軟性基材浸泡於具導電
離子之溶液中,以在兩表面對應形成兩導電薄膜。
基於上述,本發明所提供的多層軟性線路結構的製作方
法於離型膜兩側對應貼合具有雙面導電材的兩軟性疊層結構,故兩軟性疊層結構可同時進行初步加工,且兩軟性疊層結構彼此疊合而提高厚度,亦可避免軟性疊層結構在初步加工時斷裂損毀。
在完成初步加工之後,兩軟性疊層結構可透過移除離型膜而分離,並繼續進行後續加工,進而形成分離的兩多層軟性線路結構。
據此,本發明所提供的多層軟性線路結構的製作方法可提高製程良率,並且降低製作成本。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
20‧‧‧離型膜
100、100a‧‧‧多層軟性線路結構
102‧‧‧雙面軟性疊層結構
102a‧‧‧對位靶孔
102b‧‧‧周邊
110‧‧‧軟性疊層結構
112‧‧‧第一軟性基材
114‧‧‧第一導電材
116‧‧‧第二導電材
118、138、156‧‧‧盲孔
120‧‧‧第一內層線路
130‧‧‧外增層結構
132、152‧‧‧貼合層
134‧‧‧第二軟性基材
136‧‧‧第三導電材
139‧‧‧通孔
140‧‧‧外層線路
140a‧‧‧導電層
142‧‧‧導電材料
150‧‧‧內增層結構
154‧‧‧第三軟性基材
158‧‧‧第二內層線路
C‧‧‧切線
圖1是本發明一實施例的多層軟性線路結構的製作方法的步驟流程圖。
圖2A至圖2H是圖1的多層軟性線路結構的製作方法的在各步驟的示意圖。
圖3是本發明另一實施例的多層軟性線路結構的製作方法的步驟流程圖。
圖4A至圖4I是圖3的多層軟性線路結構的製作方法的在各步驟的示意圖。
圖1是本發明一實施例的多層軟性線路結構的製作方法的步驟流程圖。圖2A至圖2H是圖1的多層軟性線路結構的製作方法的在各步驟的示意圖。請先參考圖1,在本實施例中,多層軟性線路結構100(繪示於圖2H)的製作方法包括如下列所述的步驟。以下將以文字搭配圖1與圖2A至圖2H依序說明本實施例的多層軟性線路結構100的製作方法。
首先,在步驟S110中,於離型膜20兩側對應貼合兩軟性疊層結構110,以形成雙面軟性疊層結構102,其中各軟性疊層結構110包括第一軟性基材112與配置於第一軟性基材112的相對兩表面的第一導電材114與第二導電材116,而各第二導電材116位在對應的第一軟性基材112與離型膜20之間。具體而言,請參考圖1與圖2A,在本實施例中,各第一軟性基材112的材質例如是熱固型的聚醯亞胺(polyimide,PI)或其他軟性材料,且多個陶瓷粉體均勻分布於第一軟性基材112中,而各第一導電材114與各第二導電材116的材質例如是銅箔(copper)或其他導電材料。因此,本實施例的軟性疊層結構110可直接採用軟性銅箔基板(flexible copper clad laminate,FCCL),但本發明不以此為限制。軟性疊層結構110的第一軟性基材112的相對兩表面均配置有第一導電材114與第二導電材116,其中第一導電材114與第二導電材116可以藉由電鍍製程形成於第一軟性基材112的表面
上,而待第一導電材114與第二導電材116形成於第一軟性基材112的表面上而構成軟性疊層結構110之後,兩軟性疊層結構110才藉由離型膜20而貼合在一起,但形成第一導電材114與第二導電材116亦可使用濺鍍、蒸鍍等方法,並不以此為限。
在此,若以電鍍製程形成第一導電材114與第二導電材
116,可以先藉由無電電鍍製程或者濺鍍製程在第一軟性基材112的表面上形成未繪示的一觸媒層(或稱晶種層),以使第一導電材114與第二導電材116以所述觸媒層為媒介形成在第一軟性基材114上。具體而言,在形成各第一導電材114與各第二導電材116之前,先將各第一軟性基材112的表面微蝕,以形成具有均勻分布的微孔的兩高活性表面。換言之,將各第一軟性基材112的相對兩表面進行微蝕,可移除位在各第一軟性基材112的表面上的陶瓷粉體,而在各第一軟性基材112的兩表面留下均勻分布的微孔,而微孔的孔徑約為200奈米。之後,將各第一軟性基材112浸泡於具導電離子之溶液中,以在各第一軟性基材112的相對兩表面對應形成兩導電薄膜,亦即前述的觸媒層,而上述步驟即前述的無電電鍍製程。觸媒層的材質可為鈀-鎳(Pd-Ni)層或是鈀-聚合物(Pd-Polymer)層,且其可藉由第一軟性基材112的表面微孔增加附著力。之後,第一導電材114與第二導電材116即可利用觸媒層為媒介而形成在第一軟性基材114上,但本發明不限於上述實施方式,其可依據需求調整第一導電材114與第二導電材116的形成方式。
再者,離形膜20可以是位在兩軟性疊層結構110之間的整層膠層或局部膠體,本發明不限制離形膜20的型態與其貼合兩軟性疊層結構110的方式。由於本實施例的軟性疊層結構110的厚度較薄且材質較軟,故本實施例將兩軟性疊層結構110藉由離型膜20貼合而增加厚度。因此,在後續的初步加工中,兩軟性疊層結構110不會因為厚度較薄或者材質較軟而斷裂損毀。此外,由於兩軟性疊層結構110藉由彼此疊合而形成雙面軟性疊層結構102,故後續的初步加工可將雙面軟性疊層結構102作為一個整體同時加工兩軟性疊層結構110,進而降低製作成本。
接著,在步驟S120中,圖案化兩第一導電材114以形成
兩第一內層線路120。請參考圖1與圖2B,在本實施例中,由於各軟性疊層結構110的雙面都具有導電材(第一導電材114與第二導電材116),故可藉由未貼合於離型膜20的第一導電材114形成第一內層線路120。此外,在圖案化兩第一導電材114以形成兩第一內層線路120的步驟之前,還可以事先形成對位靶孔102a於雙面軟性疊層結構102的周邊102b上,且對位靶孔102a貫穿雙面軟性疊層結構102。雖然圖2B將對位靶孔102a繪示在雙面軟性疊層結構102的相對兩側邊,但實際上以矩形的雙面軟性疊層結構102為例,對位靶孔102a可以位在雙面軟性疊層結構102的角落或側邊上,且其數量與位置可依據需求作調整。之後,在圖案化兩第一導電材114以形成兩第一內層線路120的步驟中,即可藉由對位靶孔102a作對位而形成兩第一內層線路120。此外,
圖案化兩第一導電材114以形成兩第一內層線路120的步驟例如是微影蝕刻製程。透過微影蝕刻製程,即可依據所需的線路佈局而在第一導電材114上蝕刻出導電圖案與導電線路而形成第一內層線路120。
接著,在步驟S130中,壓合兩外增層結構130於對應的
兩軟性疊層結構110上,其中各外增層結構130包括貼合層132與第二軟性基材134,而貼合層132位在第二軟性基材134與對應的第一內層線路120之間。請參考圖1與圖2C,在本實施例中,兩外增層結構130分別壓合於對應的兩軟性疊層結構110上,其中各外增層結構130包括貼合層132與第二軟性基材134,而各外增層結構130以貼合層132面對對應的軟性疊層結構110並壓合在第一內層線路120上。本實施例的各第二軟性基材134類似於第一軟性基材112,其材質可採用熱固型的聚醯亞胺或其他軟性材料,且多個陶瓷粉體均勻分布於各第二軟性基材134中。此外,本實施例的貼合層132例如是具有黏性的膠體。因此,當外增層結構130壓合於對應的軟性疊層結構110時,貼合層132可覆蓋第一內層線路120並填入對位靶孔102a中。然而,本發明不限制貼合層132與第二軟性基材134的材質,其可依據需求做選擇。
此外,請參考圖1與圖2D,在本實施例中,壓合兩外增層結構130於對應的兩軟性疊層結構110上的步驟更包括形成兩第三導電材136於對應的兩第二軟性基材134上,而各第二軟性基材134位在對應的第三導電材136與貼合層132之間。具體而
言,本實施例的第三導電材136類似於第一導電材114與第二導電材116,其材質可採用銅箔或其他導電材料。第三導電材136可以藉由電鍍製程形成於第二軟性基材134的表面上,但本發明不限制其製作方法。此外,第三導電材136的製作步驟可以是,先藉由電鍍製程在第二軟性基材134上形成第三導電材136,之後才將已電鍍有第三導電材136的第二軟性基材134透過貼合層132一併壓合於對應的軟性疊層結構110上,或者是先將第二軟性基材134透過貼合層132壓合於對應的軟性疊層結構110上,之後才藉由電鍍製程在第二軟性基材134上形成第三導電材136,本發明不以此為限制。此外,在藉由電鍍製程形成第三導電材136之前,可以先藉由無電電鍍製程或者濺鍍製程在第二軟性基材134的表面上形成未繪示的觸媒層,以使第三導電材136以所述觸媒層為媒介形成在第二軟性基材134上,舉例而言,在形成各第三導電材136之前,先將各第二軟性基材134的表面微蝕,而移除位在各第二軟性基材134的表面上的陶瓷粉體,以形成具有均勻分布的微孔的高活性表面。之後,將各第二軟性基材134浸泡於具導電離子之溶液中(即前述的無電電鍍製程),以形成一層導電薄膜(即前述的觸媒層),且其可藉由第二軟性基材134的表面微孔增加附著力。之後,第三導電材136即可利用觸媒層為媒介而形成在第二軟性基材134上,但本發明不限於上述方式。
接著,在步驟S140中,移除離型膜20,以分離兩軟性疊層結構110。請參考圖1與圖2E,在本實施例中,各軟性疊層結
構110在前面步驟中已大致完成初步加工(例如是形成第一內層線路120),而各軟性疊層結構110在對應壓合外增層結構130之後也增加厚度,故可大幅降低在後續加工中斷裂損毀的機率。據此,此步驟將兩軟性疊層結構110之間的離型膜20移除,以分離兩軟性疊層結構110,並分別對軟性疊層結構110與對應的外增層結構130進行後續加工。此外,在本實施例中,在移除離型膜20的步驟之前,還可以先移除雙面軟性疊層結構102的部分周邊102b,例如是從圖2D所示的切線C移除雙面軟性疊層結構102的部分周邊102b,其中本實施例的移除範圍涵蓋對位靶孔102a,但本發明不以此為限制。在移除雙面軟性疊層結構102的部分周邊102b之後,可暴露出離形膜20的側邊,而有利於移除離形膜20的動作。或者,在以局部膠體作為離形膜20的實施例中,若切線C進一步落在兩軟性疊層結構110之間未配置有離形膜20的局部,也有利於直接分離兩軟性疊層結構110並移除離形膜20。
最後,在步驟S150中,在各軟性疊層結構110與對應的
外增層結構130上形成外層線路140,且外層線路140連接至對應的第一內層線路120,而各軟性疊層結構110與對應的第一內層線路120、外增層結構130與外層線路140對應形成多層軟性線路結構100。請參考圖1與圖2F至圖2H,在本實施例中,在各軟性疊層結構110與對應的外增層結構130上形成外層線路140的步驟包括如下所述的步驟。
首先,請參考圖2F,在各軟性疊層結構110與對應的外
增層結構130上分別形成盲孔118與盲孔138,且在各軟性疊層結構110與對應的外增層結構130上形成通孔139。在本實施例中,形成盲孔118與138及通孔139的步驟包括機械鑽孔、雷射鑽孔製程,但本發明不以此為限制。在此,盲孔118與138透過雷射鑽孔製程而分別形成在軟性疊層結構110與外增層結構130上,且盲孔118與138分別連通至第一內層線路120,而通孔139藉由機械鑽孔製程而貫穿軟性疊層結構110與外增層結構130,並連通至第一內層線路120。
接著,請參考圖2G,在各軟性疊層結構110與對應的外增層結構130上形成導電層140a,且各導電層140a經由對應的盲孔118與138與通孔139連接至對應的第一內層線路120。具體而言,在本實施例中,形成導電層140a的步驟包括電鍍製程,但本發明不以此為限制。由於本實施例的軟性疊層結構110配置有第二導電材116,且外增層結構130配置有第三導電材136,故導電材料142可以藉由電鍍製程形成於盲孔118與138與通孔139內並覆蓋在第二導電材116與第三導電材136上,也可以僅形成於盲孔118與138與通孔139內,本發明不限於上述的實施方式。
其中,位在盲孔118內的導電材料142連接第一內層線路120與第二導電材116,位在盲孔138內的導電材料142連接第一內層線路120與第三導電材136,而位在通孔139內的導電材料142連接第一內層線路120、第二導電材116與第三導電材136。如此,至少形成於盲孔118與138與通孔139內的導電材料142、第二導電
材116與第三導電材136構成一層連續的導電層140a,且導電層140a經由對應的盲孔118與138與通孔139連接至對應的第一內層線路120。
最後,請參考圖2H,圖案化導電層140a以形成外層線
路140。具體而言,在本實施例中,形成外層線路140的步驟包括微影蝕刻製程,但本發明不以此為限制。經由前一步驟,至少配置於盲孔118與138與通孔139內的導電材料142以及位在軟性疊層結構110與外增層結構130上的第二導電材116與第三導電材136形成連通至第一內層線路120的導電層140a。據此,在此步驟中,透過微影蝕刻製程,即可依據所需的線路佈局而在構成導電層140a的第二導電材116與第三導電材136上蝕刻出導電圖案與導電線路而形成外層線路140,且外層線路140透過盲孔118與138與通孔139連接至第一內層線路120。如此,各軟性疊層結構110與對應的第一內層線路120、外增層結構130與外層線路140對應形成多層軟性線路結構100。
由此可知,由於本實施例在多層軟性線路結構100的製
作過程中先將兩軟性疊層結構110藉由離形膜20貼合在一起,故在進行初步加工時(例如是形成第一內層線路120),兩軟性疊層結構110的厚度增加而可避免產生斷裂損毀,且兩軟性疊層結構110可以同時進行加工。待軟性疊層結構110完成初步加工且藉由外增層結構130增層並增加厚度之後,可先將兩軟性疊層結構110分離之後再進行後續加工,並形成多層軟性線路結構100。如此,
本實施例的多層軟性線路結構100的製作方法可提高製程良率,並且降低製作成本。
圖3是本發明另一實施例的多層軟性線路結構的製作方法的步驟流程圖。圖4A至圖4I是圖3的多層軟性線路結構的製作方法的在各步驟的示意圖。請先參考圖3,在本實施例中,多層軟性線路結構100a(繪示於圖4I)的製作方法包括如下列所述的步驟。下將以文字搭配圖3與圖4A至圖4I說明本實施例的多層軟性線路結構100a的製作方法。
首先,在步驟S210中,於離型膜20兩側對應貼合兩軟性疊層結構110,以形成雙面軟性疊層結構102,其中各軟性疊層結構110包括第一軟性基材112與配置於第一軟性基材112的相對兩表面的第一導電材114與第二導電材116,而各第二導電材116位在對應的第一軟性基材112與離型膜20之間。接著,在步驟S220中,圖案化兩第一導電材114以形成兩第一內層線路120。
具體而言,請參考圖3、圖4A與圖4B,在本實施例中,步驟S210與S220的製作流程可參考前述的步驟S110與S120(對應於圖2A與圖2B),且有關軟性疊層結構110、第一軟性基材112、第一導電材114與第二導電材116的內容可參考前述說明,在此不多加贅述。由於本實施例的兩軟性疊層結構110藉由離形膜20彼此疊合形成雙面軟性疊層結構102,故軟性疊層結構110厚度增加而可避免在後續的初步加工時斷裂損毀,並可將雙面軟性疊層結構102作為一個整體同時加工兩軟性疊層結構110,進而降低製作成本。
接著,在步驟S230中,壓合兩內增層結構150於對應的
兩軟性疊層結構110上,其中各內增層結構150包括貼合層152與第三軟性基材154,而貼合層152位在第三軟性基材154與對應的第一內層線路120之間。請參考圖3與圖4C,在本實施例中,兩內增層結構150分別壓合於對應的兩軟性疊層結構110上,其中各內增層結構150包括貼合層152與第三軟性基材154,而各內增層結構150以貼合層152面對對應的軟性疊層結構110並壓合在第一內層線路120上。有關於貼合層152與第三軟性基材154的描述可參考前述貼合層132、第一軟性基材112與第二軟性基材134(繪示於圖2C)的說明,在此不多加贅述。
接著,在步驟S240中,在各內增層結構150上形成至少一盲孔156,並在各內增層結構150上形成第二內層線路158,且各第二內層線路158經由對應的盲孔156連接至第一內層線路120。請參考圖3與圖4D,在本實施例中,形成盲孔156的步驟例如是雷射鑽孔製程,而形成第二內層線路158的步驟例如是電鍍製程,但本發明不以此為限制。在壓合兩內增層結構150於對應的兩軟性疊層結構110上的步驟之後,盲孔156透過雷射鑽孔製程而形成在內增層結構150上,且盲孔156連通至第一內層線路120。之後,第二內層線路158透過電鍍製程形成在各內增層結構150的第三軟性基材154的表面上,並且填入連通第一內層線路120的盲孔156內,故各第二內層線路158可經由對應的盲孔156連接至對應的第一內層線路120。類似地,在透過電鍍製程形
成第二內層線路158,亦可先透過無電電鍍製程形成觸媒層,其中形成觸媒層的方式可參考前述內容,包括採用具有陶瓷粉體的熱固型聚醯亞胺作為第三軟性基材154,且在第三軟性基材154的表面進行微蝕而形成均勻分布的微孔之後,將各第三軟性基材154浸泡於具導電離子之溶液中而形成導電薄膜。藉此,第二內層線路158即可利用觸媒層為媒介而形成在第三軟性基材154上。
接著,在步驟S250中,壓合兩外增層結構130於對應的兩軟性疊層結構110上,其中各外增層結構130包括貼合層132與第二軟性基材134,而貼合層132位在第二軟性基材134與對應的第一內層線路120之間。請參考圖3與圖4E,在本實施例中,步驟S250的製作流程大致與前述的步驟S130(對應於圖2C)類似,其差異在於,由於本實施例在壓合兩外增層結構130於對應的兩軟性疊層結構110上的步驟之前,已先壓合兩內增層結構150於對應的兩軟性疊層結構110上,故本實施例的兩外增層結構130實際上是壓合於對應的內增層結構150上,其中各外增層結構130以貼合層132面對對應的內增層結構150並壓合在第二內層線路158上。此外,在本實施例中,壓合兩外增層結構130於對應的兩軟性疊層結構110上的步驟更包括形成兩第三導電材136於對應的兩第二軟性基材134上的步驟。第三導電材136的製作步驟可以是,先藉由電鍍製程在第二軟性基材134上形成第三導電材136,之後才將已電鍍有第三導電材136的第二軟性基材134透過貼合層132一併壓合於對應的軟性疊層結構110上,或者是先將
第二軟性基材134透過貼合層132壓合於對應的軟性疊層結構110上,之後才藉由電鍍製程在第二軟性基材134上形成第三導電材136,本發明不限制其製作方法。有關於外增層結構130的結構組成(貼合層132、第二軟性基材134與第三導電材136)可參考前述說明,在此不多加贅述。
接著,在步驟S260中,移除離型膜20,以分離兩軟性疊
層結構110。請參考圖3與圖4F,在本實施例中,各軟性疊層結構110在前面步驟中已大致完成初步加工(例如是形成第一內層線路120與第二內層線路158),而各軟性疊層結構110在對應壓合外增層結構130之後也增加厚度,故可大幅降低在後續加工中斷裂損毀的機率。據此,此步驟將兩軟性疊層結構110之間的離型膜20移除,以分離兩軟性疊層結構110,並分別對軟性疊層結構110與對應的外增層結構130進行後續加工。此外,在移除離型膜20的步驟之前,還可以先移除雙面軟性疊層結構102的部分周邊102b,例如是從圖4E所示的切線C移除雙面軟性疊層結構102的部分周邊102b,而有利於移除離形膜20的動作。具體實施方式可參考前述說明。
最後,在步驟S270中,在各軟性疊層結構110與對應的
外增層結構130上形成外層線路140,且外層線路140連接至對應的第一內層線路120與第二內層線路158,而各軟性疊層結構110與對應的第一內層線路120、內增層結構150、第二內層線路158、外增層結構130與外層線路140對應形成多層軟性線路結構
100a。請先參考圖3與圖4G至圖4I,在本實施例中,在各軟性疊層結構110與對應的外增層結構130上形成外層線路140的步驟包括如下所述的步驟。
首先,請參考圖4G,在各軟性疊層結構110與對應的外增層結構130上分別形成盲孔118與盲孔138,且在各軟性疊層結構110與對應的外增層結構130上形成通孔139。在本實施例中,形成盲孔118與138及通孔139的步驟包括雷射鑽孔、機械鑽孔製程,但本發明不以此為限制。在此,盲孔118與138透過雷射鑽孔製程而分別形成在軟性疊層結構110與外增層結構130上,且盲孔118與138分別連通至第一內層線路120與第二內層線路158,而通孔139藉由機械鑽孔製程而貫穿軟性疊層結構110與外增層結構130,並連通至第一內層線路120與第二內層線路158。
接著,請參考圖4H,在各軟性疊層結構110與對應的外增層結構130上形成導電層140a,且各導電層140a經由對應的盲孔118與138與通孔139連接至對應的第一內層線路120與第二內層線路158。具體而言,在本實施例中,形成導電層140a的步驟包括電鍍製程,但本發明不以此為限制。導電材料142可以藉由電鍍製程形成於盲孔118與138與通孔139內並覆蓋在第二導電材116與第三導電材136上,也可以僅形成於盲孔118與138與通孔139內,本發明不限於上述的實施方式。其中,位在盲孔118內的導電材料142連接第二內層線路158與第二導電材116,位在盲孔138內的導電材料142連接第二內層線路158與第三導
電材136,而位在通孔139內的導電材料142連接第一內層線路120、第二內層線路158、第二導電材116與第三導電材136。如此,至少形成於盲孔118與138與通孔139內的導電材料142、第二導電材116與第三導電材136構成一層連續的導電層140a,且導電層140a經由對應的盲孔118與138與通孔139連接至對應的第一內層線路120與第二內層線路158。
最後,請參考圖4I,圖案化各導電層140a以形成外層線
路140。具體而言,在本實施例中,形成外層線路140的步驟包括微影蝕刻製程,但本發明不以此為限制。經由前一步驟,至少配置於盲孔118與138與通孔139內的導電材料142以及位在軟性疊層結構110與外增層結構130上的第二導電材116與第三導電材136形成連通至第一內層線路120與第二內層線路158的導電層140a。據此,在此步驟中,透過微影蝕刻製程,即可依據所需的線路佈局而在構成導電層140a的第二導電材116與第三導電材136上蝕刻出導電圖案與導電線路而形成外層線路140,且外層線路140透過盲孔118與138與通孔139連接至第一內層線路120與第二內層線路158。如此,各軟性疊層結構110與對應的第一內層線路120、內增層結構150、第二內層線路158、外增層結構130與外層線路140對應形成多層軟性線路結構100a。
由此可知,本實施例的多層軟性線路結構100a的製作方
法類似於前一實施例,故其同樣具備提高製程良率與降低製作成本的功效。此外,相較於前一實施例,本實施例在壓合外增層結
構130並形成外層線路140之前,先在軟性疊層結構110上壓合內增層結構150並形成另一內層線路。因此,本實施例的多層軟性線路結構100a相較於前述的多層軟性線路結構100具有更多層結構,以增加內層線路的佈線空間。據此,當多層軟性線路結構需要更多層線路時,其可在壓合外增層結構130的步驟之前依據前述步驟壓合更多層內增層結構150,並在每一內增層結構150上形成內層線路,而內層線路透過盲孔連接至前一層內層線路。如此,本實施例的多層軟性線路結構100a可透過簡易的技術方案而依據需求增加內層線路的佈線空間。
綜上所述,本發明所提供的多層軟性線路結構的製作方法在型膜兩側對應貼合具有雙面導電材的兩軟性疊層結構,故兩軟性疊層結構可同時進行初步加工,且由於兩軟性疊層結構彼此疊合而提高厚度,可避免軟性疊層結構在初步加工時斷裂損毀。在完成初步加工之後,即可移除離型膜而分離兩軟性疊層結構,並對兩軟性疊層結構進行後續加工,進而形成分離的兩多層軟性線路結構。據此,本發明所提供的多層軟性線路結構的製作方法可提高製程良率,並且降低製作成本。此外,本發明所提供的多層軟性線路結構的製作方法更可在壓合外增層結構之前依據需求先壓合一到多層內增層結構,並在內增層結構上形成內層線路。據此,本發明的多層軟性線路結構的製作方法可透過簡易的技術方案而依據需求增加更多的線路層。
雖然本發明已以實施例揭露如上,然其並非用以限定本
發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧多層軟性線路結構
110‧‧‧軟性疊層結構
112‧‧‧第一軟性基材
114‧‧‧第一導電材
116‧‧‧第二導電材
118、138‧‧‧盲孔
120‧‧‧第一內層線路
130‧‧‧外增層結構
132‧‧‧貼合層
134‧‧‧第二軟性基材
136‧‧‧第三導電材
139‧‧‧通孔
140‧‧‧外層線路
140a‧‧‧導電層
Claims (10)
- 一種多層軟性線路結構的製作方法,包括:於一離型膜兩側對應貼合兩軟性疊層結構,以形成一雙面軟性疊層結構,其中各該軟性疊層結構包括一第一軟性基材與配置於該第一軟性基材的相對兩表面的一第一導電材與一第二導電材,各該第二導電材位在對應的該第一軟性基材與該離型膜之間;圖案化該兩第一導電材以形成兩第一內層線路;壓合兩外增層結構於對應的該兩軟性疊層結構上,其中各該外增層結構包括一貼合層與一第二軟性基材,而該貼合層位在該第二軟性基材與對應的該第一內層線路之間;移除該離型膜,以分離該兩軟性疊層結構;以及在各該軟性疊層結構與對應的該外增層結構上形成一外層線路,且該外層線路連接至對應的該第一內層線路,而各該軟性疊層結構與對應的該第一內層線路、該外增層結構與該外層線路對應形成一多層軟性線路結構。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,更包括:在圖案化該兩第一導電材以形成該兩第一內層線路的步驟之前,形成至少一對位靶孔於該雙面軟性疊層結構的一周邊上,且該對位靶孔貫穿該雙面軟性疊層結構,而在圖案化該兩第一導電材以形成該兩第一內層線路的步驟中,藉由該對位靶孔作對位而形成該兩第一內層線路。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,其中壓合該兩外增層結構於對應的該兩軟性疊層結構上的步驟更包括:形成兩第三導電材於對應的該兩第二軟性基材上,而各該第二軟性基材位在對應的該第三導電材與該貼合層之間。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,更包括:在移除該離型膜的步驟之前,移除該雙面軟性疊層結構的部分該周邊。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,其中在各該軟性疊層結構與對應的該外增層結構上形成該外層線路的步驟更包括:在各該軟性疊層結構與對應的該外增層結構上分別形成至少一盲孔,且在各該軟性疊層結構與對應的該外增層結構上形成至少一通孔;在各該軟性疊層結構與對應的該外增層結構上形成一導電層,且各該導電層經由對應的該些盲孔與該通孔連接至對應的該第一內層線路;以及圖案化該導電層以形成該外層線路。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,更包括:在壓合該兩外增層結構於對應的該兩軟性疊層結構上的步驟 之前,壓合兩內增層結構於對應的該兩軟性疊層結構上,其中各該內增層結構包括一貼合層與一第三軟性基材,而該貼合層位在該第三軟性基材與對應的該第一內層線路之間。
- 如申請專利範圍第6項所述的多層軟性線路結構的製作方法,更包括:在壓合該兩內增層結構於對應的該兩軟性疊層結構上的步驟之後,在各該內增層結構上形成至少一盲孔,並在各該內增層結構上形成一第二內層線路,而各該第二內層線路經由對應的該盲孔連接至該第一內層線路。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,其中各該軟性疊層結構包括一軟性銅箔基板,而各該第一導電材與各該第二導電材的材質包括銅箔。
- 如申請專利範圍第1項所述的多層軟性線路結構的製作方法,其中各該第一軟性基材與各該第二軟性基材的材質包括熱固型的聚醯亞胺,且多個陶瓷粉體均勻分布於各該第一軟性基材與各該第二軟性基材中。
- 如申請專利範圍第9項所述的多層軟性線路結構的製作方法,更包括:在形成各該第一導電材與各該第二導電材前,將各該第一軟性基材的相對兩表面微蝕,以形成具有均勻分布的多個微孔的兩高活性表面,並將各該第一軟性基材浸泡於具導電離子之溶液中,以在該兩表面對應形成兩導電薄膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103120580A TWI519225B (zh) | 2014-06-13 | 2014-06-13 | 多層軟性線路結構的製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103120580A TWI519225B (zh) | 2014-06-13 | 2014-06-13 | 多層軟性線路結構的製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201547343A true TW201547343A (zh) | 2015-12-16 |
TWI519225B TWI519225B (zh) | 2016-01-21 |
Family
ID=55407659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103120580A TWI519225B (zh) | 2014-06-13 | 2014-06-13 | 多層軟性線路結構的製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI519225B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106888550A (zh) * | 2016-10-12 | 2017-06-23 | 柏弥兰金属化研究股份有限公司 | 金属化软性基板及使用该基板的多层电路板制造方法 |
CN107592726A (zh) * | 2017-09-18 | 2018-01-16 | 景旺电子科技(龙川)有限公司 | 一种金属高效散热板制作方法 |
TWI613939B (zh) * | 2016-06-23 | 2018-02-01 | Pomiran Metalization Research Co Ltd | 金屬化軟性基板及使用該基板之多層電路板製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI682532B (zh) | 2019-07-04 | 2020-01-11 | 國立臺北科技大學 | 可扭曲發光二極體顯示模組 |
-
2014
- 2014-06-13 TW TW103120580A patent/TWI519225B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI613939B (zh) * | 2016-06-23 | 2018-02-01 | Pomiran Metalization Research Co Ltd | 金屬化軟性基板及使用該基板之多層電路板製造方法 |
CN106888550A (zh) * | 2016-10-12 | 2017-06-23 | 柏弥兰金属化研究股份有限公司 | 金属化软性基板及使用该基板的多层电路板制造方法 |
CN107592726A (zh) * | 2017-09-18 | 2018-01-16 | 景旺电子科技(龙川)有限公司 | 一种金属高效散热板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI519225B (zh) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100782407B1 (ko) | 회로기판 제조방법 | |
JP6293998B2 (ja) | 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
JP2011199077A (ja) | 多層配線基板の製造方法 | |
JP2008109140A (ja) | 回路基板及びその製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US9265146B2 (en) | Method for manufacturing a multi-layer circuit board | |
TWI538584B (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
JP4994988B2 (ja) | 配線基板の製造方法 | |
US10763031B2 (en) | Method of manufacturing an inductor | |
JP2010199616A (ja) | 配線基板の製造方法 | |
TWI519225B (zh) | 多層軟性線路結構的製作方法 | |
TW201345354A (zh) | 多層電路板及其製作方法 | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
TW201406224A (zh) | 多層線路板及其製作方法 | |
KR101044105B1 (ko) | 휨 발생 방지를 위한 기판의 제조방법 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP2010050351A (ja) | 配線基板の製造方法 | |
TW201406222A (zh) | 多層線路板及其製作方法 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
KR20150083424A (ko) | 배선 기판의 제조 방법 | |
JP2010056231A (ja) | 配線基板の製造方法 | |
US20160073505A1 (en) | Manufacturing method of multilayer flexible circuit structure | |
TW201336367A (zh) | 電路板及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |