TWI635790B - 佈線基板之製造方法 - Google Patents

佈線基板之製造方法 Download PDF

Info

Publication number
TWI635790B
TWI635790B TW103132035A TW103132035A TWI635790B TW I635790 B TWI635790 B TW I635790B TW 103132035 A TW103132035 A TW 103132035A TW 103132035 A TW103132035 A TW 103132035A TW I635790 B TWI635790 B TW I635790B
Authority
TW
Taiwan
Prior art keywords
layer
opening
wiring
insulating layer
conductive layer
Prior art date
Application number
TW103132035A
Other languages
English (en)
Other versions
TW201524299A (zh
Inventor
佐藤圭吾
渡邊章司
Original Assignee
新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電氣工業股份有限公司 filed Critical 新光電氣工業股份有限公司
Publication of TW201524299A publication Critical patent/TW201524299A/zh
Application granted granted Critical
Publication of TWI635790B publication Critical patent/TWI635790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種佈線基板之製造方法，該佈線基板之製造方法係在對基板之兩面同時形成佈線層之方法中，不會伴隨著較大之製程之變更的狀態，而能夠形成於基板之一面可形成有細微之佈線之構造，及於另一面雖未對應於細微之佈線但為廉價之構造。
本發明之佈線基板之製造方法係於核心基板32之一面側，將已積層之第1絕緣層64及第1保護層66，以第1絕緣層64對向於核心基板32之方式加以積層，並且於核心基板之另一面側，將已積層之第2絕緣層60及第2保護層62，以第2絕緣層60對向於核心基板32之方式加以積層；於第1絕緣層64及第1保護層66，形成第1開口68，並且於第2絕緣層60及第2保護層62，形成第2開口70；將第2保護層62加以剝離；同時對第1開口68之內壁、第2絕緣層60上及第2開口70之內壁進行粗化；於第1保護層66上及第1開口68之內壁，形成第1導電層72，同時，於第2絕緣層60上及第2開口70之內壁，形成第2導電層74；將第1保護層66，與形成在第1保護層66上之第1導電層72一併加以去除；藉由乾式製程，於第1絕緣層64上及第1開口68之內壁，形成第3導電層76；藉由電解電鍍，將第3導電層76作為供電層，於第3導電層上，形成第1佈線層86，同時，將第2導電層74作為供電層，於第2導電層74上，形成第2佈線層88。

Description

佈線基板之製造方法
本發明係關於一種佈線基板之製造方法。
已知有藉由無電解電鍍、電解電鍍、真空蒸鍍、濺鍍法形成佈線基板中之佈線層之晶種層(參照專利文獻2、專利文獻3)。
作為形成用以形成佈線基板中之佈線導體之均勻且較薄之金屬層之方法，代替利用無電解電鍍之方法，已知有濺鍍、或真空蒸鍍、或離子電鍍等方法(參照專利文獻1)。
作為多層佈線基板、即所謂增層多層佈線基板中之多層導體電路之形成方法，已知有如下方法，即，於形成在基板上之樹脂絕緣層表面形成粗化層，並於該粗化層表面賦予無電解電鍍用觸媒核而形成無電解電鍍膜。其後，設置電鍍阻劑並於實施電解電鍍處理之後去除該電鍍阻劑，其後，對電鍍阻劑下之無電解電鍍膜進行蝕刻處理。藉此，對基板之兩面同時增層導體電路(參照專利文獻4)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第4328196號公報
[專利文獻2]日本專利特開2010-10639號公報
[專利文獻3]日本專利特開2008-218540號公報
[專利文獻4]日本專利特開2000-294926號公報
於對基板之兩面同時增層導體電路即佈線層之習知之方法中，藉由相同製程將佈線層積層在兩面，因此，兩面之佈線層皆為相同之構造。
然而，於例如在佈線基板之一面搭載半導體晶片，在另一面連接其他佈線基板之情況下，較多為如下情況，即，要求半導體晶片搭載側之佈線層為細微，但不要求連接其他佈線基板側之佈線層為細微。
一般而言，形成細微之佈線層耗費成本，若如習知般，藉由相同製程對兩面積層細微之佈線層，則會使不要求為細微之側之佈線層之成本白費。
本發明之目的在於提供一種佈線基板之製造方法，該佈線基板之製造方法係在對基板之兩面同時形成佈線層之方法中，不會伴隨著較大之製程之變更的狀態，而能夠形成於基板之一面可形成有細微之佈線之構造，及於另一面雖未對應於細微之佈線但為廉價之構造。
根據實施形態之一態樣，提供有一種佈線基板之製造方法，該佈線基板之製造方法之特徵在於包括有：第1步驟，其於核心基板之一面側，將已積層之第1絕緣層及第1保護層，以上述 第1絕緣層對向於上述核心基板之方式加以積層，並且於上述核心基板之另一面側，將已積層之第2絕緣層及第2保護層，以上述第2絕緣層對向於上述核心基板之方式加以積層；第2步驟，其於上述第1絕緣層及上述第1保護層，形成第1開口，並且於上述第2絕緣層及上述第2保護層，形成第2開口；第3步驟，其將上述第2保護層加以剝離；第4步驟，其同時對上述第1開口之內壁、上述第2絕緣層上及上述第2開口之內壁進行粗化；第5步驟，其於上述第1保護層上及上述第1開口之內壁，形成第1導電層，同時於上述第2絕緣層上及上述第2開口之內壁，形成第2導電層；第6步驟，其將上述第1保護層，與形成在上述第1保護層上之上述第1導電層一併加以去除；第7步驟，其藉由乾式製程，於上述第1絕緣層上及上述第1開口之內壁，形成第3導電層；及第8步驟，其藉由電解電鍍，將上述第3導電層作為供電層，於上述第3導電層上，形成第1佈線層，同時將上述第2導電層作為供電層，於上述第2導電層上，形成第2佈線層。
根據實施形態之一態樣，提供有一種佈線基板之製造方法，該佈線基板之製造方法之特徵在於包括有：第1步驟，其於核心基板之一面側，將已積層之第1絕緣層、第1導電層及第1保護層，以上述第1絕緣層對向於上述核心基板之方式加以積層，並且於上述核心基板之另一面側，將已積層之第2絕緣層及第2保護層，以上述第2絕緣層對向於上述核心基板之方式加以積層；第2步驟，其於上述第1絕緣層、上述第1導電層及上述第1保護層，形成第1開口，並且於上述第2絕緣層及上述第2保護層，形成第2開口；第3步驟，其將上述第2保護層加以剝離；第4步驟，其 同時對上述第1開口之內壁、上述第2絕緣層上及上述第2開口之內壁進行粗化；第5步驟，其於上述第1保護層上及上述第1開口之內壁，形成第2導電層，同時於上述第2絕緣層上及上述第2開口之內壁，形成第3導電層；第6步驟，其將上述第1保護層，與形成在上述第1保護層上之上述第2導電層一併加以去除；及第7步驟，其藉由電解電鍍，將上述第1導電層及形成在上述第1開口之內壁的上述第2導電層作為供電層，於上述第1導電層上及上述第2導電層上，形成第1佈線層，同時將上述第3導電層作為供電層，於上述第3導電層上，形成第2佈線層。
根據揭示之佈線基板之製造方法，可於對基板之兩面同時形成佈線層之方法中，不伴隨較大之製程之變更，而於基板之一面形成可形成有細微之佈線之構造、並於另一面形成雖未對應於細微之佈線但為廉價之構造。
10‧‧‧佈線基板
12‧‧‧核心基板
14‧‧‧貫通電極
14a、14b、14c、14d‧‧‧導電層
16、17‧‧‧絕緣層
18、19‧‧‧佈線層
20、21‧‧‧阻焊劑層
20a、21a‧‧‧開口
22‧‧‧凸塊(連接端子)
24‧‧‧凸塊(連接端子)
26‧‧‧底填充樹脂
28‧‧‧半導體晶片
30‧‧‧覆銅積層板
32‧‧‧核心基板
34、36‧‧‧導電層
38‧‧‧開口
40‧‧‧導電層
42‧‧‧樹脂
43‧‧‧貫通電極
46‧‧‧導電層
48‧‧‧感光性樹脂膜
50、51‧‧‧佈線層
52‧‧‧保護層
54‧‧‧絕緣層
56‧‧‧保護膜
58‧‧‧層間絕緣材料
59‧‧‧輥
60‧‧‧絕緣層
62‧‧‧保護層
64‧‧‧絕緣層
66‧‧‧保護層
68、70‧‧‧開口
72、74‧‧‧導電層
76‧‧‧晶種層
78、80‧‧‧光阻層
82、84‧‧‧導電層
86、88‧‧‧佈線層
90‧‧‧絕緣層
92‧‧‧保護層
94‧‧‧絕緣層
96‧‧‧保護層
98、100‧‧‧開口
102‧‧‧保護層
104‧‧‧轉印銅層
106‧‧‧絕緣層
108‧‧‧保護膜
110‧‧‧附轉印銅層之層間絕緣材料
111‧‧‧輥
112‧‧‧絕緣層
114‧‧‧保護層
116‧‧‧絕緣層
118‧‧‧轉印銅層
120‧‧‧保護層
122、124‧‧‧開口
126、128‧‧‧導電層
129、130‧‧‧光阻層
132、134‧‧‧導電層
136、138‧‧‧佈線層
140‧‧‧絕緣層
142‧‧‧保護層
144‧‧‧絕緣層
146‧‧‧轉印銅層
148‧‧‧保護層
150、152‧‧‧開口
圖1係表示第1實施形態之佈線基板之圖。
圖2(a)至(c)係表示第1實施形態之佈線基板之製造方法之步驟 剖面圖(其1)。
圖3(a)至(c)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其2)。
圖4(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其3)。
圖5係表示於第1實施形態之佈線基板之製造方法中使用之層 間絕緣材料之圖。
圖6(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其4)。
圖7(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其5)。
圖8(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其6)。
圖9(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其7)。
圖10(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其8)。
圖11(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其9)。
圖12(a)及(b)係表示第1實施形態之佈線基板之製造方法之步驟剖面圖(其10)。
圖13係表示於第2實施形態之佈線基板之製造方法中使用之層間絕緣材料之圖。
圖14(a)及(b)係表示第2實施形態之佈線基板之製造方法之步驟剖面圖(其1)。
圖15(a)及(b)係表示第2實施形態之佈線基板之製造方法之步驟剖面圖(其2)。
圖16(a)及(b)係表示第2實施形態之佈線基板之製造方法之步驟剖面圖(其3)。
圖17(a)及(b)係表示第2實施形態之佈線基板之製造方法之步 驟剖面圖(其4)。
圖18(a)及(b)係表示第2實施形態之佈線基板之製造方法之步驟剖面圖(其5)。
圖19(a)及(b)係表示第2實施形態之佈線基板之製造方法之步驟剖面圖(其6)。
圖20係表示第2實施形態之佈線基板之製造方法之步驟剖面圖(其7)。
[第1實施形態] (佈線基板)
使用圖1對第1實施形態之佈線基板進行說明。圖1係於本實施形態之佈線基板搭載半導體晶片後之狀態之剖面圖。
本實施形態之佈線基板10係如圖1所示般具有由樹脂形成之核心基板12。核心基板12例如約為100~400μm之厚度。
作為形成核心基板12之樹脂，可使用酚醛紙基板、環氧樹脂紙基板、玻璃環氧樹脂基板、玻璃複合基板、可撓性材等。
於核心基板12形成有複數個貫通電極14。貫通電極14例如於中心填充有樹脂14a，並於樹脂14a之周圍及兩端形成有導電層14b、14c、14d。貫通電極14例如約為100~200μm之直徑。
樹脂14a係由例如紫外線硬化油墨、熱硬化性樹脂、導電性樹脂形成。樹脂14a例如約為80~180μm之直徑。
導電層14b、14c、14d例如由銅形成。導電層14b、14c、14d分別例如約為5~15μm之厚度。
於核心基板12之上側之面，交替地積層有絕緣層16及佈線層18，於核心基板12之下側之面，交替地積層有絕緣層17及佈線層19。
絕緣層16、17可使用例如環氧樹脂、聚醯亞胺等。絕緣層16、17例如約為20~70μm之厚度。
佈線層18、19例如由銅形成。佈線層18、19例如約為5~15μm之厚度。
本實施形態之佈線基板10於上側之面搭載有半導體晶片28，並經由下側之面搭載於其他佈線基板(未圖示)。
佈線基板10之上側之面之佈線層18為了連接於半導體晶片28之連接端子(未圖示)而被要求為細微。佈線層18中之佈線之寬度例如約為1~10μm。相對於此，佈線基板10之下側之面之佈線層19因連接於其他佈線基板(未圖示)而不如上側之面之佈線層18般細微。佈線層19中之佈線之寬度例如約為10~40μm。佈線層18中之佈線之寬度小於佈線層19中之佈線之寬度。
如此，本實施形態之佈線基板10於上側之面與下側之面，佈線層18、19之細微度不同。
核心基板12之上下兩面之最外層之絕緣層16、17及佈線層18、19係由阻焊劑層20、21被覆。於阻焊劑層20，形成有到達佈線層18之開口20a。於阻焊劑層21，形成有到達佈線層19之開口21a。阻焊劑層20、21例如約為10~30μm之厚度。
於佈線基板10之上側之面之阻焊劑層20之開口20a，形成有用以連接於半導體晶片28之凸塊(連接端子)22。於佈線基板10之下側之面之阻焊劑層21之開口21a，形成有用以連接 於其他佈線基板(未圖示)之凸塊(連接端子)24。凸塊(連接端子)22及凸塊(連接端子)24例如由焊料形成。
於佈線基板10之上側之面搭載有半導體晶片28，且藉由凸塊(連接端子)22而電性連接。於佈線基板10與半導體晶片28之間填充有底填充樹脂26。
(佈線基板之製造方法)
使用圖2至圖12對第1實施形態之佈線基板之製造方法進行說明。圖2至4及圖6至圖12係表示第1實施形態之佈線基板之製造方法之步驟剖面圖。圖5係表示於第1實施形態之佈線基板之製造方法中使用之層間絕緣材料之圖。
首先，準備成為佈線基板之核心基板之覆銅積層板30(圖2(a))。覆銅積層板30係於核心基板32之兩面貼附有導電層34、36之積層板。
核心基板32係例如使以環氧樹脂等樹脂作為主成分之清漆含浸於由玻璃纖維製作之玻璃布而成者。核心基板32例如約為200μm之厚度。
導電層34、36例如由銅形成。導電層34、36例如約為10~20μm之厚度。
其次，於覆銅積層板30，藉由例如鑽孔加工，形成貫通電極用開口38(圖2(b))。開口38例如約為100~200μm之直徑。
接著，對形成有開口38之覆銅積層板30進行除膠渣處理。由於若藉由鑽孔加工於覆銅積層板30形成開口38，則於開口38之內壁殘留因鑽孔加工而熔化之樹脂(膠渣)，故而藉由除膠渣 處理將該膠渣去除。
作為除膠渣處理，可進行濕式除膠渣處理或者乾式除膠渣處理。
於濕式除膠渣處理中，將被處理物於例如過錳酸鉀溶液等藥液中且於60℃~80℃之處理溫度下浸漬10~30分鐘。
於乾式除膠渣處理中，向電漿裝置(未圖示)導入例如氧氣(O2)與四氟化碳(CF4)之混合氣體而產生電漿，並將被處理物暴露於電漿中1~10分鐘。
其次，於形成有開口38之覆銅積層板30形成導電層40。於覆銅積層板30之上表面及下表面上以及開口38之內壁，藉由於無電解電鍍之後實施電解電鍍而形成導電層40(圖2(c))。導電層40係藉由例如無電解鍍銅及電解鍍銅而形成之銅層。導電層40例如約為0.5~1.5μm之厚度。
繼而，向形成有導電層40之覆銅積層板30之開口38內填充樹脂42(圖3(a))。樹脂42為例如紫外線硬化油墨、熱硬化性樹脂、導電性樹脂等。
覆銅積層板30之開口38內之導電層40及樹脂42成為將核心基板32之上表面及下表面電性連接之貫通電極43。
接著，對填充有樹脂42之覆銅積層板30進行除膠渣處理。藉由該除膠渣處理，對貫通電極43之樹脂42上表面及下表面進行粗化。
作為除膠渣處理，可進行如上所述之濕式除膠渣處理或者乾式除膠渣處理。
其次，於填充有樹脂42之覆銅積層板30形成導電層 46。於覆銅積層板30之上表面及下表面上，藉由於無電解電鍍之後實施電解電鍍而形成導電層46(圖3(b))。導電層46係藉由例如無電解鍍銅及電解鍍銅而形成之銅層。導電層46例如約為0.5~1.5μm之厚度。
繼而，於覆銅積層板30之上表面及下表面之導電層46上，貼附感光性樹脂膜48。感光性樹脂膜48為例如光硬化性光阻、化學增幅型光阻等膜。感光性樹脂膜48例如約為10~25μm之厚度。
接著，藉由對感光性樹脂膜48進行曝光、顯影，而圖案化成既定之形狀(圖3(c))。
其次，將經圖案化之感光性樹脂膜48作為罩幕，對導電層46、40及導電層34、36進行蝕刻，而圖案化成既定之形狀(圖4(a))。
繼而，將感光性樹脂膜48去除。以此方式於核心基板32之上表面及下表面，形成被圖案化成既定之形狀之導電層34、36、40、46(圖4(b))。
經圖案化之導電層34、40、46中之位於核心基板32之上表面側之部分成為直接連接於核心基板32之貫通電極43的上表面側之最下層之佈線層50。
經圖案化之導電層36、40、46中之位於核心基板32之下表面側之部分成為直接連接於核心基板32之貫通電極43的下表面側之最下層之佈線層51。
其次，如圖5所示般，準備於保護層52上積層有絕緣層54與保護膜56之三層構造之層間絕緣材料58。層間絕緣材料 58被捲於輥59而被提供。
保護層52為例如PET(聚對苯二甲酸乙二酯：Polyethylene terephthalate)。絕緣層54為例如ABF(Ajinomoto Build-Up Film)。保護膜56為例如OPP(延伸聚丙烯：oriented polypropylene)。
在本實施形態中，準備絕緣層54之厚度不同之複數種層間絕緣材料58。保護層52例如約為30~40μm之厚度。絕緣層54例如約為20~70μm之厚度。保護膜56例如約為10~20μm之厚度。
其次，將保護膜56自三層構造之層間絕緣材料58剝離，並將絕緣層54及保護層52暫時貼附於核心基板32之下表面。絕緣層54例如約為50μm之厚度。又，將絕緣層54及保護層52暫時貼附於核心基板32之上表面。絕緣層54例如約為40μm之厚度(圖6(a))。即，暫時貼附於核心基板32之上表面之層間絕緣材料58之絕緣層54較暫時貼附於核心基板32之下表面之層間絕緣材料58之絕緣層54更薄。再者，亦可使暫時貼附於核心基板32之上表面之層間絕緣材料58之絕緣層54之厚度與暫時貼附於核心基板32之下表面之層間絕緣材料58之絕緣層54之厚度相等(例如約40μm之厚度)。
再者，絕緣層54及保護層52向核心基板32之下表面及核心基板32之上表面之暫時貼附既可逐面地進行，亦可兩面同時進行。
接著，若如圖6(a)所示般使用例如真空積層裝置，對核心基板32進行加壓、加熱，則於核心基板32之上表面側之佈線 層50上積層有絕緣層64及保護層66，於下表面側之佈線層51上積層有絕緣層60及保護層62(圖6(b))。
其次，於上表面側之絕緣層64及保護層66，藉由例如雷射加工，形成到達佈線層50之開口68(圖7(a))。開口68為錐形狀，且其底部例如約為10~30μm之直徑。
若如此自保護膜66上藉由雷射加工於保護膜66及絕緣層64形成開口68，則與於將保護膜66剝離之後藉由雷射加工於絕緣層64形成開口68之情況相比，可形成較小直徑之開口68。
同樣地，於下表面側之絕緣層60及保護層62，藉由例如雷射加工，形成到達佈線層51之開口70(圖7(a))。開口70為錐形狀，且其底部例如約為30~50μm之直徑。開口68之底部之直徑小於開口70之底部之直徑。
若如此自保護膜62上藉由雷射加工於保護膜62及絕緣層60形成開口70，則與於將保護膜62剝離之後藉由雷射加工於絕緣層60形成開口70之情況相比，可形成較小直徑之開口70。
繼而，將下表面側之保護層62剝離(圖7(b))。使用例如自動剝膜機將保護層62剝離。或者，作業人員用手將保護層62剝離。
接著，進行除膠渣處理。作為除膠渣處理，可進行如上所述之濕式除膠渣處理或者乾式除膠渣處理。
藉此，去除因雷射加工而產生之膠渣(樹脂殘渣)，並且對下表面側之絕緣層60之表面、及開口70之內壁進行粗化。又，對上表面側之開口68之內壁進行粗化。上表面側之絕緣層64之表面由於被保護層66所覆蓋故而不會被粗化。
再者，於上述實施形態中，在於上表面側之絕緣層64及保護層66形成開口68，並於下表面側之絕緣層60及保護層62形成開口70之後，將下表面側之保護層62剝離。
然而，亦可於將下表面側之保護層62剝離之後，於上表面側之絕緣層64及保護層66形成開口68，於下表面側之絕緣層60形成開口70。
其次，藉由無電解電鍍形成導電層72、74(圖8(a))。於上表面側之保護層66上及開口68內壁形成導電層72，於下表面側之絕緣層60上及開口70內壁形成導電層74。導電層72、74係藉由例如無電解鍍銅而形成之銅層。導電層72、74例如約為0.5~1.5μm之厚度。
繼而，將上表面側之保護層66剝離而使絕緣層64露出(圖8(b))。例如，使用自動剝膜機將保護層66剝離。或者，作業人員用手將保護層66剝離。形成於保護層66上之導電層72亦與保護層66一起被剝離，但開口68內壁之導電層72不會被剝離。
繼而，於上表面側之絕緣層64上及開口68內壁之導電層72上，利用例如濺鍍技術，形成晶種層76(圖9(a))。於下表面側，由於存在作為晶種層之導電層74，故而不會進而形成晶種層。利用濺鍍技術，可藉由晶種層76而良好地被覆上表面側之細微之段差。晶種層76例如為利用將銅作為靶之濺鍍技術而形成之銅層。晶種層76例如約為0.1~0.5μm之厚度。
再者，作為形成晶種層76之方法並不限於上述濺鍍技術。亦可藉由真空蒸鍍或離子電鍍等其他乾式製程形成晶種層76。
繼而，於上表面側及下表面側，分別積層感光性乾膜光阻之光阻層78、80。乾膜光阻層78、80例如約為10~25μm之厚度。
接著，對光阻層78、80，曝光用以形成第2層佈線層之既定之圖案，其後，進行顯影。藉此，光阻層78、80被圖案化成既定之圖案(圖9(b))。
其次，藉由電解電鍍，於上表面側及下表面側，形成導電層82、84(圖10(a))。將經圖案化之光阻層78、80作為罩幕，上表面側將晶種層76作為供電層對導電層82進行電解電鍍，下表面側將導電層74作為供電層對導電層84進行電解電鍍。導電層82、84係藉由例如電解鍍銅而形成之銅層。導電層82、84例如約為5~15μm之厚度。
下表面側將經粗化之導電層74作為供電層對導電層84進行電解電鍍。由於導電層74被粗化，故而不適合形成細微之圖案之導電層。導電層74之表面粗度Ra例如約為200~400nm。
另一方面，上表面側由於將藉由濺鍍而形成之晶種層76作為供電層對導電層82進行電解電鍍，故而可形成細微之圖案之導電層82。導電層82之表面粗度Ra例如約為20~60nm。導電層82之表面粗度Ra小於導電層74之表面粗度Ra。
其次，將上表面側及下表面側之光阻層78、80剝離(圖10(b))。
繼而，將因光阻層78、80之剝離而露出至絕緣層60、64上之晶種層76、導電層74，藉由例如快速蝕刻(flash etching)而去除(圖11(a))。
其結果為，藉由上述半加成法，而於核心基板32之上表面側及下表面側分別形成有第2層佈線層86、88(圖11(a))。
上表面側之佈線層86為了連接於半導體晶片28之連接端子(未圖示)而被要求為細微。上表面側之佈線層86中之佈線之寬度例如約為1~10μm。相對於此，下表面側之佈線層88由於連接於其他佈線基板(未圖示)，故而不如上表面側之佈線層86般細微。下表面側之佈線層88中之佈線之寬度例如約為10~40μm。上表面側之佈線層86中之佈線之寬度小於下表面側之佈線層88中之佈線之寬度。
其次，為了於上表面側及下表面側形成第3層佈線層，而將保護膜56自圖5所示之三層構造之層間絕緣材料58剝離，並將絕緣層54及保護層52暫時貼附於上表面側。絕緣層54例如約為25μm之厚度。又，將絕緣層54及保護層52暫時貼附於下表面側。絕緣層54例如約為30μm之厚度(圖11(b))。即，暫時貼附於核心基板32之上表面側(佈線層86之上表面)之層間絕緣材料58之絕緣層54較暫時貼附於核心基板32之下表面側(佈線層88之下表面)之層間絕緣材料58之絕緣層54更薄。再者，亦可使暫時貼附於核心基板32之上表面側之層間絕緣材料58之絕緣層54之厚度與暫時貼附於核心基板32之下表面側之層間絕緣材料58之絕緣層54之厚度相等(例如約25μm之厚度)。
接著，若如圖11(b)所示般使用例如真空積層裝置，對核心基板32進行加壓、加熱，則於核心基板32之上表面側之佈線層86上積層有絕緣層90及保護層92，並於下表面側之佈線層88上積層有絕緣層94及保護層96(圖12(b))。
繼而，於上表面側之絕緣層90及保護層92，藉由例如雷射加工，形成到達佈線層86之開口98(圖12(b))。開口98為錐形狀，且其底部例如約為10~30μm之直徑。
同樣地，於下表面側之絕緣層94及保護層96，藉由例如雷射加工，形成到達佈線層88之開口100(圖12(b))。開口100為錐形狀，且其底部例如約為30~50μm之直徑。開口98之底部之直徑小於開口100之底部之直徑。
圖12(b)之步驟係對應於圖7(a)之步驟。圖12(b)之步驟之後，重複與自圖7(b)至圖11(a)相同之步驟，而形成第3層佈線層。
之後，重複上述步驟，並根據需要，藉由上述半加成法，形成第4層、第5層、…之佈線層。
以此方式，可不大幅變更對基板之兩面同時形成佈線層之製程，而於佈線基板之搭載有半導體晶片之側之面、及連接於其他佈線基板之側之面，形成細微度不同之佈線層。所謂細微度不同，係指例如形成於佈線基板之搭載有半導體晶片之側之佈線層中之佈線之寬度、與形成於佈線基板之連接於其他佈線基板之側之佈線層中之佈線之寬度不同。
[第2實施形態] (佈線基板之製造方法)
使用圖13至圖20對第2實施形態之佈線基板之製造方法進行說明。圖13係表示於第2實施形態之佈線基板之製造方法中使用之層間絕緣材料之圖。圖14至圖20係表示第2實施形態之佈線基 板之製造方法之步驟剖面圖。
於本實施形態中，與第1實施形態同樣地，於上側之面及下側之面，製造佈線層之細微度不同之佈線基板。
首先，與第1實施形態同樣地，依次執行圖2(a)至圖4(c)之步驟，而於核心基板32之上表面及下表面，形成被圖案化成既定之形狀之導電層34、36、40、46。
經圖案化之導電層34、40、46中之位於核心基板32之上表面側之部分成為直接連接於核心基板32之貫通電極43的上表面側之最下層之佈線層50。
經圖案化之導電層36、40、46中之位於核心基板32之下表面側之部分成為直接連接於核心基板32之貫通電極43的下表面側之最下層之佈線層51。
其次，如圖13所示般，準備於保護層102積層有轉印銅層104、絕緣層106及保護膜108之四層構造之附轉印銅層之層間絕緣材料110。附轉印銅層之層間絕緣材料110被捲於輥111而被提供。
保護層102為例如PET(聚對苯二甲酸乙二酯：Polyethylene terephthalate)。絕緣層106為例如ABF(Ajinomoto Build-Up Film)。保護膜108為例如OPP(延伸聚丙烯：oriented polypropylene)。
保護層102例如約為30~40μm之厚度。轉印銅層104例如約為0.5~1.5μm之厚度。絕緣層106例如約為20~50μm之厚度。保護膜108例如約為10~20μm之厚度。
又，如圖5所示般，準備於保護層52積層有絕緣層 54及保護膜56之三層構造之層間絕緣材料58。層間絕緣材料58被捲於輥59而被提供。
其次，如圖5所示般，將保護膜56自三層構造之層間絕緣材料58剝離，並將絕緣層54及保護層52暫時貼附於核心基板32之下表面(圖14(a))。絕緣層54例如約為50μm之厚度。
又，如圖13所示般，將保護膜108自四層構造之層間絕緣材料110剝離，並將絕緣層106、轉印銅層104及保護層102暫時貼附於核心基板32之上表面(圖14(a))。絕緣層106例如約為40μm之厚度。即，暫時貼附於核心基板32之上表面之層間絕緣材料110之絕緣層106較暫時貼附於核心基板32之下表面之層間絕緣材料58之絕緣層54更薄。再者，亦可使暫時貼附於核心基板32之上表面之層間絕緣材料110之絕緣層106之厚度與暫時貼附於核心基板32之下表面之層間絕緣材料58之絕緣層54之厚度相等(例如約30μm之厚度)。
再者，絕緣層54及保護層52向核心基板32之下表面之暫時貼附、以及絕緣層106、轉印銅層104及保護層102向核心基板32之上表面之暫時貼附既可逐面地進行，亦可兩面同時進行。
接著，若如圖14(a)所示般使用例如真空積層裝置，對核心基板32進行加壓、加熱，則於核心基板32之上表面側之佈線層50上積層有絕緣層116、轉印銅層118及保護層120，並於下表面側之佈線層51上積層有絕緣層112及保護層114(圖14(b))。
繼而，於上表面側之絕緣層116、轉印銅層118及保護層120，藉由例如雷射加工，形成到達佈線層50之開口122(圖 15(a))。開口122為錐形狀，且其底部例如約為30~50μm之直徑。
若如此自保護膜120上藉由雷射加工於保護膜120、轉印銅層118及絕緣層116形成開口122，則與於將保護膜120剝離之後藉由雷射加工於轉印銅層118及絕緣層116形成開口122之情況相比，可形成較小直徑之開口122。
同樣地，於下表面側之絕緣層112及保護層114，藉由例如雷射加工，形成到達佈線層51之開口124(圖15(a))。開口124為錐形狀，且其底部例如約為30~50μm之直徑。開口122之底部之直徑小於開口124之底部之直徑。
若如此自保護膜112上藉由雷射加工於保護膜114及絕緣層113形成開口124，則與於將保護膜112剝離之後藉由雷射加工於絕緣層113形成開口124之情況相比，可形成較小直徑之開口124。
其次，將下表面側之保護層114剝離(圖15(b))。使用例如自動剝膜機將保護層114剝離。或者，作業人員用手將保護層114剝離。
接著，進行除膠渣處理。作為除膠渣處理，可進行如上所述之濕式除膠渣處理或者乾式除膠渣處理。
藉此，將因雷射加工而產生之膠渣(樹脂殘渣)去除，並且對下表面側之絕緣層112之表面、及開口124之內壁進行粗化。又，對上表面側之開口122之內壁進行粗化。上表面側之絕緣層116之表面由於被轉印銅層118及保護層120所覆蓋，故而不會被粗化。
再者，於上述實施形態中，於上表面側之絕緣層116、 轉印銅層118及保護層120形成開口122，並於下表面側之絕緣層112及保護層114形成開口124，之後將下表面側之保護層114剝離。
然而，亦可於將下表面側之保護層114剝離之後，於上表面側之絕緣層116、轉印銅層118及保護層120形成開口122，並於下表面側之絕緣層112形成開口124。
其次，藉由無電解電鍍形成導電層126、128(圖16(a))。於上表面側之保護層120上及開口122內壁形成導電層126，於下表面側之絕緣層112上及開口124內壁形成導電層128。導電層126、128係藉由例如無電解鍍銅而形成之銅層。導電層126、128例如約為0.5~1.5μm之厚度。
繼而，將上表面側之保護層120剝離而使轉印銅層118露出(圖16(b))。例如，使用自動剝膜機將保護層120剝離。或者，作業人員用手將保護層120剝離。
形成於保護層120上及作為保護層120之側面之開口122內壁之導電層126亦與保護層120一起被剝離，但形成於作為絕緣層116之側面之開口122內壁之導電層126不會被剝離。其結果為，於上表面側，殘存轉印銅層118、及形成於開口122內壁之導電層126(圖16(b))。
其次，於上表面側及下表面側，分別積層感光性乾膜光阻之光阻層129、130。光阻層129、130例如約為10~25μm之厚度。
接著，對光阻層129、130曝光用以形成第2層佈線層之既定之圖案，其後，進行顯影。藉此，光阻層129、130被圖 案化成既定之圖案(圖17(a))。
繼而，藉由電解電鍍，於上表面側及下表面側，形成導電層132、134(圖17(b))。將經圖案化之光阻層129、130作為罩幕，上表面側將轉印銅層118及導電層126作為供電層對導電層132進行電解電鍍，下表面側將導電層128作為供電層對導電層134進行電解電鍍。導電層132、134係藉由例如電解鍍銅而形成之銅層。導電層132、134例如約為5~15μm之厚度。
下表面側將經粗化之導電層128作為供電層對導電層134進行電解電鍍。由於導電層128被粗化，故而不適合形成細微之圖案之導電層。導電層128之表面粗度Ra例如約為200~400nm。
另一方面，上表面側將轉印銅層118作為供電層對導電層132進行電解電鍍。由於轉印銅層118係作為四層構造之層間絕緣材料110而被提供，故而可形成細微之圖案之導電層132。導電層132之表面粗度Ra例如約為20~60nm。導電層132之表面粗度Ra小於導電層134之表面粗度Ra。
其次，將上表面側及下表面側之光阻層129、130剝離(圖18(a))。
繼而，將因光阻層129、130之剝離而露出至絕緣層116、112上之轉印銅層118、導電層128藉由例如快速蝕刻而去除(圖18(b))。
其結果為，藉由上述半加成法，於核心基板32之上表面側及下表面側分別形成第2層佈線層136、138(圖18(b))。上表面側之佈線層136為了連接於半導體晶片28之連接端子(未圖示) 而被要求為細微。上表面側之佈線層136中之佈線之寬度例如約為1~10μm。相對於此，下表面側之佈線層138由於連接於其他佈線基板(未圖示)，故而不如上表面側之佈線層136般細微。下表面側之佈線層138中之佈線之寬度例如約為10~40μm。上表面側之佈線層136中之佈線之寬度小於下表面側之佈線層138中之佈線之寬度。
其次，為了於上表面側及下表面側形成第3層佈線層，如圖5所示般，將保護膜56自三層構造之層間絕緣材料58剝離，並將絕緣層54及保護層52暫時貼附於核心基板32之下表面側(圖19(a))。絕緣層54例如約為30μm之厚度。
又，如圖13所示般，將保護膜108自四層構造之層間絕緣材料110剝離，並將絕緣層106、轉印銅層104及保護層102暫時貼附於核心基板32之上表面側(圖19(a))。絕緣層106例如約為25μm之厚度。即，暫時貼附於核心基板32之上表面側之層間絕緣材料110之絕緣層106較暫時貼附於核心基板32之下表面側之層間絕緣材料58之絕緣層54更薄。再者，亦可使暫時貼附於核心基板32之上表面側之層間絕緣材料110之絕緣層106之厚度與暫時貼附於核心基板32之下表面側之層間絕緣材料58之絕緣層54之厚度相等(例如約25μm之厚度)。
接著，若如圖19(a)所示般使用例如真空積層裝置，對核心基板32進行加壓、加熱，則於核心基板32之上表面側之佈線層136上積層有絕緣層144、轉印銅層146及保護層148，並於下表面側之佈線層138上積層有絕緣層140及保護層142(圖19(b))。
繼而，於上表面側之絕緣層144、轉印銅層146及保 護層148，藉由例如雷射加工，形成到達佈線層136之開口150(圖20)。開口150為錐形狀，且其底部為例如約10~30μm之直徑。同樣地，於下表面側之絕緣層140及保護層142，藉由例如雷射加工，形成到達佈線層138之開口152(圖20)。開口152為錐形狀，且其底部例如約為30~50μm之直徑。開口150之底部之直徑小於開口152之底部之直徑。
圖20之步驟係對應於圖15(a)之步驟。
之後，重複上述步驟，並根據需要，藉由上述半加成法，形成第4層、第5層、…之佈線層。
以此方式，可不大幅變更對基板之兩面同時形成佈線層之製程，而於佈線基板之搭載有半導體晶片之側之面、及連接於其他佈線基板之側之面，形成細微度不同之佈線層。所謂細微度不同，係指例如形成於佈線基板之搭載有半導體晶片之側之佈線層中之佈線之寬度、與形成於佈線基板之連接於其他佈線基板之側之佈線層中之佈線之寬度不同。
[變形實施形態]
上述實施形態為一例，可根據需要進行各種變形。例如，於上述實施形態中係藉由半加成法形成佈線層，但亦可藉由全加成法、或減成法形成佈線層。
又，作為佈線基板，亦可為於重疊堆積有在兩面具有圖案之兩面基板、絕緣層及佈線層之多層佈線基板、半導體晶片以及電路基板之間進行中繼之中介層(interposer)等所有種類之佈線基板。
又，作為佈線基板，不限於使用包含樹脂之絕緣層或核心基板之增層基板，亦可為其他態樣之各種佈線基板。
又，上述實施形態係將佈線基板經由焊料凸塊而與母板等其他基板連接，但作為將佈線基板連接於母板等其他基板之方法，亦可為接腳接觸、或打線接合等其他方法。
以上，對較佳之實施形態進行了詳細敍述，但並非限定於該等特定之實施形態，可於申請專利範圍所記載之主旨之範圍內，進行各種變形或變更。

Claims (12)

  1. 一種佈線基板之製造方法，其特徵在於包括有：第1步驟，其於核心基板之一面側，將已積層之第1絕緣層及第1保護層，以上述第1絕緣層對向於上述核心基板之方式加以積層，並且於上述核心基板之另一面側，將已積層之第2絕緣層及第2保護層，以上述第2絕緣層對向於上述核心基板之方式加以積層；第2步驟，其於上述第1絕緣層及上述第1保護層，形成第1開口，並且於上述第2絕緣層及上述第2保護層，形成第2開口；第3步驟，其將上述第2保護層加以剝離；第4步驟，其同時對上述第1開口之內壁、上述第2絕緣層上及上述第2開口之內壁進行粗化；第5步驟，其於上述第1保護層上及上述第1開口之內壁，形成第1導電層，同時，於上述第2絕緣層上及上述第2開口之內壁，形成第2導電層；第6步驟，其將上述第1保護層，與形成在上述第1保護層上之上述第1導電層一併加以去除；第7步驟，其藉由乾式製程，於上述第1絕緣層上及上述第1開口之內壁，形成第3導電層；及第8步驟，其藉由電解電鍍，將上述第3導電層作為供電層，於上述第3導電層上，形成第1佈線層，同時，將上述第2導電層作為供電層，於上述第2導電層上，形成第2佈線層。
  2. 一種佈線基板之製造方法，其特徵在於包括有：第1步驟，其於核心基板之一面側，將已積層之第1絕緣層及第1保護層，以上述第1絕緣層對向於上述核心基板之方式加以積層，並且於上述核心基板之另一面側，將已積層之第2絕緣層及第2保護層，以上述第2絕緣層對向於上述核心基板之方式加以積層；第2步驟，其將上述第2保護層加以剝離；第3步驟，其於上述第1絕緣層及上述第1保護層，形成第1開口，並且於上述第2絕緣層，形成第2開口；第4步驟，其同時對上述第1開口之內壁、上述第2絕緣層上及上述第2開口之內壁進行粗化；第5步驟，其於上述第1保護層上及上述第1開口之內壁，形成第1導電層，同時，於上述第2絕緣層上及上述第2開口之內壁，形成第2導電層；第6步驟，其將上述第1保護層，與形成在上述第1保護層上之上述第1導電層一併加以去除；第7步驟，其藉由乾式製程，於上述第1絕緣層上及上述第1開口之內壁，形成第3導電層；及第8步驟，其藉由電解電鍍，將上述第3導電層作為供電層，於上述第3導電層上，形成第1佈線層，同時，將上述第2導電層作為供電層，於上述第2導電層上，形成第2佈線層。
  3. 如申請專利範圍第1項之佈線基板之製造方法，其中，上述第2步驟係為藉由雷射加工而形成上述第1開口及上述第2開口之步驟，上述第4步驟係為進行除膠渣處理之步驟，該除膠渣處理係去除藉由雷射加工而產生之膠渣。
  4. 如申請專利範圍第2項之佈線基板之製造方法，其中，上述第3步驟係為藉由雷射加工而形成上述第1開口及上述第2開口之步驟，上述第4步驟係為進行除膠渣處理之步驟，該除膠渣處理係去除藉由雷射加工而產生之膠渣。
  5. 如申請專利範圍第1至4項中任一項之佈線基板之製造方法，其中，形成有上述第1佈線層之上述核心基板之一面，係為搭載有半導體晶片之側之面。
  6. 如申請專利範圍第1至4項中任一項之佈線基板之製造方法，其中，在上述第8步驟之後，重複上述第1步驟至上述第8步驟。
  7. 一種佈線基板之製造方法，其特徵在於包括有：第1步驟，其於核心基板之一面側，將已積層之第1絕緣層、第1導電層及第1保護層，以上述第1絕緣層對向於上述核心基板之方式加以積層，並且於上述核心基板之另一面側，將已積層之第2絕緣層及第2保護層，以上述第2絕緣層對向於上述核心基板之方式加以積層；第2步驟，其於上述第1絕緣層、上述第1導電層及上述第1保護層，形成第1開口，並且於上述第2絕緣層及上述第2保護層，形成第2開口；第3步驟，其將上述第2保護層加以剝離；第4步驟，其同時對上述第1開口之內壁、上述第2絕緣層上及上述第2開口之內壁進行粗化；第5步驟，其於上述第1保護層上及上述第1開口之內壁，形成第2導電層，同時，於上述第2絕緣層上及上述第2開口之內壁，形成第3導電層；第6步驟，其將上述第1保護層，與形成在上述第1保護層上之上述第2導電層一併加以去除；及第7步驟，其藉由電解電鍍，將上述第1導電層及形成在上述第1開口之內壁的上述第2導電層作為供電層，於上述第1導電層上及上述第2導電層上，形成第1佈線層，同時，將上述第3導電層作為供電層，於上述第3導電層上，形成第2佈線層。
  8. 一種佈線基板之製造方法，其特徵在於包括有：第1步驟，其於核心基板之一面側，將已積層之第1絕緣層、第1導電層及第1保護層，以上述第1絕緣層對向於上述核心基板之方式加以積層，並且於上述核心基板之另一面側，將已積層之第2絕緣層及第2保護層，以上述第2絕緣層對向於上述核心基板之方式加以積層；第2步驟，其將上述第2保護層加以剝離；第3步驟，其於上述第1絕緣層、上述第1導電層及上述第1保護層，形成第1開口，並且於上述第2絕緣層，形成第2開口；第4步驟，其同時對上述第1開口之內壁、上述第2絕緣層上及上述第2開口之內壁進行粗化；第5步驟，其於上述第1保護層上及上述第1開口之內壁，形成第2導電層，同時，於上述第2絕緣層上及上述第2開口之內壁，形成第3導電層；第6步驟，其將上述第1保護層，與形成在上述第1保護層上之上述第2導電層一併加以去除；及第7步驟，其藉由電解電鍍，將上述第1導電層及形成在上述第1開口之內壁的上述第2導電層作為供電層，於上述第1導電層上及上述第2導電層上，形成第1佈線層，同時，將上述第3導電層作為供電層，於上述第3導電層上，形成第2佈線層。
  9. 如申請專利範圍第7項之佈線基板之製造方法，其中，上述第2步驟係為藉由雷射加工而形成上述第1開口及上述第2開口之步驟，上述第4步驟係為進行除膠渣處理之步驟，該除膠渣處理係去除藉由雷射加工而產生之膠渣。
  10. 如申請專利範圍第8項之佈線基板之製造方法，其中，上述第3步驟係為藉由雷射加工而形成上述第1開口及上述第2開口之步驟，上述第4步驟係為進行除膠渣處理之步驟，該除膠渣處理係去除藉由雷射加工而產生之膠渣。
  11. 如申請專利範圍第7至10項中任一項之佈線基板之製造方法，其中，形成有上述第1佈線層之上述核心基板之一面，係為搭載有半導體晶片之側之面。
  12. 如申請專利範圍第7至10項中任一項之佈線基板之製造方法，其中，在上述第7步驟之後，重複上述第1步驟至上述第7步驟。
TW103132035A 2013-09-19 2014-09-17 佈線基板之製造方法 TWI635790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-193882 2013-09-19
JP2013193882A JP6234132B2 (ja) 2013-09-19 2013-09-19 配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201524299A TW201524299A (zh) 2015-06-16
TWI635790B true TWI635790B (zh) 2018-09-11

Family

ID=52818247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132035A TWI635790B (zh) 2013-09-19 2014-09-17 佈線基板之製造方法

Country Status (3)

Country Link
JP (1) JP6234132B2 (zh)
KR (1) KR102054198B1 (zh)
TW (1) TWI635790B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241440A (ja) * 2001-02-19 2002-08-28 Toppan Printing Co Ltd アルカリ可溶性重合体及び感光性樹脂組成物
TW201108894A (en) * 2009-06-11 2011-03-01 Shinko Electric Ind Co Method of manufacturing wiring substrate
TW201218900A (en) * 2010-10-25 2012-05-01 Yazaki Corp Method of manufacturing wiring substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299243B2 (ja) 1996-12-19 2002-07-08 イビデン株式会社 多層プリント配線板の製造方法
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP4328196B2 (ja) 2003-12-24 2009-09-09 京セラ株式会社 配線基板及びその製造方法並びに電気装置
JP2006108165A (ja) * 2004-09-30 2006-04-20 Sumitomo Bakelite Co Ltd 樹脂組成物、積層体、配線板および配線板の製造方法
JP2008218540A (ja) 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 配線基板の製造方法
JPWO2009054456A1 (ja) * 2007-10-23 2011-03-10 宇部興産株式会社 プリント配線板の製造方法
JP2011500948A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 非対称誘電体膜
JP5322531B2 (ja) 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP2013172137A (ja) * 2012-02-23 2013-09-02 Kyocer Slc Technologies Corp 配線基板およびそれを用いたプローブカード
JP5479551B2 (ja) * 2012-09-14 2014-04-23 新光電気工業株式会社 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241440A (ja) * 2001-02-19 2002-08-28 Toppan Printing Co Ltd アルカリ可溶性重合体及び感光性樹脂組成物
TW201108894A (en) * 2009-06-11 2011-03-01 Shinko Electric Ind Co Method of manufacturing wiring substrate
TW201218900A (en) * 2010-10-25 2012-05-01 Yazaki Corp Method of manufacturing wiring substrate

Also Published As

Publication number Publication date
KR102054198B1 (ko) 2019-12-11
JP6234132B2 (ja) 2017-11-22
KR20150032629A (ko) 2015-03-27
JP2015060960A (ja) 2015-03-30
TW201524299A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
US20140102767A1 (en) Multi-layer type printed circuit board and method of manufacturing the same
JP6819268B2 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
JP2007081409A (ja) 微細パターンを有する印刷回路基板及びその製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
US10674608B2 (en) Printed circuit board and manufacturing method thereof
TW201446103A (zh) 電路板及其製作方法
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
JP2010073809A (ja) プリント配線板の製造方法
TW201444440A (zh) 配線基板及其製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI635790B (zh) 佈線基板之製造方法
JP2001352007A (ja) 多層配線基板とその製造方法及びそれを用いた接続構造
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2014222733A (ja) プリント配線板およびその製造方法
JP2018182252A (ja) プリント配線板の製造方法
JP2010232585A (ja) 多層配線基板およびその製造方法
KR101156924B1 (ko) 인쇄회로기판의 제조방법
KR101015780B1 (ko) 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005223010A (ja) 多層配線基板の製造方法
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板