JP2004221335A - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004221335A JP2004221335A JP2003007066A JP2003007066A JP2004221335A JP 2004221335 A JP2004221335 A JP 2004221335A JP 2003007066 A JP2003007066 A JP 2003007066A JP 2003007066 A JP2003007066 A JP 2003007066A JP 2004221335 A JP2004221335 A JP 2004221335A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- wiring board
- multilayer wiring
- positioning portion
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】多層配線基板の各層のはり合わせの際に位置決め用の突起部と位置決め用の溝部とを設け正確に位置決めを行う。
【解決手段】多層配線基板アッセンブリ１が備える多層配線基板３において、この多層配線基板３をそれぞれ、はり合わせる際に一方の積層体７と他方の積層体９とのはりあわせる位置を決めるために一方の積層体に溝部を設け、他方の積層体に、この溝部に挿入されるべき突起部を設け前記突起部を前記溝部に挿入し位置決めを行いはり合わせる。
【選択図】 図１
【解決手段】多層配線基板アッセンブリ１が備える多層配線基板３において、この多層配線基板３をそれぞれ、はり合わせる際に一方の積層体７と他方の積層体９とのはりあわせる位置を決めるために一方の積層体に溝部を設け、他方の積層体に、この溝部に挿入されるべき突起部を設け前記突起部を前記溝部に挿入し位置決めを行いはり合わせる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板及びその製造方法に関し、特に、歩留まりを向上させるために積層体を複数積層した多層配線基板の各積層体の位置決めを突起とこの突起が挿入される溝により行う多層配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、複数の多層配用基材を積層して形成する多層配線基板においては、配線層間の導通接続を実現するために、一配線層内に存在する数百ものバイアホールにメッキ処理や印刷法を利用してバイアホール内に導電性樹脂組成物（導電性ペースト）を充填することにより配線層間の導通接続を実現する。
【０００３】
多層配線用基材を積層する際には、逐次積層法と一括積層法が行われており、逐次積層法では、導通接続処理と導電とのエッチング処理により回路形成を行った後、形成された各層の基板を一層ずつはり合わせる。一方、一括積層法は導電接続処理、導電層のエッチング処理による回路形成後、何層もの基板を一度にはり合わすことにより、多層配線基板を構成する。
【０００４】
そして、位置決めの方法は、一般に、基板（積層体）にピンガイドと対応する穴部を形成して、そのピンガイドにより位置合わせを行い、熱や圧力をかけることによりはり合わされている。
【０００５】
また、特許文献１参照
【０００６】
【特許文献１】
特開平７−２４９８６８号公報
【０００７】
【発明が解決しようとする課題】
こうしたはり合わせの方法は、ピンガイドや画像処理の位置合わせ精度のみにより、合わされるため、平面度、直線性と位置精度を確保しつつ、且つ、再現性及び設置正確度を向上させて製造することが難しい。特に一括積層法では、はり合わせる際に各層にかかる圧力が不均一になりやすいため、各層の位置精度は層が増加するに従って難しくなる。こうした位置精度に係る課題は、位置ずれが生じた場合、電気的な層間の接続をとることが不可能となるため、電気的不良の原因となり、歩留まりが悪化する。
【０００８】
また、現在、基板の高密度化や小型化といった点が推し進まれているが、現在の方法によれば、高密度化や小型化といった需要に対応することが困難である。
【０００９】
本発明は、このような課題を解決するためになされたものであり、その目的は、多層配線基板に用いられる各層（積層体）を位置精度良くはり合わせて、高密度化や小型化に対応可能な多層配線基板及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る多層配線基板及びその製造方法の特徴は、何層もの配線板（積層体）をはり合わせて構成される多層配線基板及びその製造方法であり、電気的絶縁層の両面に導電層を有し、その片面には突起部（例えば、凸部）、もう一方の導電層には溝部（例えば、凹部）を形成し、一方が他方にはめ込まれるようにはり合わせることにある。
【００１１】
すなわち、本発明に係る多層配線基板及びその製造方法においては、導電層に形成した突起部が多層の溝部に埋め込まれるようにしてはり合わせることができ、且つ、一括積層法においても、より多くの層（積層体）を位置精度よくはり合わせることが可能となる。
【００１２】
本発明は、前述のごとき問題に鑑みてなされたもので、請求項１に係る発明は、複数の積層体がはり合わされ配線が行われる多層配線基板において、はり合わされる積層体同士の一方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に一方の位置決め部を形成し、他方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に他方の位置決め部を形成し、前記一方の位置決め部と、前記他方の位置決め部とはめ込まれるようにしてはり合わされている多層配線基板である。これにより、多層配線基板の各積層体が精度良くはり合わされる。
【００１３】
請求項２に係る発明は、前記一方の位置決め部と前記他方の位置決め部は、一方が突起部を形成し、他方が溝部を形成して前記突起部が前記溝部に挿入されて積層体同士がはり合わされている上記多層配線基板である。これにより、位置決め部を容易に形成できる。
【００１４】
請求項３に係る発明は、前記突起部の形状は円柱形状であり、前記溝部の溝形状は前記円柱形状と同一的である上記多層配線基板である。これにより、はり合わせの際の挿入が容易になる。
【００１５】
請求項４に係る発明は、複数の積層体がはり合わされ配線が行われる多層配線基板の製造方法において、はり合わされる積層体同士の一方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に一方の位置決め部を形成する工程と、他方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に他方の位置決め部を形成する工程と、前記一方の位置決め部と、前記他方の位置決め部とをはめ込むようにしてはり合わせる工程とを含む多層配線基板の製造方法である。これにより、回路パターンと同じ工程で位置決め部を形成することができるので製造工数が削減できる。
【００１６】
請求項５に係る発明は、前記一方の位置決め部と前記他方の位置決め部は、一方が突起部を形成し、他方が溝部を形成して前記突起部が前記溝部に挿入されて積層体同士がはり合わされる工程を含む上記多層配線基板の製造方法である。
【００１７】
請求項６に係る発明は、前記突起部の形状は円柱形状であり、前記溝部の溝形状は前記円柱形状と同一的である上記多層配線基板の製造方法である。
【００１８】
【発明の実施の形態】
本発明の実施の形態を、図面を参照して説明する。
【００１９】
図１は本例に係る多層配線基板アッセンブリ１の斜視図を示す。前記多層配線基板アッセンブリ１は多層配線基板３上に半導体ベアチップ５が積載されている。そして、前記多層配線基板３は、複数の積層体（本例では、積層体７、９、１１、１３、１５）がはり合わされている。
【００２０】
さらに、前記多層配線基板３は各積層体に備えられた回路パターンの配線１７、１９等が導電性樹脂組成物２１により立体的に接続され電気回路が形成される。これら立体的に電気回路が形成されることにより、高密度に配線が行われた多層配線基板が構成される。そして、各積層体（例えば積層体７、９）は位置決め部（一方の位置決め部、及び他方の位置決め部を含む）２３により位置決めされはり合わされている。
【００２１】
図２〜図６を参照して多層配線基板の各積層体の製造工程とこれらの積層体のはり合わせ工程を説明する。ここでは、３枚の積層体の製造を例に説明する。なお、図２、図３及び図４は各積層体の製造工程を説明する断面工程図であり、図５及び図６は製造された積層体のはり合わせを説明する断面工程図である。
【００２２】
図２を参照する。図２（ａ）に示すように電気絶縁層（又は電気絶縁基板ともいう）３１の両面に導電層である導体箔（例えば、銅箔等）３３、及び導電層である導体箔３５が熱可塑性の材料により接着された基板（積層体）を用意する。電気絶縁層３１は、例えば液晶ポリマーのような材料でも可能である。
【００２３】
図２（ｂ）に示すように、前記導電層である導体箔３３、及び導電層である導体箔３５上にレジスト層３７、レジスト層３９、及びレジスト層４１を形成して、回路パターン、一方の位置決め部、他方の位置決め部等のうち必要なものを露光、現像する。ここで、一方の位置決め部が突起部のとき、他方の位置決め部は溝部であり、一方の位置決め部が溝部のとき他方の位置決め部は突起部である。本例では一方の位置決め部を突起部、他方の位置決め部を溝部として説明する。
【００２４】
前記レジスト層３７及び前記レジスト層３９は回路パターンを作成するためのレジスト層である。前記レジスト層４１は導体箔（銅箔）上に所定の回路パターン以外の部分に溝部（本例では開口形状のものを想定している）を設けるためのレジスト層である。そして、前記溝部に対応した位置、大きさに突起部を形成する。この溝部や突起部の大きさは、基板の大きさや必要とされるはり合わせの位置精度により、変更が可能である。
【００２５】
また、突起部と溝部の面は、はり合わせ構成によるもので、自由に設計が可能である。また、突起部に所定のパターン形成を行うことも可能である。
【００２６】
図２（ｃ）を参照する。上述の各レジスト層をマスクとして、導電層である導体箔３３、及び導電層である導体箔３５をエッチングすることにより、所定の回路パターン形状４３、４５及び溝部４７を形成する。エッチングは両面同時に行うことにより、所定の回路パターン形状と同時に、溝部４７も形成できる。これにより、加工工数の削減を行うことができる。エッチングは、塩化鉄ベースの水溶液、または塩化銅ベースの水溶液を使用する。
【００２７】
図２（ｄ）を参照する。こうして形成された基板（積層体）に、レーザ光照射、またはドリルにより層間接続用のビア４９を形成する。図２（ｅ）を参照する。その後、ビア４９内に導電性樹脂組成物５１を印刷法またはディスペンス法により充填する。充填後、前記導電性樹脂組成物５１を硬化させるため、熱処理または紫外線照射処理を行う。以上により、積層体５２が完成する。
【００２８】
図３は第２の積層体８０を製造する断面工程図を示す。図３（ａ）に示すように電気絶縁層（電気絶縁基板）５３の両面に導電層である導体箔（銅箔）５５、５７が熱可塑性の材料により接着された基板を用意する。
【００２９】
図３（ｂ）に示すように、導電層である導体箔５５、及び導電層である導体箔５７上にレジスト層５９、レジスト層６１、レジスト層６３、レジスト層６５、及びレジスト層６７を形成して、回路パターン、突起部、溝部等を露光、現像する。
【００３０】
前記レジスト層５９、レジスト層６１、及びレジスト層６７は回路パターンを形成するためのレジスト層である。前記レジスト層６３及びレジスト層６５は導電層である導体箔（銅箔等）上に所定の回路パターン以外の部分に溝部、突起部を設けるためのレジスト層である。これらの回路パターン、一方の位置決め部、他方の位置決め部は第１の積層体５２と第３の積層体１０２とはり合わされる。
【００３１】
図３（ｃ）を参照する。次に、上述の各レジスト層をマスクとして、導電層である導体箔をエッチングすることにより、所定の回路パターンを形成する。エッチングは両面同時に行うことにより、所定の回路パターンと同時に、突起部と溝部も形成できる。エッチングは、塩化鉄ベースの水溶液、または塩化銅ベースの水溶液を使用する。以上により、回路パターン６９、回路パターン７１、回路パターン７７、及び突起部７５、溝部７３が電気絶縁層５３上に形成される。
【００３２】
図３（ｄ）を参照する。こうして形成された基板（積層体）に、レーザ光照射、またはドリルにより層間接続用のビア７８を形成する。図３（ｅ）を参照する。その後、ビア７８内に導電性樹脂組成物７９を印刷法またはディスペンス法により充填する。充填後、導電性樹脂組成物７９を硬化させるため熱処理または紫外線照射処理を行う。以上により、第２の積層体８０が完成する。
【００３３】
図４は３枚目の積層体を製造する断面工程図を示す。図４（ａ）に示すように電気絶縁層（電気絶縁基板）８１の両面に導電層である導体箔（銅箔等）８３、及び導電層である導体箔（銅箔等）８５が熱可塑性の材料により接着された基板（積層体）を用意する。
【００３４】
図４（ｂ）に示すように、前記導電層である導体箔８３、導電層である導体箔８５上にレジスト層８７、レジスト層８９、及びレジスト層９１を形成して、回路パターン、突起部、溝部等を露光、現像する。前記レジスト層９１は回路パターンを作成するためのレジスト層である。前記レジスト層８７及びレジスト層８９は導電層である導体箔（銅箔等）上に所定の回路パターン以外の部分に溝部、突起部を設けるためのレジスト層である。これらの回路パターン、突起部は第２の積層体８０とはり合わされる。
【００３５】
図４（ｃ）を参照する。次に、上述の各レジスト層をマスクとして、導電層である導体箔（銅箔等）をエッチングすることにより、所定の回路パターンを形成する。エッチングは両面同時に行うことにより、所定の回路パターンと同時に、突起部と溝部も形成できる。エッチングは、塩化鉄ベースの水溶液、または塩化銅ベースの水溶液を使用する。以上により、突起部９３、溝部９５、及び回路パターン９７が形成される。
【００３６】
図４（ｄ）を参照する。こうして形成された積層体１０２に、レーザ光照射、またはドリルにより層間接続用のビア９９を形成する。図４（ｅ）を参照する。その後、ビア９９内に導電性樹脂組成物１０１を印刷法またはディスペンス法により充填する。充填後、導電性樹脂組成物１０１を硬化させるため、熱処理または紫外線照射処理を行う。以上により、積層体１０２が完成する。
【００３７】
図５、及び図６は積層体５２、積層体８０、及び積層体１０２をはり合わせる工程を示す断面工程図である。
【００３８】
図５を参照する。図５（ａ）では上述した工程で製造された第１の積層体５２、第２の積層体８０、及び第３の積層体１０２を用意する。
【００３９】
図５（ｂ）を参照する。積層体５２のはり合わせる面上に接着剤（例えば、熱可塑性接着剤）１０３を塗布して積層体８０を矢印ＡＲ１方向に重ねはり合わせる。ここではり合わせる際、位置決め用の突起部７５が位置決め用の溝部４７に挿入されることにより位置決めされる。その後、適正に位置決めされた状態で接着が終了する。これにより、回路パターンの配線６９と回路パターンの配線４３とが導電性樹脂組成物７９により立体的に接続される。また、回路パターンの配線４５と回路パターンの配線７１とが導電性樹脂組成物５１により接続される。
【００４０】
図５（ｃ）を参照する。すなわち、上述の結果、積層体５２と積層体８０とが接着剤（例えば、熱可塑性接着剤）１０３によりはり合わされる。
【００４１】
図６を参照する。図６（ａ）は積層体５２と積層体８０とがはり合わされた後、さらに積層体１０２をはり合わせる工程を示す。すなわち、積層体８０上に接着剤（熱可塑性接着剤等）１０５を塗布する。続いて、積層体１０２を積層体８０に矢印ＡＲ２方向にはり合わせる。この際、積層体８０に備えられた位置決め用の溝部７３に積層体１０２に備えられた位置決め用の突起部９３が挿入され位置決めが行われる。そして、回路パターンの配線７７と回路パターンの配線９７とが導電性樹脂組成物１０１により接続される。
【００４２】
図６（ｂ）を参照する。積層体１０２と積層体８０とが接着剤（熱可塑性接着剤等）１０５によりはり合わされている。また、積層体８０と積層体５２とが接着剤１０３によりはり合わされている。これにより、３層からなる多層配線基板を形成している。
【００４３】
以上の様に製造した複数の積層体に熱圧着させる。その後、位置決め用の突起部と溝部が実際に重なり合っているかどうかの確認は多層配線基板の複数箇所の厚みを測定することにより行う。
【００４４】
図７は積層体を位置決めする溝部と突起部との配置、形状等を示す。なお、ここでは積層体１０５と積層体１０７とをはり合わせる場合を想定している。すなわち、積層体１０５に備えられた位置決め用の溝部１０９は円柱上の内側を抜いた立体形状を形成している。前記積層体１０７に備えられた突起部１１３は円柱形状を形成している。そして、溝部１０９の溝１１１に前記突起部１１３が矢印ＡＲ４方向に挿入されることにより位置決めが行われる。同様に、前記溝部１１５の溝１１７に突起部１１９が矢印ＡＲ３方向に挿入される。同様に、溝部１２１の溝１２３に矢印ＡＲ５方向に突起部１２５が挿入される。これにより、適正な位置決めを行うことができる。また、本例の位置決めでは位置決めの突起部が大きいものと小さいものを用意しているため位置決めの際に用意に挿入されることができ、また、複数の位置決め部を備えることにより精度の高い位置決めを行うことができる。
【００４５】
なお、本発明は、上述した実施の態様の例に限定されることなく、適宜の変更を加えることにより、その他の態様で実施できるものである。
【００４６】
【発明の効果】
上述の如く本発明に係る多層配線板によれば、各基板上（積層体）に突起部と溝部（例えば、開口形状）を形成することにより、位置合わせ精度を向上させることが可能となり、電気的接続という点でも歩留まりの向上となる。
【００４７】
また、位置決め部の形状を円柱形状にすることによりはり合わせの際に突起部の溝部への挿入が容易になるという効果がある。
【００４８】
さらに、回路パターンを形成する工程において位置決め用の溝部、突起部も形成できるので製造工数が削減できるという効果がある。
【図面の簡単な説明】
【図１】多層配線基板アッセンブリの斜視図である。
【図２】積層体の製造工程を説明する断面工程図である。
【図３】積層体の製造工程を説明する断面工程図である。
【図４】積層体の製造工程を説明する断面工程図である。
【図５】積層体同士のはり合わせ工程を説明する断面工程図である。
【図６】積層体同士のはり合わせ工程を説明する断面工程図である。
【図７】位置決め用の突起部及び溝部の機能を説明する説明図である。
【符号の説明】
１ 多層配線基板アッセンブリ
３ 多層配線基板
５ 半導体ベアチップ
７ 積層体
９ 積層体
１１ 積層体
１３ 積層体
１５ 積層体
１７ パターン回路の配線
１９ パターン回路の配線
２１ 導電体樹脂組成物
２３ 位置決め部
【発明の属する技術分野】
本発明は、多層配線基板及びその製造方法に関し、特に、歩留まりを向上させるために積層体を複数積層した多層配線基板の各積層体の位置決めを突起とこの突起が挿入される溝により行う多層配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、複数の多層配用基材を積層して形成する多層配線基板においては、配線層間の導通接続を実現するために、一配線層内に存在する数百ものバイアホールにメッキ処理や印刷法を利用してバイアホール内に導電性樹脂組成物（導電性ペースト）を充填することにより配線層間の導通接続を実現する。
【０００３】
多層配線用基材を積層する際には、逐次積層法と一括積層法が行われており、逐次積層法では、導通接続処理と導電とのエッチング処理により回路形成を行った後、形成された各層の基板を一層ずつはり合わせる。一方、一括積層法は導電接続処理、導電層のエッチング処理による回路形成後、何層もの基板を一度にはり合わすことにより、多層配線基板を構成する。
【０００４】
そして、位置決めの方法は、一般に、基板（積層体）にピンガイドと対応する穴部を形成して、そのピンガイドにより位置合わせを行い、熱や圧力をかけることによりはり合わされている。
【０００５】
また、特許文献１参照
【０００６】
【特許文献１】
特開平７−２４９８６８号公報
【０００７】
【発明が解決しようとする課題】
こうしたはり合わせの方法は、ピンガイドや画像処理の位置合わせ精度のみにより、合わされるため、平面度、直線性と位置精度を確保しつつ、且つ、再現性及び設置正確度を向上させて製造することが難しい。特に一括積層法では、はり合わせる際に各層にかかる圧力が不均一になりやすいため、各層の位置精度は層が増加するに従って難しくなる。こうした位置精度に係る課題は、位置ずれが生じた場合、電気的な層間の接続をとることが不可能となるため、電気的不良の原因となり、歩留まりが悪化する。
【０００８】
また、現在、基板の高密度化や小型化といった点が推し進まれているが、現在の方法によれば、高密度化や小型化といった需要に対応することが困難である。
【０００９】
本発明は、このような課題を解決するためになされたものであり、その目的は、多層配線基板に用いられる各層（積層体）を位置精度良くはり合わせて、高密度化や小型化に対応可能な多層配線基板及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る多層配線基板及びその製造方法の特徴は、何層もの配線板（積層体）をはり合わせて構成される多層配線基板及びその製造方法であり、電気的絶縁層の両面に導電層を有し、その片面には突起部（例えば、凸部）、もう一方の導電層には溝部（例えば、凹部）を形成し、一方が他方にはめ込まれるようにはり合わせることにある。
【００１１】
すなわち、本発明に係る多層配線基板及びその製造方法においては、導電層に形成した突起部が多層の溝部に埋め込まれるようにしてはり合わせることができ、且つ、一括積層法においても、より多くの層（積層体）を位置精度よくはり合わせることが可能となる。
【００１２】
本発明は、前述のごとき問題に鑑みてなされたもので、請求項１に係る発明は、複数の積層体がはり合わされ配線が行われる多層配線基板において、はり合わされる積層体同士の一方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に一方の位置決め部を形成し、他方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に他方の位置決め部を形成し、前記一方の位置決め部と、前記他方の位置決め部とはめ込まれるようにしてはり合わされている多層配線基板である。これにより、多層配線基板の各積層体が精度良くはり合わされる。
【００１３】
請求項２に係る発明は、前記一方の位置決め部と前記他方の位置決め部は、一方が突起部を形成し、他方が溝部を形成して前記突起部が前記溝部に挿入されて積層体同士がはり合わされている上記多層配線基板である。これにより、位置決め部を容易に形成できる。
【００１４】
請求項３に係る発明は、前記突起部の形状は円柱形状であり、前記溝部の溝形状は前記円柱形状と同一的である上記多層配線基板である。これにより、はり合わせの際の挿入が容易になる。
【００１５】
請求項４に係る発明は、複数の積層体がはり合わされ配線が行われる多層配線基板の製造方法において、はり合わされる積層体同士の一方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に一方の位置決め部を形成する工程と、他方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に他方の位置決め部を形成する工程と、前記一方の位置決め部と、前記他方の位置決め部とをはめ込むようにしてはり合わせる工程とを含む多層配線基板の製造方法である。これにより、回路パターンと同じ工程で位置決め部を形成することができるので製造工数が削減できる。
【００１６】
請求項５に係る発明は、前記一方の位置決め部と前記他方の位置決め部は、一方が突起部を形成し、他方が溝部を形成して前記突起部が前記溝部に挿入されて積層体同士がはり合わされる工程を含む上記多層配線基板の製造方法である。
【００１７】
請求項６に係る発明は、前記突起部の形状は円柱形状であり、前記溝部の溝形状は前記円柱形状と同一的である上記多層配線基板の製造方法である。
【００１８】
【発明の実施の形態】
本発明の実施の形態を、図面を参照して説明する。
【００１９】
図１は本例に係る多層配線基板アッセンブリ１の斜視図を示す。前記多層配線基板アッセンブリ１は多層配線基板３上に半導体ベアチップ５が積載されている。そして、前記多層配線基板３は、複数の積層体（本例では、積層体７、９、１１、１３、１５）がはり合わされている。
【００２０】
さらに、前記多層配線基板３は各積層体に備えられた回路パターンの配線１７、１９等が導電性樹脂組成物２１により立体的に接続され電気回路が形成される。これら立体的に電気回路が形成されることにより、高密度に配線が行われた多層配線基板が構成される。そして、各積層体（例えば積層体７、９）は位置決め部（一方の位置決め部、及び他方の位置決め部を含む）２３により位置決めされはり合わされている。
【００２１】
図２〜図６を参照して多層配線基板の各積層体の製造工程とこれらの積層体のはり合わせ工程を説明する。ここでは、３枚の積層体の製造を例に説明する。なお、図２、図３及び図４は各積層体の製造工程を説明する断面工程図であり、図５及び図６は製造された積層体のはり合わせを説明する断面工程図である。
【００２２】
図２を参照する。図２（ａ）に示すように電気絶縁層（又は電気絶縁基板ともいう）３１の両面に導電層である導体箔（例えば、銅箔等）３３、及び導電層である導体箔３５が熱可塑性の材料により接着された基板（積層体）を用意する。電気絶縁層３１は、例えば液晶ポリマーのような材料でも可能である。
【００２３】
図２（ｂ）に示すように、前記導電層である導体箔３３、及び導電層である導体箔３５上にレジスト層３７、レジスト層３９、及びレジスト層４１を形成して、回路パターン、一方の位置決め部、他方の位置決め部等のうち必要なものを露光、現像する。ここで、一方の位置決め部が突起部のとき、他方の位置決め部は溝部であり、一方の位置決め部が溝部のとき他方の位置決め部は突起部である。本例では一方の位置決め部を突起部、他方の位置決め部を溝部として説明する。
【００２４】
前記レジスト層３７及び前記レジスト層３９は回路パターンを作成するためのレジスト層である。前記レジスト層４１は導体箔（銅箔）上に所定の回路パターン以外の部分に溝部（本例では開口形状のものを想定している）を設けるためのレジスト層である。そして、前記溝部に対応した位置、大きさに突起部を形成する。この溝部や突起部の大きさは、基板の大きさや必要とされるはり合わせの位置精度により、変更が可能である。
【００２５】
また、突起部と溝部の面は、はり合わせ構成によるもので、自由に設計が可能である。また、突起部に所定のパターン形成を行うことも可能である。
【００２６】
図２（ｃ）を参照する。上述の各レジスト層をマスクとして、導電層である導体箔３３、及び導電層である導体箔３５をエッチングすることにより、所定の回路パターン形状４３、４５及び溝部４７を形成する。エッチングは両面同時に行うことにより、所定の回路パターン形状と同時に、溝部４７も形成できる。これにより、加工工数の削減を行うことができる。エッチングは、塩化鉄ベースの水溶液、または塩化銅ベースの水溶液を使用する。
【００２７】
図２（ｄ）を参照する。こうして形成された基板（積層体）に、レーザ光照射、またはドリルにより層間接続用のビア４９を形成する。図２（ｅ）を参照する。その後、ビア４９内に導電性樹脂組成物５１を印刷法またはディスペンス法により充填する。充填後、前記導電性樹脂組成物５１を硬化させるため、熱処理または紫外線照射処理を行う。以上により、積層体５２が完成する。
【００２８】
図３は第２の積層体８０を製造する断面工程図を示す。図３（ａ）に示すように電気絶縁層（電気絶縁基板）５３の両面に導電層である導体箔（銅箔）５５、５７が熱可塑性の材料により接着された基板を用意する。
【００２９】
図３（ｂ）に示すように、導電層である導体箔５５、及び導電層である導体箔５７上にレジスト層５９、レジスト層６１、レジスト層６３、レジスト層６５、及びレジスト層６７を形成して、回路パターン、突起部、溝部等を露光、現像する。
【００３０】
前記レジスト層５９、レジスト層６１、及びレジスト層６７は回路パターンを形成するためのレジスト層である。前記レジスト層６３及びレジスト層６５は導電層である導体箔（銅箔等）上に所定の回路パターン以外の部分に溝部、突起部を設けるためのレジスト層である。これらの回路パターン、一方の位置決め部、他方の位置決め部は第１の積層体５２と第３の積層体１０２とはり合わされる。
【００３１】
図３（ｃ）を参照する。次に、上述の各レジスト層をマスクとして、導電層である導体箔をエッチングすることにより、所定の回路パターンを形成する。エッチングは両面同時に行うことにより、所定の回路パターンと同時に、突起部と溝部も形成できる。エッチングは、塩化鉄ベースの水溶液、または塩化銅ベースの水溶液を使用する。以上により、回路パターン６９、回路パターン７１、回路パターン７７、及び突起部７５、溝部７３が電気絶縁層５３上に形成される。
【００３２】
図３（ｄ）を参照する。こうして形成された基板（積層体）に、レーザ光照射、またはドリルにより層間接続用のビア７８を形成する。図３（ｅ）を参照する。その後、ビア７８内に導電性樹脂組成物７９を印刷法またはディスペンス法により充填する。充填後、導電性樹脂組成物７９を硬化させるため熱処理または紫外線照射処理を行う。以上により、第２の積層体８０が完成する。
【００３３】
図４は３枚目の積層体を製造する断面工程図を示す。図４（ａ）に示すように電気絶縁層（電気絶縁基板）８１の両面に導電層である導体箔（銅箔等）８３、及び導電層である導体箔（銅箔等）８５が熱可塑性の材料により接着された基板（積層体）を用意する。
【００３４】
図４（ｂ）に示すように、前記導電層である導体箔８３、導電層である導体箔８５上にレジスト層８７、レジスト層８９、及びレジスト層９１を形成して、回路パターン、突起部、溝部等を露光、現像する。前記レジスト層９１は回路パターンを作成するためのレジスト層である。前記レジスト層８７及びレジスト層８９は導電層である導体箔（銅箔等）上に所定の回路パターン以外の部分に溝部、突起部を設けるためのレジスト層である。これらの回路パターン、突起部は第２の積層体８０とはり合わされる。
【００３５】
図４（ｃ）を参照する。次に、上述の各レジスト層をマスクとして、導電層である導体箔（銅箔等）をエッチングすることにより、所定の回路パターンを形成する。エッチングは両面同時に行うことにより、所定の回路パターンと同時に、突起部と溝部も形成できる。エッチングは、塩化鉄ベースの水溶液、または塩化銅ベースの水溶液を使用する。以上により、突起部９３、溝部９５、及び回路パターン９７が形成される。
【００３６】
図４（ｄ）を参照する。こうして形成された積層体１０２に、レーザ光照射、またはドリルにより層間接続用のビア９９を形成する。図４（ｅ）を参照する。その後、ビア９９内に導電性樹脂組成物１０１を印刷法またはディスペンス法により充填する。充填後、導電性樹脂組成物１０１を硬化させるため、熱処理または紫外線照射処理を行う。以上により、積層体１０２が完成する。
【００３７】
図５、及び図６は積層体５２、積層体８０、及び積層体１０２をはり合わせる工程を示す断面工程図である。
【００３８】
図５を参照する。図５（ａ）では上述した工程で製造された第１の積層体５２、第２の積層体８０、及び第３の積層体１０２を用意する。
【００３９】
図５（ｂ）を参照する。積層体５２のはり合わせる面上に接着剤（例えば、熱可塑性接着剤）１０３を塗布して積層体８０を矢印ＡＲ１方向に重ねはり合わせる。ここではり合わせる際、位置決め用の突起部７５が位置決め用の溝部４７に挿入されることにより位置決めされる。その後、適正に位置決めされた状態で接着が終了する。これにより、回路パターンの配線６９と回路パターンの配線４３とが導電性樹脂組成物７９により立体的に接続される。また、回路パターンの配線４５と回路パターンの配線７１とが導電性樹脂組成物５１により接続される。
【００４０】
図５（ｃ）を参照する。すなわち、上述の結果、積層体５２と積層体８０とが接着剤（例えば、熱可塑性接着剤）１０３によりはり合わされる。
【００４１】
図６を参照する。図６（ａ）は積層体５２と積層体８０とがはり合わされた後、さらに積層体１０２をはり合わせる工程を示す。すなわち、積層体８０上に接着剤（熱可塑性接着剤等）１０５を塗布する。続いて、積層体１０２を積層体８０に矢印ＡＲ２方向にはり合わせる。この際、積層体８０に備えられた位置決め用の溝部７３に積層体１０２に備えられた位置決め用の突起部９３が挿入され位置決めが行われる。そして、回路パターンの配線７７と回路パターンの配線９７とが導電性樹脂組成物１０１により接続される。
【００４２】
図６（ｂ）を参照する。積層体１０２と積層体８０とが接着剤（熱可塑性接着剤等）１０５によりはり合わされている。また、積層体８０と積層体５２とが接着剤１０３によりはり合わされている。これにより、３層からなる多層配線基板を形成している。
【００４３】
以上の様に製造した複数の積層体に熱圧着させる。その後、位置決め用の突起部と溝部が実際に重なり合っているかどうかの確認は多層配線基板の複数箇所の厚みを測定することにより行う。
【００４４】
図７は積層体を位置決めする溝部と突起部との配置、形状等を示す。なお、ここでは積層体１０５と積層体１０７とをはり合わせる場合を想定している。すなわち、積層体１０５に備えられた位置決め用の溝部１０９は円柱上の内側を抜いた立体形状を形成している。前記積層体１０７に備えられた突起部１１３は円柱形状を形成している。そして、溝部１０９の溝１１１に前記突起部１１３が矢印ＡＲ４方向に挿入されることにより位置決めが行われる。同様に、前記溝部１１５の溝１１７に突起部１１９が矢印ＡＲ３方向に挿入される。同様に、溝部１２１の溝１２３に矢印ＡＲ５方向に突起部１２５が挿入される。これにより、適正な位置決めを行うことができる。また、本例の位置決めでは位置決めの突起部が大きいものと小さいものを用意しているため位置決めの際に用意に挿入されることができ、また、複数の位置決め部を備えることにより精度の高い位置決めを行うことができる。
【００４５】
なお、本発明は、上述した実施の態様の例に限定されることなく、適宜の変更を加えることにより、その他の態様で実施できるものである。
【００４６】
【発明の効果】
上述の如く本発明に係る多層配線板によれば、各基板上（積層体）に突起部と溝部（例えば、開口形状）を形成することにより、位置合わせ精度を向上させることが可能となり、電気的接続という点でも歩留まりの向上となる。
【００４７】
また、位置決め部の形状を円柱形状にすることによりはり合わせの際に突起部の溝部への挿入が容易になるという効果がある。
【００４８】
さらに、回路パターンを形成する工程において位置決め用の溝部、突起部も形成できるので製造工数が削減できるという効果がある。
【図面の簡単な説明】
【図１】多層配線基板アッセンブリの斜視図である。
【図２】積層体の製造工程を説明する断面工程図である。
【図３】積層体の製造工程を説明する断面工程図である。
【図４】積層体の製造工程を説明する断面工程図である。
【図５】積層体同士のはり合わせ工程を説明する断面工程図である。
【図６】積層体同士のはり合わせ工程を説明する断面工程図である。
【図７】位置決め用の突起部及び溝部の機能を説明する説明図である。
【符号の説明】
１ 多層配線基板アッセンブリ
３ 多層配線基板
５ 半導体ベアチップ
７ 積層体
９ 積層体
１１ 積層体
１３ 積層体
１５ 積層体
１７ パターン回路の配線
１９ パターン回路の配線
２１ 導電体樹脂組成物
２３ 位置決め部
Claims (6)
- 複数の積層体がはり合わされ配線が行われる多層配線基板において、
はり合わされる積層体同士の一方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に一方の位置決め部を形成し、
他方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に他方の位置決め部を形成し、
前記一方の位置決め部と、前記他方の位置決め部とはめ込まれるようにしてはり合わされていることを特徴とする多層配線基板。 - 前記一方の位置決め部と前記他方の位置決め部は、一方が突起部を形成し、他方が溝部を形成して前記突起部が前記溝部に挿入されて積層体同士がはり合わされていることを特徴とする請求項１記載の多層配線基板。
- 前記突起部の形状は円柱形状であり、前記溝部の溝形状は前記円柱形状と同一的であることを特徴とする請求項２記載の多層配線基板。
- 複数の積層体がはり合わされ配線が行われる多層配線基板の製造方法において、
はり合わされる積層体同士の一方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に一方の位置決め部を形成する工程と、
他方の積層体は電気絶縁層、及び当該電気絶縁層の両面に導電層が積層され、前記導電層に他方の位置決め部を形成する工程と、
前記一方の位置決め部と、前記他方の位置決め部とをはめ込むようにしてはり合わせる工程と、
を含むことを特徴とする多層配線基板の製造方法。 - 前記一方の位置決め部と前記他方の位置決め部は、一方が突起部を形成し、他方が溝部を形成して前記突起部が前記溝部に挿入されて積層体同士がはり合わされる工程を含むことを特徴とする請求項４記載の多層配線基板の製造方法。
- 前記突起部の形状は円柱形状であり、前記溝部の溝形状は前記円柱形状と同一的であることを特徴とする請求項５記載の多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007066A JP2004221335A (ja) | 2003-01-15 | 2003-01-15 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007066A JP2004221335A (ja) | 2003-01-15 | 2003-01-15 | 多層配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221335A true JP2004221335A (ja) | 2004-08-05 |
Family
ID=32897268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003007066A Pending JP2004221335A (ja) | 2003-01-15 | 2003-01-15 | 多層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192999A (ja) * | 2007-02-07 | 2008-08-21 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
-
2003
- 2003-01-15 JP JP2003007066A patent/JP2004221335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192999A (ja) * | 2007-02-07 | 2008-08-21 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727802B2 (en) | Method for fabricating an electronic component embedded substrate | |
| TWI386140B (zh) | Flexible multilayer circuit board | |
| US6977348B2 (en) | High density laminated substrate structure and manufacture method thereof | |
| JP4061318B2 (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
| KR100819278B1 (ko) | 인쇄회로 기판 및 그 제조 방법 | |
| KR101652534B1 (ko) | 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 | |
| FI126775B (fi) | Monikerroksinen levy ja menetelmä sen valmistamiseksi | |
| JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| KR20090010963A (ko) | 부품 내장 기판의 제조 방법 및 부품 내장 기판 | |
| KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
| US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
| US20120255764A1 (en) | Printed circuit board and manufacturing method thereof | |
| JP6099902B2 (ja) | 配線基板の製造方法 | |
| KR20130059356A (ko) | 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법 | |
| JP2006313945A (ja) | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 | |
| JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
| JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| US9521754B1 (en) | Embedded components in a substrate | |
| JP2004221335A (ja) | 多層配線基板及びその製造方法 | |
| TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
| JP2013214765A (ja) | 部品内蔵基板 | |
| JP2004335726A (ja) | キャビティ付き多層プリント配線板の製造方法 | |
| JP2002016357A (ja) | 多層配線基板の製造方法及び半導体装置 | |
| JP4470452B2 (ja) | 配線基板の製造方法 | |
| TWI407874B (zh) | 多層電路板及其製作方法 |