KR20090010963A - 부품 내장 기판의 제조 방법 및 부품 내장 기판 - Google Patents

부품 내장 기판의 제조 방법 및 부품 내장 기판 Download PDF

Info

Publication number
KR20090010963A
KR20090010963A KR1020087025923A KR20087025923A KR20090010963A KR 20090010963 A KR20090010963 A KR 20090010963A KR 1020087025923 A KR1020087025923 A KR 1020087025923A KR 20087025923 A KR20087025923 A KR 20087025923A KR 20090010963 A KR20090010963 A KR 20090010963A
Authority
KR
South Korea
Prior art keywords
layer
conductor
component
interlayer
plane
Prior art date
Application number
KR1020087025923A
Other languages
English (en)
Inventor
유스케 야마코시
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20090010963A publication Critical patent/KR20090010963A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

부품 내장 기판에 있어서, 구경이 작고 스트레이트성이 높은 층간 접속 도체를 형성하고, 층간 접속 도체간 피치의 협소화 및 부품 내장 기판의 소형화를 달성할 수 있는 부품 내장 기판의 제조 방법 및 부품 내장 기판을 제공한다.
부품 내장 기판(40)에 있어서 제 2 층(11)에서는 미경화의 상태로 부품(9)을 매설하여 수지층(11)을 경화시킨 후, 제 2 층(11)을 상하방향으로 관통하는 구멍(12)을 형성하고, 상기 구멍(12)에 도전성 페이스트를 충전해서 제 2 층간 접속 도체(8)를 형성한다. 그리고, 복수개의 랜드(2a)를 포함하는 제 1 면내 도체(2), 제 1 층(6) 및 제 2 층(11)을 순차적으로 적층해서 압착하고, 가열함으로써 제 1 층(6)을 경화하고, 일체화한 구조를 형성한다.
부품 내장 기판

Description

부품 내장 기판의 제조 방법 및 부품 내장 기판{METHOD FOR MANUFACTURING COMPONENT-EMBEDDED SUBSTRATE AND COMPONENT-EMBEDDED SUBSTRATE}
본 발명은 수지에 부품을 내장한 부품 내장 기판의 제조 방법 및 그 부품 내장 기판에 관한 것이다.
최근, 전자기기의 소형화, 고성능화에 따라 콘덴서, 칩 저항, 칩 코일, IC 등의 전자부품을 고밀도, 고기능으로 내장한 부품 내장 기판이 여러가지로 제안되어 있다.
이러한 종류의 부품 내장 기판에서는 예컨대 다층 구조 기판(다층 프린트 배선판 등), 또는 배선 완료된 전사판 등에 부품을 탑재하고, 그것을 수지로 메워넣어서 일체화한 부품 내장층에 레이저 등으로 상하면에 배치된 면내 도체를 도통하기 위한 구멍을 형성하고, 그 후 상기 구멍에 도통성을 갖게 하기 위해 상기 구멍 내에 도금을 실시하거나 또는 도전성 페이스트를 충전해서 층간 접속 도체를 형성하고, 상하면의 면내 도체와의 전기 접속을 행하고 있다.
그리고, 상기 층간 접속 도체가 형성되는 구멍에는 그 형성 과정의 차이에 따라 「관통 구멍」과 「바닥이 있는 구멍」이라고 불리는 것이 있다.
관통 구멍이란 부품 내장층의 상면 및 하면에 면내 도체를 배치되지 않은 상 태에서 상면의 방향으로부터 레이저를 조사하거나 해서 형성하는 것을 말한다(예컨대, 특허문헌1 참고). 상기 특허문헌1에서는 관통 구멍에 도전성 페이스트를 충전한 후에 상하면의 면내 도체와 함께 부품을 내장한 수지를 경화시키고, 관통 구멍을 형성한 부품 내장층과 면내 도체를 일체화하고 있다.
또한, 바닥이 있는 구멍이란 부품 내장층의 하면에 면내 도체를 배치한 상태에서 상면의 방향으로부터 레이저를 조사해서 형성하는 것을 말한다. 예컨대, 미경화의 수지에 부품 및 면내 도체를 배치하고, 수지를 경화시켜 일체화한 후, 부품 내장층에 바닥이 있는 구멍을 형성하고, 이 바닥이 있는 구멍에 도전성 페이스트를 충전한다는 것이 있다.
특허문헌1: 일본 특허 공개 평11-220262호 공보(단락[0056]-[0064], 도 2 등)
상기 특허문헌1과 같이 관통 구멍을 형성하면, 미경화의 수지에 관통 구멍을 형성한 후, 면내 도체 등과 부품 내장층을 일체화해서 수지를 경화시키기 때문에 수지의 경화 수축에 의해 관통 구멍의 스트레이트성이 손상되어 면내 도체 내의 랜드와의 위치 어긋남이 생긴다는 문제가 있다.
또한, 바닥이 있는 구멍은 면내 도체의 랜드를 저면으로 하여 형성된다. 레이저를 조사해서 바닥이 있는 구멍을 형성했을 경우 랜드로부터 레이저가 튀어 오르고, 반사된 레이저에 의해 바닥이 있는 구멍이 절삭되기 때문에 구멍의 구경이 커진다. 또한, 랜드를 손상시키지 않기 위해 약한 레이저밖에 닿게 할 수 없고, 구멍의 형상이 테이퍼 형상(단면 사다리꼴)으로 된다. 그렇게 하면, 부품 내장층의 상면으로부터 도금을 실시할 때에 도금층이 바닥이 있는 구멍의 저면까지 형성되고, 또는 부품 내장층의 상면으로부터 도전성 페이스트를 충전할 때에 페이스트가 바닥이 있는 구멍의 저면에까지 도달하도록 하기 위해서는 구멍의 구경(구멍의 상부의 개구 지름)을 크게 할 필요가 있다. 그 결과, 바닥이 있는 구멍의 경우, 협소 피치의 랜드 형성을 할 수 없어 부품 내장 기판의 소형화를 저해하게 된다.
본 발명은 구경이 작고, 스트레이트성이 높은 층간 접속 도체를 형성하고, 소형화 또한 신뢰성의 향상을 달성할 수 있는 부품 내장 기판의 제조 방법 및 부품 내장 기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 있어서의 부품 내장 기판의 제조 방법은 복수개의 랜드를 포함하는 제 1 면내 도체를 형성하는 공정과, 미경화의 수지로 이루어지는 제 1 층의 소정의 상기 랜드에 대응하는 위치에 제 1 층간 접속 도체를 형성하는 공정과, 미경화의 수지로 이루어지는 제 2 층에 부품을 매설한 후에 상기 제 2 층을 경화하는 공정과, 상기 경화한 제 2 층의 상면으로부터 하면에 걸쳐 관통하는 제 2 층간 접속 도체를 상기 제 1 층간 접속 도체에 대응하는 위치에 형성하는 공정과, 상기 제 1 면내 도체, 상기 제 1 층 및 상기 제 2 층을 순차적으로 적층한 후, 상기 제 1 층을 경화하고, 상기 제 1 면내 도체, 상기 제 1 층 및 상기 제 2 층을 일체화하는 공정을 구비하고, 상기 제 1 면내 도체, 상기 제 1 층간 접속 도체 및 상기 제 2 층간 접속 도체를 순차적으로 전기 접속하는 것을 특징으로 하고 있다(청구항1).
또한, 본 발명에 있어서의 부품 내장 기판의 제조 방법은 복수개의 랜드를 포함하는 제 1 면내 도체를 갖는 미경화의 수지로 이루어지는 제 1 층에 소정의 상기 랜드를 저면으로 하는 제 1 층간 접속 도체를 형성하는 공정과, 미경화의 수지로 이루어지는 제 2 층에 부품을 매설한 후에 상기 제 2 층을 경화하는 공정과, 상기 경화한 제 2 층의 상면으로부터 하면에 걸쳐 관통하는 제 2 층간 접속 도체를 상기 제 1 층간 접속 도체에 대응하는 위치에 형성하는 공정과, 상기 제 1 층 및 상기 제 2 층을 순차적으로 적층한 후, 상기 제 1 층을 경화하고, 상기 제 1 층 및 상기 제 2 층을 일체화하는 공정을 구비하고, 상기 제 1 면내 도체, 상기 제 1 층간 접속 도체 및 상기 제 2 층간 접속 도체를 순차적으로 전기 접속하는 것을 특징으로 하고 있다(청구항2).
또한, 청구항1 또는 청구항2에 기재된 부품 내장 기판의 제조 방법은 상기 제 2 층의 상면에 상기 제 2 층간 접속 도체와 전기 접속된 제 2 면내 도체를 형성하는 공정을 더 구비하는 것을 특징으로 하고 있다(청구항3).
또한, 청구항1 또는 청구항2에 기재된 부품 내장 기판의 제조 방법은 한쪽 주면에 제 2 면내 도체를 갖는 미경화 상태의 제 3 층을 준비하고, 그 제 3 층을 상기 제 2 층 상에 적층함으로써 상기 제 2 층간 접속 도체와 상기 제 2 면내 도체를 전기 접속하는 공정을 더 구비하는 것을 특징으로 하고 있다(청구항4).
또한, 청구항1 내지 청구항4 중 어느 한 항에 기재된 부품 내장 기판의 제조 방법은 미경화 상태의 상기 제 2 층에 상기 부품을 매설한 후에 상기 제 2 층을 경화한 후, 상기 부품을 노출시키는 공정을 구비하는 것을 특징으로 하고 있다(청구항5).
또한, 청구항1 내지 청구항5 중 어느 한 항에 기재된 부품 내장 기판의 제조 방법은 전사판에 형성된 전극 상에 상기 부품을 실장한 후, 상기 부품을 미경화 상태의 상기 제 2 층에 매설하고, 상기 제 2 층을 경화한 후에 상기 전사판을 상기 제 2 층으로부터 박리하는 것을 특징으로 하고 있다(청구항6).
또한, 청구항1 내지 청구항6 중 어느 한 항에 기재된 부품 내장 기판의 제조 방법은 상기 제 1 층 및 상기 제 2 층이 동일 재료로 이루어지는 것을 특징으로 하고 있다(청구항7).
또한, 본 발명에 있어서의 부품 내장 기판은 복수개의 랜드를 포함하는 제 1 면내 도체와, 상기 제 1 면내 도체 상에 배치된 수지로 이루어지는 제 1 층과, 상기 제 1 층에 형성되며 소정의 상기 랜드와 전기 접속된 제 1 층간 접속 도체와, 상기 제 1 층 상에 배치되며 부품이 매설된 수지로 이루어지는 제 2 층과, 상기 제 2 층에 형성되며 상기 제 1 층간 접속 도체와 전기 접속된 제 2 층간 접속 도체와, 상기 제 2 층의 상면에 상기 제 2 층간 접속 도체와 전기 접속되어 형성된 제 2 면내 도체를 구비한 것을 특징으로 하고 있다(청구항8).
또한, 본 발명에 있어서의 부품 내장 기판은 복수개의 랜드를 포함하는 제 1 면내 도체와, 상기 제 1 면내 도체 상에 배치된 수지로 이루어지는 제 1 층과, 상기 제 1 층에 형성되며 소정의 상기 랜드와 전기 접속된 제 1 층간 접속 도체와, 상기 제 1 층 상에 배치되며 부품이 매설된 수지로 이루어지는 제 2 층과, 상기 제 2 층에 형성되며 상기 제 1 층간 접속 도체와 전기 접속된 제 2 층간 접속 도체와, 상기 제 2 층 상에 배치된 수지로 이루어지는 제 3 층과, 상기 제 3 층에 형성되며 상기 제 2 층간 접속 도체와 전기 접속된 제 3 층간 접속 도체와, 상기 제 3 층의 상면에 상기 제 3 층간 접속 도체와 전기 접속되어 형성된 제 2 면내 도체를 구비한 것을 특징으로 하고 있다(청구항9).
<발명의 효과>
본 발명에 있어서 제 2 층에는 부품이 매설되기 때문에, 제 2 층은 그 외의 층에 비해서 높이를 요한다. 본 제조 방법에 의하면, 제 2 층에 부품을 매설한 후에 이것을 경화하고, 그 후 관통 구멍으로 이루어지는 제 2 층간 접속 도체를 형성하기 때문에, 제 2 층간 접속 도체의 스트레이트성이 손상되는 것을 방지할 수 있고, 부품 내장 기판 전체의 신뢰성 향상에 기여한다. 또한, 제 2 층간 접속 도체를 바닥이 있는 구멍이 아니라 관통 구멍에 형성함으로써 소구경의 제 2 층간 접속 도체를 형성할 수 있기 때문에 부품 내장 기판의 소형화를 실현할 수 있다. 특히, 청구항5에 따른 발명에 의하면, 제 2 층을 부품의 높이 정도로 저배화(低背化)함으로써 보다 스트레이트성이 좋은 관통 구멍을 형성할 수 있다.
도 1은 본 발명의 제 1 실시형태인 부품 내장 기판의 단면도이다.
도 2는 도 1의 부품 내장 기판에 있어서의 제 1 면내 도체의 제조 공정의 설명도이다.
도 3은 도 1의 부품 내장 기판에 있어서의 제 1 층의 제조 공정의 설명도이다.
도 4는 도 1의 부품 내장 기판에 있어서의 제 2 층의 제조 공정의 설명도이다.
도 5는 도 1의 부품 내장 기판에 있어서의 제 1 면내 도체, 제 1 층 및 제 2 층의 일체화 전의 단면도이다.
도 6은 제 2 실시형태인 부품 내장 기판의 단면도이다.
도 7은 도 6의 부품 내장 기판의 제 3 층의 제조 공정의 설명도이다.
도 8은 도 6의 부품 내장 기판에 있어서의 제 1 면내 도체, 제 1 층, 제 2 층 및 제 3 층의 일체화 전의 단면도이다.
도 9는 제 3 실시형태인 부품 내장 기판의 단면도이다.
도 10은 도 9의 부품 내장 기판에 있어서의 제 1 층의 제조 공정의 설명도이다.
도 11은 도 9의 부품 내장 기판에 있어서의 제 1 층, 제 2 층 및 제 3 층의 일체화 전의 단면도이다.
도 12는 제 3 실시형태의 변형예인 부품 내장 기판의 단면도이다.
도 13은 도 12의 부품 내장 기판의 제조 공정에 있어서의 제 1 층 및 제 2 층 및 제 3 층의 일체화 전의 단면도이다.
도 14는 도 12의 부품 내장 기판에 있어서의 전사판 박리 후의 부품 내장 기판의 단면도이다.
도 15는 제 4 실시형태인 부품 내장 기판의 단면도이다.
도 16은 도 15의 부품 내장 기판에 있어서의 제 2 층의 제조 공정의 설명도 이다.
도 17은 도 15의 부품 내장 기판의 제조 공정에 있어서의 제 1 층 및 제 2 층 및 제 3 층의 일체화 전의 단면도이다.
도 18은 도 15의 부품 내장 기판에 있어서의 전사판 박리 후의 부품 내장 기판의 단면도이다.
도 19는 제 5 실시형태인 부품 내장 기판의 단면도이다.
도 20은 도 19의 부품 내장 기판에 있어서의 제 2 층의 제조 공정의 설명도이다.
도 21은 도 19의 부품 내장 기판에 있어서의 제 2 층의 제조 공정의 설명도이다.
도 22는 도 19의 부품 내장 기판의 제조 공정에 있어서의 제 1 층 및 제 2 층 및 제 3 층의 일체화 전의 단면도이다.
도 23은 도 19의 부품 내장 기판에 있어서의 전사판 박리 후의 부품 내장 기판의 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
2 : 제 1 면내 도체 2a : 랜드
5,22 : 제 1 층간 접속 도체 6 : 제 1 층
8,34,45 : 제 2 층간 접속 도체 9 : 부품
11,31,41 : 제 2 층 16,32 : 제 3 층
17,26,36 : 제 2 면내 도체 19,28,38 : 제 3 층간 접속 도체
26a,36a : 랜드 42 : 전극
40,50,60,70,80,90 : 부품 내장 기판
(제 1 실시형태)
청구항1, 3, 8에 대응하는 제 1 실시형태에 대해서 도 1 ~ 도 5를 참조해서 설명한다. 또한, 도 1은 부품 내장 기판의 단면도, 도 2 ~ 도 5는 그 제조 방법의 설명도이다.
도 1에 나타내는 부품 내장 기판(40)에 있어서 판형상의 기체(1)의 상면에는 복수개의 랜드(2a)를 포함하는 제 1 면내 도체(2)가 형성되어 있다. 제 1 면내 도체(2)의 상면에는 수지로 이루어지는 제 1 층(6)이 배치되고, 제 1 층(6)에는 기체(1) 상면에 형성된 복수개의 랜드(2a) 중 소정의 랜드(2a)와 전기 접속된 제 1 층간 접속 도체(5)가 형성되어 있다. 제 1 층(6)의 상면에는 수지로 이루어지는 제 2 층(11)이 더 배치되어 있다. 제 2 층(11)에는 부품(9)이 매설되며 또한 제 1 층간 접속 도체(5)와 전기 접속된 제 2 층간 접속 도체(8)가 형성되어 있다. 제 2 층(11)의 상면에는 제 2 면내 도체(13)가 형성되고, 제 2 면내 도체(13)는 제 2 층간 접속 도체(8)와 전기 접속되어 있다. 또한, 제 1 층(6)에는 부품(9)의 전극(10)에 대응하는 위치에도 제 1 층간 접속 도체(5)가 형성되어 있고, 이 제 1 층간 접속 도체(5)도 제 1 면내 도체(2)의 소정의 랜드(2a)와 전기 접속되어 있다. 즉, 제 1 면내 도체(2)와 제 2 면내 도체(13)는 제 1 층간 접속 도체(5) 및 제 2 층간 접속 도체(8)를 통해서 접속되고, 제 1 면내 도체(2)와 부품(9)의 전극(10)은 제 1 층간 접속 도체(5)를 통해서 접속되어 있다.
상기 제 1 면내 도체(2)는, 후술하는 바와 같이 수지, 유리 에폭시, 수지 다층판 등으로 이루어지는 판형상의 기체(1)의 표면에 형성되지만, SUS 등의 전사판을 이용하여 형성되어도 좋다.
상기 제 1 층(6) 및 제 2 층(11)은 경화 처리의 용이화 등을 고려하여 예컨대 에폭시계 수지 등의 열경화성 수지로 형성하는 것이 바람직하고, 그 외에도 자외선에 의해 경화되는 광경화성 수지에 의해 형성해도 좋다. 단, 경화에 의한 수축률이 낮은 것을 선정하는 것이 바람직하다. 또한, 제 1 층(6) 및 제 2 층(11)을 동일 재질로 형성하는 것이 바람직하다. 이것에 의해, 부품 내장 기판 내에서 열팽창계수 등을 균일화시킬 수 있고, 신뢰성 향상에 기여한다.
또한, 상기 제 1 층간 접속 도체(5) 및 제 2 층간 접속 도체(8)에는 도전성 페이스트가 각각 충전되어 있다. 이들에 의해, 부품 내장 기판(40)의 하면, 상면에 배치되는 제 1 면내 도체(2)와 제 2 면내 도체(13), 및 제 1 면내 도체(2)와 제 2 층(11)에 매설되는 부품(9)의 전극(10)이 각각 전기 접속된다.
이어서, 부품 내장 기판(40)의 제조 방법에 대해서 이하에 설명한다.
도 2는 제 1 면내 도체(2)의 제조 공정의 설명도이다. 우선, 동 도면(a)에 나타내는 판형상의 기체(1)의 상면 전체면에 동 도면(b)에 나타내는 바와 같이 동박층(3)을 형성하고, 그 후, 동 도면(c)에 나타내는 바와 같이, 예컨대 에칭에 의해 상기 동박층(3)을 패턴으로 가공함으로써 복수개의 랜드(2a)를 포함하는 제 1 면내 도체(2)가 형성된다. 또한, 제 1 면내 도체(2)는 기체(1)의 상면 전체면에 도 금에 의해 구리 또는 구리합금 그 외의 도전성 금속으로 이루어지는 도전층을 형성하고, 도전층을 패터닝함으로써도 형성할 수 있다.
또한, 상기한 바와 같이 SUS 등으로 이루어지는 전사판에 의해 제 1 면내 도체(2)를 형성할 경우, 미경화 상태의 제 1 층(6)을 전사판에 적층, 가압하고, 제 1 층(6)을 경화한 후에 전사판을 박리하면, 제 1 면내 도체(2)를 제 1 층(6)에 전사, 형성할 수 있다.
도 3은 제 1 층(6)의 제조 공정의 설명도이다. 동 도면(a)에 나타내는 미경화 상태의 수지로 이루어지는 제 1 층(6)에 상방으로부터 상기 제 1 면내 도체(2)의 랜드(2a)에 대응하는 위치에 레이저 광을 조사하고, 동 도면(b)에 나타내는 바와 같이, 제 1 층(6)에 상하방향으로 관통하는 구멍(7)을 형성한다. 그리고, 동 도면(c)에 나타내는 바와 같이, 구멍(7)에 도전성 페이스트를 충전하여 제 1 층간 접속 도체(5)를 형성한다.
여기서, 도전성 페이스트는 구체적으로는 도전 재료(금속)를 혼입한 수지 페이스트이다.
또한, 도전성 페이스트를 충전하는 대신에 도 3(b)에 나타내는 구멍(7)의 내주면에 도금 가공을 실시해서 제 1 층간 접속 도체(5)를 형성할 수도 있다. 또한, 구멍(7)의 내주면에 도금 가공을 실시한 후, 도전성 페이스트 또는 비도전성 페이스트를 충전해서 제 1 층간 접속 도체(5)를 형성해도 좋다. 또한, 도전성 페이스트를 구멍(7)의 소정 높이까지 충전한 후, 구멍(7)의 내주면에 도금 가공을 실시해서 제 1 층간 접속 도체(5)를 형성해도 좋다.
제 1 층(6)에는 부품 등이 매설되지 않고 박층으로 이루어진다. 따라서, 미경화의 상태에서 제 1 층(6)에 구멍(7)을 형성하고, 그 후, 후술하는 바와 같이 제 1 층(6)을 경화시켜도 수지의 경화 수축의 영향에 의해 구멍(7)의 형상이 변동되는 일은 거의 없다.
도 4는 제 2 층(11)의 제조 공정의 설명도이다. 우선, 동 도면(a)에 나타내는 바와 같이 미경화의 수지로 이루어지는 제 2 층(11)을 준비하고, 동 도면(b)에 나타내는 바와 같이 칩 콘덴서, 칩 저항, 칩 코일, IC 등의 부품(9)을 매설한다. 여기서, 10은 상기 부품(9)의 전극이다. 그리고, 그 후 동 도면(c)에 나타내는 바와 같이, 부품(9)을 매설한 제 2 층(11)을 경화하고, 동 도면(d)에 나타내는 바와 같이, 제 1 층(6)의 제 1 층간 접속 도체(5) 중 소정의 것에 대응하는 위치에 레이저 광을 조사하고, 제 2 층(11)을 상하방향으로 관통하는 구멍(12)을 형성한다. 계속해서, 동 도면(e)에 나타내는 바와 같이, 구멍(12)에 도전성 페이스트를 충전해서 제 2 층간 접속 도체(8)를 형성한다.
또한, 도전성 페이스트를 충전하는 대신에 도 4(d)의 구멍(12) 내주면에 도금 가공을 실시해서 제 2 층간 접속 도체(8)를 형성해도 좋다. 또한, 상기 도금 가공을 실시한 구멍(12)에 도전성 페이스트 또는 비도전성 페이스트를 충전해서 제 2 층간 접속 도체(8)를 형성해도 좋고, 도전성 페이스트를 상기 구멍(12)의 소정 높이까지 충전한 후, 구멍(12)의 내주면에 도금 가공을 실시해서 제 2 층간 접속 도체(8)를 형성해도 좋다.
또한, 제 2 층(11)에는, 상기 제 1 층(6)과 마찬가지로, 열경화성 에폭시계 수지를 이용하는 것이 바람직하지만, 그 외의 열경화성 또는 광경화성을 갖는 수지를 이용해도 되는 것은 물론이며, 경화에 의한 수축률이 낮은 것이 바람직한 점도 제 1 층(6)과 같다.
제 2 층(11)은 부품(9)이 매설되기 때문에 일정한 높이를 갖는다. 구멍(12)은 제 2 층(11)이 경화된 상태에서 형성되기 때문에 형성 후에 그 형상이 변동될 일은 없다. 또한, 구멍(12)은 상하 양면에 면내 도체를 배치하지 않고 관통 구멍으로서 형성되므로, 제 2 층간 접속 도체(8)의 형상은 테이퍼 형상이 아니라 스트레이트의 형상이 된다.
이어서, 도 5에 나타내는 바와 같이, 상기한 공정을 거쳐 형성된 복수개의 랜드(2a)를 포함하는 제 1 면내 도체(2), 제 1 층(6) 및 제 2 층(11)을 일체화한다. 이 때 기체(1)의 제 1 면내 도체(2), 제 1 층(6) 및 제 2 층(11)을 순차적으로 적층해서 압착하고, 이 상태에서 제 1 층(6)을 경화하고, 제 1 면내 도체(2)의 소정의 랜드(2a), 제 1 층간 접속 도체(5) 및 제 2 층간 접속 도체(8), 및 소정의 랜드(2a), 제 1 층간 접속 도체(5) 및 부품(9)의 전극(10)을 전기 접속한다.
마지막으로, 일체화한 상기 부품 내장 기판(40)의 상면에 구리, 구리합금 그 외의 도전성 금속으로 이루어지는 도금을 실시하여 도전층을 형성한다. 그리고, 에칭 등에 의해 이 도전층을 패턴 가공하여 제 2 면내 도체(13)를 형성해서 도 1의 부품 내장 기판(40)이 얻어진다. 또한, 제 2 면내 도체(13)는 반드시 패턴 가공되어 있지 않아도 좋다. 예컨대, 이 공정에 의해 얻어진 부품 내장 기판(40)이 다층 기판의 최상층에 형성될 경우에는 제 2 면내 도체(13)가 실드 전극이 되도록 제 2 층(11)의 상면 전체면에 형성되어 있어도 된다.
이상의 제 1 실시형태에 의하면, 구멍(12)은 상하 양면에 면내 도체를 배치하지 않은 상태에서 형성되는 관통 구멍으로 이루어진다. 따라서, 제 2 층간 접속 도체(8)를 형성하기 위한 구멍(12)의 구경이 커질 일은 없고, 협소 피치의 배선이 가능하게 된다. 또한, 제 2 층(11)의 경화 후에 제 2 층간 접속 도체(8)가 형성되므로, 제 2 층(11)의 경화 수축에 의해 제 2 층간 접속 도체(8)의 스트레이트성이 손상될 일도 없다. 따라서, 신뢰성이 높은 배선이 가능하게 된다. 또한, 상술한 바와 같이, 제 1 층간 접속 도체(5)는 제 1 층(6)이 미경화인 상태에서 형성된다. 그러나, 제 1 층(6)은 박층이기 때문에 제 1 층(6)의 경화 수축이 제 1 층간 접속 도체(5)의 스트레이트성에 주는 영향은 약간이다. 그 때문에, 제 2 층간 접속 도체(8)를 형성하기 위한 구멍(12)의 구경을 작게 하고, 또한 스트레이트성을 유지함으로써 부품 내장 기판(40) 전체의 협소 피치화 및 신뢰성 향상이 실현된다.
(제 2 실시형태)
청구항1, 4, 9에 대응하는 제 2 실시형태에 대해서 도 6 ~ 도 8을 참조해서 설명한다. 도 6은 부품 내장 기판(50)의 단면도, 도 7 및 도 8은 그 제조 공정의 설명도이다. 또한, 도 6 ~ 도 8에 있어서 도 1 ~ 도 5와 동일한 부호는 동일 또는 상당하는 것을 나타낸다.
본 실시형태의 부품 내장 기판(50)은 상기 제 1 실시형태에 있어서의 부품 내장 기판(40)과 같은 제 1 면내 도체(2), 제 1 층(6) 및 제 2 층(11)을 구비하고 있다. 제 1 면내 도체(2), 제 1 층(6) 및 제 2 층(11)은 제 1 실시형태와 같은 구 성이다. 그리고, 도 6에 나타내는 바와 같이, 제 2 층(11) 상에 제 2 면내 도체(17)를 갖는 제 3 층(16)을 구비한 점에서 상기 제 1 실시형태와 다르다.
도 7은 제 2 면내 도체(17)를 배치한 제 3 층(16)의 제조 공정의 설명도이다. 동 도면(a)에 나타내는 바와 같이, 미경화 상태의 수지로 이루어지는 제 3 층(16)의 상면에 예컨대 동박층으로 이루어지는 제 2 면내 도체(17)를 형성한다. 또한, 제 3 층(16)은 미경화 상태이기 때문에, 동박을 압착함으로써 용이하게 동박층으로 이루어지는 제 2 면내 도체(17)를 형성할 수 있다. 그 후 제 3 층(16)의 하면으로부터 제 2 층(11)의 제 2 층간 접속 도체(8)에 대응하는 위치에 레이저 광을 조사하고, 동 도면(b)에 나타내는 바와 같이, 제 2 면내 도체(17)를 저면으로 하는 구멍(18)을 형성한다. 그리고, 동 도면(c)에 나타내는 바와 같이, 구멍(18)에 도전성 페이스트를 충전하여 제 3 층간 접속 도체(19)를 형성한다.
또한, 상기 제 1 실시형태와 같이 도전성 페이스트 대신에 도 7(b)에 나타내는 구멍(18)의 내주면에 도금 가공을 실시해서 제 3 층간 접속 도체(19)를 형성하는 것도 가능하다. 또한, 구멍(18)의 내주면을 도금 가공한 후, 도전성 페이스트를 충전해서 제 3 층간 접속 도체(19)를 형성해도 좋다. 또한, 구멍(18)에 도전성 페이스트를 소정의 높이까지 충전한 후, 도금 가공을 실시해서 제 3 층간 접속 도체(19)를 형성해도 좋다.
또한, 제 3 층(16)에는 상기 제 1 실시형태에 있어서의 제 1 층(6) 및 제 2 층(11)과 마찬가지로 열경화성 에폭시계 수지를 이용하는 것이 바람직하지만, 그 외의 열경화성 또는 광경화성을 갖는 수지를 이용해도 좋고, 경화에 의한 수축률이 낮은 것이 바람직하다. 또한, 제 1 층(6) 및 제 2 층(11), 제 3 층(16)을 동일 재질로 형성하는 것이 바람직하다. 이것에 의해, 부품 내장 기판 내에서 열팽창 계수 등을 균일화시킬 수 있고, 신뢰성 향상에 기여한다.
제 3 층(16)은 부품이 매설되지 않고 박층으로 이루어진다. 따라서, 제 3 층(16)이 미경화인 상태에서 구멍(18)을 형성한 후, 후술하는 바와 같이 제 3 층(16)을 경화시켜도 제 3 층(16)의 경화 수축에 의해 구멍(18)의 형상이 변동되는 일은 거의 없다. 또한, 제 3 층간 접속 도체(19)를 형성하기 위한 구멍(18)은 제 2 면내 도체(17)를 저면으로 해서 형성되는 바닥이 있는 구멍이기 때문에, 제 3 층간 접속 도체(19)의 형상은 도 7에 나타내는 바와 같이 테이퍼 형상으로 된다. 그러나, 제 3 층(16)은 박층이기 때문에, 도전성 페이스트 충전성을 높이기 위해서 구멍(18)의 구경을 크게 형성할 필요도 없다. 따라서, 제 3 층간 접속 도체(19)를 형성하기 위한 구멍(18)의 형상 및 구경이 부품 내장 기판 전체의 신뢰성 및 협소 피치화에 미치는 영향은 거의 없다.
이어서, 도 8에 나타내는 바와 같이, 제 1 면내 도체(2), 제 1 층(6), 제 2 층(11) 및 상기 제 3 층(16)을 순차적으로 적층해서 압착하고, 이들을 일체화한다. 이 상태에서 제 1 층(6) 및 제 3 층(16)을 가열 등에 의해 경화하고, 제 1 면내 도체(2)의 소정의 랜드(2a), 제 1 층간 접속 도체(5), 제 2 층간 접속 도체(8) 및 제 3 층간 접속 도체(19) 및 소정의 랜드(2a), 제 1 층간 접속 도체(5) 및 부품(9)의 전극(10)을 전기 접속하여 도 6의 부품 내장 기판(50)을 형성한다.
그리고, 일체화한 상기 부품 내장 기판(50)의 상면에 형성된 동박층을 예컨 대 에칭에 의해 패턴 가공하여 제 2 면내 도체(17)를 형성한다. 또한, 동박층 대신에 도금 등에 의해 구리 또는 구리합금 그 외의 도전성 금속으로 이루어지는 도전층을 형성해도 좋다. 또한, SUS 등의 전사판을 이용하여 제 2 면내 도체(17)를 형성하는 것도 가능하다.
이와 같이, 제 2 실시형태에 있어서도 제 1 실시형태와 마찬가지로 제 2 층(11)이 경화된 상태에서 제 2 층간 접속 도체(8)가 형성되기 때문에 제 2 층간 접속 도체(8)의 스트레이트성이 손상될 일은 없다. 또한, 제 2 층간 접속 도체(8)를 형성하기 위한 구멍(12)은 관통 구멍으로 이루어지기 때문에 제 2 층간 접속 도체(8)를 형성하기 위한 구멍(12)의 구경이 커질 일도 없다. 가장 높이가 있는 제 2 층(11)에 형성되는 제 2 층간 접속 도체(8)를 소구경이고 스트레이트의 형상으로 함으로써 부품 내장 기판(50) 전체의 협소 피치화 및 신뢰성 향상이 실현된다.
또한, 제 2 실시형태에 의하면, 제 2 면내 도체(17)를 갖는 제 3 층(16)을 구비하기 때문에, 상기 제 1 실시형태와 같이, 제 1 면내 도체(2), 제 1 층(6) 및 제 2 층(11)을 일체화한 후에 제 2 층(11)의 상면에 도전층을 도금에 의해 형성하는 공정이 불필요하게 된다. 또한, 제 2 면내 도체(17)를 저면으로 하여 제 3 층간 접속 도체(19)를 형성하므로, 제 2 면내 도체(17)와 제 3 층간 접속 도체(19)의 도통 신뢰성을 향상시킬 수 있다.
(제 3 실시형태)
청구항2, 4에 대응하는 제 3 실시형태에 대해서 도 9 ~ 도 11을 참조하여 설명한다. 도 9는 부품 내장 기판(60)의 단면도, 도 10 및 도 11은 그 제조 공정의 설명도이다. 또한, 도 9~도 11에 있어서 도 1~도 8과 동일한 부호는 동일 또는 상당하는 것을 나타낸다.
본 실시형태의 부품 내장 기판(60)은 도 9에 나타내는 바와 같이 미리 제 1 면내 도체(2)에 제 1 층(6)을 적층해 압착해서 일체화한 후에 미경화의 상태에서 제 1 층간 접속 도체(22)를 형성하는 점이 상기 제 2 실시형태의 부품 내장 기판(50)과 상위하다. 또한, 제 2 층(11), 제 3 층(16) 및 제 2 면내 도체(17)의 구성은 제 2 실시형태와 같다.
도 10에 본 실시형태에 있어서의 제 1 층(6)의 제조 공정을 나타낸다. 동 도면(a)에 나타내는 바와 같이, 상기 제 1 실시형태의 제 1 면내 도체(2)의 형성 방법과 마찬가지로, 판형상 기체(1)의 상면에 복수개의 랜드(2a)를 포함하는 제 1 면내 도체(2)를 형성하고, 또한 그 상면이 미경화의 수지로 이루어지는 제 1 층(6)을 형성한다. 그 후, 동 도면(b)에 나타내는 바와 같이, 제 1 면내 도체(2)의 각 랜드(2a)에 대응하는 위치에 레이저 광을 조사하여 상기 랜드(2a)를 저면으로 하는 구멍(21)을 형성한다. 그리고, 동 도면(c)에 나타내는 바와 같이, 상기 구멍(21)에 도전성 페이스트를 충전하고, 제 1 층간 접속 도체(22)를 형성한다. 여기서 형성된 제 1 층간 접속 도체(22)는 구멍(21)의 형상이 테이퍼 형상(단면 사다리꼴)으로 형성되지만, 상기 제 1 층(6)이 얇기 때문에, 테이퍼 형상이여도 지장은 없다. 또한, 상기 구멍(21)에 도전성 페이스트를 충전하는 대신에 도금 가공 등을 실시할 수도 있다.
그 후, 도 11에 나타내는 바와 같이 제 1 면내 도체(2)를 포함하는 제 1 층(6), 제 2 층(11) 및 제 2 면내 도체(17)를 구비한 제 3 층(16)을 순차적으로 적층해서 압착하고, 이들을 일체화한다. 이 상태에서 제 1 층(6) 및 제 3 층(16)을 가열 등에 의해 경화하고, 제 1 면내 도체(2)의 소정의 랜드(2a), 제 1 층간 접속 도체(22), 제 2 층간 접속 도체(8), 제 3 층간 접속 도체(19) 및 제 2 면내 도체(17) 및 소정의 랜드(2a), 제 1 층간 접속 도체(22) 및 부품(9)의 전극(10)을 전기 접속하여 도 9의 부품 내장 기판(60)을 형성한다.
이와 같이, 제 3 실시형태에 있어서도 제 2 층(11)이 경화된 상태에서 제 2 층간 접속 도체(8)가 형성되기 때문에 제 2 층간 접속 도체(8)의 스트레이트성이 손상될 일은 없다. 또한, 제 2 층간 접속 도체(8)를 형성하기 위한 구멍(12)은 관통 구멍이기 때문에 구멍(12)의 구경이 커질 일도 없다. 가장 높이가 있는 제 2 층(11)에 형성되는 제 2 층간 접속 도체(8)를 소구경이고 스트레이트의 형상으로 함으로써 부품 내장 기판(60) 전체의 협소 피치화 및 신뢰성 향상이 실현된다.
따라서, 제 3 실시형태에 의하면, 제 1 면내 도체(2)를 저면으로 하여 제 1 층간 접속 도체(22)를 형성하기 때문에 제 1 면내 도체(2)와 제 1 층간 접속 도체(22)의 도통 신뢰성을 향상시킬 수 있다.
또한, SUS 등으로 이루어지는 전사판에 의해 제 1 면내 도체(2)를 형성할 경우에는 미경화 상태의 제 1 층(6)을 전사판에 적층하고 압착해서 일체화하고, 소정의 공정을 거쳐 제 1 층(6)을 경화한 후, 전사판을 박리하면 되고, 제 1 면내 도체(2)를 제 1 층(6)에 전사해서 형성할 수 있다.
(변형예)
청구항2, 4에 대응하는 제 3 실시형태의 변형예에 대해서 도 12 ~ 도 14를 참조하여 설명한다. 도 12는 부품 내장 기판(70)의 단면도, 도 13 및 도 14는 그 제조 방법의 설명도이다. 또한, 도 12 ~ 도 14에 있어서 도 1 ~ 도 11과 동일한 부호는 동일 또는 상당하는 것을 나타낸다.
본 변형예의 부품 내장 기판(70)에서는 상기 제 3 실시형태에 있어서의 부품 내장 기판(60)의 제 2 면내 도체(17) 대신에 도 12에 나타내는 바와 같이 제 2 면내 도체(26)를 포함하는 전사판(25)을 미경화의 수지로 이루어지는 제 3 층(16)에 적층하고 압착해서 일체화하고, 제 3 층(16)을 형성하고 있다. 여기서, 제 2 면내 도체(26)는 제 3 층(16)에 매설된다. 그 상태에서 제 2 면내 도체(26)의 복수개의 랜드(26a)에 대응하는 위치에 제 3 층(16)의 하면으로부터 레이저 조사함으로써 제 2 면내 도체(26)를 저면으로 하는 구멍(도시 생략)을 형성하고, 상기 구멍에 도전성 페이스트를 충전하여 제 3 층간 접속 도체(28)를 형성한다.
그 후, 도 13에 나타내는 바와 같이 제 1 면내 도체(2)를 포함하는 제 1 층(6), 제 2 층(11) 및 제 2 면내 도체(26)를 구비한 제 3 층(16)을 순차적으로 적층해서 압착하고, 이들을 일체화한다. 이 상태에서 제 1 층(6) 및 제 3 층(16)을 가열 등에 의해 경화하고, 제 1 면내 도체(2)의 소정의 랜드(2a), 제 1 층간 접속 도체(22), 제 2 층간 접속 도체(8), 제 3 층간 접속 도체(28) 및 제 2 면내 도체(26)의 소정의 랜드(26a) 및 소정의 랜드(2a), 제 1 층간 접속 도체(22) 및 부품(9)의 전극(10)을 전기 접속하여 도 12의 부품 내장 기판(70)을 형성한다. 그리고, 도 14에 나타내는 바와 같이 제 3 층(16)의 상면으로부터 전사판(25)을 박리한 다.
여기서, 제 3 층(16)에 포함되는 제 2 면내 도체(26)뿐만 아니라 제 1 층(6)에 포함되는 제 1 면내 도체(2)도 전사판을 이용하여 형성해도 좋다.
따라서, 본 변형예에 의하면, SUS 등으로 이루어지는 전사판(25)에 의해 제 2 면내 도체(26)를 형성할 경우, 미경화 상태의 제 3 층(16)을 전사판에 적층해서 압착하고, 가열 등에 의해 제 3 층(16)을 경화한 후에 전사판(25)을 박리하면, 제 2 면내 도체(26)를 제 3 층(16)에 전사해 형성할 수 있다. 그리고, 이 경우, 제 1 층(6), 제 2 층(11) 및 제 3 층(16)의 일체화 후에 에칭 등에 의해 제 2 면내 도체(17)에 패턴을 형성하는 공정이 불필요하게 된다. 또한, 제 1 면내 도체(2)에 대해서도 같다.
또한, 제 1 층(6), 제 2 층(11), 제 3 층(16)에는 열경화성 에폭시계 수지를 이용하는 것이 바람직하지만, 그 외의 열경화성 또는 광경화성을 갖는 수지를 이용해도 좋고, 경화에 의한 수축률이 낮은 것이 바람직하다. 또한, 제 1 층(6), 제 2 층(11), 제 3 층(16)을 동일 재질로 형성하는 것이 바람직하다. 이것에 의해, 부품 내장 기판 내에서 열팽창 계수 등을 균일화시킬 수 있고, 신뢰성 향상에 기여한다.
(제 4 실시형태)
청구항5에 대응하는 제 4 실시형태에 대해서 도 15~도 18을 참조해서 설명한다. 도 15는 부품 내장 기판(80)의 단면도, 도 16~도 18은 그 제조 방법의 설명도이다. 또한, 도 15~도 18에 있어서 도 1~도 14와 동일한 부호는 동일 또는 상당하는 것을 나타낸다.
본 실시형태의 부품 내장 기판(80)은 제 1 및 제 2 실시형태와 거의 마찬가지이지만, 도 15에 나타내는 바와 같이, 제 2 층(31)에 부품(9)을 매설한 후, 제 2 층(31)을 제 1 층(6) 및 제 3 층(32)과 일체화하기 전에 제 2 층(31)의 상면에 부품(9)이 노출되도록 제 2 층(31)의 상면을 연마하고, 제 2 층(31)을 저배화하고 있는 점이 제 1 및 제 2 실시형태와 다르다. 또한, 제 1 층(6)의 구성은 제 1 및 제 2 실시형태와 같다.
도 16은 제 2 층(31)의 제조 공정의 설명도이다. 우선, 동 도면(a)에 나타내는 바와 같이 미경화의 수지로 이루어지는 제 2 층(31)을 준비하고, 동 도면(b)에 나타내는 바와 같이 칩 콘덴서, 칩 저항, 칩 코일, IC 등의 부품(9)을 매설한다. 여기서, 10은 상기 부품(9)의 전극이다. 그리고, 그 후 동 도면(c)에 나타내는 바와 같이, 부품(9)을 매설한 제 2 층(31)을 경화하고, 동 도면(d)에 나타내는 바와 같이, 제 2 층(31)의 상면에 부품(9)이 노출되도록 기계적으로 연마하여 제 2 층(31)을 저배화한다.
그리고, 도 16(e)에 나타내는 바와 같이, 제 1 층(6)의 제 1 층간 접속 도체(5) 중 소정의 것에 대응하는 위치에 레이저 광을 조사하고, 제 2 층(31)을 상하방향으로 관통하는 구멍(33)을 형성한다. 계속해서, 동 도면(f)에 나타내는 바와 같이, 구멍(33)에 도전성 페이스트를 충전해서 제 2 층간 접속 도체(34)를 형성한다.
여기서, 구멍(33)은 제 2 층(31)이 경화된 상태에서 형성되기 때문에 형성 후에 그 형상이 변동되는 일은 없다. 또한, 구멍(33)은 상하 양면에 면내 도체를 배치하지 않고 관통 구멍으로서 형성되므로, 제 2 층간 접속 도체(34)의 형상은 테이퍼 형상이 아니라 스트레이트의 형상이 된다. 또한, 제 2 층(31)은 부품(9)이 상면에 노출될 정도의 높이로 저배화되므로, 구멍(33)의 형상을 보다 스트레이트하게 형성할 수 있다.
또한, 제 3 층(32)의 구성은 제 3 실시형태의 변형예와 같다. 즉, 도 17에 나타내는 바와 같이, 제 2 면내 도체(36)를 포함하는 전사판(35)을 미경화의 수지로 이루어지는 제 3 층(32)에 적층하고 압착해서 일체화하고, 제 3 층(32)을 형성하고 있다. 여기서, 제 2 면내 도체(36)는 제 3 층(32)에 매설된다. 그 상태에서 제 2 면내 도체(36)의 복수개의 랜드(36a)에 대응하는 위치에 제 3 층(32)의 하면으로부터 레이저 조사함으로써 제 2 면내 도체(36)를 저면으로 하는 구멍(도시 생략)을 형성하고, 상기 구멍에 도전성 페이스트를 충전하여 제 3 층간 접속 도체(38)를 형성한다.
그 후, 도 17에 나타내는 바와 같이, 제 1 면내 도체(2), 제 1 층(6), 제 2 층(31) 및 제 2 면내 도체(36)를 구비한 제 3 층(32)을 순차적으로 적층해서 압착하고, 이들을 일체화한다. 이 상태에서 제 1 층(6) 및 제 3 층(32)을 가열 등에 의해 경화하고, 제 1 면내 도체(2)의 소정의 랜드(2a), 제 1 층간 접속 도체(5), 제 2 층간 접속 도체(34), 제 3 층간 접속 도체(38) 및 제 2 면내 도체(36)의 소정의 랜드(36a) 및 소정의 랜드(2a), 제 1 층간 접속 도체(5) 및 부품(9)의 전극(10), 제 3 층간 접속 도체(38) 및 제 2 면내 도체(36)의 소정의 랜드(36a)를 전기 접속하여 도 15의 부품 내장 기판(80)을 형성한다. 그리고, 도 18에 나타내는 바와 같 이, 제 3 층(32)의 상면으로부터 전사판(35)을 박리한다.
여기서, 제 3 층(32)에 포함되는 제 2 면내 도체(36)뿐만 아니라 제 1 층(6)에 포함되는 제 1 면내 도체(2)도 전사판을 이용하여 형성해도 좋다.
따라서, 제 4 실시형태에 의하면, 제 2 층(31)을 제 1 층(6) 및 제 3 층(32)과 일체화하기 전에 제 2 층(31)을 저배화하기 때문에 보다 스트레이트한 제 2 층간 접속 도체(34)를 형성할 수 있다. 따라서, 제 2 층간 접속 도체(34)를 형성하기 위한 구멍(33)을 보다 소경화할 수 있고, 협소 피치화가 가능하게 된다. 또한, 부품(9)의 전극(10)이 제 2 층(31)의 상면에 노출되어 있을 경우에는 상기 전극(10)과 제 3 층(32)에 형성된 제 3 층간 접속 도체(38)를 직접 전기 접속할 수도 있기 때문에, 배선의 자유도가 보다 커지고, 효율이 좋은 배선이 가능하게 된다.
또한, 제 2 층(31)을 저배화하는 공정은 구멍(33)의 형성 전으로 한정되지 않고, 제 2 층(31)에 부품(9)을 매설해서 경화한 후 제 1 층(6), 제 2 층(31), 제 3 층(32)을 일체화하기 전이면 구멍(33)의 형성 후나 구멍(33)에 도전성 페이스트를 충전해서 제 2 층간 접속 도체(34)를 형성한 후이어도 좋다.
또한, 제 4 실시형태에 의하면, SUS 등으로 이루어지는 전사판(35)에 의해 제 2 면내 도체(36)를 형성하기 때문에, 제 1 층(6), 제 2 층(31) 및 제 3 층(32)의 일체화 후에 에칭 등에 의해 제 2 면내 도체(36)에 패턴을 형성하는 공정이 불필요하게 된다.
또한, 제 3 층(32)은 본 실시형태와 같이 전사판(35)을 사용하는 경우에 한정되지 않고, 도금 도전층이나 동박 등으로 제 2 면내 도체를 형성하고, 에칭 등에 의해 제 2 면내 도체(36)에 패턴을 형성하는 것으로 해도 좋다.
또한, 제 2 층(31)의 저배화는 제 2 층(31)의 상면을 기계적으로 연마하는 방법에 한정되지 않고, 그 외의 방법이어도 된다. 예컨대, 부품(9)이 제 2 층(31)의 상면에 노출되도록 제 2 층(31)을 소정의 두께로 절단하는 것으로 해도 된다. 또한, 상기한 바와 같이, 부품(9)의 전극(10)을 노출시켜도 좋고, 노출시키지 않아도 좋다.
또한, 도 16(e)의 구멍(33)에 도전성 페이스트를 충전하는 대신에 구멍(33)의 내주면에 도금 가공을 실시해서 제 2 층간 접속 도체(34)를 형성해도 좋다. 또한, 상기 도금 가공을 실시한 구멍(33)에 도전성 페이스트 또는 비도전성 페이스트를 충전해서 제 2 층간 접속 도체(34)를 형성해도 좋고, 도전성 페이스트를 상기 구멍(33)의 소정 높이까지 충전한 후, 구멍(33)의 내주면에 도금 가공을 실시해서 제 2 층간 접속 도체(34)를 형성해도 좋다.
또한, 제 1 층(6), 제 2 층(31), 제 3 층(32)에는 열경화성 에폭시계 수지를 이용하는 것이 바람직하지만, 그 외의 열경화성 또는 광경화성을 갖는 수지를 이용해도 좋고, 경화에 의한 수축률이 낮은 것이 바람직하다. 또한, 제 1 층(6), 제 2 층(31), 제 3 층(32)을 동일 재질로 형성하는 것이 바람직하다. 이것에 의해, 부품 내장 기판 내에서 열팽창 계수 등을 균일화시킬 수 있고, 신뢰성 향상에 기여한다.
(제 5 실시형태)
청구항6에 대응하는 제 5 실시형태에 대해서 도 19~도 23을 참조해서 설명한다. 도 19는 부품 내장 기판(90)의 단면도, 도 20~도 23은 그 제조 방법의 설명도 이다. 또한, 도 19~도 23에 있어서 도 1~도 18과 동일한 부호는 동일 또는 상당하는 것을 나타낸다.
본 실시형태의 부품 내장 기판(90)은 제 4 실시형태와 거의 마찬가지이지만, 도 19에 나타내는 바와 같이, 제 2 층(41)에 있어서 부품(9)을 전극(42)에 실장한 상태에서 수지층에 매설하는 점이 제 4 실시형태와 다르다. 또한, 제 1 층(6), 제 3 층(32) 및 제 2 면내 도체(36)의 구성은 제 4 실시형태와 같다.
도 20 및 21은 제 2 층(41)의 제조 공정의 설명도이다. 우선, 도 20(a)에 나타내는 바와 같이, 전극(42)을 포함하는 전사판(43)을 준비하고, 동 도면(b)에 나타내는 바와 같이, 전극(42)이 대응하는 위치에 부품(9)의 전극(10)을 위치 맞춤해서 부품(9)을 실장한다. 그리고, 동 도면(c) 및 (d)에 나타내는 바와 같이, 전극(42)과 부품(9)을 미경화 상태의 제 2 층(41)에 매설하고, 경화한다. 그 후, 동 도면(e)에 나타내는 바와 같이, 전사판(43)을 박리한다.
그리고, 전사판(43)을 박리한 후, 도 21(a),(b)에 나타내는 바와 같이, 제 2 층(41)의 상면에 부품(9)이 노출되도록 제 2 층(41)의 상면을 기계적으로 연마한다. 그 후, 동 도면(c)에 나타내는 바와 같이, 제 1 층(6)의 제 1 층간 접속 도체(5) 중 소정의 것에 대응하는 위치에 레이저 광을 조사하고, 제 2 층(41)을 상하방향으로 관통하는 구멍(44)을 형성한다. 또한, 동 도면(d)에 나타내는 바와 같이, 상기 구멍(44)에 도전성 페이스트를 충전해서 제 2 층간 접속 도체(45)를 형성한다.
구멍(44)은 제 2 층(41)이 경화된 상태에서 형성되기 때문에 형성 후에 그 형상이 변동되는 일은 없다. 또한, 구멍(44)은 상하 양면에 면내 도체를 배치하지 않고 관통 구멍으로서 형성되므로, 제 2 층간 접속 도체(45)의 형상은 테이퍼 형상이 아니라 스트레이트의 형상이 된다. 또한, 제 2 층(41)은 부품(9)이 상면에 노출될 정도의 높이로 저배화되기 때문에 구멍(44)의 형상을 보다 스트레이트하게 형성할 수 있다.
또한, 제 3 층(32)의 구성은 제 4 실시형태로 같다. 즉, 도 19에 나타내는 바와 같이, 제 2 면내 도체(36)를 포함하는 전사판(35)을 미경화의 수지로 이루어지는 제 3 층(32)에 적층하고 압착해서 일체화하고, 제 3 층(32)을 형성하고 있다. 여기서, 제 2 면내 도체(36)는 제 3 층(32)에 매설된다. 그 상태에서 제 2 면내 도체(36)의 복수개의 랜드(36a)에 대응하는 위치에 제 3 층(32)의 하면으로부터 레이저 조사함으로써 제 2 면내 도체(36)를 저면으로 하는 구멍(도시 생략)을 형성하고, 상기 구멍에 도전성 페이스트를 충전하여 제 3 층간 접속 도체(38)를 형성한다.
그 후, 도 22에 나타내는 바와 같이, 제 1 면내 도체(2), 제 1 층(6), 제 2 층(41) 및 제 3 층(32)을 순차적으로 적층해서 압착하고, 이들을 일체화한다. 이 상태에서 제 1 층(6) 및 제 3 층(32)을 가열 등에 의해 경화하고, 제 1 면내 도체(2)의 소정의 랜드(2a), 제 1 층간 접속 도체(5), 제 2 층간 접속 도체(45), 제 3 층간 접속 도체(38) 및 제 2 면내 도체(36)의 소정의 랜드(36a) 및 소정의 랜드(2a), 제 1 층간 접속 도체(5), 전극(42) 및 부품(9)의 전극(10), 제 3 층간 접속 도체(38) 및 제 2 면내 도체(36)의 소정의 랜드(36a)를 전기 접속하여 도 19의 부품 내장 기판(90)을 형성한다. 그리고, 도 23에 나타내는 바와 같이, 제 3 층(32)의 상면으로부터 전사판(35)을 박리한다.
여기서, 제 3 층(32)에 포함되는 제 2 면내 도체(36)뿐만 아니라 제 1 층(6)에 포함되는 제 1 면내 도체(2)도 전사판을 이용하여 형성해도 좋다.
따라서, 제 5 실시형태에 의하면, 부품(9)을 전극(42)에 실장한 후 미경화 상태의 제 2 층(41)에 매설하기 때문에, 제 2 층(41)을 경화할 때에 부품(9)의 위치 어긋남이 일어나기 어려워 제 1 층(6), 제 2 층(41), 제 3 층(32)을 위치 정밀도 좋게 일체화할 수 있다.
또한, 제 2 층(41)을 제 1 층(6) 및 제 3 층(32)과 일체화하기 전에 제 2 층(41)을 저배화하기 때문에 보다 스트레이트한 제 2 층간 접속 도체(45)를 형성할 수 있다. 따라서, 제 2 층간 접속 도체(45)를 형성하기 위한 구멍(44)을 보다 소구경화할 수 있고, 협소 피치화가 가능하게 된다. 또한, 부품(9)의 전극(10)이 제 2 층(41)의 상면에 노출되어 있을 경우에는 상기 전극(10)과 제 3 층(32)에 형성된 제 3 층간 접속 도체(38)를 직접 전기 접속할 수도 있기 때문에, 배선의 자유도가 보다 커져 효율이 좋은 배선이 가능하게 된다.
또한, 제 2 층(41)을 저배화하는 공정은 구멍(44)의 형성 전으로 한정되지 않고, 제 2 층(41)에 부품(9)을 매설해서 경화한 후 제 1 층(6), 제 2 층(41), 제 3 층(32)을 일체화하기 전이면 구멍(44)의 형성 후나 구멍(44)에 도전성 페이스트를 충전해서 제 2 층간 접속 도체(45)를 형성한 후이어도 좋다. 또한, 제 2 층(41)의 저배화를 행하지 않는 것으로 해도 좋다.
또한, 제 5 실시형태에 의하면, SUS 등으로 이루어지는 전사판(35)에 의해 제 2 면내 도체(36)를 형성하기 때문에, 제 1 층(6), 제 2 층(41) 및 제 3 층(32)의 일체화 후에 에칭 등에 의해 제 2 면내 도체(36)에 패턴을 형성하는 공정이 불필요하게 된다.
또한, 제 3 층(32)은 본 실시형태와 같이 전사판(35)을 사용하는 경우에 한정되지 않고, 도금 도전층이나 동박 등으로 제 2 면내 도체를 형성하고, 에칭 등에 의해 제 2 면내 도체에 패턴을 형성하는 것으로 해도 좋다.
또한, 제 2 층(41)의 저배화는 제 2 층(41)의 상면을 기계적으로 연마하는 방법에 한정되지 않고, 그 외의 방법이어도 좋다. 예컨대, 부품(9)이 제 2 층(41)의 상면에 노출되도록 제 2 층(41)을 소정의 두께로 절단하는 것으로 해도 좋다. 또한, 제 2 층(41)의 저배화를 행하지 않는 것으로 해도 좋다.
또한, 제 1~제 4 실시형태와 마찬가지로, 도전성 페이스트를 충전하는 대신에 도 21(c)의 구멍(44)의 내주면에 도금 가공을 실시해서 제 2 층간 접속 도체(45)를 형성해도 좋다. 또한, 상기 도금 가공을 실시한 구멍(44)에 도전성 페이스트 또는 비도전성 페이스트를 충전해서 제 2 층간 접속 도체(45)를 형성해도 되고, 도전성 페이스트를 상기 구멍(44)의 소정 높이까지 충전한 후, 구멍(44)의 내주면에 도금 가공을 실시해서 제 2 층간 접속 도체(45)를 형성해도 된다.
또한, 제 1 층(6), 제 2 층(41), 제 3 층(32)에는 열경화성 에폭시계 수지를 이용하는 것이 바람직하지만, 그 외의 열경화성 또는 광경화성을 갖는 수지를 이용해도 좋고, 경화에 의한 수축률이 낮은 것이 바람직하다. 또한, 제 1 층(6), 제 2 층(41), 제 3 층(32)을 동일 재질로 형성하는 것이 바람직하다. 이것에 의해, 부품 내장 기판 내에서 열팽창 계수 등을 균일화시킬 수 있고, 신뢰성 향상에 기여한다.
또한, 본 발명은 상기한 실시형태에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외로 각종 변경을 행하는 것이 가능하다.
예컨대, 상기 제 1 실시형태에 있어서 상기 제 3 실시형태와 같이 상면에 복수개의 랜드(2a)를 포함하는 제 1 면내 도체(2)를 형성한 판형상의 기체(1)의 상면에 미경화의 수지로 이루어지는 제 1 층(6)을 형성하고, 미경화 상태의 제 1 층(6)의 상면측으로부터 제 1 면내 도체(2)의 소정의 랜드(2a)에 대응하는 위치에 레이저 광을 조사하고, 랜드(2a)를 저면으로 하는 제 1 층간 접속 도체(22)를 형성해도 좋다(청구항2,3에 대응). 또한, 제 2, 4, 5 실시형태에 있어서도 제 1 층간 접속 도체를 같은 방법으로 형성해도 좋다.
또한, 상기한 제 1 층 및 제 2 층은 동일 재료로 형성해도 좋고, 또한, 제 3 층도 동일 재료로 형성해도 좋다(청구항7에 대응).
본 발명은 여러가지의 기능, 특성의 부품 내장 기판에 적용할 수 있다.

Claims (9)

  1. 복수개의 랜드를 포함하는 제 1 면내 도체를 형성하는 공정과,
    미경화의 수지로 이루어지는 제 1 층의 소정의 상기 랜드에 대응하는 위치에 제 1 층간 접속 도체를 형성하는 공정과,
    미경화의 수지로 이루어지는 제 2 층에 부품을 매설한 후에 상기 제 2 층을 경화하는 공정과,
    상기 경화한 제 2 층의 상면으로부터 하면에 걸쳐 관통하는 제 2 층간 접속 도체를 상기 제 1 층간 접속 도체에 대응하는 위치에 형성하는 공정과,
    상기 제 1 면내 도체, 상기 제 1 층 및 상기 제 2 층을 순차적으로 적층한 후, 상기 제 1 층을 경화하고, 상기 제 1 면내 도체, 상기 제 1 층 및 상기 제 2 층을 일체화하는 공정을 구비하고;
    상기 제 1 면내 도체, 상기 제 1 층간 접속 도체 및 상기 제 2 층간 접속 도체를 순차적으로 전기 접속하는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  2. 복수개의 랜드를 포함하는 제 1 면내 도체를 갖는 미경화의 수지로 이루어지는 제 1 층에 소정의 상기 랜드를 저면으로 하는 제 1 층간 접속 도체를 형성하는 공정과,
    미경화의 수지로 이루어지는 제 2 층에 부품을 매설한 후에 상기 제 2 층을 경화하는 공정과,
    상기 경화한 제 2 층의 상면으로부터 하면에 걸쳐 관통하는 제 2 층간 접속 도체를 상기 제 1 층간 접속 도체에 대응하는 위치에 형성하는 공정과,
    상기 제 1 층 및 상기 제 2 층을 순차적으로 적층한 후, 상기 제 1 층을 경화하고, 상기 제 1 층 및 상기 제 2 층을 일체화하는 공정을 구비하고;
    상기 제 1 면내 도체, 상기 제 1 층간 접속 도체 및 상기 제 2 층간 접속 도체를 순차적으로 전기 접속하는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 층의 상면에 상기 제 2 층간 접속 도체와 전기 접속된 제 2 면내 도체를 형성하는 공정을 더 구비하는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 한쪽 주면에 제 2 면내 도체를 갖는 미경화 상태의 제 3 층을 준비하고, 그 제 3 층을 상기 제 2 층 상에 적층함으로써 상기 제 2 층간 접속 도체와 상기 제 2 면내 도체를 전기 접속하는 공정을 더 구비하는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 미경화 상태의 상기 제 2 층에 상기 부품을 매설한 후에 상기 제 2 층을 경화한 후, 상기 부품을 노출시키는 공정을 구비하는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 전사판에 형성된 전극 상에 상기 부품을 실장한 후, 상기 부품을 미경화 상태의 상기 제 2 층에 매설하고, 상기 제 2 층이 경화된 후에 상기 전사판을 상기 제 2 층으로부터 박리하는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 제 1 층 및 상기 제 2 층이 동일 재료로 이루어지는 것을 특징으로 하는 부품 내장 기판의 제조 방법.
  8. 복수개의 랜드를 포함하는 제 1 면내 도체;
    상기 제 1 면내 도체 상에 배치된 수지로 이루어지는 제 1 층;
    상기 제 1 층에 형성되며 소정의 상기 랜드와 전기 접속된 제 1 층간 접속 도체;
    상기 제 1 층 상에 배치되며 부품이 매설된 수지로 이루어지는 제 2 층;
    상기 제 2 층에 형성되며 상기 제 1 층간 접속 도체와 전기 접속된 제 2 층간 접속 도체; 및
    상기 제 2 층의 상면에 상기 제 2 층간 접속 도체와 전기 접속되어 형성된 제 2 면내 도체를 구비한 것을 특징으로 하는 부품 내장 기판.
  9. 복수개의 랜드를 포함하는 제 1 면내 도체;
    상기 제 1 면내 도체 상에 배치된 수지로 이루어지는 제 1 층;
    상기 제 1 층에 형성되며 소정의 상기 랜드와 전기 접속된 제 1 층간 접속 도체;
    상기 제 1 층 상에 배치되며 부품이 매설된 수지로 이루어지는 제 2 층;
    상기 제 2 층에 형성되며 상기 제 1 층간 접속 도체와 전기 접속된 제 2 층간 접속 도체;
    상기 제 2 층 상에 배치된 수지로 이루어지는 제 3 층;
    상기 제 3 층에 형성되며 상기 제 2 층간 접속 도체와 전기 접속된 제 3 층간 접속 도체; 및
    상기 제 3 층의 상면에 상기 제 3 층간 접속 도체와 전기 접속되어 형성된 제 2 면내 도체를 구비한 것을 특징으로 하는 부품 내장 기판.
KR1020087025923A 2007-06-19 2008-05-12 부품 내장 기판의 제조 방법 및 부품 내장 기판 KR20090010963A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007161513 2007-06-19
JPJP-P-2007-161513 2007-06-19

Publications (1)

Publication Number Publication Date
KR20090010963A true KR20090010963A (ko) 2009-01-30

Family

ID=40156117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025923A KR20090010963A (ko) 2007-06-19 2008-05-12 부품 내장 기판의 제조 방법 및 부품 내장 기판

Country Status (6)

Country Link
US (1) US20090101400A1 (ko)
EP (1) EP2066161A4 (ko)
JP (1) JPWO2008155957A1 (ko)
KR (1) KR20090010963A (ko)
CN (1) CN101543152A (ko)
WO (1) WO2008155957A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015084A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024348B2 (ja) * 2009-03-23 2012-09-12 株式会社デンソー 基板の表面に樹脂絶縁膜のパターンを形成する方法及び半導体装置
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
CN102044417B (zh) * 2009-10-14 2014-06-18 株式会社电装 半导体设备以及在其基片上图案化树脂绝缘层的方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN102201382B (zh) * 2010-03-26 2013-01-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
JP5581830B2 (ja) * 2010-06-11 2014-09-03 富士通株式会社 部品内蔵基板の製造方法及び部品内蔵基板
WO2012005236A1 (ja) * 2010-07-06 2012-01-12 株式会社フジクラ 積層配線基板及びその製造方法
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
FI20125725L (fi) * 2012-06-26 2013-12-27 Tellabs Oy Mekaanisella suojauksella varustettu piirikorttijärjestely
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
CN103874346B (zh) * 2014-03-26 2017-02-01 中国科学院微电子研究所 一种电路板的制作方法
JP6354285B2 (ja) 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP2017130581A (ja) * 2016-01-21 2017-07-27 イビデン株式会社 プリント配線板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
DE69504336T2 (de) * 1994-05-27 1999-01-21 Ake Gustafson Verfahren zur herstellung eines elektronischen moduls und nach diesem verfahren hergestelltes modul
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2001144432A (ja) * 1999-11-02 2001-05-25 Internatl Business Mach Corp <Ibm> 絶縁層上の導体層の製造方法およびビルドアップ回路基板の製造方法
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003142797A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装済完成品の製造方法及び電子部品実装済完成品
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP2005109307A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2005276981A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015084A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
EP2066161A4 (en) 2010-11-17
JPWO2008155957A1 (ja) 2010-08-26
WO2008155957A1 (ja) 2008-12-24
EP2066161A1 (en) 2009-06-03
US20090101400A1 (en) 2009-04-23
CN101543152A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
KR20090010963A (ko) 부품 내장 기판의 제조 방법 및 부품 내장 기판
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
KR101097816B1 (ko) 전자 부품 내장형 기판의 제조 방법
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
CN102090155B (zh) 用于将至少一个电子构件集成到印制线路板中的方法以及印制线路板
JP5388676B2 (ja) 電子部品内蔵配線板
US10765005B2 (en) Embedding component with pre-connected pillar in component carrier
US9345142B2 (en) Chip embedded board and method of manufacturing the same
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
KR101319902B1 (ko) 수지 다층 기판 및 그 수지 다층 기판의 제조방법
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
US20060138638A1 (en) Substrate for semiconductor devices and semiconductor device
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US11810844B2 (en) Component carrier and method of manufacturing the same
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
CN115553075A (zh) 用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板
CN107223284A (zh) 通过在部件承载件的具有均匀消蚀特性的表面部分中的接线结构接触嵌入式电子部件
JP5481947B2 (ja) 部品内蔵基板の製造方法
US20230337363A1 (en) Method for producing a printed circuit board, and printed circuit board having at least one embedded electronic component
JP2013214765A (ja) 部品内蔵基板
JP2010040906A (ja) 部品内蔵基板の製造方法および部品内蔵基板
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
WO2010095208A1 (ja) 部品内蔵モジュール及びその製造方法
KR101005491B1 (ko) 전자소자 실장 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee