CN115553075A - 用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板 - Google Patents
用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板 Download PDFInfo
- Publication number
- CN115553075A CN115553075A CN202180033026.4A CN202180033026A CN115553075A CN 115553075 A CN115553075 A CN 115553075A CN 202180033026 A CN202180033026 A CN 202180033026A CN 115553075 A CN115553075 A CN 115553075A
- Authority
- CN
- China
- Prior art keywords
- layer
- electronic component
- circuit board
- electrically insulating
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种用于制造带有至少一个嵌入式电子构件(2)的电路板(1)的方法,其中所述电子构件(2)具有包装(3)和从所述包装(3)中伸出的接触连接端(4),所述方法具有如下步骤:•提供载体层(5);•提供定位层(6),所述定位层具有留空部(7、7'),所述留空部大于所述电子构件(2)的相对应的底面;•将所述定位层(6)放到所述载体层(5)上;•将所述电子构件(2)插入到所述定位层(6)中的留空部(7、7')中;•将至少一个电绝缘层(8)放到所述电子构件(2)和包围所述电子构件(2)的定位层(6)上;•将导电层(9)放到覆盖所述电子构件(2)的至少一个电绝缘层(8)上;•对这样产生的层序列(10)进行压制;•在所述电子构件(2)的接触连接端(4)的区域将孔(11)引入到经压制的层序列(10)中,直至至少到达所述接触连接端(4);而且•对所述孔(15)进行金属化。
Description
技术领域
本发明涉及一种用于制造带有至少一个嵌入式电子构件的电路板的方法和一种带有至少一个嵌入式电子构件的电路板。
背景技术
电路板,有时也称为印刷电路板,几十年来一直在电子设备、机器、系统以及还有机动车中被用作电子组件的载体。在这种情况下,通常涉及刚性的电路板,这些电路板一方面使分立式器件和高度集成的构件彼此电连接并且另一方面充当它们的载体。这些电路板大多由一个或多个单层组成,所述一个或多个单层在一侧或两侧包铜以形成印制导线或导电图。在多层电路板的情况下,各个层或者布置在这些单层上的印制导线通过电路板中的金属化孔来彼此电连接。
由于要布置在电路板上的电和电子构件的数目不断增加并且对于电路板来说可用的结构空间越来越小,所以几年来已经需要能够在电路板上实现越来越高的集成度和封装密度。为了增加可被布置在一定尺寸的电路板上的电子构件的数目,已经开发出了构件形状越来越小并且连接端的节距尺寸越来越小的电子构件。但是,这些措施现在也往往不再足以能够将所有需要的电子构件都布置在电路板的两个外层。
因而,一些年来,电或电子构件不仅被布置或嵌入在电路板的两个外层上,而且被布置或嵌入在电路板的内部。在这种情况下涉及有源或无源的电子器件或构件,例如半导体或电阻、电感和电容,它们被集成到电路板中。通过将电子构件嵌入到电路板中,可以进一步增加每个电路板的电子构件的数目。此外,在电路板中嵌入构件的优点在于:保护构件防止环境影响以及高电压。此外,由于该嵌入,同时也实现更好的热连接以及对构件的屏蔽,使得关于EMV的相对应的要求可以更好地被满足。
然而,将电子构件布置或嵌入到电路板中导致在制造电路板时的花费增加或者需要特殊的电子构件,相比于市面上的电子构件而言,这些特殊的电子构件的采购更复杂并且它们的成本更高。
在从实践中公知的用于制造带有嵌入式电子构件的电路板的方法中,首先用导电胶将该构件粘贴到结构化的电路板芯上。然后这样组装的电路板芯被压制成多层板(Multilayer),然后进行接下来的、在制造多层电路板时常见的工艺步骤。在该方法中,使用无包装的电子构件(裸片(bare dies)),这些电子构件的连接焊盘配备有金层,以便确保充分的电触点接通。
从US 2009/0084596 A1公知一种结构类似的电路板。在此,首先将在其中形成留空部的核心层放到载体层上,该载体层具有树脂层。为了将核心层与载体层固定,将载体层加热到40至60℃的温度,在该温度下,所使用的树脂会软化。然后,将无包装的电子构件插入核心层的留空部中,其中载体层重新被加热到40至60℃的温度,以便将该构件固定在载体层上。然后,将未硬化的树脂层压到核心层的表面上,其中树脂层被加热到高达150至180℃的温度,使得布置在留空部中的电子构件被树脂所包围。
为了这样嵌入的电子构件的触点接通,用激光将孔从覆盖核心层和电子构件的树脂层的上侧引入直至到达该电子构件并且然后对这些孔进行金属化。在此,树脂层的远离核心层的上侧具有铜箔,该铜箔可以通过蚀刻来结构化,以便产生相对应的连接区域。
在用于在电路板中嵌入电子构件的另一已知方法中,使用标准SMD构件,这些构件首先在回流焊(Reflow)过程中被焊接到结构化的电路板芯上。然后,这个这样组装的芯被压制成多层板,然后进行电路板制造的接下来的工艺步骤。相比于上述方法而言,该方法的优点在于:通过使用标准SMD构件,对适合的构件的选择相对应地多。然而,两种方法都有如下缺点:就电子构件的粘贴或焊接而言需要工作步骤,该工作步骤通常在制造电路板时不被提供。
发明内容
本发明所基于的任务在于说明一种方法,利用该方法可以简单地且可靠地制造带有至少一个嵌入式电子构件的电路板。此外,旨在说明一种带有至少一个嵌入式电子构件的电路板,该电路板可以简单地被制造。
该任务在按照专利权利要求1的方法中并且在按照专利权利要求11的电路板中主要通过如下方式来解决:使用标准构件作为电子构件,这些标准构件具有包装和接触连接端。在此,按照本发明的方法的特点在于如下步骤:
• 提供载体层;
• 提供定位层,该定位层具有留空部,该留空部大于电子构件的相对应的底面;
• 将定位层放到载体层上;
• 将电子构件插入到定位层中的留空部中;
• 将至少一个电绝缘层放到电子构件和包围该电子构件的定位层上;
• 将导电层放到覆盖电子构件的至少一个电绝缘层上;
• 对这样产生的层序列进行压制;
• 在该电子构件的接触连接端的区域将孔引入到经压制的层序列中,直至至少到达这些接触连接端;而且
• 对这些孔进行金属化。
首先,利用按照本发明的方法制造的电路板与已知的带有嵌入式电子构件的电路板的区别主要在于:使用标准构件作为电子构件,使得有数目足够多的适合的构件可用。在此,也不需要对电子构件进行进一步加工、例如给这些电子构件配备相对应的导电层。通过金属化的孔来实现嵌入式构件的触点接通,这些孔至少到达该构件的接触连接端。在此,这些接触连接端可以只布置在构件的一侧或者可以布置在构件的相反的两侧。同样,这些接触连接端也可以从构件的包装中引出并且布置在外壳的侧面。
此外,在按照本发明的方法中,可以省去在电路板的导电层上对要嵌入的构件的焊接或粘贴。更确切地说,要嵌入的构件可以简单地通过如下方式来定位:将该构件插入到定位层中的相对应的留空部中。为此,定位层中的留空部的尺寸与电子构件的外部尺寸适配。在此,当例如在相对应的面板(Nutzen)中同时制造多个电路板时,将电子构件插入到留空部中不仅可以由手来进行而且可以自动化地进行。各个电路板的构造例如可以通过如下方式来实现:各个层在登记系统中相叠地被定位。为了各个层的相叠的精确定位,可以在各个层或面板的边缘区域形成相对应的留空部。
在按照本发明的方法中,电路板的层依次相叠地被放置,其中在中间步骤中将要嵌入的电子构件插入到定位层的留空部中并且在此放到载体层上。然后,这样插入的构件被至少一个电绝缘层覆盖,然后放上外部导电层作为上层。然后,对这样产生的带有嵌入式电子构件的层序列进行压制,由此该构件被固定在其位置,并且同时电路板的各个层彼此机械连接。当然,在电路板中也可以嵌入超过一个电子构件。接着,定位层具有数目与要嵌入的构件的数目相对应的留空部,这些留空部分别与各个构件的外部尺寸适配。
然后,为了嵌入式电子构件的电触点接通,在该电子构件的接触连接端的区域将孔引入到经压制的层序列中。这些孔至少具有钻孔到达接触连接端的这种深度。由此,可以保证:在随后对这些孔的金属化的情况下确保各个接触连接端的良好的电连接。
优选地,引入到电路板中的孔是盲孔,这些盲孔深入到接触连接端中几微米。然而,这些孔同时也可能会被构造成通孔,其中在这种情况下通过这些孔的金属化也将这些接触连接端电连接到至少一个外部导电层上。
由于电子构件嵌入在电路板中,不仅可以实现电路板的更高的封装密度,也能够将在该构件中形成的热量经由紧挨着地包围该构件的材料更好地散发出。这引起该构件的性能的提高。该构件的嵌入还具有如下优点:通过电路板所实现的电路无法被立即识别,使得存在经改善的剽窃保护。
在按照本发明的电路板中,载体层首先用作在构造电路板时的最下层,使得载体层应该具有足够的稳定性。载体层可以是绝缘层,例如是时效硬化后的基础材料。可以使用复合材料作为基础材料,该复合材料由热固性材料和基于不同玻璃纤维织物类型的增强材料组成。如果载体层由电绝缘材料组成,则将孔从上方的导电层引入到层序列中,使得这些孔延伸经过导电层和覆盖该电子构件的至少一个电绝缘层直至至少到达该构件的接触连接端。
按照本发明的方法以及本发明的电路板的一个优选的设计方案,载体层具有导电层和电绝缘层。在此,电绝缘层布置在导电层与构件或定位层之间,使得导电层形成外部的、下方的层。因此,在该优选的设计方案中,电路板具有两个导电层作为外层,这两个导电层尤其可以是铜箔。在该电路板的这种设计方案中,这些孔也可以只从一侧被引入到层序列中,其中在这种情况下这些孔不仅可以从上侧而且可以从下侧被引入,原因在于不仅上侧而且下侧都由导电层形成,使得在两种情况下都能够实现接触连接端经由金属化的孔与外部导电层的连接。因此,如果载体层具有导电层,则这些孔的至少一部分也可以延伸经过该载体层。
尤其是在该电子构件不仅在其上侧而且在其下侧都具有至少一个接触连接端的情况下,在此规定:在接触连接端的区域从两侧、即不仅从上侧而且从下侧将孔引入到经压制的层序列中,这些孔分别延伸直至至少到达这些接触连接端。在此,这些孔分别至少具有钻孔到达这些接触连接端的朝向相应的导电层的上侧的这种深度。在此,各个接触连接端的触点接通优选地从层序列的对其来说接触连接端具有更小的距离的一侧来实现,使得要引入的孔具有尽可能小的深度。
在按照本发明的电路板中,定位层用于在制造该电路板时对要嵌入的构件的定位。由于定位层中的该构件在压制之前被插入到其中的留空部,该构件的位置精确地被规定为使得在压制之后引入这些孔时保证这些接触连接端也与这些孔触点接通。因此,通过定位层,所插入的构件被定位并且在其位置被固定。
原则上,定位层可以由唯一的电绝缘层组成,该电绝缘层的厚度接着与该构件的厚度适配。然而,按照一个优选的设计方案,定位层具有至少两个电绝缘层,其中这些电绝缘层分别具有用于该电子构件的留空部。通过针对定位层使用至少两个绝缘层,存在将这两个层选择为使得不仅构件在插入时的定位而且构件在压制时的固定都可以最佳地实现的可能性。为此,尤其可以使用两个层,这两个层的刚性不同或者时效硬化得不一样。优选地,针对定位层的至少一个电绝缘层使用预浸料,并且针对定位层的至少一个电绝缘层使用时效硬化后的基础层压板。
通常将用树脂浸渍的玻璃纤维织物视为预浸料,该玻璃纤维织物虽然已干燥但是仍未被时效硬化。通过使用至少一种预浸料作为绝缘层,在对成品的层序列进行压制时有足够的树脂、大多是环氧树脂可用,使得被插入到定位层的留空部中的电子构件在其位置被固定。此外,至少一种预浸料的使用也改善了在各个层之间的机械连接。因而,按照一个优选的设计方案,也针对覆盖该电子构件的绝缘层以及必要时也针对载体层的绝缘层使用预浸料。
与未经时效硬化的预浸料相比所使用的用于定位层的至少一个第二绝缘层的时效硬化后的基础层压板用于保证电路板的足够的稳定性以及用于确保要嵌入的电子构件在压制之前在定位层的留空部中的可靠的定位。可以使用复合材料作为时效硬化后的基础材料,该复合材料由热固性材料和基于不同玻璃纤维织物类型的增强材料组成。基础层压板例如可以是FR4基础层压板,如其在制造电路板时广泛使用的那样。
不仅对于预浸料来说而且对于时效硬化后的基础层压板来说,除了用环氧树脂浸渍的玻璃纤维织物,也可以使用其它适合的材料,例如具有高Tg值(玻璃转化温度值)的热固性塑料。在此,为了实现上述优点,至少一个绝缘层应该尚未被时效硬化并且定位层的至少一个绝缘层应该被时效硬化。
如果定位层具有多个电绝缘层,这些电绝缘层分别具有相对应的留空部,则这些电绝缘层在制造定位层时依次被放到第一、下方的绝缘层上。在此,构造在各个电绝缘层中的留空部分别与该电子构件的相对应的外部尺寸适配,其中留空部始终被选择得稍大于相对应的外部尺寸。在此,最上方的绝缘层尤其可以具有比布置在其下方的电绝缘层更大的留空部。
定位层的电绝缘层不必完全由绝缘材料组成。这样,例如可能的是:在至少一个电绝缘层的下侧和/或上侧布置有至少一个到点部分、尤其是至少一条印制导线。即,电绝缘层这样也可以与标准电路板一起被使用,在这些标准电路板的情况下在下侧和/或上侧涂覆相对应的印制导线。
如果如之前已经解释的那样多个电绝缘层相叠地布置,这些电绝缘层分别具有用于电子构件的留空部,则优选地针对这些电绝缘层中的至少一个电绝缘层使用预浸料并且针对这些电绝缘层中的至少一个另外的层使用时效硬化后的基础材料。在使用例如三个分别具有留空部的电绝缘层的情况下,中间的绝缘层可以优选地由预浸料组成,而对于两个外部绝缘层来说分别使用时效硬化后的基础材料。
按照本发明的方法的一个制造技术上有利的设计方案,首先在第一步骤中将相对应的留空部引入到该电子构件被插入其中的定位层的绝缘层中,使得这些电绝缘层相对应地被准备得带有留空部,然后将各个层放在彼此上。在此,在电绝缘层中的留空部尤其可以以蚀刻方式、以铣削方式、以冲压方式或者通过激光切割来制造。视留空部的设计方案而定,上述方法的组合也是可能的。
为了便于将要嵌入的电子构件插入到留空部中,在相应的电绝缘层中的留空部稍大于电子构件的相对应的外部尺寸。为此,在尚未压制的状态下在所插入的电子构件与包围该电子构件的至少一个绝缘层之间存在限定的距离,该距离被选择为使得不仅确保将该电子构件足够简单地插入到留空部中而且确保在压制之后构件在该留空部中的可靠的定位。在此,该距离只被选择得大得使得在留空部的边缘与该电子构件之间的空隙可以在压制时被填充,尤其是通过预浸料的流入空隙的树脂。
在按照本发明的电路板或该方法中,通常是铜箔的导电层优选地具有至少50 μm、优选地至少75 μm、尤其是约为105 μm的厚度。针对导电层使用相对厚的铜箔具有如下优点:由此可以简单地产生在两个外侧具有相对厚的印制导线的电路板。由此,即使较大的电流也可以毫无问题地流经印制导线,而不会导致印制导线以及借此电路板整体上的不容许的加热。在此,印制导线的所希望的最终厚度例如可以通过电镀铜而被进一步增加直至目标厚度。
尤其是在制造其中成品的印制导线具有至少100 μm的厚度的电路板时,优选地通过机械钻孔来在电子构件的接触连接端的区域引入这些孔。与此相对应地,在其它情况下在制造电路板时所使用的如激光或蚀刻等用于引入孔的方法在使用相对厚的金属箔的情况下不太适合。优选地,这些孔的直径在此至少对应于这些孔的深度。由于孔径与孔深之比被选择得大于或等于1,可以实现对这些孔的良好的金属化。
为了使所嵌入的电子构件的布置在电路板内部的接触连接端电连接到在电路板的由导电层所形成的表面上的相对应的连接区域上,如上所述,将孔引入到电路板中,这些孔至少延伸直至进入接触连接端,其中这些孔的孔壁然后被金属化。为了在电路板的表面上产生连接区域,导电层优选地相对应地被结构化。具体来说,在此可以执行如下步骤:
• 印刷电镀抗蚀剂;
• 电镀铜直至目标厚度;
• 沉积金属抗蚀剂;
• 剥离电镀抗蚀剂;而且
• 蚀刻这些连接区域。
在此,不需要执行所有上述步骤来产生这些连接区域。如果例如导电层的厚度足够大,则可以省去电镀铜并且借此也可以省去电镀抗蚀剂的印刷。
附图说明
具体来说,存在设计和扩展按照本发明的方法和该电路板的大量可能性。为此,不仅参阅专利权利要求书,而且参阅随后结合附图对优选的实施例的描述。在附图中:
图1示出了按照本发明的用于制造带有嵌入式电子构件的电路板的方法的各个步骤的示意图;以及
图2示出了按照本发明的电路板的定位层的构造的示意图。
具体实施方式
在图1中示意性示出了用于制造带有嵌入式电子构件2的电路板1的方法的五个连续的步骤。电子构件2尤其可以是功率半导体,该电子构件是市面上的构件,该构件具有包装3和多个接触连接端4。在所示出的构件2中,接触连接端4从包装3的侧面伸出,使得这些接触连接端4从外壳2外部可及。然而,这些接触连接端也可能会布置在外壳的上侧或下侧。这种市面上的电子构件2通常被设置为:以它们的接触连接端4被焊接在电路板的为此具有相对应的连接焊盘的上侧。
在图1中示意性示出的电路板1通过如下方式来制造:首先将各个、随后更详细地描述的层放在彼此上。为此,各个层相叠地被定位在相对应的桌子上,其中该桌子具有相对应的装置,这些桌子确保了各个层相叠的方位精确的定位。为此,在桌子上例如可以布置伸向上的销并且在各个层的边缘区域可以形成相对应的留空部,使得带有留空部的层可以通过销来在桌子上被挪动并且因此各个层可以方位精确地被定位。
在按照本发明的方法中,首先相对应地定位或提供载体层5,在该载体层上布置定位层6,该定位层具有留空部7、7',该留空部大于电子构件2的相对应的基本区域。在图1a中示出的实施例中,载体层5就其而言由两个层组成,即下方的导电层12和布置在其上的电绝缘层13。在当前情况下,定位层6由三个电绝缘层14、15、16组成,这三个电绝缘层分别具有留空部7、7',其中在两个下方的绝缘层14、15中的留空部7两者一样大,而在上方的绝缘层16中的留空部7'稍大于两个另外的留空部7。
在图1b中示出的下一方法步骤中,电子构件2被插入到定位层6或者各个电绝缘层14、15、16中的留空部7、7'中。在此,所插入的电子构件2与包围该构件2的绝缘层14、15、16之间的横向距离a被选择为使得构件2一方面可以良好地被插入到留空部7、7'中,但是另一方面也方位足够精确地被定位。如从图1b中可见,该距离a可以在电子构件2的高度上发生变化,尤其是当该构件2具有外部尺寸不同的区域时。
在电子构件2被插入到留空部7、7'中之后,按照图1c接下来将另一绝缘层8放到电子构件2和定位层6的包围该电子构件2的、最上方的电绝缘层16上。该绝缘层8没有留空部并且在其尺寸方面对应于载体层5的绝缘层13。接着,将导电层9作为最上方的层放到绝缘层8上,该导电层在其尺寸方面对应于载体层5的导电层12。
这两个导电层9、12尤其是铜箔,这些铜箔具有超过50 μm、尤其是约为105 μm的厚度d。在放置上方的导电层9之后,这样产生的层序列10被压制,由此一方面各个层彼此连接,另一方面横向包围所嵌入的构件2的空隙也被填充。为此,针对电绝缘层8、13和15使用预浸料,即用反应性树脂浸渍的玻璃纤维织物,该玻璃纤维织物虽然已干燥但是尚未被时效硬化。这样,在对层序列10进行压制时,有足够的树脂尤其是从预浸料进入包围所嵌入的电子构件2的中间间隙,使得构件2可靠地被固定在其位置。
按照图1d中的图示,先前单独的绝缘层8、13和14至16通过压制成共同的绝缘层17来彼此连接。接下来,在电子构件2的接触连接端4的区域将孔11引入到先前通过对层序列10的压制所产生的电路板1中,其中这些孔11穿过上方的导电层9和覆盖该电子构件2的绝缘层8。在此,这些孔11具有接触连接端4在其上侧被钻孔到达的这种深度。
按照在图1e中所示出的最后一个步骤,接着对这些孔11进行金属化,由此所嵌入的电子构件2的接触连接端4被连接到上方的导电层9上。由于在上一步骤中已经钻孔到达接触连接端4的表面,通过金属化的孔11确保了到接触连接端4的可靠的电连接。在此,在对孔11的金属化的同时,优选地在电路板1的表面、即上方的导电层9上产生相对应的连接区域,为此使导电层9相对应地结构化。
在此,只要导电层9的厚度不对应于连接区域或印制导线的所希望的目标厚度,该厚度就可以通过电镀铜来增加到所希望的目标厚度。类似于上方的导电层9,载体层5的作为下层的导电层12也可以被结构化,以产生相对应的连接区域和印制导线。在这种情况下,也可以根据需要进一步增加连接区域和印制导线的厚度。在这种情况下涉及在制造电路板时公知的方法,使得这些方法在这一点上不必被进一步阐述。
在图2中,定位层6与电子构件2一起被示出,其中这里——类似于图1b中——定位层6的三个绝缘层14、15、16分别以微小的距离相叠布置地被示出。在此,两个层14、15分别具有一样大的留空部7并且绝缘层16具有稍大的留空部7',其中这些留空部7、7'与构件2的外部尺寸适配,使得在所插入的构件2与这些留空部7、7'的边缘之间横向地存在空隙。按照图2中的图示,在定位层6的各个层14、16的上侧和/或下侧可以布置导电部分,尤其是以印制导线18为形式。不同于所示出的实施例,定位层6也可以由数目更少或更多的层来构造或者也可以只由一个层来构造。
Claims (20)
1.一种用于制造带有至少一个嵌入式电子构件(2)的电路板(1)的方法,其中所述电子构件(2)具有包装(3)和接触连接端(4),所述方法具有如下步骤:
• 提供载体层(5);
• 提供定位层(6),所述定位层具有留空部(7、7'),所述留空部大于所述电子构件(2)的相对应的底面;
• 将所述定位层(6)放到所述载体层(5)上;
• 将所述电子构件(2)插入到所述定位层(6)中的留空部(7、7')中;
• 将至少一个电绝缘层(8)放到所述电子构件(2)和包围所述电子构件(2)的定位层(6)上;
• 将导电层(9)放到覆盖所述电子构件(2)的至少一个电绝缘层(8)上;
• 对这样产生的层序列(10)进行压制;
• 在所述电子构件(2)的接触连接端(4)的区域将孔(11)引入到经压制的层序列(10)中,直至至少到达所述接触连接端(4);而且
• 对所述孔(15)进行金属化。
2.根据权利要求1所述的方法,其特征在于,所述孔(11)的至少一部分延伸经过所述导电层(9)和覆盖所述电子构件(2)的至少一个电绝缘层(8)。
3.根据权利要求1或2所述的方法,其特征在于,所述载体层(5)具有导电层(12)和电绝缘层(13),其中所述电绝缘层(13)布置在所述导电层(12)与所述构件(2)或所述定位层(6)之间。
4.根据权利要求3所述的方法,其特征在于,所述孔(11)的至少一部分延伸经过所述载体层(5)。
5.根据权利要求1至4中任一项所述的方法,其特征在于,所述定位层(6)具有至少两个电绝缘层(14、15、16),其中所述电绝缘层(14、15、16)分别具有用于所述电子构件(2)的留空部(7、7')。
6.根据权利要求5所述的方法,其特征在于,针对所述定位层(6)的至少一个电绝缘层(15)使用预浸料,并且针对所述定位层(6)的至少一个电绝缘层(14、16)使用时效硬化后的基础层压板。
7.根据权利要求5或6所述的方法,其特征在于,所述定位层(6)的电绝缘层(14、15、16)至少部分地具有不一样大的留空部(7、7')。
8.根据权利要求1至7中任一项所述的方法,其特征在于,在第一步骤中将留空部(7、7')引入到所述定位层(6)的电绝缘层(14、15、16)中,其中所述留空部(7、7')优选地通过蚀刻、铣削、冲压或者激光切割来制造。
9.根据权利要求1至8中任一项所述的方法,其特征在于,在所述电子构件(2)的接触连接端(4)的区域借助于机械钻孔将所述孔(11)引入到经压制的层序列(10)中。
10.根据权利要求1至9中任一项所述的方法,其特征在于,在下一步骤中,所述至少一个导电层(9、12)被结构化,以产生连接区域。
11.一种带有至少一个嵌入式电子构件(2)的电路板(1),其中所述电子构件(2)具有包装(3)和接触连接端(4),所述电路板在根据权利要求1至10中任一项所述的方法中被制造,其中所述电路板(1)至少具有如下层序列(10):
• 载体层(5);
• 定位层(6),所述定位层具有留空部(7、7'),所述留空部大于所述电子构件(2)的相对应的底面;
• 电绝缘层(8);和
• 导电层(9),其中电子构件(2)被插入到所述定位层(6)中的留空部(7、7')中,其中在所述电子构件(2)的接触连接端(4)的区域从所述层序列(10)的两个外层(5、9)中的至少一个外层引入孔(11)直至至少到达所述接触连接端(4),而且其中所述孔(11)被金属化。
12.根据权利要求11所述的电路板(1),其特征在于,所述孔(11)的至少一部分延伸经过所述导电层(9)和覆盖所述电子构件(2)的至少一个电绝缘层(8)。
13.根据权利要求11或12所述的电路板(1),其特征在于,所述载体层(5)具有导电层(12)和电绝缘层(13),其中所述电绝缘层(13)布置在所述导电层(12)与所述构件(2)或所述定位层(6)之间。
14.根据权利要求13所述的电路板(1),其特征在于,所述孔(15)的至少一部分延伸经过所述载体层(5)。
15.根据权利要求11至14中任一项所述的电路板(1),其特征在于,所述定位层(6)由至少两个电绝缘层(14、15、16)组成,其中所述电绝缘层(14、15、16)分别具有用于所述电子构件(2)的留空部(7、7')。
16.根据权利要求14所述的电路板(1),其特征在于,在所述定位层(6)的至少一个电绝缘层(14、16)的下侧和/或上侧布置有至少一个导电部分、尤其是至少一条印制导线(18)。
17.根据权利要求15或16所述的电路板(1),其特征在于,覆盖所述电子构件(2)的电绝缘层(9)和所述定位层(6)的至少一个电绝缘层(14、16)被构造成预浸料。
18.根据权利要求15至17中任一项所述的电路板(1),其特征在于,所述定位层(6)的至少一个电绝缘层(15)被构造成时效硬化后的基础层压板。
19.根据权利要求11至18中任一项所述的电路板,其特征在于,所述孔(11)的直径至少对应于所述孔(11)的深度。
20. 根据权利要求11至19中任一项所述的电路板(1),其特征在于,至少一个导电层(5、12)具有至少50 μm、优选地至少75 μm、尤其是约为105 μm的厚度(d)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020111996.8A DE102020111996A1 (de) | 2020-05-04 | 2020-05-04 | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil |
DE102020111996.8 | 2020-05-04 | ||
PCT/EP2021/061620 WO2021224204A1 (de) | 2020-05-04 | 2021-05-04 | Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115553075A true CN115553075A (zh) | 2022-12-30 |
Family
ID=75870607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180033026.4A Pending CN115553075A (zh) | 2020-05-04 | 2021-05-04 | 用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP4147542A1 (zh) |
CN (1) | CN115553075A (zh) |
DE (1) | DE102020111996A1 (zh) |
WO (1) | WO2021224204A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021115845A1 (de) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplattenanordnung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4103549B2 (ja) | 2002-10-31 | 2008-06-18 | 株式会社デンソー | 多層配線基板の製造方法及び多層配線基板 |
US8314343B2 (en) | 2007-09-05 | 2012-11-20 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
US8299366B2 (en) | 2009-05-29 | 2012-10-30 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
WO2016060073A1 (ja) * | 2014-10-16 | 2016-04-21 | 株式会社村田製作所 | 複合デバイス |
DE102015113324A1 (de) * | 2015-08-12 | 2017-02-16 | Schweizer Electronic Ag | Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung |
-
2020
- 2020-05-04 DE DE102020111996.8A patent/DE102020111996A1/de active Pending
-
2021
- 2021-05-04 CN CN202180033026.4A patent/CN115553075A/zh active Pending
- 2021-05-04 EP EP21724233.8A patent/EP4147542A1/de active Pending
- 2021-05-04 WO PCT/EP2021/061620 patent/WO2021224204A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021224204A1 (de) | 2021-11-11 |
EP4147542A1 (de) | 2023-03-15 |
DE102020111996A1 (de) | 2021-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6281446B1 (en) | Multi-layered circuit board and method of manufacturing the same | |
US9204552B2 (en) | Printed wiring board | |
US20090101400A1 (en) | Method for manufacturing component-embedded substrate and component-embedded substrate | |
JP2017143254A (ja) | 積層埋込キャパシタを有する配線基板及びその製造方法 | |
KR20120032514A (ko) | 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판 | |
US5637834A (en) | Multilayer circuit substrate and method for forming same | |
JP2007535157A (ja) | 電子モジュール及びその製造方法 | |
US6552265B1 (en) | Printed board assembly and method of its manufacture | |
US9480172B2 (en) | Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20090119704A (ko) | 배선기판, 배선기판의 제조방법, 및 반도체 패키지 | |
WO2011102134A1 (ja) | 部品内蔵基板 | |
KR101438915B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR100820633B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
JP2006114621A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
CN101765343B (zh) | 多层印制电路板及其制造方法 | |
CN115553075A (zh) | 用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板 | |
JPH03283594A (ja) | 回路基板 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
US20030141600A1 (en) | Apparatus and method of manufacturing printed circuit boards | |
KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
US20230337363A1 (en) | Method for producing a printed circuit board, and printed circuit board having at least one embedded electronic component | |
JPH08264939A (ja) | 印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |