JPWO2010092691A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2010092691A1
JPWO2010092691A1 JP2010550392A JP2010550392A JPWO2010092691A1 JP WO2010092691 A1 JPWO2010092691 A1 JP WO2010092691A1 JP 2010550392 A JP2010550392 A JP 2010550392A JP 2010550392 A JP2010550392 A JP 2010550392A JP WO2010092691 A1 JPWO2010092691 A1 JP WO2010092691A1
Authority
JP
Japan
Prior art keywords
stress relaxation
semiconductor device
emitter electrode
relaxation portion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010550392A
Other languages
English (en)
Other versions
JP5343982B2 (ja
Inventor
賢 妹尾
賢 妹尾
友彦 佐藤
友彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2010092691A1 publication Critical patent/JPWO2010092691A1/ja
Application granted granted Critical
Publication of JP5343982B2 publication Critical patent/JP5343982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ワイヤボンディングしたときにコンタクト領域に伝わる応力を緩和するとともに、ワイヤボンディングの信頼性を向上できる半導体装置を提供する。【解決手段】半導体装置１００は、コンタクト領域１０と、層間絶縁膜１４と、エミッタ電極１６と、応力緩和部１８を備えている。コンタクト領域１０は、半導体基板１２の表面に臨む範囲に間隔をあけて複数形成されている。層間絶縁膜１４は、半導体基板１２の表面であって、隣接するコンタクト領域１０の間に設けられている。エミッタ電極１６は、半導体基板１２の上方に設けられており、各コンタクト領域１０と導通している。応力緩和部１８は、エミッタ電極１６の表面であって、コンタクト領域１０の上方にのみ設けられている。応力緩和部１８は導電性材料で形成されている。応力緩和部１８の材料のヤング率は、エミッタ電極１６の材料のヤング率より低い。【選択図】図１

Description

本発明は、半導体装置に関する。
表面電極上に外部配線をワイヤボンディングする半導体装置が知られている。この種の半導体装置では、外部配線を表面電極上にワイヤボンディングするときに、表面電極に応力が加わる。表面電極に応力が加わると、その応力が半導体基板の表面に臨む範囲に形成されているコンタクト領域に伝わり、コンタクト領域が損傷することがある。コンタクト領域が損傷すると、キャリアの流動が妨げられ、半導体装置のデバイス性能が低下する。
特許文献１の半導体装置では、半導体基板の表面であって、隣接するコンタクト領域の間に層間絶縁膜が設けられている。半導体基板の表面には、コンタクト領域と接している表面電極が形成されている。表面電極の表面の全面には、ニッケル層が形成されている。ニッケル層の表面には、外部配線がワイヤボンディングされている。表面電極はアルミニウムで形成されており、ニッケル層よりも柔らかい。このため、ニッケル層の表面に外部配線をワイヤボンディングすると、ワイヤボンディング時にニッケル層に加わる応力が表面電極によって吸収され、コンタクト領域に伝わる応力が緩和される。
特開２００８−２８０７９号公報
この種の半導体装置では、半導体基板の隣接するコンタクト領域の間が表面電極から絶縁される場合がある。例えば、隣接するコンタクト領域の間に絶縁膜が形成され、絶縁膜を介して表面電極等が形成される。かかる場合、絶縁膜や半導体基板の表面に形成されている制御電極等の厚みの影響を受けて半導体装置の最表面に段差が形成される。即ち、隣接するコンタクト領域の間の上方で高く、コンタクト領域の上方で低い段差が形成される。特許文献１の半導体装置では、層間絶縁膜の厚みの影響を受けて、ニッケル層の表面に段差が形成される。このため、ニッケル層の表面に外部配線をワイヤボンディングすると、段差の高い部分にのみ外部配線がボンディングされる。このため、ニッケル層と外部配線の接触面積が小さくなり、外部配線が外れやすくなってしまう。その結果、ワイヤボンディングの信頼性が低下する。
本発明は、上記の課題に鑑みて提案されたものである。本発明は、ワイヤボンディング時にコンタクト領域に伝わる応力を緩和するとともに、ワイヤボンディングの信頼性を向上できる半導体装置を提供することを目的とする。
本発明は、コンタクト領域と、絶縁膜と、表面電極と、応力緩和部を備えている半導体装置に関する。コンタクト領域は、半導体基板の表面に臨む範囲に間隔をあけて複数設けられている。絶縁膜は、半導体基板の表面であって、隣接するコンタクト領域の間に設けられている。表面電極は、半導体基板の上方に設けられており、各コンタクト領域と導通している。応力緩和部は、コンタクト領域の上方かつ、絶縁膜が設けられていない範囲内において、表面電極の表面と内部と裏面の少なくとも一箇所に設けられている。応力緩和部は、導電性材料で形成されている。導電性材料のヤング率は、表面電極のヤング率より低い。
この半導体装置では、応力緩和部が表面電極より柔らかいため、外部配線をワイヤボンディングすると、ワイヤボンディング時に加わる応力が応力緩和部によって緩和される。ワイヤボンディング時にコンタクト領域に伝わる応力が緩和されるため、ワイヤボンディング時にコンタクト領域が損傷することを抑制することができる。また、応力緩和部がコンタクト領域の上方に設けられていることによって、応力緩和部の厚みに応じて絶縁膜の厚みの影響が相殺される。即ち、半導体装置の最表面に形成される段差の低い部分に応力緩和部が設けられるため、半導体装置の最表面に形成される段差の高さが低減される。これによって、半導体装置の最表面と外部配線との接触面積を増大することができる。このため、ワイヤボンディングの信頼性を向上することができる。
上記の半導体装置は、表面電極と応力緩和部の間に設けられており、第２の導電性材料により形成されている導電部を備えていることが好ましい。この場合、第２の導電性材料のヤング率が、表面電極のヤング率よりも低く、かつ、導電性材料のヤング率よりも高いことが好ましい。この構成によると、導電部を設けることで、ワイヤボンディング時に加わる応力を、応力緩和部と導電部によって段階的に緩和することができる。ワイヤボンディング時に加わる応力をより効果的に緩和することができる。
上記の半導体装置では、導電性材料又は第２の導電性材料が導電性ポリマーであることが好ましい。上記の構成によると、導電性ポリマーを表面電極と接触させることで、表面電極が腐食することを防止することができる。
本発明の他の態様は、コンタクト領域と、ドリフト領域と、プレーナゲート電極と、表面電極と、応力緩和部を備えている半導体装置に関する。コンタクト領域は、半導体基板の表面に臨む範囲に間隔をあけて複数形成されている。ドリフト領域は、半導体基板の表面に臨む範囲であって、隣接するコンタクト領域の間に設けられている。プレーナゲート電極は、半導体基板の上方に設けられており、コンタクト領域の一部と対向しているとともにドリフト領域と対向している。表面電極は、半導体基板の上方に設けられており、コンタクト領域の一部と導通している。応力緩和部は、隣接するプレーナゲート電極の間の上方かつ、プレーナゲート電極が設けられていない範囲内において、表面電極の表面と内部と裏面の少なくとも一箇所に設けられている。応力緩和部は導電性材料で形成されている。導電性材料のヤング率は、表面電極のヤング率より低い。
応力緩和部が表面電極より柔らかいため、外部配線をワイヤボンディングすると、ワイヤボンディング時に加わる応力が応力緩和部によって緩和される。ワイヤボンディング時にコンタクト領域に伝わる応力が緩和されるため、ワイヤボンディング時にコンタクト領域が損傷することを抑制することができる。また、応力緩和部が隣接するプレーナゲート電極の間の上方に設けられていることによって、半導体装置の最表面に形成される段差の高さが低減される。これによって、半導体装置の最表面に外部配線をワイヤボンディングしたときに、半導体装置の最表面と外部配線との接触面積を増大することができる。このため、ワイヤボンディングの信頼性を向上することができる。
本発明の半導体装置によると、ワイヤボンディング時にコンタクト領域に伝わる応力を緩和することができる。また、ワイヤボンディングの信頼性を向上することができる。
第１実施例に係る半導体装置１００の断面図を示す。 第２実施例に係る半導体装置２００の断面図を示す。 第３実施例に係る半導体装置３００の断面図を示す。 第４実施例に係る半導体装置４００の断面図を示す。 第５実施例に係る半導体装置５００の断面図を示す。 第６実施例に係る半導体装置６００の断面図を示す。 第７実施例に係る半導体装置７００の断面図を示す。 第８実施例に係る半導体装置８００の断面図を示す。 第８実施例に係る半導体装置８００の他の構造の断面図を示す。 第８実施例に係る半導体装置８００の他の構造の断面図を示す。
上記した本発明の技術的な特徴について列記する。
（特徴１）半導体装置の最表面の全面に表面電極を設ける。この場合、ワイヤボンディングする半導体装置の最表面を同一材料とすることで、ボンディング性を良好にすることができる。
（特徴２）導電性材料を、コンタクト領域に接触させるとともに、隣接する層間絶縁膜の間に連続して設ける。この場合、応力が集中しやすい層間絶縁膜の端部に導電性材料を接触させることで、応力緩和効果を高めることができる。
図面を参照して実施例を説明する。
（第１実施例）
図１に、第１実施例に係る半導体装置１００の一部の断面図を示す。半導体装置１００は、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１００は、半導体基板１２と層間絶縁膜１４とエミッタ電極（表面電極）１６と応力緩和部１８とコレクタ電極２４を備えている。半導体基板１２内には、トレンチゲート電極８と、ゲート絶縁膜４と、コンタクト領域１０と、ボディ領域６と、ドリフト領域２と、バッファ領域２０と、コレクタ領域２２が形成されている。トレンチゲート電極８は、半導体基板１２の表面からコンタクト領域１０とボディ領域６を貫通してドリフト領域２に達するまで伸びている。トレンチゲート電極８の壁面はゲート絶縁膜４で被覆されている。コンタクト領域１０はｎ＋型であり、半導体基板１２の表面に臨む範囲に形成されており、エミッタ電極１６に導通している。コンタクト領域１０の一部には、図示しないｐ＋型のボディコンタクト領域が形成されており、ボディ領域６の電位をエミッタ電極１６の電位によって安定させる。ドリフト領域２は、ｎ−型であり、バッファ領域２０とコレクタ領域２２を介してコレクタ電極２４に導通している。ボディ領域２は、ｐ−型であり、コンタクト領域１０とドリフト領域２を分離している。バッファ領域２０は、ｎ＋型であり、コレクタ領域２２とドリフト領域２を分離している。コレクタ領域２２は、ｐ＋型であり、コレクタ電極２４との接触抵抗を低下させる。
半導体装置１００では、層間絶縁膜１４が、半導体基板１２の表面であって、コンタクト領域１０の間（トレンチゲート電極８の表面）に設けられている。エミッタ電極１６は、コンタクト領域１０の表面と層間絶縁膜１４の表面の全面に亘って設けられている。エミッタ電極１６の表面には、層間絶縁膜１４の厚みＷ３の影響を受けて、段差１６ａが形成されている。段差１６ａの高さＷ２は、層間絶縁膜１４の厚みＷ３と略等しい。エミッタ電極１６の表面の一部であって、コンタクト領域１０の上方（段差１６ａの低い部分１６ａ１）には、応力緩和部１８が設けられている。エミッタ電極１６は、例えばアルミニウムで形成されている。応力緩和部１８は、導電性材料（例えばポリアニリン）で形成されている。応力緩和部１８の材料のヤング率はエミッタ電極１６の材料のヤング率よりも低い。半導体装置１００では、トレンチゲート電極８に所定の電圧が印加されると、コンタクト領域１０とドリフト領域２の間のボディ領域６にチャネルが形成されて、エミッタ電極１６とコレクタ電極２４の間に電流が流れる。
表１に、エミッタ電極１６の材料と応力緩和部１８の材料の組合せの一例を示す。エミッタ電極１６と応力緩和部１８は表１のような組合せで形成することができる。
Figure 2010092691
以下に、半導体基板１２の表面に、エミッタ電極１６と応力緩和部１８を形成する方法を説明する。まず、層間絶縁膜１４が設けられている半導体基板１２の表面にエミッタ電極１６を形成する。このとき、エミッタ電極１６の表面には、層間絶縁膜１４の厚みに応じて段差が形成される。即ち、コンタクト領域１０の上方で低い段差が形成される。次いで、エミッタ電極１６の表面であって、コンタクト領域１０の上方（段差の低い部分）に、段差を埋めるように応力緩和部１８を形成する。これによって、半導体基板１２の表面に、応力緩和部１８が表面に設けられたエミッタ電極１６を形成することができる。なお、ワイヤボンディングの信頼性上、最表面は平坦であることが好ましいが、半導体装置１００では、製造ばらつきによって最表面に僅かな段差Ｗ１が生じている。後述する第２〜第８実施例の半導体装置はいずれも、製造ばらつきによって最表面に僅かな段差が生じている。
半導体装置１００では、応力緩和部１８がエミッタ電極１６より柔らかいため、外部配線をワイヤボンディングすると、ワイヤボンディング時に加わる応力が応力緩和部１８によって緩和される。ワイヤボンディング時にコンタクト領域１０に伝わる応力が緩和されるため、ワイヤボンディング時にコンタクト領域１０が損傷することを抑制することができる。また、応力緩和部１８がコンタクト領域１０の上方に設けられていることによって、半導体装置１００の最表面に形成される段差が高さＷ１（＜Ｗ３）にまで低減されている。このため、ワイヤボンディングの信頼性を高めることができる。さらに、応力緩和部１８をポリアニリンで形成した場合、ポリアニリンをエミッタ電極１６に接触させることで、エミッタ電極１６が腐食することを防止することができる。なお、半導体装置１００では、最表面にエミッタ電極１６の表面で高く、応力緩和部１８の表面で低い段差Ｗ１が形成されているが、最表面にエミッタ電極１６の表面で低く、応力緩和部１８の表面で高い段差が形成されていてもよい。または、エミッタ電極１６の表面と応力緩和部１８の表面が等しく、最表面が平坦であってもよい。
（第２実施例）
図２に、実施例２に係る半導体装置２００の断面図を示す。図２において、図１の参照符号に３０を加えた部材は、図１で説明した部材と同一である。半導体装置２００では、応力緩和部４８が、コンタクト領域４０の上方であって、エミッタ電極４６の内部に設けられている。
以下に、半導体基板４２の表面に、エミッタ電極４６と応力緩和部４８を形成する方法を説明する。まず、層間絶縁膜４４が設けられている半導体基板４２の表面にエミッタ電極４６を半分の高さまで形成する。このとき、エミッタ電極４６の表面には、層間絶縁膜４４の厚みに応じて段差が形成される。即ち、コンタクト領域４０の上方で低い段差が形成される。次いで、エミッタ電極４６の表面であって、コンタクト領域４０の上方（段差の低い部分）に、段差を埋めるように応力緩和部４８を形成し、段差を低減する。次いで、エミッタ電極４６の表面と応力緩和部４８の表面にさらにエミッタ電極４６を所定の高さまで形成する。これによって、半導体基板４２の表面に、応力緩和部４８が内部に設けられたエミッタ電極４６を形成することができる。
半導体装置２００では、応力緩和部４８の厚みＷ５に応じて、層間絶縁膜４４の厚みＷ６の影響が相殺され、半導体装置２００の最表面に形成される段差が高さＷ４（＜Ｗ６）にまで低減されている。ここで、Ｗ６＞Ｗ５＞Ｗ４である。このため、エミッタ電極４６の内部に応力緩和部４８が設けられている場合であっても、ワイヤボンディング時に加わる応力を緩和できるとともに、ワイヤボンディング時の信頼性を高めることができる。また、半導体装置２００では、半導体装置２００の最表面の全面にエミッタ電極４６が設けられているため、外部配線をボンディングする層を同一材料にすることができ、ボンディング性を良好にすることができる。
（第３実施例）
図３に、第３実施例に係る半導体装置３００の断面図を示す。図３において、図１の参照符号に６０を加えた部材は、図１で説明した部材と同一である。半導体装置３００では、応力緩和部７８が、コンタクト領域７０の上方であって、エミッタ電極７６の裏面に設けられている。また、応力緩和部７８は、コンタクト領域７０と接触しており、隣接する層間絶縁膜７４の間に連続して設けられている。
以下に、半導体基板７２の表面に、エミッタ電極７６と応力緩和部７８を形成する方法を説明する。まず、層間絶縁膜７４が設けられている半導体基板７２の表面において、層間絶縁膜７４の間に応力緩和部７８を形成する。これによって、層間絶縁膜７４の厚みによる段差が低減される。次いで、層間絶縁膜７４の表面と応力緩和部７８の表面にエミッタ電極７６を形成する。これによって、半導体基板７２の表面に、内部に導電性材料７８が設けられたエミッタ電極７６を形成することができる。
半導体装置３００では、応力緩和部７８の厚みＷ８に応じて、層間絶縁膜４４の厚みＷ９の影響が相殺され、半導体装置３００の最表面に形成される段差が高さＷ７（＜Ｗ９）にまで低減されている。ここで、Ｗ９＞Ｗ８＞Ｗ７である。このため、エミッタ電極７６の裏面に導電性材料７８が設けられている場合であっても、ワイヤボンディング時に加わる応力を緩和できるとともに、半導体装置３００の最表面に形成される段差の高さを低減することができ、ワイヤボンディング時の信頼性を高めることができる。また、半導体装置３００では、応力が集中しやすい層間絶縁膜７４の端部に応力緩和部７８が接触しているため、応力緩和部７８によって応力が効果的に緩和される。このため、応力緩和効果を高めることができる。
（第４実施例）
図４に、第４実施例に係る半導体装置４００の断面図を示す。図４において、図１の参照符号に１００を加えた部材は、図１で説明した部材と同一である。半導体装置４００では、応力緩和部１１８が、コンタクト領域１１０と接触しており、隣接する層間絶縁膜１１４の間に連続して設けられている。また、応力緩和部１１８とエミッタ電極１１６の間に、両者を分離している導電部１１９が設けられている。応力緩和部１１８の材料とエミッタ電極１１６の材料は異なっている。導電部１１９の厚みはＷ１１であり、層間絶縁膜１１４と導電性材料１１８の表面に連続して設けられている。導電部１１９の材料のヤング率は、エミッタ電極１１６の材料のヤング率よりも低く、かつ、応力緩和部１１８の材料のヤング率よりも高い。
表２に、エミッタ電極１１６の材料と応力緩和部１１８の材料と導電部１１９の材料の組合せの一例を示す。エミッタ電極１１６の材料と応力緩和部１１８の材料と導電部１１９の材料は、表２のような組合せで形成することができる。
Figure 2010092691
以下に、半導体基板１１２の表面に、エミッタ電極１１６と応力緩和部１１８と導電部１１９を形成する方法を説明する。まず、第３実施例の半導体装置３００の製造方法と同様の手順によって、半導体基板１１２の表面に応力緩和部１１８を形成する。次いで、層間絶縁膜１１４の表面と応力緩和部１１８の表面に導電部１１９を形成する。次いで、導電部１１９の表面にエミッタ電極１１６を形成する。これによって、半導体基板７２の表面に、エミッタ電極１１６と応力緩和部１１８と導電部１１９を形成することができる。
半導体装置４００では、応力緩和部１１８の厚みＷ１２に応じて、層間絶縁膜１１４の厚みＷ１３の影響が相殺され、半導体装置４００の最表面に形成される段差が高さＷ１０（＜Ｗ１２）にまで低減されている。ここで、Ｗ１３＞Ｗ１２＞Ｗ１１である。このため、ワイヤボンディング時の信頼性を高めることができる。なお、導電部１１９はエミッタ電極１１６の表面と応力緩和部１１８の表面に連続して一様に形成されているため、導電部１１９の厚みＷ１１は最表面に形成される段差の高さに影響しない。また、半導体装置４００では、エミッタ電極１１６と応力緩和部１１８の間に導電部１１９を設けることで、ワイヤボンディング時に加わる応力を応力緩和部１１６と導電部１１９によって段階的に緩和することができる。ワイヤボンディング時に加わる応力をより効果的に緩和することができる。
（第５実施例）
図５に、第５実施例に係る半導体装置５００の断面図を示す。図５において、図１の参照符号に１３０を加えた部材は、図１で説明した部材と同一である。半導体装置５００では、層間絶縁膜１４４の厚みＷ１６の影響を受けて、エミッタ電極１４６の表面に高さＷ１５の滑らかな段差１４６ａが形成されている。エミッタ電極１４６の表面の一部であって、コンタクト領域１４０の上方（段差１４６ａの低い部分１４６ａ１）には、導電性材料１４８が設けられている。
以下に、半導体基板１１２の表面に、エミッタ電極１４６と応力緩和部１４８を形成する方法を説明する。まず、層間絶縁膜１４４が設けられている半導体基板１３２の表面にエミッタ電極１４６を形成する。このとき、エミッタ電極１４６を形成するときの成膜温度又はアニール温度を高くすることによって、表面が滑らかな形状のエミッタ電極１４６を形成することができる。または、エミッタ電極１４６の厚みを厚く形成することによって、表面が滑らかな形状のエミッタ電極１４６を形成することができる。次いで、エミッタ電極１４６の表面であって、コンタクト領域１４０の上方（段差の低い部分）に、段差を埋めるように応力緩和部１４８を形成する。これによって、半導体基板１３２の表面に、応力緩和部１４８が表面に設けられたエミッタ電極１４６を形成することができる。
半導体装置５００では、応力緩和部１４８がコンタクト領域１４０の上方に設けられていることによって、半導体装置５００の最表面に形成される段差が高さＷ１４（＜Ｗ１６）にまで低減されている。ここで、Ｗ１６＞Ｗ１５＞Ｗ１４である。このため、エミッタ電極１４６の表面に滑らかな段差が形成されている場合であっても、ワイヤボンディング時に加わる応力を緩和できるとともに、ワイヤボンディングの信頼性を高めることができる。また、半導体装置５００では、最表面の段差が滑らかな形状であるため、最表面の段差が凹凸形状である場合に比して応力緩和部１４８の表面の面積が大きい。このため、最表面の段差が凹凸形状である場合に比してワイヤボンディング時に加わる応力をより緩和することができる。応力緩和効果を高めることができる。
（第６実施例）
図６に、第６実施例に係る半導体装置６００の断面図を示す。図６において、図１の参照符号に１６０を加えた部材は、図１で説明した部材と同一である。半導体装置６００では、応力緩和部１７８が、コンタクト領域１７０の上方の一部であって、エミッタ電極１７６の裏面に設けられている。導電性材料１７８は、隣接する層間絶縁膜１７４の間の一部に設けられている。また、導電性材料１７８は、コンタクト領域１７０と接触しており、層間絶縁膜１７４と接触していない。半導体装置６００の応力緩和部１７８は、実施例３の半導体装置３００の応力緩和部７８の形成方法に従って、コンタクト領域１７０の上方の一部にのみ応力緩和部１７８を配置することで形成することができる。半導体装置６００のエミッタ電極１７６は、第３実施例の半導体装置３００のエミッタ電極７６の形成方法に従って形成することができる。
半導体装置６００では、応力緩和部１７８の厚みＷ１８に応じて、層間絶縁膜１７４の厚みＷ１９の影響が相殺され、半導体装置６００の最表面に形成される段差が高さＷ１７（＜Ｗ１９）にまで低減されている。ここで、Ｗ１９＞Ｗ１８＞Ｗ１７である。このため、コンタクト領域１７０の上方の一部に導電性材料１７８が設けられている場合であっても、ワイヤボンディング時に加わる応力を緩和できるとともに、半導体装置６００の最表面に形成される段差の高さを低減することができ、ワイヤボンディング時の信頼性を高めることができる。また、半導体装置６００では、キャリアが層間絶縁膜１７４の近傍を通過するため、キャリアが応力緩和部１７８を通過することなくドリフト領域１６２に流れ込む。このため、キャリアが応力緩和部１７８による抵抗を受けることがなく、良好なオン抵抗を実現することができる。
（第７実施例）
図７に、第７実施例に係る半導体装置７００の断面図を示す。図７において、図１の参照符号に２００を加えた部材は、図１で説明した部材と同一である。半導体装置７００では、エミッタ電極２１６の表面に、層間絶縁膜２１４の厚みＷ２２の影響を受けて、高さＷ２１の段差２１６ａが形成されている。段差２１６ａの高さＷ２１は、層間絶縁膜２１４の厚みＷ２２と略等しい。応力緩和部２１８は、エミッタ電極２１６の表面であって、一部のコンタクト領域２１０ｂの上方（段差２１６ａの低い部分２１６ａ１）にのみ設けられている。他のコンタクト領域２１０ａ、２１０ｃの上方には、応力緩和部２１８が設けられていない。半導体装置７００のエミッタ電極２１６は、第１実施例の半導体装置１００のエミッタ電極１６の形成方法に従って形成することができる。半導体装置７００の応力緩和部２１８は、第１実施例の半導体装置１００の応力緩和部１８の形成方法に従って、一部のコンタクト領域２１０ｂの上方にのみ応力緩和部２１８を配置することで形成することができる。
半導体装置７００では、応力緩和部２１８が一部のコンタクト領域２１０ｂの上方に設けられているため、半導体装置７００の最表面に形成される段差の一部が高さＷ２０（＜Ｗ２２）にまで低減されている。半導体装置７００では、このように応力緩和部２１８が一部のコンタクト領域２１０ｂの上方に設けられている場合であっても、ワイヤボンディングの信頼性を高めることができる。なお、応力緩和部２１８を一部のコンタクト領域２１０ｂの上方にのみ設ける場合、ワイヤボンディングする位置の直下に応力緩和部２１８を設けることが好ましい。この場合、ワイヤボンディング時に加わる応力を効果的に緩和することができる。
（第８実施例）
図８に、第８実施例に係る半導体装置８００の断面図を示す。半導体装置８００は、プレーナゲート型のＩＧＢＴである。半導体装置８００は、半導体基板２４２と、プレーナゲート電極２４３と、エミッタ電極２４６と、導電性材料２４８と、コレクタ電極２５４を備えている。半導体基板２４２内には、コンタクト領域２４０と、ボディ領域２３６と、ドリフト領域２３２と、バッファ領域２５０と、コレクタ領域２５２が形成されている。コンタクト領域２４０はｎ＋型であり、半導体基板２４２の表面に臨む範囲に形成されており、エミッタ電極２４６に導通している。コンタクト領域２４０の一部には、図示しないｐ＋型のボディコンタクト領域が形成されており、ボディ領域２３６の電位をエミッタ電極２４６の電位によって安定させる。ドリフト領域２３２は、ｎ−型であり、半導体基板２４２の裏面に臨む範囲に形成されており、バッファ領域２５０とコレクタ領域２５２を介してコレクタ電極２５４に導通している。ボディ領域２３２は、ｐ−型であり、コンタクト領域２４０とドリフト領域２３２を分離している。バッファ領域２５０は、ｎ＋型であり、コレクタ領域２５２とドリフト領域２３２を分離している。コレクタ領域２５２は、ｐ＋型であり、コレクタ電極２５４との接触抵抗を低下させる。
半導体装置８００では、プレーナゲート電極２４３が、半導体基板２４２の表面の一部に設けられており、ゲート絶縁膜２４４を介してコンタクト領域２４０の一部と対向している。また、プレーナゲート電極２４３は、隣接するコンタクト領域２４０の間に、ドリフト領域２３２の一部の表面とボディ領域２３６の一部の表面を介して設けられている。プレーナゲート電極２４３の壁面はゲート絶縁膜２４４で被覆されている。エミッタ電極２４６の表面には、ゲート絶縁膜２４４で被覆されたプレーナゲート電極２４３の厚みＷ２５の影響を受けて、段差２４６ａが形成されている。段差２４６ａの高さＷ２４は、ゲート絶縁膜２４４で被覆されたプレーナゲート電極２４３の厚みＷ２５と略等しい。エミッタ電極２４６の表面の一部であって、隣接するプレーナゲート電極２４３の間の上方（段差２４６ａの低い部分２４６ａ１）には、応力緩和部２４８が設けられている。エミッタ電極２４６は、例えばアルミニウムで形成されている。応力緩和部２４８は、導電性材料（例えばポリアニリン）で形成されている。応力緩和部２４８の材料のヤング率はエミッタ電極２４６の材料のヤング率よりも低い。半導体装置８００では、プレーナゲート電極２４３に所定の電圧が印加されると、コンタクト領域２４０とドリフト領域２３２の間のボディ領域２３６にチャネルが形成されて、エミッタ電極２４６とコレクタ電極２５４の間に電流が流れる。
図８に示す半導体装置８００のエミッタ電極２４６と応力緩和部２４８は、表面にプレーナゲート電極２４３が設けられている半導体基板２４２の表面に対して、実施例１の半導体装置１００のエミッタ電極１６と応力緩和部１８の形成方法に従って形成することができる。なお、応力緩和部２４８は、図９に示すようにエミッタ電極２４６の内部に設けられてもよいし、図１０に示すようにエミッタ電極２４６の裏面に設けられてもよい。図９に示す構造の場合、エミッタ電極２４６と応力緩和部２４８は、表面にプレーナゲート電極２４３が設けられている半導体基板２４２の表面に対して、実施例２の半導体装置２００のエミッタ電極４６と応力緩和部４８の形成方法に従って形成することができる。図１０に示す構造の場合、エミッタ電極２４６と応力緩和部２４８は、表面にプレーナゲート電極２４３が設けられている半導体基板の表面に対して、第３実施例の半導体装置３００のエミッタ電極７６と応力緩和部７８の形成方法に従って形成することができる。
半導体装置８００では、応力緩和部２４８がエミッタ電極２４６より柔らかいため、外部配線をワイヤボンディングすると、ワイヤボンディング時に加わる応力が応力緩和部２４８によって緩和される。ワイヤボンディング時にコンタクト領域２４０に伝わる応力が緩和されるため、ワイヤボンディング時にコンタクト領域２４０が損傷することを抑制することができる。また、応力緩和部２４８が隣接するプレーナゲート電極２４３の間の上方に設けられていることによって、半導体装置８００の最表面に形成される段差が高さＷ２３（＜Ｗ２５）にまで低減されている。ここで、Ｗ２５＞Ｗ２４＞Ｗ２３である。このため、ワイヤボンディングの信頼性を高めることができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
 符号の説明
２、３２、６２、１０２、１３２、１６２、２０２、２３２：ドリフト領域
４、３４、６４、１０４、１３４、１６４、２０４、２４４：ゲート絶縁膜
６、３６、６６、１０６、１３６、１６６、２０６、２３６：ボディ領域
８、３８、６８、１０８、１３８、１６８、２０８：トレンチゲート電極
１０、４０、７０、１１０、１４０、１７０、２１０ａ、２１０ｂ、２１０ｃ、２４０：コンタクト領域
１２、４２、７２、１１２、１４２、１７２、２１２、２４２：半導体基板
１４、４４、７４、１１４、１４４、１７４、２１４、：層間絶縁膜
１６、４６、７６、１１６、１４６、１７６、２１６、２４６：エミッタ電極
１８、４８、７８、１１８、１４８、１７８、２１８、２４８：応力緩和部
２０、５０、８０、１２０、１５０、１８０、２２０、２５０：バッファ領域
２２、５２、８２、１２２、１５２、１８２、２２２、２５２：コレクタ領域
２４、５４、８４、１２４、１５４、１８４、２２４、２５４：コレクタ電極
１１９：導電部
２１３：プレーナゲート電極
図面を参照して実施例を説明する。
（第１実施例）
図１に、第１実施例に係る半導体装置１００の一部の断面図を示す。半導体装置１００は、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１００は、半導体基板１２と層間絶縁膜１４とエミッタ電極（表面電極）１６と応力緩和部１８とコレクタ電極２４を備えている。半導体基板１２内には、トレンチゲート電極８と、ゲート絶縁膜４と、コンタクト領域１０と、ボディ領域６と、ドリフト領域２と、バッファ領域２０と、コレクタ領域２２が形成されている。トレンチゲート電極８は、半導体基板１２の表面からコンタクト領域１０とボディ領域６を貫通してドリフト領域２に達するまで伸びている。トレンチゲート電極８の壁面はゲート絶縁膜４で被覆されている。コンタクト領域１０はｎ＋型であり、半導体基板１２の表面に臨む範囲に形成されており、エミッタ電極１６に導通している。コンタクト領域１０の一部には、図示しないｐ＋型のボディコンタクト領域が形成されており、ボディ領域６の電位をエミッタ電極１６の電位によって安定させる。ドリフト領域２は、ｎ−型であり、バッファ領域２０とコレクタ領域２２を介してコレクタ電極２４に導通している。ボディ領域６は、ｐ−型であり、コンタクト領域１０とドリフト領域２を分離している。バッファ領域２０は、ｎ＋型であり、コレクタ領域２２とドリフト領域２を分離している。コレクタ領域２２は、ｐ＋型であり、コレクタ電極２４との接触抵抗を低下させる。
以下に、半導体基板７２の表面に、エミッタ電極７６と応力緩和部７８を形成する方法を説明する。まず、層間絶縁膜７４が設けられている半導体基板７２の表面において、層間絶縁膜７４の間に応力緩和部７８を形成する。これによって、層間絶縁膜７４の厚みによる段差が低減される。次いで、層間絶縁膜７４の表面と応力緩和部７８の表面にエミッタ電極７６を形成する。これによって、半導体基板７２の表面に、裏面に応力緩和部７８が設けられたエミッタ電極７６を形成することができる。
半導体装置３００では、応力緩和部７８の厚みＷ８に応じて、層間絶縁膜４４の厚みＷ９の影響が相殺され、半導体装置３００の最表面に形成される段差が高さＷ７（＜Ｗ９）にまで低減されている。ここで、Ｗ９＞Ｗ８＞Ｗ７である。このため、エミッタ電極７６の裏面に応力緩和部７８が設けられている場合であっても、ワイヤボンディング時に加わる応力を緩和できるとともに、半導体装置３００の最表面に形成される段差の高さを低減することができ、ワイヤボンディング時の信頼性を高めることができる。また、半導体装置３００では、応力が集中しやすい層間絶縁膜７４の端部に応力緩和部７８が接触しているため、応力緩和部７８によって応力が効果的に緩和される。このため、応力緩和効果を高めることができる。
（第４実施例）
図４に、第４実施例に係る半導体装置４００の断面図を示す。図４において、図１の参照符号に１００を加えた部材は、図１で説明した部材と同一である。半導体装置４００では、応力緩和部１１８が、コンタクト領域１１０と接触しており、隣接する層間絶縁膜１１４の間に連続して設けられている。また、応力緩和部１１８とエミッタ電極１１６の間に、両者を分離している導電部１１９が設けられている。応力緩和部１１８の材料とエミッタ電極１１６の材料は異なっている。導電部１１９の厚みはＷ１１であり、層間絶縁膜１１４と応力緩和部１１８の表面に連続して設けられている。導電部１１９の材料のヤング率は、エミッタ電極１１６の材料のヤング率よりも低く、かつ、応力緩和部１１８の材料のヤング率よりも高い。
以下に、半導体基板１１２の表面に、エミッタ電極１１６と応力緩和部１１８と導電部１１９を形成する方法を説明する。まず、第３実施例の半導体装置３００の製造方法と同様の手順によって、半導体基板１１２の表面に応力緩和部１１８を形成する。次いで、層間絶縁膜１１４の表面と応力緩和部１１８の表面に導電部１１９を形成する。次いで、導電部１１９の表面にエミッタ電極１１６を形成する。これによって、半導体基板１１２の表面に、エミッタ電極１１６と応力緩和部１１８と導電部１１９を形成することができる。
半導体装置４００では、応力緩和部１１８の厚みＷ１２に応じて、層間絶縁膜１１４の厚みＷ１３の影響が相殺され、半導体装置４００の最表面に形成される段差が高さＷ１０（＜Ｗ１２）にまで低減されている。ここで、Ｗ１３＞Ｗ１２＞Ｗ１１である。このため、ワイヤボンディング時の信頼性を高めることができる。なお、導電部１１９はエミッタ電極１１６の表面と応力緩和部１１８の表面に連続して一様に形成されているため、導電部１１９の厚みＷ１１は最表面に形成される段差の高さに影響しない。また、半導体装置４００では、エミッタ電極１１６と応力緩和部１１８の間に導電部１１９を設けることで、ワイヤボンディング時に加わる応力を応力緩和部１１８と導電部１１９によって段階的に緩和することができる。ワイヤボンディング時に加わる応力をより効果的に緩和することができる。
（第５実施例）
図５に、第５実施例に係る半導体装置５００の断面図を示す。図５において、図１の参照符号に１３０を加えた部材は、図１で説明した部材と同一である。半導体装置５００では、層間絶縁膜１４４の厚みＷ１６の影響を受けて、エミッタ電極１４６の表面に高さＷ１５の滑らかな段差１４６ａが形成されている。エミッタ電極１４６の表面の一部であって、コンタクト領域１４０の上方（段差１４６ａの低い部分１４６ａ１）には、応力緩和部１４８が設けられている。
以下に、半導体基板１３２の表面に、エミッタ電極１４６と応力緩和部１４８を形成する方法を説明する。まず、層間絶縁膜１４４が設けられている半導体基板１３２の表面にエミッタ電極１４６を形成する。このとき、エミッタ電極１４６を形成するときの成膜温度又はアニール温度を高くすることによって、表面が滑らかな形状のエミッタ電極１４６を形成することができる。または、エミッタ電極１４６の厚みを厚く形成することによって、表面が滑らかな形状のエミッタ電極１４６を形成することができる。次いで、エミッタ電極１４６の表面であって、コンタクト領域１４０の上方（段差の低い部分）に、段差を埋めるように応力緩和部１４８を形成する。これによって、半導体基板１３２の表面に、応力緩和部１４８が表面に設けられたエミッタ電極１４６を形成することができる。
（第６実施例）
図６に、第６実施例に係る半導体装置６００の断面図を示す。図６において、図１の参照符号に１６０を加えた部材は、図１で説明した部材と同一である。半導体装置６００では、応力緩和部１７８が、コンタクト領域１７０の上方の一部であって、エミッタ電極１７６の裏面に設けられている。応力緩和部１７８は、隣接する層間絶縁膜１７４の間の一部に設けられている。また、応力緩和部１７８は、コンタクト領域１７０と接触しており、層間絶縁膜１７４と接触していない。半導体装置６００の応力緩和部１７８は、実施例３の半導体装置３００の応力緩和部７８の形成方法に従って、コンタクト領域１７０の上方の一部にのみ応力緩和部１７８を配置することで形成することができる。半導体装置６００のエミッタ電極１７６は、第３実施例の半導体装置３００のエミッタ電極７６の形成方法に従って形成することができる。
半導体装置６００では、応力緩和部１７８の厚みＷ１８に応じて、層間絶縁膜１７４の厚みＷ１９の影響が相殺され、半導体装置６００の最表面に形成される段差が高さＷ１７（＜Ｗ１９）にまで低減されている。ここで、Ｗ１９＞Ｗ１８＞Ｗ１７である。このため、コンタクト領域１７０の上方の一部に応力緩和部１７８が設けられている場合であっても、ワイヤボンディング時に加わる応力を緩和できるとともに、半導体装置６００の最表面に形成される段差の高さを低減することができ、ワイヤボンディング時の信頼性を高めることができる。また、半導体装置６００では、キャリアが層間絶縁膜１７４の近傍を通過するため、キャリアが応力緩和部１７８を通過することなくドリフト領域１６２に流れ込む。このため、キャリアが応力緩和部１７８による抵抗を受けることがなく、良好なオン抵抗を実現することができる。
（第８実施例）
図８に、第８実施例に係る半導体装置８００の断面図を示す。半導体装置８００は、プレーナゲート型のＩＧＢＴである。半導体装置８００は、半導体基板２４２と、プレーナゲート電極２４３と、エミッタ電極２４６と、応力緩和部２４８と、コレクタ電極２５４を備えている。半導体基板２４２内には、コンタクト領域２４０と、ボディ領域２３６と、ドリフト領域２３２と、バッファ領域２５０と、コレクタ領域２５２が形成されている。コンタクト領域２４０はｎ＋型であり、半導体基板２４２の表面に臨む範囲に形成されており、エミッタ電極２４６に導通している。コンタクト領域２４０の一部には、図示しないｐ＋型のボディコンタクト領域が形成されており、ボディ領域２３６の電位をエミッタ電極２４６の電位によって安定させる。ドリフト領域２３２は、ｎ−型であり、半導体基板２４２の裏面に臨む範囲に形成されており、バッファ領域２５０とコレクタ領域２５２を介してコレクタ電極２５４に導通している。ボディ領域２３６は、ｐ−型であり、コンタクト領域２４０とドリフト領域２３２を分離している。バッファ領域２５０は、ｎ＋型であり、コレクタ領域２５２とドリフト領域２３２を分離している。コレクタ領域２５２は、ｐ＋型であり、コレクタ電極２５４との接触抵抗を低下させる。
２、３２、６２、１０２、１３２、１６２、２０２、２３２：ドリフト領域
４、３４、６４、１０４、１３４、１６４、２０４、２４４：ゲート絶縁膜
６、３６、６６、１０６、１３６、１６６、２０６、２３６：ボディ領域
８、３８、６８、１０８、１３８、１６８、２０８：トレンチゲート電極
１０、４０、７０、１１０、１４０、１７０、２１０ａ、２１０ｂ、２１０ｃ、２４０：コンタクト領域
１２、４２、７２、１１２、１４２、１７２、２１２、２４２：半導体基板
１４、４４、７４、１１４、１４４、１７４、２１４、：層間絶縁膜
１６、４６、７６、１１６、１４６、１７６、２１６、２４６：エミッタ電極
１８、４８、７８、１１８、１４８、１７８、２１８、２４８：応力緩和部
２０、５０、８０、１２０、１５０、１８０、２２０、２５０：バッファ領域
２２、５２、８２、１２２、１５２、１８２、２２２、２５２：コレクタ領域
２４、５４、８４、１２４、１５４、１８４、２２４、２５４：コレクタ電極
１１９：導電部
２４３：プレーナゲート電極

Claims (4)

  1. 半導体基板の表面に臨む範囲に間隔をあけて設けられている複数のコンタクト領域と、
    半導体基板の表面であって、隣接するコンタクト領域の間に設けられている絶縁膜と、
    半導体基板の上方に設けられており、各コンタクト領域と導通している表面電極と、
    コンタクト領域の上方かつ、絶縁膜が設けられていない範囲内において、表面電極の表面と内部と裏面の少なくとも一箇所に設けられている応力緩和部と、を備えており、
    応力緩和部は導電性材料で形成されており、
    導電性材料のヤング率が表面電極の材料のヤング率よりも低いことを特徴とする半導体装置。
  2. 前記表面電極と前記応力緩和部の間に設けられており、第２の導電性材料により形成されている導電部を備えており、
    第２の導電性材料のヤング率が、前記表面電極のヤング率よりも低く、かつ、前記導電性材料のヤング率よりも高いことを特徴とする請求項１に記載の半導体装置。
  3. 前記導電性材料又は前記第２の導電性材料が導電性ポリマーであることを特徴とする請求項１又は２に記載の半導体装置。
  4. 半導体基板の表面に臨む範囲に間隔をあけて設けられている複数のコンタクト領域と、
    半導体基板の表面に臨む範囲であって、隣接するコンタクト領域の間に設けられているドリフト領域と、
    半導体基板の上方に設けられており、隣接するコンタクト領域の一部と対向しているとともにドリフト領域と対向しているプレーナゲート電極と、
    半導体基板の上方に設けられており、コンタクト領域の一部と導通している表面電極と、
    隣接するプレーナゲート電極の間の上方かつ、プレーナゲート電極が設けられていない範囲内において、表面電極の表面と内部と裏面の少なくとも一箇所に設けられている応力緩和部と、を備えており、
    応力緩和部は導電性材料で形成されており、
    導電性材料のヤング率が表面電極の材料のヤング率よりも低いことを特徴とする半導体装置。
JP2010550392A 2009-02-16 2009-02-16 半導体装置 Expired - Fee Related JP5343982B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/052554 WO2010092691A1 (ja) 2009-02-16 2009-02-16 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2010092691A1 true JPWO2010092691A1 (ja) 2012-08-16
JP5343982B2 JP5343982B2 (ja) 2013-11-13

Family

ID=42561543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010550392A Expired - Fee Related JP5343982B2 (ja) 2009-02-16 2009-02-16 半導体装置

Country Status (4)

Country Link
US (1) US8952553B2 (ja)
JP (1) JP5343982B2 (ja)
DE (1) DE112009004375B4 (ja)
WO (1) WO2010092691A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450796B2 (en) * 2009-04-28 2013-05-28 Mitsubishi Electric Corporation Power semiconductor device
JP5995518B2 (ja) * 2012-05-11 2016-09-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014160779A (ja) * 2013-02-20 2014-09-04 Toyota Motor Corp 半導体装置
JP2016174040A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
DE102015219183B4 (de) * 2015-10-05 2019-06-06 Infineon Technologies Ag Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
KR102184252B1 (ko) * 2017-03-16 2020-11-30 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2019110247A (ja) * 2017-12-19 2019-07-04 トヨタ自動車株式会社 半導体装置
US10896887B2 (en) * 2018-05-10 2021-01-19 Infineon Technologies Ag Stress relieving structure for semiconductor device
WO2024014149A1 (ja) * 2022-07-15 2024-01-18 ローム株式会社 電子部品および電子モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
JPS61287147A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd 多層配線の形成方法
US5084413A (en) * 1986-04-15 1992-01-28 Matsushita Electric Industrial Co., Ltd. Method for filling contact hole
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
EP0558304B1 (en) * 1992-02-28 2000-01-19 STMicroelectronics, Inc. Method of forming submicron contacts
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JP3226082B2 (ja) * 1994-10-26 2001-11-05 富士電機株式会社 半導体装置
JPH08213453A (ja) * 1995-02-01 1996-08-20 Ricoh Co Ltd 半導体装置とその製造方法
US5889330A (en) * 1995-03-10 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device whose flattening resin film component has a controlled carbon atom content
JP3941135B2 (ja) 1995-07-27 2007-07-04 ソニー株式会社 トランジスタ素子の作製方法
US5700716A (en) * 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
JP3709713B2 (ja) * 1998-06-22 2005-10-26 富士電機デバイステクノロジー株式会社 半導体装置
JP2001250946A (ja) * 2000-03-03 2001-09-14 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP4906184B2 (ja) * 2000-11-17 2012-03-28 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置の製造方法
US6649973B2 (en) 2001-03-28 2003-11-18 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003101024A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005136270A (ja) 2003-10-31 2005-05-26 Nec Kansai Ltd 縦型ｍｏｓｆｅｔを備えた半導体装置
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
JP4322189B2 (ja) * 2004-09-02 2009-08-26 株式会社ルネサステクノロジ 半導体装置
JP4973046B2 (ja) 2006-07-20 2012-07-11 株式会社デンソー 半導体装置の製造方法
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
DE112009004375T5 (de) 2012-05-24
US8952553B2 (en) 2015-02-10
WO2010092691A1 (ja) 2010-08-19
US20110298048A1 (en) 2011-12-08
DE112009004375B4 (de) 2014-03-27
JP5343982B2 (ja) 2013-11-13

Similar Documents

Publication Publication Date Title
JP5343982B2 (ja) 半導体装置
JP5319084B2 (ja) 半導体装置
JP5728258B2 (ja) 半導体装置
KR101231077B1 (ko) 반도체장치
US20090224313A1 (en) Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
JP5605095B2 (ja) 半導体装置
US10763354B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JPWO2019163343A1 (ja) 半導体装置及びパワーモジュール
JP2006303145A (ja) 半導体装置
US20240072162A1 (en) Semiconductor device
JP2007115888A (ja) 半導体装置
US7253507B2 (en) Semiconductor device
US8692244B2 (en) Semiconductor device
JP7076387B2 (ja) 半導体装置
JP2016039215A (ja) 半導体装置及び半導体装置の製造方法
CN113614883A (zh) 半导体装置
WO2021200543A1 (ja) トランジスタおよび半導体装置
JP2016171231A (ja) 半導体装置および半導体パッケージ
JP2019140152A (ja) 半導体装置
JP2010093080A (ja) 半導体装置
CN114497204A (zh) 包含在接合衬垫之间的栅极指状物的宽带隙半导体器件
JP6425611B2 (ja) 半導体装置及びその製造方法
JP2023043340A (ja) 半導体装置
JP4443884B2 (ja) 半導体装置
US10199347B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R151 Written notification of patent or utility model registration

Ref document number: 5343982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees