JP3709713B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3709713B2 JP3709713B2 JP17428598A JP17428598A JP3709713B2 JP 3709713 B2 JP3709713 B2 JP 3709713B2 JP 17428598 A JP17428598 A JP 17428598A JP 17428598 A JP17428598 A JP 17428598A JP 3709713 B2 JP3709713 B2 JP 3709713B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- well
- surface layer
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は加圧接触型の絶縁ゲート型バイポーラトランジスタ(以下、IGBTと称す)などの半導体装置に関する。
【0002】
【従来の技術】
大きな電流容量をスイッチングする電力用半導体素子において、主電極部に金属(コンタクト端子体)を加圧接触させることにより電気的、熱的な接触を得る構造を持つ加圧接触型素子は、主電極部にワイヤボンディングを使用しないことや両面冷却が可能なことに起因する信頼性の高さなどから、重要な技術となりつつある。
【0003】
現在、モータ駆動用のPWM制御インバータなどに使用される電力用半導体素子として、電圧駆動型で装置応用上扱い易く、高速スイッチングが可能なIGBT(Insulated Gate Bipolar Transistor)が広く使われている。
図6は加圧接触構造のMOS制御素子の要部構成図である。ここではMOS制御素子としてIGBTを例に説明する。IGBTチップ53は、一方の主面(IGBTチップ53の上面)上に図示されないエミッタ電極とゲート電極が並んで作られ、他方の主面(IGBTチップ53の下面)上には図示されないコレクタ電極が形成される。図示されないエミッタ電極とコンタクト端子体52が接触し、コンタクト端子体52とエミッタ側共通電極51が接触する。図示されないコレクタ電極とコレクタ側共通電極が接触し、図示されないIGBTチップ53のゲート電極と配線基板56がゲートボンディングワイヤ57で接続される。IGBTチップ53とコンタクト端子体52は、セラミックパッケージ55を構成するエミッタ側共通電極51とコレクタ側共通電極54を介して加圧接触する。
【0004】
エミッタ電極側に形成される、MOS構造部の一部分であるチャネル上のゲート酸化膜に、応力が加わると、しきい値などの電気特性が変わるだけでなく、極端な場合は特性不良に至る場合があるため、加圧接触型素子ヘのIGBTチップの適用は従来困難であった。
これらの両者の利点、即ち、電圧駆動型と加圧接触型の利点を生かした加圧接触構造のIGBTを製作する目的で、集電極型IGBTチップと加圧型IGBTチップを製作した。
【0005】
図7は従来の加圧接触構造のIGBTチップである集電極型IGBTチップのエミッタ側平面図である。
IGBTチップのエミッタ側表面の一部分にMOS制御部(ソース領域、ゲート酸化膜およびゲート電極など)を設けず、放熱と電流経路としての役割を持たせた集電極60を形成する。また、IGBTチップの外周部には耐圧を確保するための耐圧構造部が形成され、エミッタ側にゲート電極と接続するゲートパッド59が形成され、このゲートパッド59と図6の配線基板56とがゲートボンディングワイヤ57を介して接続する。
【0006】
このIGBTチップでは、集電極60のみを加圧できるように、図6の点線で示したように凸部状に加工したコンタクト端子体52で、集電極60の点線内での圧接個所72を加圧し、主電流を流す主電極であるエミッタ電極にワイヤボンディングを使用しない構造とする。IGBTチップのエミッタ側に集電極構造を採用することにより、エミッタ側からも放熱できるようになり、電流密度を向上させることができる。また、前記のように、主電極部のワイヤボンディングが不要となることで信頼性の向上にも効果がある。実用化されている加圧接触型IGBTでは、パッケージに実装する際、複数のIGBTチップのほかに逆方向に電流を流すように配置した還流ダイオード(以下、FWDと称す。FWD:Free Wheel Diode)が同一パッケージ内に装填される場合がある。
【0007】
しかし、前記の集電極60はMOS制御部を設けないために、IGBTの動作において、無効な領域となる。そのため、活性領域(IGBTセルのある部分)の面積が小さくなり、IGBTチップの利用効率が悪い。またコンタクト端子体を凸部に加工しなければならず、コンタクト端子体の製作コストが上昇する。
そこで、特願平6−260824号に開示されているセル加圧型IGBTチップが開発された。
【0008】
図8は従来の加圧接触構造のIGBTチップであるセル加圧型IGBTチップで、同図(a)はエミッタ側平面図、同図(b)は同図(a)のA−A線で切断した要部断面図である。
同図(a)において、IGBTチップの外周部には耐圧構造部58が形成され、またゲート電極と接続するゲートパッド59がエミッタ側に形成される。加圧接触領域63、加圧接触領域のエッジ部近傍62および非加圧領域64にはIGBTセルが形成される。図6のコンタクト端子体52のIGBTチップと接触するい面は平坦であり、コンタクト端子体52のエッジ部71が点線の加圧接触領域のエッジ部73で接触する。
【0009】
同図(b)において、n形の半導体基板1の表面層にpウエル領域2を選択的に形成し、pウエル領域2の表面層にnソース領域3を選択的に形成する。nソース領域3と半導体基板1に挟まれたpウエル領域2の表面にゲート絶縁膜4を介してゲート電極5を形成し、ゲート電極5上に層間絶縁膜6を形成する。この層間絶縁膜上、ソース領域3上およびpウエル領域2のコンタクト個所上に第1金属電極7を形成し、この第1金属電極7上に第2金属電極である金属膜8を形成する。この金属膜8の上をコンタクト端子体52で加圧する。従来のセル加圧型IGBTチップでは、この加圧接触領域のエッジ部近傍62にもMOS制御部が形成されている。尚、図9の特願平6−260824号で開示されているように、前記のpウエル領域2のコンタクト個所上の第1金属電極7上にポリイミド膜80を形成し、その表面に金属膜8を形成して、ゲート電極6の個所の金属膜8の高さよりコンタクト個所の金属膜8の高さが高くなるように段差81を設けて、MOS制御部に応力がかからない構造としている。
【0010】
このように、このIGBTチップはチャネル以外の部分にポリイミド膜80などにより段差81を設け、平坦なコンタクト端子体52で加圧したときにチャネル部に応力がかからないように工夫している。また、ゲート信号の遅れを防ぐために、チップ内に縦横に張り巡らせたメタルゲート線(以下、ゲートライナーと呼ぶ)にも、ゲート/エミッタ間の絶縁耐圧保持のための断面構造上の工夫が施されている(特願平8−062375号に開示されている)。ゲートランナーはチップ上のゲートパッドに配線され、ワイヤボンディングにより外部端子へと引き出されている。
【0011】
図8のセル加圧型IGBTチップの採用により、図7の集電極型チップよりも活性領域の割合を大きくできて、チップの利用効率が向上した。チップサイズに対する活性領域の割合は従来の集電極型では50%程度であったが、セル加圧型では70%以上の活性領域を有し、チップの利用効率が大幅に向上した。また、IGBTチップと接触するコンタクト端子体の表面は、図7の集電極型IGBTの凸型状から、平坦にできて、コンタクト端子体のコストダウンも達成した。また、コンタクト端子体とIGBTチップの接触面積が増大するために、冷却効率も向上した。
【0012】
【発明が解決しようとする課題】
しかし、前記のセル加圧型IGBTチップでは、電流遮断時に加圧接触領域のエッジ部(コンタクト端子体のエッジが当たる部分)で破壊するチップが多く、また、放熱(素子の熱抵抗)考慮した場合、加圧力の増加が望まれるが、加圧力を増加させると電流遮断能力が低下する現象が確認された。このエッジ部は加圧時にもっとも応力の集中しやすい部分であるために、過度な応力がかかって素子破壊に至るものと推察される。
【0013】
また、IGBTチップの加圧接触領域のエッジ部はコンタクト端子体のエッジ部と接触するため、偏加圧や機械的衝撃、コンタクト端子体の機械加工によるバリ、素子作動中に発生する削れかすなどにより、ゲート・エミッタ電極の絶縁耐圧不良が最も起こりやすい部分でもある。前記したように、ゲート構造部よりも、エミッタ電極部が高くなるように段差を設けたり、ゲートライナー部の断面構造の工夫により、加圧接触領域でのゲート/エミッタ間の絶縁耐圧不良が起きにくい構造となっているが、加圧接触領域のエッジ部に関しては万全とはいえない。
【0014】
この発明の目的は、前記の課題を解決して、電流遮断時の加圧接触領域のエッジ部でのターンオフ破壊が生じ難く、また、このエッジ部でのゲート/エミッタ間の絶縁耐圧不良が起こり難い、高い信頼性を有する加圧接触構造の半導体装置を提供することにある。
【0015】
【課題を解決するための手段】
前記の目的を達成するために、第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる加圧接触型の半導体装置において、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第2導電形のバッファ領域を形成する構成とする。
【0016】
また、半導体基板の表面層の前記ウエル領域に挟まれたウエル領域であって前記コンタクト端子体の外周部周辺直下の領域に形成されたウエル領域には前記エミッタ領域を形成しない構成とするとよい。
また、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第2導電形のバッファ領域を形成し、該バッファ領域と隣接する前記ウエル領域には前記エミッタ領域を形成しない構成とするとよい。
【0017】
前記バッファ領域直上の前記金属電極上に弾性材を選択的に形成し、該弾性材上と前記金属電極上に金属膜を形成すると効果的である。
前記弾性材がポリイミドであるとよい。
前記した構成とすることで、応力の集中しやすい部分にIGBTセルが形成されない加圧緩衝領域が形成されるので、電流遮断時の破壊は起こらない。また、応力の集中しやすい部分にMOS制御部がないので、この領域ではゲート/エミッタ間の絶縁耐圧不良は生じない。
【0018】
また、前記のように、応力の集中しやすい部分に、IGBTセルのエミッタを形成しないことで、寄生サイリスタ構造がなくなり、電流遮断時のラッチアップによる破壊がなくなる。また、エミッタをイオン注入して形成する場合、エミッタ形成個所を潰すことでイオン注入しない領域(以下、不活性領域と称す)が形成できるために、不活性領域を変更する場合は、一枚のフォトマスクの変更のみで変更できるので変更に要する費用は少ない。
【0019】
また、バッファ領域の加圧緩衝領域と、エミッタ領域のない不活性領域を組み合わせることで、電流遮断時のラッチアップによる素子破壊を防止できる設計(再設計も含める)が低コストでできる。
また前記のように、加圧緩衝領域に弾性の大きい導電性薄膜や絶縁膜などの弾性材の膜を積層させて、加圧接触領域内のIGBTセルのある部分と同程度の高さ(±5μm以内)にしておくことにより、加圧時にこの領域でも、圧力を分担して、IGBTセルへの過度な応力がかからないようにする効果がある。
【0020】
【発明の実施の形態】
図1はこの発明の第1実施例のIGBTの要部断面図である。この実施例は加圧接触領域のエッジ部12に加圧緩衝領域21のみを設けたものである。また図8と同一個所には同一の符号を付した。また、図8(a)のA−A線で切断した断面に相当する要部断面図である。
【0021】
n形の半導体基板1の表面層にpウエル領域2を形成し、pウエル領域2の表面層にAsのイオン注入でnエミッタ領域3を形成する。半導体基板1の反対側の主面(図では下側)に形成されるpコレクタ領域とコレクタ電極は図示されていない。半導体基板1とnエミッタ領域3に挟まれたpウエル領域2の表面にゲート絶縁膜4を介して、ポリシリコンのゲート電極5を形成する。ゲート電極5上にPSG(リンガラス)膜の層間絶縁膜6を被覆する。
【0022】
一方、コンタクト端子体9のエッジ部12が接触する近傍では、半導体基板1の表面層に加圧緩衝領域21となるpバッファ領域10を形成する。nエミッタ領域3の表面、pウエル領域2の表面、層間絶縁膜6の表面およびpバッファ領域10の表面にアルミニウム(Al)などで第1金属電極7を形成し、pバッファ領域10上の第1金属電極7上に、層間絶縁膜6と高さが同じになるように弾性材11であるポリイミド膜を形成し、この弾性材11の表面と第1金属電極7の表面に第2金属電極としてAlなどの金属膜8を被覆する。nエミッタ領域3が形成されるIGBTセル領域が活性領域20である。
【0023】
この構成は、ゲート/エミッタ間の絶縁耐圧不良の起こりやすいコンタクト端子体9のエッジ部12に、ゲート絶縁膜4、ゲート電極5および層間絶縁膜6で構成されるMOS制御部がないので、偏加圧や機械的衝撃、またコンタクト端子体9のバリ(機械加工で発生する突起)に対して高い信頼性を得ることができる。
【0024】
また、MOS制御部を形成しない代わりに、弾性材11を形成し、IGBTセルのある部分と同等の高さにすることで、加圧緩衝領域21にも加圧力を分担させることができる。こうすることで、IGBTセル部分に過度な応力がかかるのを防止できる。尚、IGBTセルのある部分を、図9の特願平6−260824号で開示したように、チャネル部分に加圧力が伝達するのを防止する構成としても勿論よい。
【0025】
図2に、加圧力と遮断電流の相関(Tj=125℃)を示す。横軸には加圧力(任意単位)を、縦軸には遮断電流値を定格電流値で割った値をとっている。先に述べたように、従来構造の素子Eでは、加圧力を増加させると、あるポイントで急激に電流の遮断能力が落ち、低い電流で破壊に至ることがある。第1実施例の加圧緩衝領域を設けた素子Dで、素子より、さらに加圧力を増加させても、定格電流の4倍の電流値を遮断でき、加圧力に対して非常に安定な電流遮断能力をもつことが示された。尚、加圧力が2(A.U.)まで本発明の素子Dの方が遮断電流が小さいのは、pバッファ領域10の形成で活性領域が小さくなったためである。
【0026】
また、図示しないが、ゲート/エミッタ間の絶縁耐圧の不良率は素子Eに比べ素子Dは半減した。
図3は、この発明の第2実施例のIGBTの要部断面図である。この実施例は加圧接触領域のエッジ部12にnエミッタ領域3のない不活性領域22を設けたものである。図1とこの構成の違いは、図1の加圧緩衝領域21に相当する部分にnエミッタ領域のない、pウエル領域2のみの不活性領域22を形成し、ゲート絶縁膜4、ゲート電極5および層間絶縁膜6をpウエル領域2上に形成し、これらの表面に第1金属電極7を形成する点である。nエミッタ領域3の形成は、前記のように、Asのイオン注入で行うために、このイオン注入を遮蔽することで不活性領域22を簡単に形成できる。従って、nエミッタ領域3を形成するときに使用するフォトマスクを1枚変更するだけで、不活性領域22の変更が容易にできる。
【0027】
ここで形成される不活性領域22の幅はチップにかかる単位面積の力ににより最適値を設定する必要がある。ゲート絶縁膜4のあるMOS制御部は存在するが、nエミッタ領域3がないために、図示されないp形のコレクタ領域、n形の半導体基板1、pウエル領域2およびnエミッタ領域3の4層構造で形成される寄生サイリスタ構造が存在せず、電流遮断時にラッチアップによる破壊が起きない。従って、遮断電流は第1実施例並の値が得られる。しかし、nエミッタ領域3はないもののゲート絶縁膜4を介してゲート電極5が形成されているために、ゲート/エミッタ間の絶縁耐圧不良は従来素子並に発生する。
【0028】
この第2実施例の利点は、不活性領域22の幅を変更する場合に、nエミッタ領域3を形成するフォトマスク1枚の変更で済むために、設計変更に要する製造コストの上昇が、第1実施例の素子に比べて小さい点である。
図4は、この発明の第3実施例のIGBTの要部断面図である。この実施例は第1実施例の加圧緩衝領域21のさらに内周および外周に第2実施例の不活性領域22を配置してある。推奨加圧力が約80kg/cm2 のIGBTチップでは、加圧緩衝領域21の幅は260μm(活性領域面積の5.2%)、不活性領域22の幅は内周、外周各々160μm(合計で活性領域面積の5.7%)になっている。加圧緩衝領域21と不活性領域22の最適な面積は、加圧時に応力の及ぶ範囲によるため、素子使用時の加圧力によっても変化するが、スイッチング作用をしない無効な領域であるので、活性領域20(IGBTセルのある部分)に対して小さければ小さい程よいが、あまり小さ過ぎると、前記のように、偏加圧や機械的衝撃などで、特性が悪化する。実用的には15%以下が望ましい。
【0029】
図5は、図1の加圧緩衝領域(260μm)のみを設けた素子Aと、図4の素子Bの破壊割合を比較した図である。同図では、定格電流の5倍の電流を遮断した場合の破壊割合を示す。加圧緩衝領域のみを設けた素子Aでは13.8%破壊したのに対して、加圧緩衝領域と不活性領域を設けた素子Bでは3.8%と破壊割合が減少している。このように、加圧接触領域のエッジ部12に不活性領域22を設けることは、加圧緩衝領域21と同様にチップの電流遮断能力を安定させ、信頼性を高める効果がある。また、この不活性領域22は製造プロセスでフォトマスク1枚のパターンを変更するだけで形成できるので、不活性領域の変更にかかる製造コストの上昇はほとんどない。
【0030】
さらに、図4に示す素子Bの不活性領域22を加圧緩衝領域21にして、素子Aの加圧緩衝領域を素子Bの不活性領域に相当する部分まで広げた素子を作成すれば、当然、電流遮断能力は素子Bと同等レベルが期待され、且つ、素子Bよりゲート/エミッタ間の絶縁耐圧不良が減少することが期待できる。
【0031】
【発明の効果】
この発明によれば、応力集中しやすい加圧接触領域のエッジ部に加圧緩衝領域を設けることで、ゲート/エミッタ間の絶縁耐圧不良が起こりにくく、機械的衝撃やコンタクト端子体のバリなどにも強い、電流遮断能力の高いIGBTチップを製作できる。
【0032】
また、nエミッタ領域を形成しない不活性領域を設ければ、加圧緩衝領域を設けた場合と同様に電流遮断能力を向上できる。また、不活性領域の変更はフォトマスク1枚の変更のみで実施できるので安価であり、再設計の場合に有利である。
また、熱応力によるIGBTセル部へのダメージも軽減されるので、素子のパワーサイクル耐量が向上する。
【図面の簡単な説明】
【図1】この発明の第1実施例のIGBTの要部断面図
【図2】加圧力と遮断電流の相関(Tj=125℃)を示す図
【図3】この発明の第2実施例のIGBTの要部断面図
【図4】この発明の第3実施例のIGBTの要部断面図
【図5】図1の加圧緩衝領域(260μm)のみを設けた素子Aと、図4の素子Bの破壊割合を比較した図
【図6】加圧接触構造のMOS制御素子の要部構成図
【図7】従来の加圧接触構造のIGBTチップである集電極型IGBTチップのエミッタ側平面図
【図8】従来の加圧接触構造のIGBTチップであるセル加圧型IGBTチップで、(a)はエミッタ側平面図、(b)は(a)のA−A線で切断した要部断面図
【図9】従来の加圧接触構造のIGBTチップのMOS制御部の構造図
【符号の説明】
1 半導体基板
2 pウエル領域
3 nエミッタ領域
4 ゲート絶縁膜
5 ゲート電極
6 層間絶縁膜
7 第1金属電極
8 金属膜
9 コンタクト端子体
10 pバッファ領域
11 弾性材
12 エッジ部
20 活性領域
21 加圧緩衝領域
22 不活性領域
52 コンタクト端子体
53 IGBTチップ
60 集電極
62 加圧接触領域のエッジ部近傍
Claims (8)
- 第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる加圧接触型の半導体装置において、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第2導電形のバッファ領域を形成することを特徴とする半導体装置。
- 第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成してセル構造をなし、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲の表面一面に金属電極を形成した半導体装置において、前記半導体装置の活性領域の内側であって、前記半導体基板の表面層の応力が集中する部分の直下の前記ウエル領域に挟まれた領域に、前記ウエル領域と離して選択的に第2導電形のバッファ領域を形成することを特徴とする半導体装置。
- 第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる半導体装置において、
前記半導体基板の表面層の前記ウエル領域であって前記コンタクト端子体で覆われる領域の外側のウエル領域にはエミッタ領域が形成され、前記コンタクト端子体の外周部周辺直下の領域に形成されたウエル領域には前記エミッタ領域を形成しないことを特徴とする半導体装置。 - 第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成してセル構造をなし、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体装置において、前記ウエル領域のうち、前記半導体装置の活性領域の内側であって、前記半導体基板の表面層の応力が集中する部分の直下のウエル領域には前記エミッタ領域を形成しないことを特徴とする半導体装置。
- 第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる半導体装置において、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第2導電形のバッファ領域を形成し、該バッファ領域と隣接する前記ウエル領域には前記エミッタ領域を形成しないことを特徴とする半導体装置。
- 第1導電形の半導体基板の表面層に第2導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第1導電形のエミッタ領域を選択的に形成してセル構造をなし、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体装置において、前記半導体装置の活性領域の内側であって、前記半導体基板の表面層の応力が集中する部分の直下の前記ウエル領域に 挟まれた領域に、前記ウエル領域と離して選択的に第2導電形のバッファ領域を形成し、該バッファ領域と隣接する前記ウエル領域にはエミッタ領域を形成しないことを特徴とする半導体装置。
- 前記バッファ領域直上の前記金属電極上に弾性材を選択的に形成し、該弾性材上と前記金属電極上に金属膜を形成することを特徴とする請求項1,2,5,6のいずれかに記載の半導体装置。
- 前記弾性材がポリイミドであることを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17428598A JP3709713B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17428598A JP3709713B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000012845A JP2000012845A (ja) | 2000-01-14 |
JP3709713B2 true JP3709713B2 (ja) | 2005-10-26 |
Family
ID=15976009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17428598A Expired - Fee Related JP3709713B2 (ja) | 1998-06-22 | 1998-06-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3709713B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024853A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法及びその電気特性制御方法 |
JP2006066505A (ja) * | 2004-08-25 | 2006-03-09 | Fujikura Ltd | 半導体装置およびこれを備えた電子機器 |
JP4984485B2 (ja) * | 2005-10-17 | 2012-07-25 | 富士電機株式会社 | 半導体装置 |
JP5168870B2 (ja) * | 2006-10-02 | 2013-03-27 | 株式会社デンソー | 半導体装置 |
WO2010092691A1 (ja) * | 2009-02-16 | 2010-08-19 | トヨタ自動車株式会社 | 半導体装置 |
JP5599388B2 (ja) * | 2009-04-28 | 2014-10-01 | 三菱電機株式会社 | 電力用半導体装置 |
JP5605095B2 (ja) * | 2010-08-31 | 2014-10-15 | 三菱電機株式会社 | 半導体装置 |
WO2017047283A1 (ja) * | 2015-09-17 | 2017-03-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN111477683A (zh) * | 2020-04-14 | 2020-07-31 | 全球能源互联网研究院有限公司 | 一种功率mosfet芯片的封装结构 |
-
1998
- 1998-06-22 JP JP17428598A patent/JP3709713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000012845A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4167294B2 (ja) | 半導体素子及び電気機器 | |
JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
JPH05152574A (ja) | 半導体装置 | |
JP5605095B2 (ja) | 半導体装置 | |
JP2003224273A (ja) | 半導体装置 | |
JPWO2007013367A1 (ja) | 半導体素子及び電気機器 | |
JP2015216400A (ja) | 電力用半導体装置 | |
US10115793B2 (en) | Semiconductor device | |
JPH04291767A (ja) | 伝導度変調型mosfet | |
CN110391225B (zh) | 半导体装置 | |
JP2002353452A (ja) | 電力用半導体素子 | |
JP3709713B2 (ja) | 半導体装置 | |
CN112420633B (zh) | 半导体装置及逆变器 | |
JP2015177142A (ja) | 半導体装置およびそれを用いた電力変換装置 | |
US20070075376A1 (en) | Semiconductor device | |
JP4852188B2 (ja) | 半導体装置 | |
JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
JP2006270112A (ja) | パワー半導体素子及びパワーモジュール | |
JP2002151646A (ja) | 圧接型半導体装置 | |
KR20210073328A (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
JPH10270686A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH08222732A (ja) | 絶縁ゲート型半導体装置 | |
WO2023228587A1 (ja) | 半導体装置および電力変換装置 | |
JPH0964270A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |