JP2006066505A - 半導体装置およびこれを備えた電子機器 - Google Patents
半導体装置およびこれを備えた電子機器 Download PDFInfo
- Publication number
- JP2006066505A JP2006066505A JP2004245120A JP2004245120A JP2006066505A JP 2006066505 A JP2006066505 A JP 2006066505A JP 2004245120 A JP2004245120 A JP 2004245120A JP 2004245120 A JP2004245120 A JP 2004245120A JP 2006066505 A JP2006066505 A JP 2006066505A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- insulating layer
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 半導体基板上に設けられる半田バンプの形状および高さのばらつきを抑制し、外部端子との接続不良を生じることのない半導体装置およびこれを備えた電子機器を提供する。
【解決手段】 第二の絶縁層15を介して第一配線14と第二配線16を上下に設けてなる多層配線構造を備えた半導体装置10において、第二の絶縁層15の下に位置する第一配線14に、第二の絶縁層15の上に位置する第二配線16が重なる部分であって、半田バンプが載置される領域16aを、第一配線14の補助領域14aの上に配する。
【選択図】 図1
【解決手段】 第二の絶縁層15を介して第一配線14と第二配線16を上下に設けてなる多層配線構造を備えた半導体装置10において、第二の絶縁層15の下に位置する第一配線14に、第二の絶縁層15の上に位置する第二配線16が重なる部分であって、半田バンプが載置される領域16aを、第一配線14の補助領域14aの上に配する。
【選択図】 図1
Description
本発明は、チップサイズパッケージなどの半導体装置およびこれを備えた電子機器に関するものである。
一般的な半導体装置としては、リードフレーム上に半導体チップが搭載され、この半導体チップとリードフレームがワイヤボンディングによる金属細線を介して接続され、これらが気密封止用の樹脂組成物で封止されてなるものなどが挙げられる。
このような半導体装置としては、例えば、デュアルインラインパッケージ(Dual Inline Package、以下「DIP」と略す。)、クアッドフラットパッケージ(Quad Flat Package、以下「QFP」と略す。)などが挙げられる。DIPやQFPにおいては、パッケージの周縁部に、リードフレームを構成するリードを一定の間隔で配置する必要があるため、半導体チップの端子数の増加に伴って、パッケージが大型化している。
一方、近年、半導体装置に対する、より一層の小型化、薄型化、高密度化の要求に応えるために、半導体チップと半導体装置の大きさがほぼ等しい、チップサイズパッケージ(Chip Size Package、以下「CSP」と略す。)が急速に普及している。このようなCSPを製造する方法の中でも、ウエハレベルCSP(Wafer Level−Chip Size Package)と呼ばれる製造方法は、その製造工程において、半導体ウエハを切断することなく、そのまま一括して樹脂組成物で封止する製造方法である。
ウエハレベルCSPの製造工程では、シリコンウエハをダイシング加工してチップ化することなく、絶縁樹脂層、配線層、封止樹脂層、半田バンプなどのパッケージングに必要な全ての構造をウエハのまま一括して形成することができる。そのため、半田バンプが全面に形成された半導体ウエハを切断して、半導体チップを形成することで、従来と同様の半導体装置が得られる。半導体ウエハをダイシング加工して、個別のチップに切り出された半導体チップの大きさそのものが、半導体装置の大きさとなる。したがって、ウエハレベルCSPは、小型化、軽量化などの観点からも理想的なパッケージング技術である(例えば、特許文献1参照。)。
しかしながら、半導体装置に対する、より一層の小型化、高密度化の要求が高まるにつれて、従来の単層配線構造のCSPを製造するためのウエハレベルCSPでは、この要求に応えることが難しくなってきている。そこで、多層配線構造を有するCSPを製造するためのウエハレベルCSPの開発が求められている。
図11は、従来のウエハレベルCSPにより製造された多層配線構造を有するCSPの一例を示す概略図であり、(a)は平面図、(b)は(a)のE−E線に沿う断面図である。
この例のCSP100は、シリコン基板などからなる半導体基板101と、半導体基板101の一方の面101aに形成された第一の絶縁層102と、第一の絶縁層102の上に形成された金属からなる帯状の第一配線103と、第一の絶縁層102および第一配線103を覆うように形成された第二の絶縁層104と、配線層103の上方に配され、第二の絶縁層104上に形成された金属からなる半田バンプ形成用の電極パッド105aを有する第二配線105とから概略構成されている。(例えば、特許文献2、特許文献3参照。)。
この例のCSP100は、シリコン基板などからなる半導体基板101と、半導体基板101の一方の面101aに形成された第一の絶縁層102と、第一の絶縁層102の上に形成された金属からなる帯状の第一配線103と、第一の絶縁層102および第一配線103を覆うように形成された第二の絶縁層104と、配線層103の上方に配され、第二の絶縁層104上に形成された金属からなる半田バンプ形成用の電極パッド105aを有する第二配線105とから概略構成されている。(例えば、特許文献2、特許文献3参照。)。
このCSP100では、第一配線103の幅が、電極パッド105aの大きさ(外径)に対して非常に小さい。そのため、第一配線103の上方に配されている電極パッド105aの基板101からの高さは、第一配線103が設けられていない領域の上方に配されている電極パッド105aよりも高くなる。そのため、電極パッド105aの断面形状は、図11(b)に示すように、中央部が盛り上がった凸型をなす。したがって、電極パッド105aの表面は湾曲する。
図12は、従来のウエハレベルCSPにより製造された多層配線構造を有するCSPの他の例を示す概略図であり、(a)は平面図、(b)は(a)のF−F線に沿う断面図である。である。
この例のCSP110と上記CSP100の異なる点は、電極パッド115aの縁部が第一配線103の上方に形成されている点である。
この例のCSP110と上記CSP100の異なる点は、電極パッド115aの縁部が第一配線103の上方に形成されている点である。
このような構成とすることにより、このCSP110では、電極パッド115aの断面形状は、図12(b)に示すように、縁部が盛り上がった形状をなす。したがって、電極パッド115aの表面は湾曲する。
このような表面が湾曲している電極パッド上に、半田バンプを形成すると、半田バンプが傾いてしまう。そのため、ウエハレベルCSPでは、半導体ウエハ上に多数の半田バンプが形成されるが、半田バンプ間で形状および高さにばらつきが生じるばかりでなく、半田バンプが、CSPにおける所定の位置に正確に配されなくなる。その結果として、CSPと外部端子とを接続する際、両者の接続が不十分になるという不具合を生じる。
このように、従来のウエハレベルCSPにより製造された多層配線構造を有するCSPを用いた電子機器は、CSPと外部端子との接続不良などに起因して、特性にばらつきがあるため、歩留が低いという問題があった。
特開平5−206282号公報
特開平6−37459号公報
特開平6−132409号公報
本発明は、前記事情に鑑みてなされたもので、半導体基板上に設けられる半田バンプの形状および高さのばらつきを抑制し、外部端子との接続不良を生じることのない半導体装置およびこれを備えた電子機器を提供することを目的とする。
本発明は、上記課題を解決するために、絶縁層を介して配線を上下に設けてなる多層配線構造を備えた半導体装置において、前記絶縁層の下に位置する第一配線に、前記絶縁層の上に位置する第二配線が重なる部分であって、半田バンプが載置される領域が、前記第一配線の補助領域の上、または、前記第一配線および該第一配線と離間させて横並びに設けられる略同一高さの補助体のなす領域の上に配される半導体装置を提供する。
上記構成の半導体装置において、前記半田バンプが載置される領域は、上方から見て、前記第一配線の前記補助領域、または、前記補助体の領域に含まれていることが好ましい。
上記構成の半導体装置において、前記補助体は導電体からなることが好ましい。
上記構成の半導体装置において、前記補助体は絶縁体からなることが好ましい。
本発明は、上記の半導体装置を備えた電子機器を提供する。
本発明の半導体装置によれば、半田バンプが載置される領域における第二配線の断面形状は平坦、すなわち、半田バンプが載置される面も平坦となるので、半田バンプが傾くことがない。したがって、半田バンプの形状および高さにばらつきが生じることがなく、半田バンプが半導体装置の所定の位置に正確に配される。その結果として、半導体装置と外部端子とを接続する際、接続不良を生じることがなくなる。
また、本発明の半導体装置は、第一配線と補助体をそれぞれ独立した配線として利用したり、補助体をダミー配線として利用することもできる。また、この補助体を第一配線と離間させて横並びに、第一配線とは異なるパターンに形成すれば、第一配線の向きを所定の方向に変化させることもできる。
また、本発明の電子機器は、その内部において半導体装置とその他の端子との接続不良が生じることがないので、信頼性に優れたものとなる。
以下、本発明を実施した半導体装置および電子機器について、図面を参照して説明する。
図1は、本発明に係る半導体装置の一実施形態を示し、その一部を省略した概略斜視図である。図2(a)は図1のA−A線に沿う断面図、(b)は図1のB−B線に沿う断面図である。図3(a)は図1の一点鎖線で囲んだ領域Cを拡大した図、(b)は図2(a)の一点鎖線で囲んだ領域Dを拡大した図である。
図1、図2および図3中、符号10は半導体装置、11は半導体基板、12は保護層、13は第一の絶縁層、14は第一配線、15は第二の絶縁層、16は第二配線をそれぞれ示している。
図1、図2および図3中、符号10は半導体装置、11は半導体基板、12は保護層、13は第一の絶縁層、14は第一配線、15は第二の絶縁層、16は第二配線をそれぞれ示している。
この半導体装置10は、半導体基板11と、半導体基板11の一方の面11aに形成された保護層12と、保護層12の一方の面12aに形成された第一の絶縁層13と、第一の絶縁層13の一方の面13aに形成された第一配線14と、第一の絶縁層13および第一配線14を覆うように形成された第二の絶縁層15と、第二の絶縁層15の一方の面15aに形成された第二配線16とから概略構成されている。
この半導体装置10では、第二の絶縁層15の下に位置する第一配線14に、第二の絶縁層15の上に位置する第二配線16が重なる部分であって、半田バンプ(図示略)が載置される領域16a(図1および図3(a)の実線で示す楕円形状の部分)が、第一配線14の補助領域14a(図1および図3(a)の破線で示す楕円形状の部分)上に配され、かつ、領域16aは、上方から見て、補助領域14aに含まれている。
半導体基板11としては、シリコン、ガリウム−ヒ素(GaAs)などからなる半導体基板が用いられる。また、半導体基板11の厚みは、半導体装置10の用途などに応じて適宜設定される。
保護層12は、プラズマCVD法などで形成されるシリコン窒化膜、シリコン酸化膜などである。また、保護層12の厚みは、通常、0.1μm〜1.0μm程度が望ましい。
第一の絶縁層13は、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を硬化してなる樹脂層で形成されている。また、第一の絶縁層13の厚みは、半導体装置10の用途などに応じて適宜設定されるが、5μm〜50μm程度が望ましい。
第一配線14を形成する材料としては、銅(Cu)、ニッケル(Ni)などの金属が用いられる。
第二の絶縁層15は、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を硬化してなる樹脂層で形成されている。この第二の絶縁層15は、第一配線14を保護するために設けられている。また、第二の絶縁層15の厚みは、半導体装置10の用途などに応じて適宜設定されるが、5μm〜50μm程度が望ましい。
第二配線16を形成する材料としては、銅(Cu)、ニッケル(Ni)などの金属が用いられる。
なお、この実施形態では、半導体基板11、保護層12、第一の絶縁層13、第一配線14、第二の絶縁層15および第二配線16の六層構造の半導体装置10を例示したが、本発明の半導体装置はこれに限定されない。本発明の半導体装置は、絶縁層を介して配線を上下に設けてなる構造を有するものであれば、七層以上の多層構造であってもよい。
また、この実施形態では、第二配線16の領域16aが、第一配線14の補助領域14a上に配され、かつ、領域16aは、上方から見て、その全部が領域14aに含まれている半導体装置10を例示したが、本発明の半導体装置はこれに限定されない。本発明の半導体装置にあっては、領域16aの一部が補助領域14aに含まれていなくても、領域16aの上であって、半田バンプの載置される部分が補助領域14aに含まれていればよい。
また、この実施形態では、第二配線16の領域16aが、第一配線14の補助領域14a上に配され、かつ、領域16aは、上方から見て、その全部が領域14aに含まれている半導体装置10を例示したが、本発明の半導体装置はこれに限定されない。本発明の半導体装置にあっては、領域16aの一部が補助領域14aに含まれていなくても、領域16aの上であって、半田バンプの載置される部分が補助領域14aに含まれていればよい。
以上説明したように、半導体装置10では、第二の絶縁層15の下に位置する第一配線14に、第二の絶縁層15の上に位置する第二配線16が重なる部分であって、半田バンプが載置される領域16aが、第一配線14の補助領域14a上に配され、かつ、領域16aは、上方から見て、補助領域14aに含まれているから、第二配線16の領域16aの断面形状は平坦、すなわち、領域16aの表面も平坦となるので、領域16a上に形成される半田バンプが傾くことがない。したがって、半田バンプの形状および高さにばらつきが生じることがなく、半田バンプが半導体装置10の所定の位置に正確に配される。その結果として、半導体装置10と外部端子とを接続する際、接続不良を生じることがなくなる。
次に、図4〜図6を用いて、この実施形態の半導体装置の製造方法について説明する。
図4〜図6は、ダイシング加工された半導体装置の略製造工程を示す概略断面図である。
図4〜図6は、ダイシング加工された半導体装置の略製造工程を示す概略断面図である。
まず、図4(a)に示すように、回路が形成されている半導体基板21の一方の面21aに保護層22を形成する。
この工程において、保護層22は、プラズマCVD法などにより形成される。
この工程において、保護層22は、プラズマCVD法などにより形成される。
次いで、図4(b)に示すように、保護層22の一方の面22aに第一の絶縁層23を形成する。
この工程において、スピンコート法、キャスティング法などにより、保護層22の一方の面22aに、液状のポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を塗布して、この感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、所定のパターンに形成された第一の絶縁層23が得られる。
この工程において、スピンコート法、キャスティング法などにより、保護層22の一方の面22aに、液状のポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を塗布して、この感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、所定のパターンに形成された第一の絶縁層23が得られる。
あるいは、スクリーン印刷法により、保護層22の一方の面22aに、液状のポリイミド樹脂などにより必要部分を残すように印刷し、第一の絶縁層23を形成する。
次いで、第一の絶縁層23を覆うように、スパッタリング法などにより、クロム、銅などの金属からなる厚み0.1μm程度のめっき用のシード層(図示略)を形成する。
次いで、スピンコート法、キャスティング法などにより、図4(c)に示すように、シード層を覆うように、フォトレジスト24を塗布する。なお、この工程において、フォトレジスト24の厚みを、これに露光、現像処理を施すことによって形成されるレジスト膜の厚みが、後段の工程で形成する第一配線の厚みよりも厚くなるようにする。
次いで、フォトレジスト24の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不要なフォトレジスト24を除去することにより、図4(d)に示すように、開口部26を有するレジスト膜25を形成する。
次いで、電解めっき、または、無電解めっきを施すことにより、開口部26内に、銅(Cu)、ニッケル(Ni)などの金属を充填して、図4(e)に示すように、第一配線27を形成する。
次いで、洗浄液により、図4(f)に示すように、レジスト膜25を除去し、不必要なシード層(配線に使用しない部分)を除去することにより、所定のパターンに形成された第一配線27が得られる。
次いで、図5(a)に示すように、第一の絶縁層23および第一配線27を覆うように、第二の絶縁層28を形成する。
この工程において、スピンコート法、キャスティング法などにより、第一の絶縁層23および第一配線27を覆うように、液状のポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を塗布した後、この感光性樹脂を露光することにより、第二の絶縁層28を形成する。
この工程において、スピンコート法、キャスティング法などにより、第一の絶縁層23および第一配線27を覆うように、液状のポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などの感光性樹脂を塗布した後、この感光性樹脂を露光することにより、第二の絶縁層28を形成する。
次いで、第二の絶縁層28を覆うように、スパッタリング法などにより、クロム、銅などの金属からなる厚み0.1μm程度のめっき用のシード層(図示略)を形成する。
次いで、スピンコート法、キャスティング法などにより、図5(b)に示すように、シード層を覆うように、フォトレジスト29を塗布する。なお、この工程において、フォトレジスト29の厚みを、これに露光、現像処理を施すことによって形成されるレジスト膜の厚みが、後段の工程で形成する第二配線の厚みよりも厚くなるようにする。
次いで、フォトレジスト29の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不要なフォトレジスト29を除去することにより、図5(c)に示すように、開口部31を有するレジスト膜30を形成する。
この工程において、開口部31が、第一配線27の一方の面27aに重なるように形成する。
この工程において、開口部31が、第一配線27の一方の面27aに重なるように形成する。
次いで、電解めっき、または、無電解めっきを施すことにより、開口部31内に銅(Cu)、ニッケル(Ni)などの金属を充填して、図5(d)に示すように、第二配線32を形成する。
次いで、洗浄液により、レジスト膜30を除去し、不必要なシード層を除去して第二の絶縁層28を露出することにより、図5(e)に示すように、半導体装置20を得る。
次いで、スピンコート法、キャスティング法などにより、図6(a)に示すように、第二の絶縁層28および第二配線32を覆うように、感光性樹脂からなる封止樹脂33を塗布する。なお、この工程において、封止樹脂33の厚みを、これを露光することによって形成される封止樹脂層の厚みが、後段の工程で形成する、半田バンプが所定の大きさとなるよう厚みとする。
次いで、封止樹脂33の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な封止樹脂33を除去することにより、図6(b)に示すように、第二配線32を露出する開口部35を有する封止樹脂層34を形成する。
次いで、印刷法により、図6(C)に示すように、封止樹脂層34の開口部35内に、半田ペースト36を充填する。
ここで、半田ペーストとしては、共晶タイプの半田ペースト、鉛フリータイプの半田ペーストなどが用いられる。
ここで、半田ペーストとしては、共晶タイプの半田ペースト、鉛フリータイプの半田ペーストなどが用いられる。
次いで、半田リフロー加熱により、半田ペーストを溶融させ、図6(d)に示すように、半田バンプ37を形成し、表面に半田バンプが設けられた半導体装置40を得る。
この工程において、半田リフロー加熱時に、半田ペーストは、その融点以上の温度に到達すると、溶融して液化すると共に、その表面張力により凝集する。さらに、この状態で、融点よりも低い温度に冷却すると、半田ペーストは、固形化して、略球形状の半田バンプとなる。なお、半田バンプの形状は、下地となる第二配線32の表面の金属(半田ペースト)に対する濡れ性、溶融した状態の半田ペーストの表面張力、この半田ペーストの自重による変形などによって、決定される。
この工程において、半田リフロー加熱時に、半田ペーストは、その融点以上の温度に到達すると、溶融して液化すると共に、その表面張力により凝集する。さらに、この状態で、融点よりも低い温度に冷却すると、半田ペーストは、固形化して、略球形状の半田バンプとなる。なお、半田バンプの形状は、下地となる第二配線32の表面の金属(半田ペースト)に対する濡れ性、溶融した状態の半田ペーストの表面張力、この半田ペーストの自重による変形などによって、決定される。
次に、本発明に係る半導体装置の他の実施形態について説明する。
本発明の半導体装置では、以下の図7〜図10に示すように、第一配線と第二配線を形成してもよい。
図7は、本発明に係る半導体装置の他の実施形態を示し、その一部を省略した概略平面図であり、(a)は第一配線に重なるように第二配線が設けられた状態を示す図、(b)は第一配線のみを示す図である。なお、図7では、説明を簡略化するために、第一配線と第二配線の間に設けられている絶縁層を省略している。
本発明の半導体装置では、以下の図7〜図10に示すように、第一配線と第二配線を形成してもよい。
図7は、本発明に係る半導体装置の他の実施形態を示し、その一部を省略した概略平面図であり、(a)は第一配線に重なるように第二配線が設けられた状態を示す図、(b)は第一配線のみを示す図である。なお、図7では、説明を簡略化するために、第一配線と第二配線の間に設けられている絶縁層を省略している。
この実施形態の半導体装置では、第一配線41に、第二配線42が重なる部分であって、半田バンプ(図示略)が載置される領域(図7(a)の実線で示す楕円形状の部分)42aが、第一配線41の補助領域(図7(a)の実線および破線で示す楕円形状の部分)41a上に配され、領域42aは、上方から見て、補助領域41aに含まれている。また、この実施形態では、第一配線41は、互いに離間させて横並びに設けられた略同一高さ、かつ、略同一形状の導電体41Aおよび導電体41Bから構成されている。
この実施形態の半導体装置では、第一配線41をなす導電体41Aと、導電体41Bをそれぞれ独立した2つの配線として使用することもできる。
図8は、本発明に係る半導体装置の他の実施形態を示し、その一部を省略した概略平面図であり、(a)は第一配線上に第二配線の電極パッドが設けられた状態を示す図、(b)は第一配線のみを示す図である。なお、図8では、説明を簡略化するために、第一配線と第二配線の間に設けられている絶縁層を省略している。
この実施形態の半導体装置では、第一配線51に、第二配線52が重なる部分であって、半田バンプ(図示略)が載置される領域(図8(a)の実線で示す楕円形状の部分)52aが、第一配線51の補助領域(図8(a)の実線および破線で示す楕円形状の部分)51a上に配され、領域52aは、上方から見て、補助領域51aに含まれている。また、この実施形態では、第一配線51は、互いに離間させて横並びに設けられた略同一高さの導電体51A、導電体51Bおよび導電体51Cから構成されている。
この実施形態の半導体装置では、第一配線51をなす導電部51A、導電部51B、導電部51Cをそれぞれ独立した3つの配線として使用することもできる。
図9は、本発明に係る半導体装置の他の実施形態を示し、その一部を省略した概略平面図であり、(a)は第一配線上に第二配線の電極パッドが設けられた状態を示す図、(b)は第一配線のみを示す図である。なお、図9では、説明を簡略化するために、第一配線と第二配線の間に設けられている絶縁層を省略している。
この実施形態の半導体装置では、第一配線61に、第二配線64が重なる部分であって、半田バンプ(図示略)が載置される領域(図9(a)の実線で示す円形状の部分)64aが、第一配線61および第一配線61と離間させて横並びに設けられ、第一配線61と略同一高さの補助体62(62A,62B)のなす領域63上に配され、領域64aは、上方から見て、領域63に含まれている。また、この実施形態では、補助体62は、第一配線61と略同一高さに設けられた絶縁体または導電体から構成されている。
この実施形態の半導体装置では、第一配線61を挟むように、補助体62Aと補助体62Bをダミーとして設けることにより、第二配線64に接続される半田バンプの変形を抑制することができる。
図10は、本発明に係る半導体装置の他の実施形態を示し、その一部を省略した概略平面図であり、(a)は第一配線上に第二配線の電極パッドが設けられた状態を示す図、(b)は第一配線のみを示す図である。なお、図10では、説明を簡略化するために、第一配線と第二配線の間に設けられている絶縁層を省略している。
この実施形態の半導体装置では、第一配線71に、第二配線74が重なる部分であって、半田バンプ(図示略)が載置される領域(図10(a)の実線で示す円形状の部分)74aが、第一配線71および第一配線71と離間させて横並びに設けられ、第一配線71と略同一高さの補助体72(72A,72B)のなす領域73上に配され、領域74aは、上方から見て、領域73に含まれている。また、この実施形態では、補助体72は、第一配線71と略同一高さに設けられた絶縁体または導電体から構成されている。
この実施形態の半導体装置では、第一配線71を、上記のL字状など、長手方向の途中で向きを変えた形状とすれば、配線の向きを変えることもできる。
次に、本発明に係る電子機器について説明する。
本発明の電子機器は、本発明の半導体装置を備えてなるものである。
本発明の電子機器としては、例えば、PDA(Personal Digital Assistants)、携帯電話機、パーソナルコンピュータ、光送受信機器などが挙げられる。
本発明の電子機器は、本発明の半導体装置を備えてなるものである。
本発明の電子機器としては、例えば、PDA(Personal Digital Assistants)、携帯電話機、パーソナルコンピュータ、光送受信機器などが挙げられる。
本発明の電子機器は、本発明の半導体装置を備えてなるものであるから、この電子機器内において半導体装置とその他の配線(端子)との接続不良が生じることがないので、信頼性に優れたものとなる。
以下、実施例により本発明をさらに具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
2mm×3mmの半導体チップが設けられた6インチ半導体ウエハの一方の面に、スピンコート法により、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第一の絶縁層を形成した。第一の絶縁層の厚みは15μm±1μmであった。
次いで、第一の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
2mm×3mmの半導体チップが設けられた6インチ半導体ウエハの一方の面に、スピンコート法により、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第一の絶縁層を形成した。第一の絶縁層の厚みは15μm±1μmであった。
次いで、第一の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、シード層を覆うように、スピンコート法により、フォトレジストを塗布した。
次いで、フォトレジストをステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、補助領域を備える第一配線を形成した。補助領域を備える第一配線の厚みは15μm±1μm、補助領域部の直径は300μm±5μmであった。
次いで、フォトレジストをステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、補助領域を備える第一配線を形成した。補助領域を備える第一配線の厚みは15μm±1μm、補助領域部の直径は300μm±5μmであった。
次いで、レジスト膜を除去し、不必要なシード層(配線に使用しない部分)を除去することにより、所定のパターンに形成された第一配線を得た。
次いで、第一の絶縁層および第一配線を覆うように、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第二の絶縁層を形成した。第二の絶縁層の厚みは15μm±1μmであった。
次いで、第二の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、第一の絶縁層および第一配線を覆うように、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第二の絶縁層を形成した。第二の絶縁層の厚みは15μm±1μmであった。
次いで、第二の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、シード層を覆うように、スピンコート法により、フォトレジストを塗布した。
次いで、フォトレジストをステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、フォトレジストをステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第二配線を形成した。電極パッドの厚みは15μm±1μm、直径は280μm±5μmであった。
次いで、レジスト膜を除去し、不必要なシード層を除去して第二の絶縁層を露出した。
次いで、レジスト膜を除去し、不必要なシード層を除去して第二の絶縁層を露出した。
次いで、スピンコート法により、第二の絶縁層および電極パッドを覆うように、感光性樹脂を塗布した。
次いで、感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、半田バンプ形成用の開口部を有する封止樹脂層を形成する。
次いで、印刷法により、封止樹脂層の開口部内に、鉛フリータイプの半田ペーストを充填する。
次いで、半田リフロー加熱により、半田ペーストを溶融させて半田バンプを形成し、その表面に半田バンプが設けられた半導体装置を得た。
次いで、感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、半田バンプ形成用の開口部を有する封止樹脂層を形成する。
次いで、印刷法により、封止樹脂層の開口部内に、鉛フリータイプの半田ペーストを充填する。
次いで、半田リフロー加熱により、半田ペーストを溶融させて半田バンプを形成し、その表面に半田バンプが設けられた半導体装置を得た。
得られた半導体装置のウエハをダイシング加工して、個別のチップに切り出し、半田バンプの高さを測定したところ、その高さは20μm±10μmであった。
この実施例では、従来よりも、半田バンプの高さのばらつきを少なくすることができた。
この実施例では、従来よりも、半田バンプの高さのばらつきを少なくすることができた。
(実施例2)
1.3mm×2mmの半導体チップが設けられた8インチ半導体ウエハの一方の面に、スピンコート法により、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第一の絶縁層を形成した。第一の絶縁層の厚みは15μm±1μmであった。
次いで、第一の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
1.3mm×2mmの半導体チップが設けられた8インチ半導体ウエハの一方の面に、スピンコート法により、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第一の絶縁層を形成した。第一の絶縁層の厚みは15μm±1μmであった。
次いで、第一の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、シード層を覆うように、スピンコート法により、フォトレジストを塗布した。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第一配線および導電性の補助体を同時に形成した。第一配線の厚みは15μm±1μm、導電性の補助体の直径は300μm±5μmであった。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第一配線および導電性の補助体を同時に形成した。第一配線の厚みは15μm±1μm、導電性の補助体の直径は300μm±5μmであった。
次いで、レジスト膜を除去し、不必要なシード層(配線に使用しない部分)を除去することにより、所定のパターンに形成された第一配線および補助体を得た。
次いで、第一の絶縁層、第一配線および補助体を覆うように、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第二の絶縁層を形成した。第二の絶縁層の厚みは15μm±1μmであった。
次いで、第二の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、第一の絶縁層、第一配線および補助体を覆うように、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第二の絶縁層を形成した。第二の絶縁層の厚みは15μm±1μmであった。
次いで、第二の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、シード層を覆うように、スピンコート法により、フォトレジストを塗布した。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第二配線を形成した。電極パッドの厚みは15μm±1μm、直径は250μm±5μmであった。
次いで、レジスト膜を除去し、不必要なシード層を除去して第二の絶縁層を露出した。
次いで、レジスト膜を除去し、不必要なシード層を除去して第二の絶縁層を露出した。
次いで、スピンコート法により、第二の絶縁層および電極パッドを覆うように、感光性樹脂を塗布した。
次いで、感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、半田バンプ形成用の開口部を有する封止樹脂層を形成する。
次いで、印刷法により、封止樹脂層の開口部内に、鉛フリータイプの半田ペーストを充填する。
次いで、半田リフロー加熱により、半田ペーストを溶融させて半田バンプを形成し、その表面に半田バンプが設けられた半導体装置を得た。
次いで、感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、半田バンプ形成用の開口部を有する封止樹脂層を形成する。
次いで、印刷法により、封止樹脂層の開口部内に、鉛フリータイプの半田ペーストを充填する。
次いで、半田リフロー加熱により、半田ペーストを溶融させて半田バンプを形成し、その表面に半田バンプが設けられた半導体装置を得た。
得られた半導体装置のウエハをダイシング加工して、個別のチップに切り出し、半田バンプの高さを測定したところ、その高さは20μm±10μmであった。
この実施例では、従来よりも、半田バンプの高さのばらつきを少なくすることができた。
この実施例では、従来よりも、半田バンプの高さのばらつきを少なくすることができた。
(実施例3)
1.3mm×2mmの半導体チップが設けられた8インチ半導体ウエハの一方の面に、スピンコート法により、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第一の絶縁層を形成した。第一の絶縁層の厚みは15μm±1μmであった。
次いで、第一の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
1.3mm×2mmの半導体チップが設けられた8インチ半導体ウエハの一方の面に、スピンコート法により、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をステッパーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第一の絶縁層を形成した。第一の絶縁層の厚みは15μm±1μmであった。
次いで、第一の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、シード層を覆うように、スピンコート法により、フォトレジストを塗布した。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第一配線形成した。第一配線の厚みは15μm±1μmであった。
次いで、レジスト膜の開口部内の第一配線が設けられていない部分に、スクリーン印刷により、第一配線と離間させて横並びに、第一配線と略同一高さの絶縁性の補助体を形成する。絶縁性の補助体の直径は300μm±5μmであった。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第一配線形成した。第一配線の厚みは15μm±1μmであった。
次いで、レジスト膜の開口部内の第一配線が設けられていない部分に、スクリーン印刷により、第一配線と離間させて横並びに、第一配線と略同一高さの絶縁性の補助体を形成する。絶縁性の補助体の直径は300μm±5μmであった。
次いで、レジスト膜を除去し、不必要なシード層(配線に使用しない部分)を除去することにより、所定のパターンに形成された第一配線および補助体を得た。
次いで、第一の絶縁層、第一配線および補助体を覆うように、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第二の絶縁層を形成した。第二の絶縁層の厚みは15μm±1μmであった。
次いで、第二の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、第一の絶縁層、第一配線および補助体を覆うように、感光性ポリイミド樹脂を塗布した。
次いで、感光性ポリイミド樹脂をアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、所定のパターンをなす第二の絶縁層を形成した。第二の絶縁層の厚みは15μm±1μmであった。
次いで、第二の絶縁層を覆うように、スパッタリング法により、クロムからなる厚み0.1μmのめっき用のシード層を形成した。
次いで、シード層を覆うように、スピンコート法により、フォトレジストを塗布した。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、フォトレジストをアライナーで露光し、デベロッパーで現像した後、不要な部分を取り除いて、開口部を有するレジスト膜を形成した。
次いで、電解めっきを施すことにより、レジスト膜の開口部内に金属を充填して、第二配線を形成した。電極パッドの厚みは15μm±1μm、直径は250μm±5μmであった。
次いで、レジスト膜を除去し、不必要なシード層を除去して第二の絶縁層を露出した。
次いで、レジスト膜を除去し、不必要なシード層を除去して第二の絶縁層を露出した。
次いで、スピンコート法により、第二の絶縁層および電極パッドを覆うように、感光性樹脂を塗布した。
次いで、感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、半田バンプ形成用の開口部を有する封止樹脂層を形成する。
次いで、印刷法により、封止樹脂層の開口部内に、鉛フリータイプの半田ペーストを充填する。
次いで、半田リフロー加熱により、半田ペーストを溶融させて半田バンプを形成し、その表面に半田バンプが設けられた半導体装置を得た。
次いで、感光性樹脂の表面に任意のパターンのマスクを配置して露光した後、現像処理を行って不必要な感光性樹脂を除去することにより、半田バンプ形成用の開口部を有する封止樹脂層を形成する。
次いで、印刷法により、封止樹脂層の開口部内に、鉛フリータイプの半田ペーストを充填する。
次いで、半田リフロー加熱により、半田ペーストを溶融させて半田バンプを形成し、その表面に半田バンプが設けられた半導体装置を得た。
得られた半導体装置のウエハをダイシング加工して、個別のチップに切り出し、半田バンプの高さを測定したところ、その高さは20μm±10μmであった。
この実施例では、従来よりも、半田バンプの高さのばらつきを少なくすることができた。
この実施例では、従来よりも、半田バンプの高さのばらつきを少なくすることができた。
本発明の半導体装置は、WLCSPなどのチップサイズの半導体装置はもちろんのこと、さらに狭ピッチ化された高密度のチップサイズの半導体装置に対しても適用可能であり、その効果は非常に大きなものである。
10,20,40・・・半導体装置、11,21・・・半導体基板、12,22・・・保護層、13,23・・・第一の絶縁層、14,27,41,51,61,71・・・第一配線、14a,41a,51a・・・補助領域、15,28・・・第二の絶縁層、16,32,42,52,64,74・・・第二配線、16a,42a,52a,63,64a,73・・・領域、24,29・・・フォトレジスト、25,30・・・レジスト膜、26,31,35・・・開口部、33・・・封止樹脂、34・・・封止樹脂層、36・・・半田ペースト、37・・・半田バンプ、62,72・・・補助体。
Claims (5)
- 絶縁層を介して配線を上下に設けてなる多層配線構造を備えた半導体装置において、
前記絶縁層の下に位置する第一配線に、前記絶縁層の上に位置する第二配線が重なる部分であって、半田バンプが載置される領域が、前記第一配線の補助領域の上、または、前記第一配線および該第一配線と離間させて横並びに設けられる略同一高さの補助体のなす領域の上に配されることを特徴とする半導体装置。 - 前記半田バンプが載置される領域は、上方から見て、前記第一配線の前記補助領域、または、前記補助体の領域に含まれていることを特徴とする請求項1に記載の半導体装置。
- 前記補助体は導電体からなることを特徴とする請求項1または2に記載の半導体装置。
- 前記補助体は絶縁体からなることを特徴とする請求項1または2に記載の半導体装置。
- 請求項1ないし4のいずれかに記載の半導体装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245120A JP2006066505A (ja) | 2004-08-25 | 2004-08-25 | 半導体装置およびこれを備えた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245120A JP2006066505A (ja) | 2004-08-25 | 2004-08-25 | 半導体装置およびこれを備えた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006066505A true JP2006066505A (ja) | 2006-03-09 |
Family
ID=36112736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245120A Pending JP2006066505A (ja) | 2004-08-25 | 2004-08-25 | 半導体装置およびこれを備えた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006066505A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111333A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 半導体装置 |
JP2015038932A (ja) * | 2013-08-19 | 2015-02-26 | 富士通セミコンダクター株式会社 | 電子デバイス及びその製造方法 |
US10714438B2 (en) | 2018-01-03 | 2020-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having metal bump and method of manufacturing the same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296738U (ja) * | 1989-01-21 | 1990-08-01 | ||
JPH02262338A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体装置の製造方法 |
JPH0338043A (ja) * | 1989-07-05 | 1991-02-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH04287326A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH05206282A (ja) * | 1992-01-08 | 1993-08-13 | Nec Corp | 半導体装置の多層配線構造体の製造方法 |
JPH05326728A (ja) * | 1992-05-21 | 1993-12-10 | Oki Electric Ind Co Ltd | 半導体装置における配線パターン構造 |
JPH0637459A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Chem Co Ltd | 多層配線構造の製造法 |
JPH06132409A (ja) * | 1992-09-02 | 1994-05-13 | Hitachi Chem Co Ltd | 多層配線構造の製造法および半導体装置 |
JP2000012845A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 半導体装置 |
-
2004
- 2004-08-25 JP JP2004245120A patent/JP2006066505A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296738U (ja) * | 1989-01-21 | 1990-08-01 | ||
JPH02262338A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体装置の製造方法 |
JPH0338043A (ja) * | 1989-07-05 | 1991-02-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH04287326A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH05206282A (ja) * | 1992-01-08 | 1993-08-13 | Nec Corp | 半導体装置の多層配線構造体の製造方法 |
JPH05326728A (ja) * | 1992-05-21 | 1993-12-10 | Oki Electric Ind Co Ltd | 半導体装置における配線パターン構造 |
JPH0637459A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Chem Co Ltd | 多層配線構造の製造法 |
JPH06132409A (ja) * | 1992-09-02 | 1994-05-13 | Hitachi Chem Co Ltd | 多層配線構造の製造法および半導体装置 |
JP2000012845A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111333A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 半導体装置 |
JP2015038932A (ja) * | 2013-08-19 | 2015-02-26 | 富士通セミコンダクター株式会社 | 電子デバイス及びその製造方法 |
US10714438B2 (en) | 2018-01-03 | 2020-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having metal bump and method of manufacturing the same |
US11037894B2 (en) | 2018-01-03 | 2021-06-15 | Samsung Electronics Co., Ltd. | Semiconductor device having metal bump and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8101496B2 (en) | Method of manufacturing ball grid array type semiconductor device | |
US7476564B2 (en) | Flip-chip packaging process using copper pillar as bump structure | |
US20170250153A1 (en) | Electronic part, electronic device, and electronic apparatus | |
KR101764021B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
US9953960B2 (en) | Manufacturing process of wafer level chip package structure having block structure | |
JP6547745B2 (ja) | 半導体装置およびその製造方法 | |
KR100686677B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2001068495A (ja) | 半導体装置及びその製造方法 | |
EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
JP6458801B2 (ja) | 半導体装置およびその製造方法 | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP6586952B2 (ja) | 半導体装置およびその製造方法 | |
JP2006041401A (ja) | 半導体装置及びその製造方法 | |
JP5404513B2 (ja) | 半導体装置の製造方法 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
JP3819395B2 (ja) | 半導体装置の製造方法 | |
JP2006066505A (ja) | 半導体装置およびこれを備えた電子機器 | |
KR100693207B1 (ko) | 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
KR102157877B1 (ko) | 반도체 패키지 | |
JP4196954B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A02 | Decision of refusal |
Effective date: 20101207 Free format text: JAPANESE INTERMEDIATE CODE: A02 |