CN111477683A - 一种功率mosfet芯片的封装结构 - Google Patents

一种功率mosfet芯片的封装结构 Download PDF

Info

Publication number
CN111477683A
CN111477683A CN202010292938.0A CN202010292938A CN111477683A CN 111477683 A CN111477683 A CN 111477683A CN 202010292938 A CN202010292938 A CN 202010292938A CN 111477683 A CN111477683 A CN 111477683A
Authority
CN
China
Prior art keywords
mosfet chip
chip
conductor
mosfet
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010292938.0A
Other languages
English (en)
Inventor
林仲康
汤广福
吴军民
金锐
唐新灵
韩荣刚
王亮
杜玉杰
周扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN202010292938.0A priority Critical patent/CN111477683A/zh
Publication of CN111477683A publication Critical patent/CN111477683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率MOSFET芯片的封装结构，包括：MOSFET芯片，其正面包含栅极和源极，其背面包含漏极；第一导电体，与MOSFET芯片背面的漏极电性连接；第二导电体，通过压接封装与MOSFET芯片正面的源极电性连接；源极占据MOSFET芯片正面的区域内设有应力缓冲区，第二导电体与源极接触的边缘位于应力缓冲区内；MOSFET芯片对应应力缓冲区的部分不含有元胞结构。通过在MOSFET芯片的源极增设应力缓冲区，可以显著降低第二导电体边缘应力集中对MOSFET芯片内部元胞结构的损坏，大幅提高MOSFET芯片的抗压性能和可靠性，同时保留双面散热能力，有利于提高器件功率等级。

Description

一种功率MOSFET芯片的封装结构
技术领域
本发明涉及半导体封装技术领域，具体涉及一种功率MOSFET芯片的封装结构。
背景技术
目前大功率MOSFET器件按封装工艺可分为焊接型与压接型。常见的焊接型功率MOSFET封装结构主要包括母排电极、键合引线、芯片、焊层、衬板和基板几大部分，其中芯片焊接与固定以及各芯片电极互连键合引线是焊接型封装的关键环节。为了提高器件的可靠性，要求各部分材料的热膨胀系数相匹配，散热特性好及连接界面尽量少且连接牢固。随着功率等级不断提升，在焊接、引线键合等工艺条件限制下，焊接型结构存在的芯片焊层退化、引线脱落等失效问题更加突出。
压接型封装是功率MOSFET器件另外一种封装形式，多个MOSFET芯片并联通过压力连接到外壳两极。压接型结构内无焊层和引线键合，可双面散热，并具有失效短路的特点，因此相比焊接型MOSFET器件，压接型MOSFET器件具有更大功率密度、更低的热阻、更高的工作结温、更低的寄生电感、更宽的安全工作区和更高的可靠性，便于串联应用，用在大功率和可靠性要求高的应用领域优势明显。
目前的压接封装中，芯片两侧均为金属硬台面接触，此类结构形式简单，但对芯片厚度一致性及压力均匀性要求高，对内部结构件和应用时选用的散热器表面加工精度要求严格。随着器件容量提高、内部芯片数量增加，压力和压接面积也会相应增大，大面积高精度加工实现更加困难。由于芯片与金属结构硬接触，不同薄厚的部位在压装时承受的压力差别非常大，压力不均会引起接触电阻和热阻的差异，使器件内部出现区域性温度过高现象，最终加速芯片老化失效。如果应力集中严重，芯片将被直接磨损压坏。
传统碳化硅MOSFET芯片的结构如图1所示，由于大功率碳化硅MOSFET芯片的源极和漏极之间需要承受6.5kV以上的高电压，为此源极24和漏极之间需要设置终端结构21来实现绝缘，源极24和栅极22之间也需要设置场截止环23，终端结构21必然占据芯片正面的一部分面积，导致同在芯片正面的源极24面积小于芯片整体面积，而与芯片源极24接触的导电体不能接触到终端结构21，否则会把终端结构21压坏导致失效，因此导电体的面积也同样小于芯片整体面积。从力学角度分析，当一个面积较小的物体压在另一个面积的较大的物体上时，由于几何不连续导致载荷突变，在两个物体接触面的边界位置上会发生应力集中，导致芯片内部各处的元胞结构受到导电体的压力不均匀，越靠近导电体边缘的元胞结构受力越大，当所受应力超过其材料极限时发生断裂失效，这是目前芯片压接封装结构存在的固有问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中压接封装芯片无法保证导电体和芯片接触面各处的压力均匀分布、芯片靠近导电体边缘的元胞结构因承受应力较大容易发生断裂失效的缺陷，从而提供一种功率MOSFET芯片的封装结构。
为解决上述技术问题，本发明的技术方案如下：
一种功率MOSFET芯片的封装结构，包括：
MOSFET芯片，其正面包含栅极和源极，其背面包含漏极；
第一导电体，与所述MOSFET芯片背面的漏极电性连接；
第二导电体，通过压接封装与所述MOSFET芯片正面的源极电性连接；
所述源极占据所述MOSFET芯片正面的区域内设有应力缓冲区，所述第二导电体与所述源极接触的边缘位于所述应力缓冲区在所述MOSFET芯片正面占据的区域内；所述MOSFET芯片对应所述应力缓冲区的部分不含有元胞结构。
进一步地，所述应力缓冲区占据所述MOSFET芯片正面的轮廓为一个封闭的回形轮廓。
进一步地，所述应力缓冲区在所述MOSFET芯片正面上的轮廓与所述源极在所述MOSFET芯片正面上的轮廓形状相同。
进一步地，所述应力缓冲区占据所述MOSFET芯片正面的回形轮廓的宽度为1～3mm。
进一步地，所述第一导电体和所述第二导电体的材质为金属钼。
进一步地，所述MOSFET芯片的源极和漏极之间设有终端结构，所述终端结构占据所述MOSFET芯片正面的部分面积。
进一步地，所述MOSFET芯片包含有所述元胞结构的部分由正面到背面依次为金属铝层、二氧化硅层和碳化硅衬底层；所述二氧化硅层的内部包含有栅氧层，所述碳化硅衬底层上嵌设有与所述二氧化硅层接触的离子注入区；所述MOSFET芯片不含有所述元胞结构的部分由正面到背面依次为金属铝层和碳化硅衬底层。
进一步地，所述第一导电体通过烧结或焊接固定于所述MOSFET芯片的背面。
进一步地，所述MOSFET芯片的源极外周设有场截止环，所述场截止环用于隔开所述MOSFET芯片的源极和栅极。
进一步地，所述MOSFET芯片有多个，且多个所述MOSFET芯片以子单元的形式并联设置。
本发明技术方案，具有如下优点：
1.本发明提供的功率MOSFET芯片的封装结构，通过在MOSFET芯片正面源极占据的区域内设置应力缓冲区，第二导电体与源极接触的边缘位于应力缓冲区在MOSFET芯片正面占据的区域内，而且应力缓冲区内不含元胞结构，可以显著降低第二导电体边缘应力集中对MOSFET芯片内部元胞结构的损坏，大幅提高MOSFET芯片的抗压性能和可靠性，同时保留双面散热能力，有利于提高器件功率等级。
2.本发明提供的功率MOSFET芯片的封装结构，第一导电体和第二导电体材质为金属钼，由于金属钼的热膨胀系数是所有金属中与碳化硅最为接近的，因此在碳化硅半导体器件实际工作过程中经历高低温变化时，相近的热膨胀系数可以降低芯片与导电体之间热应力，防止芯片在热失配产生的拉应力作用下发生破坏。
3.本发明提供的功率MOSFET芯片的封装结构，第一导电体通过烧结或焊接固定于MOSFET芯片的背面，MOSFET芯片和第一导电体通过烧结层或焊层连接为一个整体，可以显著增强MOSFET芯片的抗剪切强度，防止芯片弯曲断裂；另一方面，一个致密、平整、孔洞率低的良好焊层可以显著降低热阻和电阻，提高散热性能和电气性能。
4.本发明提供的功率MOSFET芯片的封装结构，第二导电体通过压接连接于MOSFET芯片的正面，可以保证第二导电体与MOSFET芯片之间的良好接触，可以实现MOSFET芯片的双面散热；同时在MOSFET芯片烧毁失效时，第一导电体和第二导电体实现短路连接，短路失效的特点有利于器件应用，在器件压装成阀串时容易实现器件串联的冗余设计。
5.本发明提供的功率MOSFET芯片的封装结构，应力缓冲区内不含元胞结构，只包含金属铝层和碳化硅衬底层，一方面，金属铝层可以通过金属的塑性变形吸收过大的应力，保护下面的脆性材料碳化硅衬底，另一方面金属铝层保留了MOSFET芯片正面的散热能力和导电能力，这样一来，由于应力缓冲区内不含元胞结构，因此该区域内应力过大也不会导致芯片整体失效，这样就将MOSFET芯片整体的抗压强度提高到碳化硅材料自身的抗压强度，大幅提高MOSFET芯片的抗压性能和可靠性，同时保留了双面散热的优势。
6.本发明提供的功率MOSFET芯片的封装结构，以芯片子单元的形式封装，方便子单元大规模并联，提高器件功率等级；当芯片发生失效时，只需将该失效子单元剔除，其余正常的子单元可以重复使用，因此该方案可最大程度降低芯片失效的封装成本，显著提高器件封装的良率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中芯片结构的示意图；
图2为本发明实施例提供的芯片的结构示意图；
图3为本发明实施例中应力缓冲区的截面结构示意图。
附图标记说明：1、第二导电体；2、MOSFET芯片；3、第一导电体；201、终端结构；202、栅极；203、场截止环；204、源极；205、应力缓冲区；211、金属铝层；212、二氧化硅层；213、栅氧层；214、离子注入区；215、碳化硅衬底层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图2和图3所示的一种功率MOSFET芯片的封装结构，包括MOSFET芯片2、第一导电体3、第二导电体1和第三导电体。其中，MOSFET芯片2的正面包含栅极202和源极204，背面包含漏极；MOSFET芯片2的源极204和漏极之间设有终端结构201，终端结构201占据MOSFET芯片2正面的部分面积；MOSFET芯片2的源极204外周设有场截止环203，场截止环203用于隔开MOSFET芯片2的源极204和栅极202。第一导电体3与MOSFET芯片2背面的漏极电性连接，第二导电体1通过压接封装与MOSFET芯片2正面的源极204电性连接，第三导电体与MOSFET芯片2正面的栅极202电性连接。源极204占据MOSFET芯片2正面的区域内设有应力缓冲区205，第二导电体1与源极204接触的边缘位于应力缓冲区205在MOSFET芯片2正面占据的区域内；MOSFET芯片2对应应力缓冲区205的部分不含有元胞结构。
通过在MOSFET芯片2正面源极204占据的区域内设置应力缓冲区205，第二导电体1与源极204接触的边缘位于应力缓冲区205在MOSFET芯片2正面占据的区域内，而且应力缓冲区205内不含元胞结构，可以显著降低第二导电体1边缘应力集中对MOSFET芯片2内部元胞结构的损坏，大幅提高MOSFET芯片2的抗压性能和可靠性，同时保留双面散热能力，有利于提高器件功率等级。
具体的，应力缓冲区205占据MOSFET芯片2正面的轮廓为一个封闭的回形轮廓，回形轮廓的尺寸略小于MOSFET芯片2正面上源极204占据的区域面积，且略大于第二导电体1与MOSFET芯片2源极204之间的接触面的面积；应力缓冲区205设置为封闭的回形，可以尽可能地减少应力缓冲区205对MOSFET芯片2内部空间和正面面积的占用，有利于MOSFET芯片2的集成化设计。应力缓冲区205在MOSFET芯片2正面上的轮廓与源极204在MOSFET芯片2正面上的轮廓形状相同，如此设置，可以尽可能地降低第二导电体1边缘应力集中对MOSFET芯片2内部元胞结构的损坏。在本实施例中，应力缓冲区205占据MOSFET芯片2正面的回形轮廓的宽度范围取值为1～3mm。
在本实施例中，MOSFET芯片2包含有元胞结构的部分由正面到背面依次为金属铝层211、二氧化硅层212和碳化硅衬底层215；二氧化硅层212的内部包含有栅氧层213，碳化硅衬底层215上嵌设有与二氧化硅层212面接触的离子注入区214；MOSFET芯片2不含有元胞结构的部分由正面到背面依次为金属铝层211和碳化硅衬底层215。应力缓冲区205内不含元胞结构，只包含金属铝层211和碳化硅衬底层215，一方面，金属铝层211可以通过金属的塑性变形吸收过大的应力，保护下面的脆性材料碳化硅衬底，另一方面金属铝层211保留了MOSFET芯片2正面的散热能力和导电能力，这样一来，由于应力缓冲区205内不含元胞结构，因此该区域内应力过大也不会导致芯片整体失效，这样就将MOSFET芯片2整体的抗压强度提高到碳化硅材料自身的抗压强度，大幅提高MOSFET芯片2的抗压性能和可靠性，同时保留了双面散热的优势。
在本实施例中，第一导电体3和第二导电体1的材质为金属钼。由于金属钼的热膨胀系数是所有金属中与碳化硅最为接近的，因此在碳化硅半导体器件实际工作过程中经历高低温变化时，相近的热膨胀系数可以降低芯片与导电体之间热应力，防止芯片在热失配产生的拉应力作用下发生破坏。
具体的，第二导电体1与MOSFET芯片2正面之间的连接为压力接触，通过施加一垂直于两者接触面的正向压力，压强控制在5MPa到20MPa之间，保证第二导电体1与MOSFET芯片2之间的良好接触，可以实现MOSFET芯片2的双面散热；同时在MOSFET芯片2烧毁失效时，第一导电体3和第二导电体1实现短路连接，短路失效的特点有利于器件应用，在器件压装成阀串时容易实现器件串联的冗余设计。
在本实施例中，第一导电体3采用纳米银烧结技术或锡银铜回流焊技术固定在MOSFET芯片2的背面，通过烧结层或焊层使第一导电体3和MOSFET芯片2连接为一个整体，可以显著增强MOSFET芯片2的抗剪切强度，防止芯片弯曲断裂；另一方面，一个致密、平整、孔洞率低的良好焊层可以显著降低热阻和电阻，提高散热性能和电气性能。′
在本实施例中，MOSFET芯片2有多个，且多个所述MOSFET芯片2以子单元的形式并联设置，从而方便剔除失效的子单元。
综上所述，本发明提供的功率MOSFET芯片的封装结构，通过在MOSFET芯片2正面源极204占据的区域内增设内无元胞结构的应力缓冲区205，与其接触的第二导电体1边缘位于应力缓冲区205内在MOSFET芯片2正面占据的区域内，可以显著降低第二导电体1边缘应力集中对MOSFET芯片2内部元胞结构的损坏，大幅提高MOSFET芯片2的抗压性能和可靠性，同时保留双面散热能力，有利于提高器件功率等级。此外，器件由多个子单元并联而成，一个子单元失效后，剔除并替换成新的子单元，可最大程度降低芯片失效的封装成本，显著提高器件封装的良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种功率MOSFET芯片的封装结构，包括：
MOSFET芯片(2)，其正面包含栅极(202)和源极(204)，其背面包含漏极；
第一导电体(3)，与所述MOSFET芯片(2)背面的漏极电性连接；
第二导电体(1)，通过压接封装与所述MOSFET芯片(2)正面的源极(204)电性连接；
其特征在于，所述源极(204)占据所述MOSFET芯片(2)正面的区域内设有应力缓冲区(205)，所述第二导电体(1)与所述源极(204)接触的边缘位于所述应力缓冲区(205)在所述MOSFET芯片(2)正面占据的区域内；所述MOSFET芯片(2)对应所述应力缓冲区(205)的部分不含有元胞结构。
2.根据权利要求1所述的功率MOSFET芯片的封装结构，其特征在于，所述应力缓冲区(205)占据所述MOSFET芯片(2)正面的轮廓为一个封闭的回形轮廓。
3.根据权利要求2所述的功率MOSFET芯片的封装结构，其特征在于，所述应力缓冲区(205)在所述MOSFET芯片(2)正面上的轮廓与所述源极(204)在所述MOSFET芯片(2)正面上的轮廓形状相同。
4.根据权利要求3所述的功率MOSFET芯片的封装结构，其特征在于，所述应力缓冲区(205)占据所述MOSFET芯片(2)正面的回形轮廓的宽度为1～3mm。
5.根据权利要求1－4中任意一项所述的功率MOSFET芯片的封装结构，其特征在于，所述第一导电体(3)和所述第二导电体(1)的材质为金属钼。
6.根据权利要求1－4中任意一项所述的功率MOSFET芯片的封装结构，其特征在于，所述MOSFET芯片(2)的源极(204)和漏极之间设有终端结构(201)，所述终端结构(201)占据所述MOSFET芯片(2)正面的部分面积。
7.根据权利要求1－4中任意一项所述的功率MOSFET芯片的封装结构，其特征在于，所述MOSFET芯片(2)包含有所述元胞结构的部分由正面到背面依次为金属铝层(211)、二氧化硅层(212)和碳化硅衬底层(215)；所述二氧化硅层(212)的内部包含有栅氧层(213)，所述碳化硅衬底层(215)上嵌设有与所述二氧化硅层(212)接触的离子注入区(214)；所述MOSFET芯片(2)不含有所述元胞结构的部分由正面到背面依次为金属铝层(211)和碳化硅衬底层(215)。
8.根据权利要求1－4中任意一项所述的功率MOSFET芯片的封装结构，其特征在于，所述第一导电体(3)通过烧结或焊接固定于所述MOSFET芯片(2)的背面。
9.根据权利要求1－4中任意一项所述的功率MOSFET芯片的封装结构，其特征在于，所述MOSFET芯片(2)的源极(204)外周设有场截止环(203)，所述场截止环(203)用于隔开所述MOSFET芯片(2)的源极(204)和栅极(202)。
10.根据权利要求1－4中任意一项所述的功率MOSFET芯片的封装结构，其特征在于，所述MOSFET芯片(2)有多个，且多个所述MOSFET芯片(2)以子单元的形式并联设置。
CN202010292938.0A 2020-04-14 2020-04-14 一种功率mosfet芯片的封装结构 Pending CN111477683A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010292938.0A CN111477683A (zh) 2020-04-14 2020-04-14 一种功率mosfet芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010292938.0A CN111477683A (zh) 2020-04-14 2020-04-14 一种功率mosfet芯片的封装结构

Publications (1)

Publication Number Publication Date
CN111477683A true CN111477683A (zh) 2020-07-31

Family

ID=71752473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010292938.0A Pending CN111477683A (zh) 2020-04-14 2020-04-14 一种功率mosfet芯片的封装结构

Country Status (1)

Country Link
CN (1) CN111477683A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012845A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 半導体装置
US20020008327A1 (en) * 2000-07-24 2002-01-24 Koninklijke Philips Electronics N.V. Semiconductor devices and their manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012845A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 半導体装置
US20020008327A1 (en) * 2000-07-24 2002-01-24 Koninklijke Philips Electronics N.V. Semiconductor devices and their manufacture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈星弼: "《功率MOSFET与高压集成电路》", 南京：东南大学出版社, pages: 59 - 67 *

Similar Documents

Publication Publication Date Title
US8994165B2 (en) Power semiconductor device
EP2503595A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
US11984326B2 (en) Heat dissipating substrate for semiconductor and preparation method thereof
CN108520870B (zh) 一种功率器件封装结构
US20130267050A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP3617306B2 (ja) 加圧接触型半導体装置、及びこれを用いた変換器
CN109727948B (zh) 一种封装结构以及芯片安装单元
US20070228530A1 (en) Heat conductive bonding material, semiconductor package, heat spreader, semiconductor chip and bonding method of bonding semiconductor chip to heat spreader
CN111477683A (zh) 一种功率mosfet芯片的封装结构
JP2007150040A (ja) 半導体装置
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
US11270929B2 (en) Semiconductor device
CN214411191U (zh) 一种串联式的大功率二极管
CN111584422B (zh) 半导体装置及其制造方法
JP5724415B2 (ja) 半導体モジュール
JP2011018841A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2021097113A (ja) 半導体装置
CN218996706U (zh) 一种铜带键合的环氧塑封车用功率模块封装结构
US11887933B2 (en) Manufacturing method of semiconductor device
CN218769501U (zh) 一种功率半导体器件
CN220324457U (zh) 一种采用柔性连接片的低电感碳化硅模块
CN108987350B (zh) 一种半导体器件封装结构和方法
WO2023119438A1 (ja) 半導体装置
CN218482234U (zh) 功率半导体器件封装结构
CN217983321U (zh) 一种双面散热的半导体芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination