CN220324457U - 一种采用柔性连接片的低电感碳化硅模块 - Google Patents

Abstract

本实用新型公开了一种采用柔性连接片的低电感碳化硅模块，第二陶瓷覆铜板由多块相互独立的铜层构成，包括第一独立铜层、第二独立铜层和第三独立铜层；陶瓷片设于第二陶瓷覆铜板与第一陶瓷覆铜板之间，所述第一陶瓷覆铜板与散热底板相连；每件SiC芯片的漏极与第二陶瓷覆铜板连接，源极与金属缓冲块连接；金属缓冲块设于第二陶瓷覆铜板上，柔性连接片与第二陶瓷覆铜板平行设置且通过金属缓冲块支撑；信号端子与第二陶瓷覆铜板相连，用于传输信号电流；电流输入端子与第二独立铜层连接，电流输出端子与第三独立铜层连接，实现电流的传输。本实用新型能降低碳化硅模块的寄生电感，提升碳化硅模块的电流输出能力以及使用寿命。

Description

一种采用柔性连接片的低电感碳化硅模块

技术领域

本实用新型涉及碳化硅半导体领域，尤其涉及一种采用柔性连接片的低电感碳化硅模块。

背景技术

碳化硅(SiC)芯片更高的开关频率及功率密度对封装技术提出挑战，传统的基于铝线键合技术实现电气连接的单面散热封装结构无法完全适用于SiC模块，因此，采用如专利202210542672.X中连接片结构的SiC功率模块及采用端子直接互联结构的SiC功率模块被提出，这些新结构能有效满足高密度的电流传输，均流能力、短暂过流及抗电涌能力强，降低功率模块的寄生电感。

但是，上述两种结构使用刚性连接片的功率模块在实际制作时会不可避免的面临如下问题：

1)一片连接片同时连接多颗芯片及基板，其中，芯片是通过焊接或烧结的方式与基板相连。由于芯片与基板之间的连接层会经历融化再凝固、有机溶剂挥发等过程，因此，该连接层的厚度不是完全可控的，再考虑到芯片厚度本身存在一定公差，最终导致各芯片的上表面并不在一个平面。此时，当刚性连接片连接多个高度不一致的点时，容易发生连接不良及后期可靠性不佳的问题；

2)刚性连接片要连接不同高度、不同位置的多个点，客观上对连接片的加工精度、芯片的贴装位置精度提出很高要求，在实际生产中，通常需要制作专用的精密模具来制作高精度连接片或高精度直接互联端子，并通过高精度夹具定位连接片或直接互联端子，成本高且制作难度困难。

实用新型内容

实用新型目的：为解决上述问题，本实用新型提供一种采用柔性连接片的低电感碳化硅模块。在保留连接片结构优势的基础上，降低制造难度与加工成本，提高可靠性。

技术方案：本发明的低电感碳化硅模块，包括第一陶瓷覆铜板、陶瓷片、第二陶瓷覆铜板、多件SiC芯片、金属缓冲块、柔性连接片、电流输入端子、电流输出端子和信号端子；

所述第二陶瓷覆铜板由多块相互独立的铜层构成，包括第一独立铜层、第二独立铜层和第三独立铜层；

所述陶瓷片设于第二陶瓷覆铜板与第一陶瓷覆铜板之间，所述第一陶瓷覆铜板与散热底板相连；

所述每件SiC芯片的漏极与第二陶瓷覆铜板连接，源极与金属缓冲块连接；

所述金属缓冲块设于第二陶瓷覆铜板上，所述柔性连接片与第二陶瓷覆铜板平行设置且通过金属缓冲块支撑；

所述信号端子与第二陶瓷覆铜板相连，用于传输信号电流；所述电流输入端子与第一独立铜层连接，电流输出端子与第三独立铜层连接，实现电流的传输。

进一步，所述电流输入端子与第二陶瓷覆铜板连接方式为钎焊，或银烧结，或超声焊接。

进一步，包括多组SiC芯片，每组四件、均匀线性排列。

进一步，所述柔性连接片的厚度为0.1mm～0.3mm。

进一步，所述柔性连接片选用铜箔，或银箔，或金箔。

进一步，所述金属缓冲块包括金属缓冲块Ⅰ和金属缓冲块Ⅱ，所述金属缓冲块的上表面与下表面的面积相等，高度为1mm～3mm；其中，与SiC芯片的源极相连的金属缓冲块Ⅰ的上表面面积为源极面积的70％～90％，与第二陶瓷覆铜板相连的金属缓冲块Ⅱ的上表面面积为3mm²～9mm²。

进一步，所述金属缓冲块的材质选用铜，或钼铜合金，或钨铜合金，或银，或金。

进一步，所述柔性连接片上设有直径为0.1mm～0.3mm的小孔，所述小孔设于金属缓冲块与柔性连接片的连接处。

本实用新型与现有技术相比，其显著效果如下：

1、与现有SiC功率模块普遍使用的常规铝线或铝带键合的方式相比，本实用新型的金属缓冲块与芯片的接触面比铝线或者铝带大，且柔性连接片横截面积大，可提升连接器件的过流能力及导热能力；金属缓冲块加柔性连接片的方式，一方面取代了产生寄生电感最多的键合线，另一方面，柔性连接片与第二陶瓷覆铜板形成平行面，可以增加柔性连接片与第一陶瓷覆铜板之间的互感，从而降低碳化硅模块的寄生电感，提升了碳化硅模块的电流输出能力以及使用寿命；

2、与现有使用刚性连接片代替键合的SiC功率模块相比，本实用新型的柔性连接片对加工精度要求较低，制作简单，物料成本降低；柔性连接片的面积可设计较大余量，给贴装留足了余量，因此，对芯片、柔性连接片的位置精度要求降低的同时，连接片的制作难度、成本也得以降低；由于柔性连接片自身可通过适度变形有效包容芯片的厚度公差、连接层的厚度差异，使得连接片与多点的同时连接更易高质量实现，提升了碳化硅模块可靠性；

3、与SiC芯片直接相连的金属缓冲块结构简单，易于加工，因此相比于刚性连接片，可以选择硬度更高的钼、钼铜、钨铜等作为原材料，而钼铜、钨铜的热膨胀系数(CTE-coefficient of thermal expansion)与SiC更接近，从而减小了热失配带来的热应力，提升碳化硅模块可靠性。

附图说明

图1为本实用新型的立体图；

图2为本实用新型中隐藏铜箔连接片的立体图；

图3为图2的俯视图；

图4为图1的俯视图；

图5为图4中A-A剖面图。

图中：1-第一陶瓷覆铜板，2-陶瓷片，3-第二陶瓷覆铜板，31-第一独立铜层、32-第二独立铜层、33-第三独立铜层，4-SiC芯片，5-金属缓冲块，6-连接片，71-电流输入端子，72-电流输出端子，8-信号端子。

具体实施方式

下面结合说明书附图和具体实施方式对本实用新型做进一步详细描述。

如图1至图2所示，一种采用柔性连接片的低电感碳化硅模块，包括第一陶瓷覆铜板1、陶瓷片2、第二陶瓷覆铜板3，其包括第二陶瓷覆铜板上第一独立铜层31、第一独立铜层32和第三独立铜层33；SiC芯片4、金属缓冲块5、柔性连接片6、电流输入端子71、电流输出端子72和信号端子8。

如图3所示，本实施例中选用SiC MOSFET的半桥电路模块，上下桥臂各包含8颗SiCMOSFET芯片，8颗芯片4位于第二陶瓷覆铜板3的同第二独立铜层32上，为了尽可能的减少模块的寄生电感，减小环流回路，将8颗芯片4进一步分为两组，每组4颗进行排布。本实施例选择铜箔作为柔性连接片6、钼铜合金作为金属缓冲块5。

其中，电气连接的方式为：电流输入端子71通过钎焊/银烧结/超声焊接的方式与第二陶瓷覆铜板上的第一独立铜层31连接，第一独立铜层31通过钎焊/银烧结的方式与SiCMOSFET芯片4的漏极相连，SiC MOSFET芯片4的源极通过钎焊/银烧结的方式与金属缓冲块5相连，金属缓冲块5通过冶金连接/机械连接的方式与柔性连接片6相连，柔性连接片6再通过钎焊/银烧结/电阻焊或机械连接的方式与位于第二陶瓷覆铜板3上第三独立铜层33上的金属缓冲块5相连，第三独立铜层33再通过钎焊/银烧结/超声焊接的方式与电流输出端子72相连。

在传统的基于铝线键合技术实现电气连接的单面散热封装结构中，引线是寄生电感的重要来源且存在很高的失效风险。在本实施例中，通过金属缓冲块和铜箔连接片相组合的方式替代掉了引线，从而降低了模块的寄生电感，提升了可靠性。此外，柔性连接片6与第二陶瓷覆铜板3平行设置，两平行面通过互感进一步的降低了寄生电感，如图4、图5所示。通过仿真验证，若将本实施例中的金属缓冲块和铜箔连接片组合替换为引线，则寄生电感将增加30％以上。

本实施例中的芯片表面积为5mm*5mm，最多可以键合6根直径为0.3mm(12mil)的键合线或4根0.38mm(15mil)的键合线，即采用基于铝线键合技术实现电气连接的单面散热封装结构时，一组4颗芯片的电流传输截面约为1.74mm²(24根直径0.3mm或16根直径0.38mm的引线的横截面积)，而在本实施例中，柔性连接片6的横截面尺寸为27.2mm*0.1mm，传输电流的横截面积为2.72mm²，电流传输面积增大56％且铜自身电流传输的能力也是铝的1.2倍以上，综上，可提升连接器件的过流能力及导热能力。

在本实施例中，金属缓冲块5选择钼铜合金(铜含量20％)作为材料，相比于铜，其热膨胀系数(CTE为7.5×10^-6·K^-1)与SiC芯片更近，从而有效降低了叠层结构的热失配，提高了模块的可靠性。金属缓冲块5的高度为1mm～3mm，低于1mm时，绝缘性能不满足使用要求，缓冲层高度增加时，模块寄生电感增加且缓冲层与芯片间连接层应力增加，因此不建议高于3mm。

在本实施例中，金属缓冲块5的下表面与SiC芯片4的源极或第二陶瓷覆铜基板3相连，金属缓冲块5包括金属缓冲块Ⅰ和金属缓冲块Ⅱ。其中，与SiC芯片4的源极相连的金属缓冲块Ⅰ的上下面表面积尺寸由芯片源极面积决定，为源极面积的70-90％，若金属缓冲块Ⅰ的尺寸过大，则对组装精度提出很高要求，且钎焊或烧结时连接材料容易溢出到绝缘环上，从而导致芯片失效；若金属缓冲块Ⅰ的面积过小，则会导致电流、热传输能力不满足要求；与第二陶瓷覆铜基板相连3相连的金属缓冲块Ⅱ的上(或下)表面的面积范围为3mm²～9mm²，上表面面积与下表面面积相等，尺寸过大会增加整个模块的尺寸，降低模块功率密度，尺寸过小会导致电流、热传输能力不满足要求。在本实施例中，与第二陶瓷覆铜基板3相连的金属缓冲块Ⅱ的尺寸为6mm²，与SiC芯片4的源极相连的金属缓冲块Ⅰ的上表面面积为SiC芯片4源极面积的75％。

金属缓冲块5的作用如下：a)实现SiC MOSFET源极与柔性连接片、第一陶瓷覆铜板与柔性连接片的电气连接；b)金属缓冲块能够增加连接MOSFET漏极的第一陶瓷覆铜板与连接MOSFET源极的柔性连接片之间的距离，从而满足模块的绝缘要求；c)通过选择与SiC芯片热膨胀系数相近的金属缓冲块，实现芯片所受应力的缓解。本实施例中，每个柔性连接片6连接8或12个金属缓冲块5的上表面，当尺寸为27mm*7.8mm或27mm*13.6mm时，柔性连接片刚好覆盖住全部金属缓冲块，但此时对金属缓冲块、芯片、柔性连接片的贴装精度要求很高。因此，在本实施例中，柔性连接片6的尺寸设计为27.2mm*8mm或27.2mm*13.8mm，留出了足够的余量，从而对各组件的贴装精度要求降低。此外，柔性连接片6对加工精度要求较低，在本实施例中，加工精度达到±0.2mm就可以满足要求，因此，柔性连接片6自身的加工难度极低，易于制作，物料成本降低。

本实施例中，铜箔厚度为0.1～0.3mm，厚度过小时，横截面积小，导电能力及瞬时过流能力差，厚度过大时，铜箔变形能力差，不能起到包容芯片的厚度公差、连接层的厚度差异。柔性连接片6亦可用银箔、金箔代替，但考虑到性能与性价比，优选铜箔作为连接片。柔性连接片的型状可以是完整矩形，也可以进行局部优化，例如，在与金属缓冲块5相连的地方开直径0.1～0.3mm的小孔，以增强铜箔与金属缓冲块5的连接强度。

不同于传统封装结构，新型封装结构中经常出现叠层结构，在本实用新型中，同样存在第二陶瓷覆铜板3-芯片4-金属缓冲块5-铜箔连接片6的叠层结构。叠层结构对可靠性提出挑战并增加制作难度，一方面，叠层结构中存在3个连接层，而连接层的厚度无法控制到完全一致的，另一方面，各组件自身存在一定的厚度公差，因此，一块铜箔连接片同时连接8块或12块金属缓冲块的上表面无法保证共面，一个平面连接8个或12个不共面的平面是困难且连接质量很难保证的。而在本实用新型的实施例中，厚度仅为0.1mm的铜箔作为连接片，其自身可通过一定程度的变形有效包容芯片的厚度公差、连接层的厚度差异，使得本专利制作难度降低，模块可靠性提升。

Claims (8)

1.一种采用柔性连接片的低电感碳化硅模块，其特征在于，包括第一陶瓷覆铜板(1)、陶瓷片(2)、第二陶瓷覆铜板(3)、多件SiC芯片(4)、金属缓冲块(5)、柔性连接片(6)、电流输入端子(71)、电流输出端子(72)和信号端子(8)；

所述第二陶瓷覆铜板(3)由多块相互独立的铜层构成，包括第一独立铜层(31)、第二独立铜层(32)和第三独立铜层(33)；

所述陶瓷片(2)设于第二陶瓷覆铜板(3)与第一陶瓷覆铜板(1)之间，所述第一陶瓷覆铜板(1)与散热底板相连；

所述每件SiC芯片(4)的漏极与第二陶瓷覆铜板(3)连接，源极与金属缓冲块(5)连接；

所述金属缓冲块(5)设于第二陶瓷覆铜板(3)上，所述柔性连接片(6)与第二陶瓷覆铜板(3)平行设置且通过金属缓冲块(5)支撑；

所述信号端子(8)与第二陶瓷覆铜板(3)相连，用于传输信号电流；所述电流输入端子(71)与第一独立铜层(31)连接，电流输出端子(72)与第三独立铜层(33)连接，实现电流的传输。

2.根据权利要求1所述采用柔性连接片的低电感碳化硅模块，其特征在于，所述电流输入端子(71)与第二陶瓷覆铜板(3)连接方式为钎焊，或银烧结，或超声焊接。

3.根据权利要求1所述采用柔性连接片的低电感碳化硅模块，其特征在于，包括多组SiC芯片(4)，每组四件、均匀线性排列。

4.根据权利要求1所述采用柔性连接片的低电感碳化硅模块，其特征在于，所述柔性连接片(6)的厚度为0.1mm～0.3mm。

5.根据权利要求1所述采用柔性连接片的低电感碳化硅模块，其特征在于，所述柔性连接片(6)选用铜箔，或银箔，或金箔。

6.根据权利要求1所述采用柔性连接片的低电感碳化硅模块，其特征在于，所述金属缓冲块(5)包括金属缓冲块Ⅰ和金属缓冲块Ⅱ，所述金属缓冲块的上表面与下表面的面积相等，高度为1mm～3mm；其中，与SiC芯片(4)的源极相连的金属缓冲块Ⅰ的上表面面积为源极面积的70％～90％，与第二陶瓷覆铜板(3)相连的金属缓冲块Ⅱ的上表面面积为3mm²～9mm²。

7.根据权利要求1所述采用柔性连接片的低电感碳化硅模块，其特征在于，所述金属缓冲块(5)的材质选用铜，或钼铜合金，或钨铜合金，或银，或金。

8.如权利要求1-7任一项所述采用柔性连接片的低电感碳化硅模块，其特征在于，所述柔性连接片(6)上设有直径为0.1mm～0.3mm的小孔，所述小孔设于金属缓冲块(5)与柔性连接片(6)的连接处。