CN218482234U - 功率半导体器件封装结构 - Google Patents

Abstract

本实用新型公开一种功率半导体器件封装结构，其位于MOS芯片上表面的栅极区和源极区分别通过第一金属线和第二金属线电连接到栅极引脚和源极引脚各自的焊接端，位于MOS芯片下表面的漏极区通过导电焊膏层与一陶瓷片上表面连接，漏极引脚的焊接条区位于导电焊膏层内，漏极引脚的引脚条区位于栅极引脚和源极引脚之间，位于陶瓷片下表面的凸起块嵌入金属支撑片的贯通区内；一环氧封装体包覆于MOS芯片、金属支撑片和栅极引脚、漏极引脚和源极引脚各自的焊接端上。本实用新型功率半导体器件封装结构既提高了源极引脚与MOS芯片电接触的稳定性，也有利于将来自MOS芯片的热量从源极引脚直接传导到外界，改善了功率半导体器件的散热性能。

Description

功率半导体器件封装结构

技术领域

本实用新型涉及半导体器件技术领域，尤其涉及一种功率半导体器件封装结构。

背景技术

MOS器件属于场效应管中的绝缘栅型，在电子电路中，MOS器件通常被用于放大电路或开关电路。高清、液晶、等离子电视中广泛的应用了MOS管，以取代过去的大功率晶体三极管，大大提高了整机的效率、可靠性、降低了整机的故障率。现有技术中MOS器件封装中往往引脚与MOS芯片之间通过金属线连接，因此，现有的功率半导体器件引脚与MOS芯片稳定性和功率半导体器件整体的散热性能，有待进一步改善。

发明内容

本实用新型的目的是提供一种功率半导体器件封装结构，该功率半导体器件封装结构既提高了源极引脚与MOS芯片电接触的稳定性，也有利于将来自MOS芯片的热量从源极引脚直接传导到外界，改善了功率半导体器件的散热性能。

为达到上述目的，本实用新型采用的技术方案是：一种功率半导体器件封装结构，包括：MOS芯片、金属支撑片、栅极引脚、漏极引脚和源极引脚，所述漏极引脚由首尾连接的焊接条区和引脚条区组成，位于所述MOS芯片上表面的栅极区和源极区分别通过第一金属线和第二金属线电连接到栅极引脚和源极引脚各自的焊接端；

位于所述MOS芯片下表面的漏极区通过导电焊膏层与一陶瓷片上表面连接，所述漏极引脚的焊接条区位于导电焊膏层内，漏极引脚的引脚条区位于栅极引脚和源极引脚之间，位于所述陶瓷片下表面的凸起块嵌入金属支撑片的贯通区内；一环氧封装体包覆于MOS芯片、金属支撑片和栅极引脚、 漏极引脚和源极引脚各自的焊接端上。

上述技术方案中进一步改进的方案如下：

1. 上述方案中，所述凸起块的下表面与环氧封装体的下表面齐平。

2. 上述方案中，所述漏极引脚与栅极引脚、源极引脚位于同一平面上且栅极引脚、源极引脚在漏极引脚两侧呈对称设置。

3. 上述方案中，所述第一金属线、第二金属线为铜金属线或者铝金属线。

4. 上述方案中，所述栅极引脚和源极引脚的宽度为1~2mm。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本实用新型功率半导体器件封装结构，其MOS芯片下表面的漏极区通过导电焊膏层与一陶瓷片上表面连接，漏极引脚的焊接条区位于导电焊膏层内，漏极引脚的引脚条区位于栅极引脚和源极引脚之间，既提高了源极引脚与MOS芯片电接触的稳定性，也有利于将来自MOS芯片的热量从源极引脚直接传导到外界，改善了功率半导体器件的散热性能。

附图说明

附图1为本实用新型功率半导体器件封装结构的结构正视图；

附图2为附图1中沿A-A的剖面结构示意图；

附图3为本实用新型功率半导体器件封装结构的局部结构示意图；

附图4为本实用新型功率半导体器件封装结构的内部结构立体图。

以上附图中：1、MOS芯片；101、栅极区；102、源极区；103、漏极区；2、金属支撑片；201、贯通区；3、栅极引脚；4、漏极引脚；41、焊接条区；42、引脚条区；5、源极引脚；61、第一金属线；62、第二金属线；7、导电焊膏层；8、陶瓷片；81、凸起块；9、环氧封装体。

具体实施方式

在本专利的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利的具体含义。

下面结合实施例对本实用新型作进一步描述：

实施例1：一种功率半导体器件封装结构，包括：MOS芯片1、金属支撑片2、栅极引脚3、漏极引脚4和源极引脚5，所述漏极引脚4由首尾连接的焊接条区41和引脚条区42组成，位于所述MOS芯片1上表面的栅极区101和源极区102分别通过第一金属线61和第二金属线62电连接到栅极引脚3和源极引脚5各自的焊接端；

位于所述MOS芯片1下表面的漏极区103通过导电焊膏层7与一陶瓷片8上表面连接，所述漏极引脚4的焊接条区41位于导电焊膏层7内，漏极引脚4的引脚条区42位于栅极引脚3和源极引脚5之间，位于所述陶瓷片8下表面的凸起块81嵌入金属支撑片2的贯通区201内；一环氧封装体9包覆于MOS芯片1、金属支撑片2和栅极引脚3、 漏极引脚4和源极引脚5各自的焊接端上。

上述凸起块81的下表面与环氧封装体9的下表面齐平。

上述漏极引脚4与栅极引脚3、源极引脚5位于同一平面上且栅极引脚3、源极引脚5在漏极引脚4两侧呈对称设置。

上述第一金属线61、第二金属线62为铜金属线。

上述栅极引脚3和源极引脚5的宽度为1.1mm。

上述栅极引脚3和源极引脚5的厚度为0.45mm。

实施例2：一种功率半导体器件封装结构，包括：MOS芯片1、金属支撑片2、栅极引脚3、漏极引脚4和源极引脚5，所述漏极引脚4由首尾连接的焊接条区41和引脚条区42组成，位于所述MOS芯片1上表面的栅极区101和源极区102分别通过第一金属线61和第二金属线62电连接到栅极引脚3和源极引脚5各自的焊接端；

位于所述MOS芯片1下表面的漏极区103通过导电焊膏层7与一陶瓷片8上表面连接，所述漏极引脚4的焊接条区41位于导电焊膏层7内，漏极引脚4的引脚条区42位于栅极引脚3和源极引脚5之间，位于所述陶瓷片8下表面的凸起块81嵌入金属支撑片2的贯通区201内；一环氧封装体9包覆于MOS芯片1、金属支撑片2和栅极引脚3、 漏极引脚4和源极引脚5各自的焊接端上。

上述漏极引脚4与栅极引脚3、源极引脚5位于同一平面上且栅极引脚3、源极引脚5在漏极引脚4两侧呈对称设置。

上述第一金属线61、第二金属线62为铝金属线。

上述栅极引脚3和源极引脚5的宽度为1.9mm。

上述栅极引脚3和源极引脚5的厚度为0.55mm。

采用上述功率半导体器件封装结构时，其MOS芯片下表面的漏极区通过导电焊膏层与一陶瓷片上表面连接，漏极引脚的焊接条区位于导电焊膏层内，漏极引脚的引脚条区位于栅极引脚和源极引脚之间，既提高了源极引脚与MOS芯片电接触的稳定性，也有利于将来自MOS芯片的热量从源极引脚直接传导到外界，改善了功率半导体器件的散热性能。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (5)

1.一种功率半导体器件封装结构，其特征在于：包括：MOS芯片（1）、金属支撑片（2）、栅极引脚（3）、漏极引脚（4）和源极引脚（5），所述漏极引脚（4）由首尾连接的焊接条区（41）和引脚条区（42）组成，位于所述MOS芯片（1）上表面的栅极区（101）和源极区（102）分别通过第一金属线（61）和第二金属线（62）电连接到栅极引脚（3）和源极引脚（5）各自的焊接端；

位于所述MOS芯片（1）下表面的漏极区（103）通过导电焊膏层（7）与一陶瓷片（8）上表面连接，所述漏极引脚（4）的焊接条区（41）位于导电焊膏层（7）内，漏极引脚（4）的引脚条区（42）位于栅极引脚（3）和源极引脚（5）之间，位于所述陶瓷片（8）下表面的凸起块（81）嵌入金属支撑片（2）的贯通区（201）内；一环氧封装体（9）包覆于MOS芯片（1）、金属支撑片（2）和栅极引脚（3）、 漏极引脚（4）和源极引脚（5）各自的焊接端上。

2.根据权利要求1所述的功率半导体器件封装结构，其特征在于：所述凸起块（81）的下表面与环氧封装体（9）的下表面齐平。

3.根据权利要求1所述的功率半导体器件封装结构，其特征在于：所述漏极引脚（4）与栅极引脚（3）、源极引脚（5）位于同一平面上且栅极引脚（3）、源极引脚（5）在漏极引脚（4）两侧呈对称设置。

4.根据权利要求1所述的功率半导体器件封装结构，其特征在于：所述第一金属线（61）、第二金属线（62）为铜金属线或者铝金属线。

5.根据权利要求1所述的功率半导体器件封装结构，其特征在于：所述栅极引脚（3）和源极引脚（5）的宽度为1~2mm。

Images