JP2006024853A - 半導体装置とその製造方法及びその電気特性制御方法 - Google Patents

半導体装置とその製造方法及びその電気特性制御方法 Download PDF

Info

Publication number
JP2006024853A
JP2006024853A JP2004203484A JP2004203484A JP2006024853A JP 2006024853 A JP2006024853 A JP 2006024853A JP 2004203484 A JP2004203484 A JP 2004203484A JP 2004203484 A JP2004203484 A JP 2004203484A JP 2006024853 A JP2006024853 A JP 2006024853A
Authority
JP
Japan
Prior art keywords
mos transistor
semiconductor device
bump
pressure
tension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004203484A
Other languages
English (en)
Inventor
Takeshi Matsumoto
健 松本
Yoshifumi Nakamura
嘉文 中村
Hiroyuki Imamura
博之 今村
Akira Fukumoto
彰 福本
Toru Suyama
透 須山
Takahiro Nagaoka
恭弘 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004203484A priority Critical patent/JP2006024853A/ja
Publication of JP2006024853A publication Critical patent/JP2006024853A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】負荷のかかる部分の下にMOSトランジスタを置いた場合にMOSトランジスタの特性、特に電気特性が変動してしまうことを逆に利用することで半導体装置の電気的な特性を制御する方法やその組立方法について提供する。
【解決手段】半導体チップ(1)基板内に金属酸化物半導体(MOS)トランジスタ(2)を含む半導体装置であって、電流能力及びしきい値電圧が所定値と異なるMOSトランジスタ(2)の上部に、バンプ(6a)を形成し、前記バンプ(6a)を基板に固定する。これにより、従来は電気特性異常であった半導体装置の電気特性改善が可能となる。また、半導体特性の向上や能力UPさせる方法や組立方法の提供が可能となる。
【選択図】図3A

Description

本発明は半導体装置とその製造方法及びその電気特性制御方法に関する。
半導体装置の構造やその組立方法について従来の技術を説明する。図6A−Bは従来の半導体装置の構造について示したものである。また、図7、図8A−Bはその半導体装置の組立方法の一例について示したものである。以上の様な方法について、まず図6A−Bの従来の半導体装置の構造についてその内容を説明する。
図6A−Bは従来の代表的な半導体装置の構造図である。通常、図6A−Bに示すとおり半導体チップ1の中で負荷、例えば圧力4などがかかる保護膜3の下(図6A)や負荷がかかるおそれがある半導体電極5の下(図6B)には、MOS(metal-oxide semiconductor,金属酸化物半導体)トランジスタ2は設置しない構造になっている。その理由としては、後の組立工程等でかかるおそれがある負荷により、MOSトランジスタ2の特性が変動し、特に電気的な特性変動をおこすおそれがあるためである。
次にこの半導体装置の組立方法について説明する。図7は代表的な組立方式であるワイヤーボンド式の組立方法である。金線6cを半導体電極5にボンディングし、電気的接合を取っている。この場合、ボンディングの際の圧力4が半導体チップ1中に伝わるが、トランジスタ2は半導体電極5下に無い為、この圧力4がMOSトランジスタ2に伝わらない。したがってMOSトランジスタ2の特性、特に電気的特性の異常は発生しない。
図8Aも代表的な組立方法であるCOG(チップ・オン・ガラス)もしくはCOB(チップ・オン・ボード)の組立方式である。この場合、ガラスもしくは基板(以降、ガラスと略)7と半導体電極5上に形成されたバンプ6を圧着させ、電気的接合を取る形式になっている。この場合も圧着の際の圧力4がバンプ6を通じて半導体チップ1中に伝わるが、MOSトランジスタ2は半導体電極5下に無い為、この圧力4がMOSトランジスタ2に伝わらない。したがってMOSトランジスタ2の特性、特に電気的特性の異常は発生しない。
図8Bも代表的な組立方法であるTCP(テープ・キャリア・パッケージ)もしくはCOF(チップ・オン・フィルム)の組立方式である。この場合、テープもしくはフィルム(以降テープと略)10上のリード9と半導体電極5上に形成されたバンプ6を圧着させ、電気的接合を取る形式になっている。この場合はリード9自体の張力4bがバンプ6を通じて半導体チップ1中に伝わるが、MOSトランジスタ2は半導体電極5下に無い為、この張力4bがMOSトランジスタ2に伝わらない。したがってMOSトランジスタ2の特性、特に電気的特性の異常は発生しない。
特開平9―260666号公報
しかし、図6〜8の半導体装置の構造やその組立方法では、MOSトランジスタを形成するエリアと半導体電極を形成するエリアを別々に形成する必要があり、その分だけ半導体チップの面積が大きくなってしまうおそれがある。かといって負荷のかかる部分の下に何も考慮無くMOSトランジスタを置いた場合、MOSトランジスタの特性、特に電気特性が変動してしまうおそれが発生する。
本発明は前記従来の問題を解決するため、負荷のかかる部分の下にMOSトランジスタを置いた場合にMOSトランジスタの特性、特に電気特性が変動してしまうことを逆に利用することで半導体装置の電気的な特性を制御する方法やその組立方法について提供する。
本発明の半導体装置は、半導体チップ基板内に金属酸化物半導体(MOS)トランジスタを含む半導体装置であって、電流能力及びしきい値電圧が所定値と異なるMOSトランジスタの上部に、バンプを形成し、前記バンプを基板に固定することを特徴とする。
本発明の第1番目の半導体装置の製造方法は、電流能力及びしきい値電圧が所定値と異なるMOSトランジスタの上部に絶縁膜を形成する工程と、前記絶縁膜を隔てて形成された電極又は保護膜上にバンプを形成する工程と、前記バンプを半導体チップ基板、テ−プ又はフィルムに固定する工程と、半導体装置と前記基板、テ−プ又はフィルムの間を樹脂封止する工程とを備えたことを特徴とする。
本発明の第2番目の半導体装置の製造方法は、電流能力及びしきい値電圧が所定値となるように制御する必要があるMOSトランジスタの上部に予めバンプを形成しておく工程と、前記電流能力及びしきい値電圧が前記所定値の場合、前記バンプを除去あるいは潰す工程と、前記電流能力及びしきい値電圧が前記所定値と異なる場合、前記バンプ基板、テ−プ又はフィルムに固定する工程と、半導体装置と前記基板、テ−プ又はフィルムの間を樹脂封止する工程とを備えたことを特徴とする。
本発明の第1番目の半導体装置の電気特性制御方法は、半導体装置に形成された電流能力が所定より低く、しきい値電圧が所定より高いN型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記圧力を固定することを特徴とする。
本発明の第2番目の半導体装置の電気特性制御方法は、半導体装置に形成された電流能力が所定より高く、しきい値電圧が所定より低いP型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記圧力を固定することを特徴とする。
本発明の第3番目の半導体装置の電気特性制御方法は、半導体装置に形成された電流能力が所定より低く、しきい値電圧が所定より高いP型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な張力を加え、前記張力を固定することを特徴とする。
本発明の第4番目の半導体装置の電気特性制御方法は、半導体装置に形成された電流能力が所定より高く、しきい値電圧が所定より低いN型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な張力を加え、前記張力を固定することを特徴とする。
上記半導体装置制御方法、組立方法を用いることで、従来は電気特性異常であった半導体装置の電気特性改善が可能となる。また、半導体特性の向上や能力UPさせる方法や組立方法の提供が可能となる。
本発明において、「電流能力及びしきい値電圧が所定値と異なるMOSトランジスタ」とは、MOSトランジスタ設計時に想定したMOSトランジスタの電流能力(飽和状態においてMOSトランジスタのソースードレイン間に流れる電流量)やしきい値電圧(MOSトランジスタのソースードレイン間に電流が流れはじめる時のゲート電圧値)がMOSトランジスタ形成プロセス上のパラメータの微妙な違いにより、当初想定した値(所定値)と違う値になったMOSトランジスタのことを指す。
本発明の半導体装置の構造やその組立方法についてその内容について説明する。
図1は本発明の一実施形態における半導体装置の構造ついて示したものである。半導体チップ1にMOSトランジスタ2及び保護膜3を形成する。その後、本半導体チップ1の電気特性の評価を行う。
その際、MOSトランジスタ2がNチャネル(Nch)MOSトランジスタの場合で、半導体装置の電流能力が所定(MOSトランジスタ設計時に想定したMOSトランジスタの電流能力、(飽和状態においてMOSトランジスタのソースードレイン間に流れる電流量))より低く、しきい値電圧が所定(MOSトランジスタ設計時に想定したMOSトランジスタのしきい値電圧(MOSトランジスタのソースードレイン間に電流が流れはじめる時のゲート電圧値))より高い場合、両特性を所定値にするために、そのMOSトランジスタ2に向かって上部から力学的な圧力4aを加えて固定する。そうすることにより、両特性に変動を起こすことができ、つまり、MOSトランジスタ2の電流能力が高く<しきい値電圧が所定より低くなる現象が発生する。そうすることで所定(MOSトランジスタ設計時に想定したMOSトランジスタの電流能力(飽和状態においてMOSトランジスタのソースードレイン間に流れる電流量)やしきい値電圧(MOSトランジスタのソースードレイン間に電流が流れはじめる時のゲート電圧値))の望むべきMOSトランジスタの電気特性が得られることが可能となり、MOSトランジスタ2の電気特性制御、すなわちMOSトランジスタの電流能力やしきい値電圧を制御することが可能となる。また、MOSトランジスタ2に加える圧力4aを変化させる、すなわち圧力の絶対値を変化させることで電気特性値が変化する為、所定の電気特性が得られない場合はその圧力4aを変化させ制御することが可能である。すなわち、圧力4aが大きければ大きい程その電気特性の変動は大きくなる。すなわち電流能力が高くしきい値電圧が低くなる現象が強くなる。ここで注意する点としては、あまり大きく圧力4aをかけすぎると、保護膜3やMOSトランジスタ2が物理的な破壊を起してしまうおそれがある為、破壊しない程度の適度な圧力値で抑えることも必要である。
逆にMOSトランジスタ2がNchMOSトランジスタの場合で、半導体装置の電流能力が所定より高く、しきい値電圧が所定より低い場合は、そのMOSトランジスタ2に向かって上部から力学的な張力4bを加え、その圧力を固定する。そうすることにより、MOSトランジスタ2の電流能力が低く、しきい値電圧が所定より高くなるように特性が変動する。そうすることで、所定の望むべきMOSトランジスタの電気特性が得られることが可能となり、MOSトランジスタ2の電気特性制御が可能となる。この場合も同様にMOSトランジスタ2に加える張力4bを変化させることで電気特性値が変化する為、所定の電気特性が得られない場合はその張力4bを変化させ制御することが可能である。また、張力4bが大きければ大きい程その電気特性の変動は大きくなり、電流能力が低くしきい値電圧が高くなる現象が強くなる点や、あまり大きく張力4bをかけすぎると、保護膜3やMOSトランジスタ2が物理的な破壊を起してしまうおそれがある為、破壊しない程度の適度な圧力値で抑えることも必要である点も同様である。
同様に、そのMOSトランジスタ2がPチャネル(Pch)MOSトランジスタの場合で、半導体装置の電流能力が所定より高く、しきい値電圧が所定より低い場合、同様にそのMOSトランジスタに向かって上部から力学的な圧力を加え、その圧力を固定する。そうすることにより、MOSトランジスタ2の電流能力が低く、しきい値電圧が高くなり、所定の望むべきMOSトランジスタの電気特性が得られることが可能となり、MOSトランジスタの電気特性制御が可能となる。圧力の変化により電気特性制御が可能なことも同様である。この場合も同様にMOSトランジスタ2に加える圧力4aを変化させることで電気特性値が変化する為、所定の電気特性が得られない場合はその圧力4aを変化させ制御することが可能である。また、圧力4aが大きければ大きい程その電気特性の変動は大きくなり、電流能力が低くしきい値電圧が高くなる現象が強くなる点や、あまり大きく圧力4aをかけすぎると、保護膜3やMOSトランジスタ2が物理的な破壊を起してしまうおそれがある為、適度な圧力値で抑えることも必要である点も同様である。
逆にそのMOSトランジスタ2がPchMOSトランジスタの場合で、半導体装置の電流能力が所定より低く、しきい値電圧が所定より高い場合は、そのMOSトランジスタ2に向かって上部から力学的な張力4bを加えその圧力を固定する。そうすることにより、MOSトランジスタ2の電流能力が高く、しきい値電圧が所定より低くなる現象が発生する。そうすることで所定の望むべきMOSトランジスタの電気特性が得られることが可能となり、MOSトランジスタ2の電気特性制御が可能となる。この場合も同様にMOSトランジスタ2に加える引張圧力4bを変化させることで電気特性値が変化する為、所定の電気特性が得られない場合はその引張圧力4−2を変化させ制御することが可能である。また、張力4bが大きければ大きい程その電気特性の変動は大きくなり、電流能力が高く、しきい値電圧が低くなる現象が強くなる点や、あまり大きく張力4bをかけすぎると、保護膜3やMOSトランジスタ2が物理的な破壊を起してしまうおそれがある為、適度な圧力値で抑えることも必要である点も同様である。
以上のように、MOSトランジスタ2の電流能力およびしきい値電圧が所定の値からずれている場合、MOSトランジスタ2がNchかPchか、特性が所定値から高いか低いかのどちらにズレているかにより、その特性を所定値にすることが、MOSトランジスタ2に圧力か張力を必要な大きさ加えて、固定することにより可能となる。
次に、MOSトランジスタ2に均一に圧力4aもしくは張力4bを加え、その力を固定する方法について説明する。図2A−B、図3A−E、図4A−C、図5A−Cはその内容について説明した図である。
図2A−BはMOSトランジスタ2に均一に圧力4aもしくは張力4bを加える為、MOSトランジスタ上部に均一な大きさのパッド5を形成したものである。そのパッド上からMOSトランジスタに向かって圧力4aもしくは張力4bを加える形を取る。こうした場合、図1のものと比較しても、その力がダイレクトにMOSトランジスタ2に伝わり易い状態になる。
また、その際、その上にバンプ6aを形成するとより効果的である。バンプ形成方法には[図3A]A−Cのようにめっき方式でバンプ6aを形成する方法や、[図3B]Dのようにスタッドバンプで狙った個所にバンプ6aを形成する方法などがある。また[図3B]Eのように、あらかじめめっき方式でバンプを付け、不要な部分のバンプを除去する方法もある。このバンプ6aを形成するメリットとしてはこのバンプ6aが押しボタンのような役割を果たし圧力4aや張力4bの力をダイレクトにMOSトランジスタ2に伝えることが可能となる。そうすることでパッド全体よりMOSトランジスタ2に圧力が伝わり、ピンポイントで力が伝わることなく均一に負荷をかけることが可能となる。
図4A−Cはこの圧力4aを固定する方法について示したものである。図4A−Cに示すとおり、MOSトランジスタ2上にバンプ6aを形成し、これをガラスや基板(以下、ガラスと略)7と接合させ、圧力4aをバンプ6aを通じてそのガラス7ごと樹脂8で封止する。こうすることにより、半導体チップ1とガラス7が樹脂8で固定され、バンプ6aを通じてMOSトランジスタ2にかけられた圧力4aが固定され続けることが可能となる。
図5A−CはMOSトランジスタ2に均一にMOSトランジスタ2に向かって上部から力学的な引張応力、すなわち張力4bを加えその力を固定する方法について説明した図である。図5A−Cに示すとおり、MOSトランジスタ2上にバンプ6aを形成し、テープもしくはフィルム(以降テープと略)10上のリード9とこのバンプ6aとを接合させる。そうするとリード9はバンプ6aを引き上げる方への応力、すなわち張力4bをかけ始める。そうすることでこの張力4bがMOSトランジスタ2に働き、電気特性変動が始まる。その後、樹脂8で封止することでこの張力4bを固定する。このことにより、バンプ6aを通じてMOSトランジスタ2に逆方向にかけられた応力である張力4bが固定され続けることが可能となる。
以上の様な方法で半導体装置の電気特性制御が可能となる。
本発明の一実施例における半導体装置の構造について示すものである。 A−Bは本発明の一実施例における半導体装置及びその組立方法の構造について示すものである。 A−Cは本発明の一実施例における半導体装置及びその組立方法の構造について示すものである。 D−Eは本発明の一実施例における半導体装置及びその組立方法の構造について示すものである。 A−Cは本発明の一実施例における半導体装置及びその組立方法の構造について示すものである。 A−Cは本発明の一実施例における半導体装置及びその組立方法の構造について示すものである。 A−Bは従来の半導体装置の構造について示すものである。 従来の半導体装置の組立方法の一例について示すものである。 A−Bは従来の半導体装置の組立方法の一例について示すものである。
符号の説明
1 半導体チップ
2 MOSトランジスタ
3 保護膜
4a 圧力
4b 張力
5 半導体電極
6a バンプ
6b スタッドバンプ
6c 金線
7 ガラス又は基板
8 樹脂
9 リード
10 テープ又はフィルム

Claims (14)

  1. 半導体チップ基板内に金属酸化物半導体(MOS)トランジスタを含む半導体装置であって、
    電流能力及びしきい値電圧が所定値と異なるMOSトランジスタの上部に、バンプを形成し、前記バンプを基板に固定することを特徴とする半導体装置。
  2. 半導体チップ基板の上にさらにバンプを備え、前記バンプの周囲を樹脂封止した請求項1に記載の半導体装置。
  3. 電流能力及びしきい値電圧が所定値と異なるMOSトランジスタの上部に絶縁膜を形成する工程と、
    前記絶縁膜を隔てて形成された電極又は保護膜上にバンプを形成する工程と、
    前記バンプを半導体チップ基板、テ−プ又はフィルムに固定する工程と、
    半導体装置と前記基板、テ−プ又はフィルムの間を樹脂封止する工程とを備えたことを特徴とする半導体装置の製造方法。
  4. 電流能力及びしきい値電圧が所定値となるように制御する必要があるMOSトランジスタの上部に予めバンプを形成しておく工程と、
    前記電流能力及びしきい値電圧が前記所定値の場合、前記バンプを除去あるいは潰す工程と、前記電流能力及びしきい値電圧が前記所定値と異なる場合、前記バンプ基板、テ−プ又はフィルムに固定する工程と、
    半導体装置と前記基板、テ−プ又はフィルムの間を樹脂封止する工程とを備えたことを特徴とする半導体装置の製造方法。
  5. 半導体装置に形成された電流能力が所定より低く、しきい値電圧が所定より高いN型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記圧力を固定することを特徴とする半導体装置の電気特性制御方法。
  6. 半導体装置に形成された電流能力が所定より高く、しきい値電圧が所定より低いP型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記圧力を固定することを特徴とする半導体装置の電気特性制御方法。
  7. 前記MOSトランジスタに向かって、上部から力学的な圧力を加える際、前記圧力を変化させる請求項5又は6に記載の半導体装置の電器特性制御方法。
  8. 半導体装置に形成された電流能力が所定より低く、しきい値電圧が所定より高いP型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な張力を加え、前記張力を固定することを特徴とする半導体装置の電気特性制御方法。
  9. 半導体装置に形成された電流能力が所定より高く、しきい値電圧が所定より低いN型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な張力を加え、前記張力を固定することを特徴とする半導体装置の電気特性制御方法。
  10. 前記MOSトランジスタに向かって、上部から力学的な張力を加える際、前記張力を変化させる請求項8又は9に記載の半導体装置の電気特性制御方法。
  11. 前記MOSトランジスタの上部に均一な大きさのパッドを形成し、前記パッド上から前記MOSトランジスタに向かって圧力又は張力を加え、固定することを特徴とする請求項5乃至10のいずれかに記載の半導体装置の電気特性制御方法。
  12. 前記MOSトランジスタの上部に均一な大きさのバンプを形成し、前記バンプ上から前記MOSトランジスタに向かって圧力又は張力を加え、固定することを特徴とする請求項5乃至10のいずれかに記載の半導体装置の電気特性制御方法。
  13. 前記バンプを基板に固定し、前記基板から前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記バンプを覆い、前記基板と半導体装置の間を樹脂封止することにより、前記圧力を固定することを特徴とすることを特徴とする請求項12に記載の半導体装置の電気特性制御方法。
  14. 前記バンプをテ−プ又はフィルムに固定し、前記テ−プ又はフィルムから前記MOSトランジスタに向かって上部から力学的な張力を加え、前記バンプを覆い、前記基板と半導体装置の間を樹脂封止することにより、前記張力を固定することを特徴とする請求項12に記載の半導体装置の電気特性制御方法。
JP2004203484A 2004-07-09 2004-07-09 半導体装置とその製造方法及びその電気特性制御方法 Pending JP2006024853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004203484A JP2006024853A (ja) 2004-07-09 2004-07-09 半導体装置とその製造方法及びその電気特性制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004203484A JP2006024853A (ja) 2004-07-09 2004-07-09 半導体装置とその製造方法及びその電気特性制御方法

Publications (1)

Publication Number Publication Date
JP2006024853A true JP2006024853A (ja) 2006-01-26

Family

ID=35797896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004203484A Pending JP2006024853A (ja) 2004-07-09 2004-07-09 半導体装置とその製造方法及びその電気特性制御方法

Country Status (1)

Country Link
JP (1) JP2006024853A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335572A (ja) * 2006-06-14 2007-12-27 Seiko Epson Corp 半導体装置及び電子モジュール並びにこれらの製造方法
JP2008071774A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2010029659A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 半導体装置及びその製造方法
WO2011067885A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 半導体装置
JP2012227262A (ja) * 2011-04-18 2012-11-15 Lapis Semiconductor Co Ltd 半導体集積回路のトランジスタ素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787145A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Semiconductor device
JPH04262560A (ja) * 1991-02-18 1992-09-17 Mitsubishi Electric Corp 樹脂封止電界効果型半導体装置およびその製造方法
JPH09246284A (ja) * 1996-03-06 1997-09-19 Nec Corp 電界効果トランジスタのしきい値電圧制御方法
JP2000012845A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 半導体装置
JP2000332045A (ja) * 1999-05-21 2000-11-30 Sanyo Electric Co Ltd 半導体装置
JP2001332723A (ja) * 2000-05-19 2001-11-30 Nec Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787145A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Semiconductor device
JPH04262560A (ja) * 1991-02-18 1992-09-17 Mitsubishi Electric Corp 樹脂封止電界効果型半導体装置およびその製造方法
JPH09246284A (ja) * 1996-03-06 1997-09-19 Nec Corp 電界効果トランジスタのしきい値電圧制御方法
JP2000012845A (ja) * 1998-06-22 2000-01-14 Fuji Electric Co Ltd 半導体装置
JP2000332045A (ja) * 1999-05-21 2000-11-30 Sanyo Electric Co Ltd 半導体装置
JP2001332723A (ja) * 2000-05-19 2001-11-30 Nec Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335572A (ja) * 2006-06-14 2007-12-27 Seiko Epson Corp 半導体装置及び電子モジュール並びにこれらの製造方法
JP2008071774A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7985988B2 (en) 2006-09-12 2011-07-26 Panasonic Corporation Semiconductor device having circuit blocks in a single crystal layer, and bumps on certain blocks
US8330188B2 (en) 2006-09-12 2012-12-11 Panasonic Corporation Semiconductor device
WO2010029659A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 半導体装置及びその製造方法
WO2011067885A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 半導体装置
JP2011119516A (ja) * 2009-12-04 2011-06-16 Panasonic Corp 半導体装置
US8686564B2 (en) 2009-12-04 2014-04-01 Panasonic Corporation Semiconductor device
JP2012227262A (ja) * 2011-04-18 2012-11-15 Lapis Semiconductor Co Ltd 半導体集積回路のトランジスタ素子

Similar Documents

Publication Publication Date Title
TWI430407B (zh) 堆疊式雙晶片封裝及其製備方法
JP5755533B2 (ja) 半導体装置
US7432594B2 (en) Semiconductor chip, electrically connections therefor
JP5526849B2 (ja) 半導体装置
JP4973359B2 (ja) 半導体装置
CN105280625A (zh) 半导体装置和电子设备
JP2017069412A (ja) 半導体装置
JP2006310630A (ja) 光半導体装置、及び光半導体装置製造方法
CN1574323B (zh) 半导体器件
WO2014050407A1 (ja) 半導体装置
JP2006024853A (ja) 半導体装置とその製造方法及びその電気特性制御方法
US20140253218A1 (en) Multi-Gate Field Effect Transistor
NL2020905B1 (en) Semiconductor device
JP5905622B2 (ja) 半導体装置
JP2008108886A (ja) 樹脂封止半導体装置
JP2009141150A (ja) 半導体装置
US11075091B2 (en) Method for manufacturing semiconductor device
JP5165925B2 (ja) 半導体装置
WO2021048937A1 (ja) 半導体装置および半導体装置の製造方法
JP4688443B2 (ja) 半導体装置の製造方法
JP2007027645A (ja) 半導体装置
US9799624B1 (en) Wire bonding method and wire bonding structure
JP5533923B2 (ja) 半導体装置
US11069538B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2005175512A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306