JP2006024853A - 半導体装置とその製造方法及びその電気特性制御方法 - Google Patents
半導体装置とその製造方法及びその電気特性制御方法 Download PDFInfo
- Publication number
- JP2006024853A JP2006024853A JP2004203484A JP2004203484A JP2006024853A JP 2006024853 A JP2006024853 A JP 2006024853A JP 2004203484 A JP2004203484 A JP 2004203484A JP 2004203484 A JP2004203484 A JP 2004203484A JP 2006024853 A JP2006024853 A JP 2006024853A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- semiconductor device
- bump
- pressure
- tension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体チップ(1)基板内に金属酸化物半導体(MOS)トランジスタ(2)を含む半導体装置であって、電流能力及びしきい値電圧が所定値と異なるMOSトランジスタ(2)の上部に、バンプ(6a)を形成し、前記バンプ(6a)を基板に固定する。これにより、従来は電気特性異常であった半導体装置の電気特性改善が可能となる。また、半導体特性の向上や能力UPさせる方法や組立方法の提供が可能となる。
【選択図】図3A
Description
2 MOSトランジスタ
3 保護膜
4a 圧力
4b 張力
5 半導体電極
6a バンプ
6b スタッドバンプ
6c 金線
7 ガラス又は基板
8 樹脂
9 リード
10 テープ又はフィルム
Claims (14)
- 半導体チップ基板内に金属酸化物半導体(MOS)トランジスタを含む半導体装置であって、
電流能力及びしきい値電圧が所定値と異なるMOSトランジスタの上部に、バンプを形成し、前記バンプを基板に固定することを特徴とする半導体装置。 - 半導体チップ基板の上にさらにバンプを備え、前記バンプの周囲を樹脂封止した請求項1に記載の半導体装置。
- 電流能力及びしきい値電圧が所定値と異なるMOSトランジスタの上部に絶縁膜を形成する工程と、
前記絶縁膜を隔てて形成された電極又は保護膜上にバンプを形成する工程と、
前記バンプを半導体チップ基板、テ−プ又はフィルムに固定する工程と、
半導体装置と前記基板、テ−プ又はフィルムの間を樹脂封止する工程とを備えたことを特徴とする半導体装置の製造方法。 - 電流能力及びしきい値電圧が所定値となるように制御する必要があるMOSトランジスタの上部に予めバンプを形成しておく工程と、
前記電流能力及びしきい値電圧が前記所定値の場合、前記バンプを除去あるいは潰す工程と、前記電流能力及びしきい値電圧が前記所定値と異なる場合、前記バンプ基板、テ−プ又はフィルムに固定する工程と、
半導体装置と前記基板、テ−プ又はフィルムの間を樹脂封止する工程とを備えたことを特徴とする半導体装置の製造方法。 - 半導体装置に形成された電流能力が所定より低く、しきい値電圧が所定より高いN型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記圧力を固定することを特徴とする半導体装置の電気特性制御方法。
- 半導体装置に形成された電流能力が所定より高く、しきい値電圧が所定より低いP型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記圧力を固定することを特徴とする半導体装置の電気特性制御方法。
- 前記MOSトランジスタに向かって、上部から力学的な圧力を加える際、前記圧力を変化させる請求項5又は6に記載の半導体装置の電器特性制御方法。
- 半導体装置に形成された電流能力が所定より低く、しきい値電圧が所定より高いP型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な張力を加え、前記張力を固定することを特徴とする半導体装置の電気特性制御方法。
- 半導体装置に形成された電流能力が所定より高く、しきい値電圧が所定より低いN型のMOSトランジスタについて、前記MOSトランジスタに向かって上部から力学的な張力を加え、前記張力を固定することを特徴とする半導体装置の電気特性制御方法。
- 前記MOSトランジスタに向かって、上部から力学的な張力を加える際、前記張力を変化させる請求項8又は9に記載の半導体装置の電気特性制御方法。
- 前記MOSトランジスタの上部に均一な大きさのパッドを形成し、前記パッド上から前記MOSトランジスタに向かって圧力又は張力を加え、固定することを特徴とする請求項5乃至10のいずれかに記載の半導体装置の電気特性制御方法。
- 前記MOSトランジスタの上部に均一な大きさのバンプを形成し、前記バンプ上から前記MOSトランジスタに向かって圧力又は張力を加え、固定することを特徴とする請求項5乃至10のいずれかに記載の半導体装置の電気特性制御方法。
- 前記バンプを基板に固定し、前記基板から前記MOSトランジスタに向かって上部から力学的な圧力を加え、前記バンプを覆い、前記基板と半導体装置の間を樹脂封止することにより、前記圧力を固定することを特徴とすることを特徴とする請求項12に記載の半導体装置の電気特性制御方法。
- 前記バンプをテ−プ又はフィルムに固定し、前記テ−プ又はフィルムから前記MOSトランジスタに向かって上部から力学的な張力を加え、前記バンプを覆い、前記基板と半導体装置の間を樹脂封止することにより、前記張力を固定することを特徴とする請求項12に記載の半導体装置の電気特性制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203484A JP2006024853A (ja) | 2004-07-09 | 2004-07-09 | 半導体装置とその製造方法及びその電気特性制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203484A JP2006024853A (ja) | 2004-07-09 | 2004-07-09 | 半導体装置とその製造方法及びその電気特性制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024853A true JP2006024853A (ja) | 2006-01-26 |
Family
ID=35797896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004203484A Pending JP2006024853A (ja) | 2004-07-09 | 2004-07-09 | 半導体装置とその製造方法及びその電気特性制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006024853A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335572A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Epson Corp | 半導体装置及び電子モジュール並びにこれらの製造方法 |
JP2008071774A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
WO2010029659A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2011067885A1 (ja) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | 半導体装置 |
JP2012227262A (ja) * | 2011-04-18 | 2012-11-15 | Lapis Semiconductor Co Ltd | 半導体集積回路のトランジスタ素子 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5787145A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
JPH04262560A (ja) * | 1991-02-18 | 1992-09-17 | Mitsubishi Electric Corp | 樹脂封止電界効果型半導体装置およびその製造方法 |
JPH09246284A (ja) * | 1996-03-06 | 1997-09-19 | Nec Corp | 電界効果トランジスタのしきい値電圧制御方法 |
JP2000012845A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 半導体装置 |
JP2000332045A (ja) * | 1999-05-21 | 2000-11-30 | Sanyo Electric Co Ltd | 半導体装置 |
JP2001332723A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体装置の製造方法 |
-
2004
- 2004-07-09 JP JP2004203484A patent/JP2006024853A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5787145A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
JPH04262560A (ja) * | 1991-02-18 | 1992-09-17 | Mitsubishi Electric Corp | 樹脂封止電界効果型半導体装置およびその製造方法 |
JPH09246284A (ja) * | 1996-03-06 | 1997-09-19 | Nec Corp | 電界効果トランジスタのしきい値電圧制御方法 |
JP2000012845A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 半導体装置 |
JP2000332045A (ja) * | 1999-05-21 | 2000-11-30 | Sanyo Electric Co Ltd | 半導体装置 |
JP2001332723A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体装置の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335572A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Epson Corp | 半導体装置及び電子モジュール並びにこれらの製造方法 |
JP2008071774A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
US7985988B2 (en) | 2006-09-12 | 2011-07-26 | Panasonic Corporation | Semiconductor device having circuit blocks in a single crystal layer, and bumps on certain blocks |
US8330188B2 (en) | 2006-09-12 | 2012-12-11 | Panasonic Corporation | Semiconductor device |
WO2010029659A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2011067885A1 (ja) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | 半導体装置 |
JP2011119516A (ja) * | 2009-12-04 | 2011-06-16 | Panasonic Corp | 半導体装置 |
US8686564B2 (en) | 2009-12-04 | 2014-04-01 | Panasonic Corporation | Semiconductor device |
JP2012227262A (ja) * | 2011-04-18 | 2012-11-15 | Lapis Semiconductor Co Ltd | 半導体集積回路のトランジスタ素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430407B (zh) | 堆疊式雙晶片封裝及其製備方法 | |
JP5755533B2 (ja) | 半導体装置 | |
US7432594B2 (en) | Semiconductor chip, electrically connections therefor | |
JP5526849B2 (ja) | 半導体装置 | |
JP4973359B2 (ja) | 半導体装置 | |
CN105280625A (zh) | 半导体装置和电子设备 | |
JP2017069412A (ja) | 半導体装置 | |
JP2006310630A (ja) | 光半導体装置、及び光半導体装置製造方法 | |
CN1574323B (zh) | 半导体器件 | |
WO2014050407A1 (ja) | 半導体装置 | |
JP2006024853A (ja) | 半導体装置とその製造方法及びその電気特性制御方法 | |
US20140253218A1 (en) | Multi-Gate Field Effect Transistor | |
NL2020905B1 (en) | Semiconductor device | |
JP5905622B2 (ja) | 半導体装置 | |
JP2008108886A (ja) | 樹脂封止半導体装置 | |
JP2009141150A (ja) | 半導体装置 | |
US11075091B2 (en) | Method for manufacturing semiconductor device | |
JP5165925B2 (ja) | 半導体装置 | |
WO2021048937A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP2007027645A (ja) | 半導体装置 | |
US9799624B1 (en) | Wire bonding method and wire bonding structure | |
JP5533923B2 (ja) | 半導体装置 | |
US11069538B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2005175512A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |