DE102004042798A1 - IGBT-Baugruppe - Google Patents

IGBT-Baugruppe Download PDF

Info

Publication number
DE102004042798A1
DE102004042798A1 DE102004042798A DE102004042798A DE102004042798A1 DE 102004042798 A1 DE102004042798 A1 DE 102004042798A1 DE 102004042798 A DE102004042798 A DE 102004042798A DE 102004042798 A DE102004042798 A DE 102004042798A DE 102004042798 A1 DE102004042798 A1 DE 102004042798A1
Authority
DE
Germany
Prior art keywords
igbt
gate
resistors
emitter
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004042798A
Other languages
English (en)
Inventor
Kouichi Mochizuki
Yoshifumi Tomomatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102004042798A1 publication Critical patent/DE102004042798A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine IGBT-Baugruppe ist aufgebaut mit einer Mehrzahl von IGBT-Zellen (100), die miteinander verbunden sind. Die IGBT-Chips (100) sind jeweils mit einer Mehrzahl von Einheitszellen (1) aufgebaut, die miteinander verbunden sind. Die Einheitszellen (1) beinhalten jeweils ein IGBT-Element (2). Die Gatespannung wird an das Gate (G) des IGBT-Elements (2) durch einen Gatekontaktfleck (3) und einen Gatewiderstand (4) von einem gemeinsamen Gateanschluss angelegt. Die Emitterspannung wird von einem gemeinsamen Emitteranschluss durch einen Emitterkontaktfleck (5) an den Emitter (E) des IGBT-Elements (2) angelegt. Die Kollektorspannung wird an den Kollektor (C) des IGBT-Elements (2) von einem gemeinsamen Kollektoranschluss angelegt. Der Gatekontaktfleck (3), der Gatetransistor (4) und der Emitterkontaktfleck (5) sind für jede der Einheitszellen (1) vorgesehen. Somit wird eine IGBT-Baugruppe erreicht, die des Unterdrückens einer Gatespannungsoszillation fähig ist ohne den Schaltverlust wesentlich zu erhöhen.

Description

  • Die vorliegende Erfindung bezieht sich auf eine IGBT (Bipolartransistor mit isolierter Steuerelektrode)-Baugruppe und insbesondere auf ein Verfahren zum Unterdrücken von einer Gatespannungsoszillation in IGBT-Chips.
  • Halbleitervorrichtungen mit isoliertem Gate wie z.B. IGBTs und MOSFETs wurden als Leistungswandler verwendet. Ein IGBT verfügt sowohl über die von einem MOSFET bereitgestellte Hochgeschwindigkeitsbetriebscharakteristik als auch über die von einem Bipolartransistor angebotene Charakteristik niedriger Durchlassspannung, und wurde daher weitverbreitet als ein Leistungswandler, wie z.B. ein Inverter, verwendet. Weiter wurden in letzter Zeit IGBT-Chips mit einem Nennstrom (ein Durchschnittsstrom, den ein Chip dadurch hindurchlassen kann) von ungefähr mehreren 100 Ampere angeboten, die zur Größenverringerung von Leistungsbaugruppen beitragen. Allgemein ist der Nennstrom eines IGBT-Chips proportional zu dessen Chipfläche.
  • Die Leistungsfähigkeit der IGBTs wurde drastisch verbessert und Verbesserungen wurden Jahr für Jahr gemacht. Bei der Verbesserung der Leistungsfähigkeit zur Verringerung des Leistungsverlusts und dergleichen ist die Erhöhung der Stromführungsfähigkeit durch Miniaturisierung von MOSFET-Teilen, die Bestandteil eines IGBTs sind, sehr wichtig. Jedoch steigt mit einer Weiterführung solcher Miniaturisierung ein Kurzschlussstrom nachteilig an, und in letzter Zeit hat ein solcher Anstieg des Kurzschlussstroms (d.h. ein Anstieg der Übertragungskennlinie) das Problem der Gatespannungsoszillation aufgeworfen.
  • Eine solche Gatespannungsoszillation wird verursacht durch eine parasitäre Kapazität und die Übertragungskennlinie eines IGBTs sowie durch eine externe Induktivität, und ein Resonanzpunkt ist bei jeder Halbleitervorrichtung vorhanden. Um die Gatespannungsoszillation zu unterdrücken, ist es wichtig, die tatsächlichen Betriebsbedingungen so einzustellen, dass keine Resonanz verursacht wird. Zu diesem Zweck wird ein Verfahren des Verringern eines Sättigungsstromwertes einer Vorrichtung selbst in Betracht gezogen. In dem Fall des Verringerns eines Sättigungsstromwertes wird jedoch die Leistungsfähigkeit der IGBTs verringert.
  • Zum Einstellen der tatsächlichen Betriebsbedingungen derart, dass keine Resonanz verursacht wird, ohne den Sättigungsstrom zu verringern, wird ein Verfahren des Verringerns eines Widerstandswertes eines Gatewiderstands zum Anpassen der Schaltgeschwindigkeit in Betracht gezogen, der mit der Außenseite eines IGBT-Chips verbunden ist. Dieses Verfahren basiert auf der Tatsache, dass ein Widerstand als Dämpfung gegen Resonanz wirkt. Beispiele von IGBTs und MOSFETs, deren Leistungsfähigkeit durch Erhöhen eines Gatewiderstandswertes eines Gatewiderstandselementes erhöht ist, sind in den Japanischen Patentoffenlegungsschriften JP 2003-152183, JP 2001-15672 und JP 02-42764 (1990) offenbart.
  • Wie oben beschrieben kann die Gatespannungsoszillation unterdrückt werden durch Erhöhen eines Gatewiderstandswertes. Jedoch verringert die Erhöhung des Gatewiderstandswertes die Schaltgeschwindigkeit, was den Umschaltverlust erhöht. Insbesondere mit Erhöhung der Kapazität einer IGBT-Baugruppe gibt es eine zunehmende Anzahl von Fällen, bei denen eine Mehrzahl von großen IGBT-Chips parallel miteinander verschaltet werden. In solchen Fällen steigt ein Gatewiderstandswert entsprechend an, was nachteilig zu einem signifikanten Anwachsen des Umschaltverlustes führt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine IGBT-Baugruppe bereitzustellen, die fähig ist, die Gatespannungsoszillation zu unterdrücken, ohne den Umschaltverlust wesentlich zu erhöhen.
  • Die Aufgabe wird erfüllt durch eine IGBT-Baugruppe nach Anspruch 1. Weiterentwicklungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Gemäß der vorliegenden Erfindung beinhaltet die IGBT-Baugruppe Widerstände, die jeweils ein erstes Ende und ein zweites Ende aufweisen, und IGBT-Elemente, die in einer Eins-zu-Eins-Entsprechung zu den Widerständen vorgesehen sind. Jedes der IGBT-Elemente besitzt einen Kollektor, einen Emitter und ein Gate, das mit dem ersten Ende eines entsprechenden Widerstands aus einer Mehrzahl von Widerständen verbunden ist. Die Widerstände sind an dem zweiten Ende gemeinsam miteinander verschaltet. Die IGBT-Elemente sind an dem Kollektor bzw. an dem Emitter gemeinsam miteinander verbunden. Die IGBT-Elemente sind in Gruppen eingeteilt, wobei jede Gruppe zwei oder mehr von den IGBT-Elementen enthält, und die Gruppen sind jeweils in voneinander verschiedenen Halbleiterchips eingebaut.
  • Das Unterteilen der IGBT-Elemente in Gruppen kann einen Nennstrom des Halbleiterchips sowie ein Ungleichgewicht zwischen Strömen, die jeweils durch die Halbleiterchips fließen, verringern. Weiter erfordert diese Einteilung kein von Kontakt drähten, was somit die Induktivität nicht erhöht. Die Gatespannungsoszillation kann daher unterdrückt werden. Weiter kann, da ein Widerstand für jedes der IGBT-Elemente vorgesehen ist, der Widerstandswert der Widerstände in einem Halbleiterchip verringert werden im Vergleich zu dem Fall des Bereitstellens eines Widerstands für jede Gruppe mit zwei oder mehr an IGBT-Elementen. Dies kann eine Verringerung der Schaltgeschwindigkeit sowie eine Erhöhung des Schaltverlustes verhindern. Daher kann der während einer Schaltoperation verbrauchte Strom verringert werden.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • Von den Figuren zeigen:
  • 1 einen Schaltplan einer IGBT-Baugruppe nach einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 2 u. 3 Kurvenbilder, welche die Wirksamkeit der IGBT-Baugruppe nach der ersten bevorzugten Ausführungsform zeigen;
  • 4 einen Schaltplan einer IGBT-Baugruppe nach einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 5A u. 5B den Aufbau der IGBT-Baugruppe nach der zweiten bevorzugten Ausführungsform; und
  • 6 einen Schaltplan einer IGBT-Baugruppe nach einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Erste bevorzugte Ausführungsform
  • 1 ist ein Äquivalentschaltplan einer IGBT-Baugruppe nach der vorliegenden Ausführungsform.
  • Diese IGBT-Baugruppe ist aufgebaut mit IGBT-Chips (Halbleiterchips) 100 (in 1 zwei IGBT-Chips 100), die miteinander verbunden sind. Die IGBT-Chips 100 sind alle mit Einheitszellen 1 aufgebaut (in 1 zwei Einheitszellen 1), die miteinander verbunden sind.
  • Die Einheitszellen 1 beinhalten jeweils ein IGBT-Element 2. Die Gatespannung wird an das Gate G des IGBT-Elements 2 von einem gemeinsamen Gateanschluss über einen Gatekontaktfleck 3 und über einen Gatewiderstand 4 angelegt. Hierbei sind das Gate G und der Gatekontaktfleck 3 durch eine Verbindungsschicht (nicht dargestellt) innerhalb des IGBT-Chips 100 miteinander verbunden. Der Gatekontaktfleck 3 und der Gatewiderstand 4 sind durch einen Kontaktdraht (nicht dargestellt) miteinander verbunden, der außerhalb des IGBT-Chips 100 vorgesehen ist. D.h. in 1 ist das erste Ende des Widerstands 4 mit dem Gatekontaktfleck 3 verbunden und dessen zweites Ende ist mit dem Gateanschluss verbunden.
  • Die Emitterspannung wird von einem gemeinsamen Emitteranschluss über einen Emitterkontaktfleck 5 an den Emitter E des IGBT-Elements 2 angelegt. Die Kollektorspannung wird von einem gemeinsamen Kollektoranschluss an den Kollektor C des IGBT-Elements 2 angelegt. Der Gatekontaktfleck 3, der Gatewiderstand 4 und der Emitterkontaktfleck 5 sind für jede der Einheitszellen 1 vorgesehen.
  • Als nächstes wird mit Bezug auf die 2 und 3 die Betriebskennlinie einer allgemeinen IGBT-Baugruppe beschrieben werden. Die Kurve in 2 und Linien in 3 zeigen von gemessenen Werten abgeleitete Ausdrücke an.
  • In 2 stellt die horizontale Achse den Gatewiderstandswert (relativer Wert) und die vertikale Achse den Schaltverlust (relativer Wert) zur Zeit des Einschaltens dar. Wie durch die mit dem Zeichen ♢ markierten Werte angezeigt verringert die Erhöhung des Gatewiderstandes die Schaltgeschwindigkeit und erhöht somit den Schaltverlust. Jedoch zeigt 2 auch, dass die Oszillation unter tatsächlichen Betriebsbedingungen bei einer Erhöhung des Gatewiderstandswertes mit einer geringeren Wahrscheinlichkeit auftritt. Mit anderen Worten ist die Erhöhung des Gatewiderstandswertes wirksam beim Unterdrücken von Oszillationen, jedoch vergrößert sich in diesem Fall der Schaltverlust nachteilig.
  • In 3 stellt die horizontale Achse die Chipfläche (relativer Wert) und die vertikale Achse die Stromdichte (relativer Wert) zu Beginn der Gatespannungsoszillation dar. Das Zeichen ♢ zeigt einen gemessenen Wert in dem Fall des Verwendens eines einzelnen IGBT-Chips an, und das Zeichen ☐ zeigt einen gemessen Wert in dem Fall des Verwendens einer Mehrzahl von relativ kleinen IGBT-Chips an, die parallel miteinander verschaltet sind. Für den Fall des Verwendens einer Mehrzahl von IGBT-Chips ist die Gesamtfläche der jeweiligen Chips entlang der horizontalen Achse aufgetragen. Die mit ♢ und ☐ markierten gemessenen Werte wurden alle gewonnen ohne einen Gatewiderstand mit dem IGBT-Chip oder -Chips zu verbinden. Die folgenden zwei Ergebnisse sind von dem in 3 gezeigten Kurvenbild verständlich.
  • Bei dem ersten Ergebnis zeigen die mit ♢ und ☐ markierten gemessenen Werte, dass die Stromdichte bei dem Beginne der Gatespannungsoszillation mit der Zunahme der Chipfläche abnimmt. In anderen Worten tritt die Gatespannungsoszillation mit Zu nahme der Chipfläche mit einer größeren Wahrscheinlichkeit auf. Dies ist deshalb so, da das Ungleichgewicht zwischen den Strömen, die jeweils durch die einen Bestandteil in einem Chip bildenden Einheitszellen fließen, eine Gatespannungsoszillation zur Folge haben.
  • Als das zweite Ergebnis steigt der Vergleich zwischen den mit ♢ und ☐ und markierten gemessenen Werten, dass die Gatespannungsoszillation wahrscheinlicher auftritt in dem Fall des Verwendens einer Mehrzahl von Chips, die miteinander verbunden sind. Dies resultiert von einer Induktivität, welche von einem Kontaktierungsdraht verursacht ist, der die Gateanschlüsse oder Emitteranschlüsse der jeweiligen Chips miteinander verbindet.
  • Andererseits sind bei der in 1 gezeigten IGBT-Baugruppe die in dem IGBT-Chip 100 zueinander benachbarten Einheitszellen 1 an dem Gatekontaktfleck 3, dem Gatewiderstand 4 und dem Emitterkontaktfleck 5 jeweils voneinander getrennt, so dass die Einheitszellen 1 in einem IGBT-Chip 100 voneinander abgegrenzt sind. Durch diese Abgrenzung kann der Nennstrom in einem IGBT-Chip 100 verringert werden (d.h. die Chipfläche wird verringert), was das Ungleichgewicht verringern kann wie durch das erste Ergebnis gezeigt. Weiter benötigt diese Abgrenzung kein Hinzufügen von Kontaktdrähten, was somit nicht die Induktivität erhöht wie durch das zweite Ergebnis gezeigt. Die Gatespannungsoszillation kann daher unterdrückt werden.
  • Weiter ist der Gatewiderstand 4 für jede der Einheitszellen 1 in dem IGBT-Chip 100 vorgesehen und der Widerstandswert, der von dem außerhalb des einen IGBT-Chips 100 vorgesehenen Gatewiderstand 4 resultiert, kann weiter verringert werden als in dem Fall des gemeinsamen Vorsehens eines Gatewiderstands 4 für eine Mehrzahl von Einheitszellen 1. Das kann die Verringerung der Schaltgeschwindigkeit und die Erhöhung des Schaltverlustes verhindern. Daher kann der während einer Schaltoperation verbrauchte Strom verringert werden.
  • Zweite bevorzugte Ausführungsform
  • Bei der IGBT-Baugruppe nach der ersten bevorzugten Ausführungsform ist der Gatewiderstand 4 auf der äußeren Seite hinsichtlich des Gatekontaktflecks 3 vorgesehen (d.h. außerhalb des IGBT-Chips 100), jedoch kann der Gatewiderstand 4 auf der inneren Seite hinsichtlich des Gatekontaktflecks 3 vorgesehen sein (d.h. innerhalb des IGBT-Chips 100).
  • 4 ist ein Ersatzschaltplan, der den Aufbau einer IGBT-Baugruppe nach einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Ein in 4 gezeigter IGBT-Chip 200 ist gestaltet durch Verschieben des Gatewiderstandes 4 in dem in 1 gezeigten IGBT-Chip 100 von der äußeren Seite zu der inneren Seite hinsichtlich des Gatekontaktflecks 3. Der Veranschaulichung halber zeigt 4 einen von einer Mehrzahl an IGBT-Chips 200.
  • In 1 ist der Gatewiderstand 4 mit der äußeren Seite hinsichtlich des Gatekontaktflecks 3 durch einen Kontaktierungsdraht verbunden.
  • Andererseits ist in 4 der Gatewiderstand 4 auf der inneren Seite hinsichtlich des Gatekontaktflecks 3 vorgesehen (d.h. innerhalb des IGBT-Chips 200) und ist mit dem Gate G des IGBT-Elements 2 durch eine Gateverbindungsleitung verbunden, die besser durch Verbindungsschichten in dem IGBT-Chip 200 ausgebildet sind als durch einen Kontaktierungsdraht, wie weiter unten beschrieben werden wird.
  • Insbesondere ist in 4 das erste Ende des Gatewiderstand 4 mit dem Gate G des IGBT-Elements 2 und dessen zweites Ende mit dem Gatekontaktfleck 3 verbunden.
  • 5A ist eine Draufsicht auf einen Teil des IGBT-Chips 200 in der IGBT-Baugruppe nach der vorliegenden Ausführungsform, und 5B ist eine Schnittansicht entlang der Linie A-B in 5A.
  • Wie in 5A gezeigt sind der Gatekontaktfleck 3 und eine Gateverbindungsleitung 6 von einem Polysiliziumbereich 8 umgeben. Der Gatekontaktfleck 3 und die Gateverbindungsleitung 6 sind aus Aluminium-Silizium gemacht, welches ein Aluminium enthaltendes Polysilizium ist.
  • Wie in 5B gezeigt sind ein Isolierfilm 14, der Polysiliziumbereich 8 und ein Zwischenschichtisolierfilm 7 in dieser Reihenfolge auf einem Substrat 13, das aus Silizium gemacht ist, ausgebildet. Ein Aluminium-Silizium-Bereich 11, der sich von dem Gatekontaktfleck 3 erstreckt, und ein Aluminium-Silizium-Bereich 12, der sich von der Gateverbindungsleitung 6 erstreckt, sind auf dem Zwischenschichtisolierfilm 7 ausgebildet. Die Aluminium-Silizium-Bereiche 11 und 12 sind jeweils mit dem Polysiliziumbereich 8 durch Kontaktbereiche 9 bzw. 10 verbunden, welche in dem Zwischenschichtisolierfilm 7 vorgesehene Öffnungen sind. Der Gatekontaktfleck 3 und die Gateverbindungsleitung 6 sind dadurch elektrisch geführt. Der Einfachheit der Veranschaulichung halber ist der in 5B gezeigte Zwischenschichtisolierfilm 7 in 5A teilweise ausgelassen.
  • Der in 5B gezeigte Polysiliziumbereich 8 kann als der in 4 gezeigte Gatewiderstand 4 verwendet werden. Viele der allgemeinen IGBT-Chips haben Polysiliziumbereiche. Die Verwendung von solchen Polysiliziumbereichen als Widerstände kann den Schritt des einzelnen Bildens des Gatewiderstands 4 ausräumen. Es kann auch den Bedarf ausräumen, Bauelemente wie z.B. Widerstandschips oder Drähte bereitzustellen. Weiter kann der Platz zum Vorsehen dieser Komponenten verringert werden.
  • Wie beschrieben kann die IGBT-Baugruppe nach der vorliegenden Ausführungsform die Anzahl von Schritten, die Anzahl der Komponenten und Platz verringern, was daher den Effekt des Verringerns von Herstellungskosten erreichen kann, während die Produktivität zusätzlich zu den von der ersten bevorzugten Ausführungsform erzielten Effekten verbessert wird.
  • Weiter ist ein mit dem Gatekontaktfleck 3 verbundener Kontaktdraht nicht auf der inneren Seite vorgesehen, sondern auf der äußeren Seite hinsichtlich des Gatewiderstands 4, was in einer geringeren Induktivität als bei der ersten bevorzugten Ausführungsform resultiert. Daher kann die Gatespannungsoszillation weiter unterdrückt werden.
  • Der oben erwähnte Polysiliziumbereich 10 kann erzeugt werden durch Füllen eines in dem IGBT-Chip 200 ausgebildeten Grabens. Das Bilden eines Grabens mit angemessenen Abmessungen kann Variationen des Widerstandswertes verringern, was das Gleichgewicht der parallelen Verbindung verbessern kann.
  • Dritte bevorzugte Ausführungsform
  • Bei beiden IGBT-Baugruppen nach der ersten und der zweiten bevorzugten Ausführungsform ist ein Gatekontaktfleck 3 für jeden Gatewiderstand 4 vorgesehen. Bei der IGBT-Baugruppe nach der zweiten bevorzugten Ausführungsform ist der Gatewiderstand 4 jedoch innerhalb des IGBT-Chips 200 vorgesehen und daher kann ein Gatekontaktfleck 3 für jeden IGBT-Chip 200 vorgesehen werden.
  • 6 ist ein Ersatzschaltplan, der den Aufbau einer IGBT-Baugruppe nach einer dritten bevorzugten Ausführungsform darstellt. Ein in 6 dargestellter IGBT-Chip 300 ist gestaltet durch Ersetzen der Gatekontaktflecken 3 in dem in 4 gezeigten IGBT-Chip 200 durch einen einzelnen Gatekontaktfleck 3. Insbesondere sind in 6 die ersten Enden der Mehrzahl der Gatewiderstände 4 mit dem Gate G eines entsprechenden IGBT-Elements 2 verbunden und deren zweiten Enden sind gemeinsam mit dem Gatekontaktfleck 3 verbunden.
  • Daher kann die Anzahl der Gatekontaktflecken 3 verringert werden, was somit die Fläche des IGBT-Chips 300 verringern kann und die Anzahl der Kontaktdrähte, die mit dem Gatekontaktfleck 3 verbunden sind, verringern kann.
  • Wie beschrieben kann die IGBT-Baugruppe nach der vorliegenden Ausführungsform zusätzlich zu den von der zweiten bevorzugten Ausführungsform erzielten Effekten den Effekt des Verringerns von Herstellungskosten erreichen.
  • Bei der IGBT-Baugruppe nach der vorliegenden Ausführungsform kann ein Polysiliziumbereich auf dem IGBT-Chip 300 als ein Gatewiderstand wie bei der zweiten bevorzugten Ausführungsform verwendet werden.
  • Weiter kann der Gatewiderstand 4 eine negative Temperaturkennlinie haben, was dem Widerstandwert erhöht, wenn die Temperatur fällt. Gemäß einer Temperaturkennlinie der Beweglichkeit des Kanalbereichs hat ein allgemeines IGBT-Element einen größeren Sättigungsstrom, wenn die Temperatur fällt, so dass die Gatespannungsoszillation wahrscheinlicher auftritt. Daher kann die Verwendung des Gatewiderstands 4 mit einer negativen Temperaturkennlinie die Gatespannungsoszillation wirksamer unterdrücken.

Claims (6)

  1. IGBT-Baugruppe mit: einer Mehrzahl von Widerständen (4), die jeweils ein erstes und ein zweites Ende aufweisen; und eine Mehrzahl von IGBT-Elementen (2), die in einem Eins-zu-Eins-Verhältnis zu der Mehrzahl der Widerstände vorgesehen sind, wobei jedes IGBT-Element der Mehrzahl von IGBT-Elementen (2) einen Kollektor (C), einen Emitter (E) und ein Gate (G), das mit dem ersten Ende eines entsprechenden Widerstands der Mehrzahl von Widerständen (4) verbunden ist, die Mehrzahl von Widerständen (4) an dem zweiten Ende gemeinsam miteinander verbunden ist, die Mehrzahl von IGBT-Elementen (2) an dem Kollektor bzw. an dem Emitter gemeinsam miteinander verbunden ist, und die Mehrzahl von IGBT-Elementen (2) in Gruppen unterteilt ist, wobei jede Gruppe zwei oder mehr IGBT-Elemente von der Mehrzahl von IGBT-Elementen enthält und die Gruppen jeweils in voneinander verschiedenen Halbleiterchips (100) eingebaut sind.
  2. IGBT-Baugruppe nach Anspruch 1, wobei die Mehrzahl von Widerständen (4) auf der Außenseite der Halbleiterchips (100) vorgesehen ist, und die Halbleiterchips (100) jeweils eine Mehrzahl von Kontaktflecken (3) beinhalten, wobei durch jeden davon ein jeweiliger Widerstand der Mehrzahl von Widerständen (4) und ein jeweiliges IGBT-Element der Mehrzahl von IGBT-Elementen miteinander verbunden sind.
  3. IGBT-Baugruppe nach Anspruch 1, wobei jeder Widerstand der Mehrzahl von Widerständen (4) in einen der Halbleiterchips (100) eingebaut ist, die eine der Gruppen enthält, welche ein IGBT-Element der Mehrzahl von IGBT-Elementen (2) enthält, das jedem Widerstand der Mehrzahl von Widerständen entspricht, und jeder der Halbleiterchips (100) einen Kontaktfleck (3) enthält, der mit dem zweiten Ende eines Widerstands der Mehrzahl von Widerständen (4) verbunden ist, der in jedem der Halbleiterchips (100) enthalten ist.
  4. IGBT-Baugruppe nach Anspruch 3, wobei der Kontaktfleck (3) eine Mehrzahl von Kontaktflecken (3) enthält, die für jeden der Halbleiterchips (100) in einem Eins-zu-Eins-Verhältnis zur Mehrzahl der Widerstände (4) vorgesehen sind.
  5. IGBT-Baugruppe nach Anspruch 3, wobei der Kontaktfleck (3) mit den Widerständen der Mehrzahl von Widerständen (4) an dem zweiten Ende in einem der Halbleiterchips (100) gemeinsam verbunden ist, die den Kontaktfleck (3) und die Widerstände der Mehrzahl von Widerständen (4) enthalten.
  6. IGBT-Baugruppe nach einem der Ansprüche 3, 4 und 5, wobei die Mehrzahl von Widerständen (4) jeweils unter Verwendung eines Füllmaterials für einen in jedem der Halbleiterchips (100) ausgebildeten Graben ausgebildet sind.
DE102004042798A 2004-02-12 2004-09-03 IGBT-Baugruppe Ceased DE102004042798A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004/034578 2004-02-12
JP2004034578A JP2005228851A (ja) 2004-02-12 2004-02-12 Ｉｇｂｔモジュール

Publications (1)

Publication Number Publication Date
DE102004042798A1 true DE102004042798A1 (de) 2005-09-08

Family

ID=34836181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004042798A Ceased DE102004042798A1 (de) 2004-02-12 2004-09-03 IGBT-Baugruppe

Country Status (5)

Country Link
US (1) US20050194660A1 (de)
JP (1) JP2005228851A (de)
KR (1) KR20050081845A (de)
CN (1) CN1655354A (de)
DE (1) DE102004042798A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635956B2 (en) * 2006-01-06 2009-12-22 Active-Semi, Inc. Primary side constant output voltage controller
JP5138274B2 (ja) * 2007-05-25 2013-02-06 三菱電機株式会社 半導体装置
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
CN102842610B (zh) * 2011-06-22 2016-02-17 中国科学院微电子研究所 Igbt芯片及其制作方法
US9553084B2 (en) * 2013-09-09 2017-01-24 Mitsubishi Electric Corporation Switching element, semiconductor device, and semiconductor device manufacturing method
EP3076431B1 (de) * 2013-11-28 2020-07-08 Rohm Co., Ltd. Halbleiterbauelement
JP6448077B2 (ja) * 2014-05-13 2019-01-09 株式会社デンソー 電圧検出装置
US9871126B2 (en) 2014-06-16 2018-01-16 Infineon Technologies Ag Discrete semiconductor transistor
CN104518009B (zh) * 2014-09-23 2017-10-24 上海华虹宏力半导体制造有限公司 Igbt器件的栅极结构
US9793386B2 (en) * 2015-10-14 2017-10-17 Ford Global Technologies, Llc Multiple zone power semiconductor device
JP6439750B2 (ja) 2016-05-20 2018-12-19 株式会社デンソー 半導体装置
JP6580270B2 (ja) * 2016-08-25 2019-09-25 三菱電機株式会社 炭化珪素半導体装置
US10141923B2 (en) 2016-08-25 2018-11-27 Toyota Motor Engineering & Manufacturing North America, Inc. System and method for eliminating gate voltage oscillation in paralleled power semiconductor switches
US9917435B1 (en) 2016-09-13 2018-03-13 Ford Global Technologies, Llc Piecewise temperature compensation for power switching devices
US10122357B2 (en) 2016-11-14 2018-11-06 Ford Global Technologies, Llc Sensorless temperature compensation for power switching devices
JP7099027B2 (ja) 2018-04-19 2022-07-12 富士電機株式会社 半導体装置
CN112447679A (zh) * 2019-08-30 2021-03-05 珠海格力电器股份有限公司 一种功率半导体器件及其制作方法
CN113497131A (zh) * 2020-04-01 2021-10-12 广东美的白色家电技术创新中心有限公司 功率芯片、其控制方法以及电器设备
JP7508946B2 (ja) 2020-08-26 2024-07-02 富士電機株式会社 半導体モジュール
CN113066775A (zh) * 2021-02-10 2021-07-02 华为技术有限公司 一种绝缘栅双极型场效应管、组及功率变换器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60004008T2 (de) * 2000-03-30 2004-04-22 Hitachi, Ltd. Halbleiterschaltung mit einem Bauelement mit isoliertem Gate und einer zugehörigen Kontrollschaltung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280475A (ja) * 1991-03-08 1992-10-06 Fuji Electric Co Ltd 半導体スイッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60004008T2 (de) * 2000-03-30 2004-04-22 Hitachi, Ltd. Halbleiterschaltung mit einem Bauelement mit isoliertem Gate und einer zugehörigen Kontrollschaltung

Also Published As

Publication number Publication date
US20050194660A1 (en) 2005-09-08
CN1655354A (zh) 2005-08-17
KR20050081845A (ko) 2005-08-19
JP2005228851A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
DE102004042798A1 (de) IGBT-Baugruppe
DE10323238B4 (de) Leistungselement, welches einen großen elektrischen Strom durchlässt
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
DE112014006606B4 (de) Leistungshalbleitereinheit
DE10251247B4 (de) Halbleiterbaugruppe mit Halbleiterchip, gebildet unter Verwendung eines Halbleiters mit breitem Bandabstand als Basismaterial
DE69127953T2 (de) Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE3537004A1 (de) Vdmos-baustein
EP2631946A1 (de) Leistungshalbleitermodul
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE3734067C2 (de)
DE10350137B4 (de) Halbleitereinrichtung
DE112019003540T5 (de) Halbleiterbauteil
DE102015101086A1 (de) Leistungshalbleitermodulanordnung
DE102006005050A1 (de) Halbleitervorrichtung mit Extraktionselektrode
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102020112338A1 (de) Halbleitervorrichtung
DE102021110214A1 (de) Halbleitervorrichtung
DE112021002909T5 (de) Halbleiterbauteil
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE102018126311B4 (de) Leistungshalbleitermodul
CH670334A5 (de)
DE19902462A1 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection