DE102020112338A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020112338A1
DE102020112338A1 DE102020112338.8A DE102020112338A DE102020112338A1 DE 102020112338 A1 DE102020112338 A1 DE 102020112338A1 DE 102020112338 A DE102020112338 A DE 102020112338A DE 102020112338 A1 DE102020112338 A1 DE 102020112338A1
Authority
DE
Germany
Prior art keywords
wiring
switching element
conductive structure
igbt
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020112338.8A
Other languages
English (en)
Other versions
DE102020112338B4 (de
Inventor
Hiroyuki Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020112338A1 publication Critical patent/DE102020112338A1/de
Application granted granted Critical
Publication of DE102020112338B4 publication Critical patent/DE102020112338B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung, die eine Zunahme der Größe eines Gehäuses unterdrücken und einen Betrag einer negativen Rückkopplung einstellen kann. Ein Leistungsmodul als Halbleitervorrichtung enthält einen IGBT (10), der ein Schaltelement ist, und eine Freilaufdiode (FWD) (20), die mit dem Schaltelement parallel verbunden ist. Der IGBT (10) weist auf dessen Oberfläche eine Emitterelektrode (11) und eine Gateelektrode (12) des IGBT (10) und eine leitfähige Struktur (13) auf, die von der Emitterelektrode (11) und der Gateelektrode (12) isoliert ist. Die FWD (20) weist auf ihrer Oberfläche eine Anodenelektrode (21) der FWD (20) und eine von der Anodenelektrode (21) isolierte leitfähige Struktur (22) auf.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Leistungs-Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • In einer Leistungs-Halbleitervorrichtung, die ein Schaltelement wie etwa einen Bipolartransistor mit isoliertem Gate (IGBT) enthält, ist beispielsweise eine Technik zum Reduzieren eines Stroms bekannt, der zwischen einem Kollektor und einem Emitter zu einer Zeit eines Kurzschlusses einer verbundenen Last fließt, wodurch das Schaltelement vor einem Überstrom geschützt wird.
  • Die offengelegte japanische Patentanmeldung Nr. 2014-120563 offenbart zum Beispiel eine Halbleitervorrichtung, die „eine Schaltung mit negativer Rückkopplung“ enthält, die einen durch einen Stromfluss in einer Emitterverdrahtung im IGBT auftretenden Spannungsabfall an ein Gate des IGBT rückkoppelt. In der Halbleitervorrichtung der offengelegten japanischen Patentanmeldung Nr. 2014-120563 wird eine Schaltung mit negativer Rückkopplung aufgebaut, indem eine Verdrahtung für ein Referenzpotential einer Ansteuerungsschaltung, die den IGBT steuert, mit der Emitterverdrahtung verbunden wird. In der Halbleitervorrichtung der offengelegten japanischen Patentanmeldung 2014-120563 ist ein Anschluss zum Verbinden der Verdrahtung für ein Referenzpotential der Ansteuerungsschaltung in einer Vielzahl von Positionen in der Emitterverdrahtung vorgesehen, und ein Betrag der negativen Rückkopplung wird durch Auswählen des die Verdrahtung für ein Referenzpotential verbindenden Anschlusses eingestellt.
  • Inzwischen besteht in einer Halbleitervorrichtung vom Spritzpress- bzw. Transfer-Molding-Typ (einem Leistungsmodul) eine Möglichkeit dass die Verdrahtung für ein Referenzpotential eine Interferenz mit einem Draht, in dem ein Hauptstrom des IGBT fließt, wenn der Draht der Verdrahtung für ein Referenzpotential der Ansteuerungsschaltung mit einer Freilaufdiode (FWD) verbunden ist, um eine Schaltung mit negativer Rückkopplung zu bilden. Ein Leiterrahmen oder ein Verdrahtungssubstrat zum Verbinden der Verdrahtung für ein Referenzpotential kann separat bereitgestellt werden, um solch eine Interferenz zwischen den Drähten zu verhindern; diese Konfiguration verursacht jedoch ein Problem, dass ein Gehäuse des Leistungsmoduls in der Größe zunimmt.
  • Die offengelegte japanische Patentanmeldung Nr. 2013-125806 offenbart als eine Technik zum Verhindern einer Interferenz zwischen den Drähten zum Beispiel eine Technik zum Bereitstellen einer Elektrode für eine Gateverdrahtung auf einer Oberfläche jedes Chips in einer Halbleitervorrichtung, die eine Vielzahl von Chips der Schaltelemente enthält, um eine Verdrahtung auf einem von einer Ansteuerungsschaltung entfernt gelegenen Chip über eine Gateverdrahtung auf dem anderen Chip zu erreichen.
  • ZUSAMMENFASSUNG
  • Wie oben beschrieben ist, sollten, wenn die Schaltung mit negativer Rückkopplung auf dem Leistungsmodul vom Transfer-Molding-Typ montiert ist, die Unterdrückung der Zunahme der Größe des Gehäuses und die Einstellung des Betrags der negativen Rückkopplung, um eine gewünschte negative Rückkopplungsfunktion zu erhalten, zu lösende Probleme sein.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die imstande ist, eine Zunahme der Größe eines Gehäuses zu unterdrücken und einen Betrag der negativen Rückkopplung einzustellen.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält ein Schaltelement und eine Freilaufdiode, die mit dem Schaltelement parallel verbunden ist. Das Schaltelement weist eine erste leitfähige Struktur auf, die von einer Hauptelektrode und einer Steuerungselektrode des Schaltelements auf einer Oberfläche des Schaltelements isoliert ist. Die Freilaufdiode weist eine zweite leitfähige Struktur auf, die von einer Hauptelektrode der Freilaufdiode auf einer Oberfläche der Freilaufdiode isoliert ist.
  • Gemäß der Halbleitervorrichtung der vorliegenden Erfindung wird, wenn eine Verdrahtung für ein Referenzpotential einer Ansteuerungs-IC mit einer Hauptelektrode einer Freilaufdiode und einem externen Verbindungsanschluss verbunden wird, um einen Betrag der negativen Rückkopplung einzustellen (ein Niveau eines negativen Rückkopplungseffekts einzustellen), die Verbindung über eine erste leitfähige Struktur und eine zweite leitfähige Struktur eingerichtet, so dass eine Interferenz zwischen einem Draht der Verdrahtung für ein Referenzpotential und dem anderen Draht verhindert werden kann. Folglich muss zum Beispiel ein Leiterrahmen, um die Interferenz mit den Drähten zu verhindern, nicht separat bereitgestellt werden, und eine Zunahme der Größe der Halbleitervorrichtung kann unterdrückt werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1A bis 1C sind Diagramme, die jeweils ein Konfigurationsbeispiel eines Leistungsmoduls gemäß einer Ausführungsform 1 veranschaulichen.
    • 2A bis 2C sind Diagramme, die jeweils ein Konfigurationsbeispiel des Leistungsmoduls gemäß der Ausführungsform 1 veranschaulichen.
    • 3A bis 3C sind Diagramme, die jeweils ein Konfigurationsbeispiel des Leistungsmoduls gemäß der Ausführungsform 1 veranschaulichen.
    • 4 ist ein Diagramm, das ein Konfigurationsbeispiel des Leistungsmoduls gemäß der Ausführungsform 1 veranschaulicht.
    • 5A und 5B sind Diagramme, die jeweils ein Konfigurationsbeispiel eines Leistungsmoduls gemäß einer Ausführungsform 2 veranschaulichen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Ausführungsform 1>
  • 1A bis 1C sind Diagramme, die jeweils ein Konfigurationsbeispiel eines Leistungsmoduls veranschaulichen, das eine Halbleitervorrichtung gemäß einer Ausführungsform 1 ist. 1A ist eine Draufsicht, die eine interne Struktur des Leistungsmoduls veranschaulicht, 1B ist eine Seitenansicht, die die interne Struktur des Leistungsmoduls veranschaulicht, und 1C ist ein Schaltungsdiagramm, das eine Schaltungskonfiguration des Leistungsmoduls veranschaulicht. Jede der 1A bis 1C veranschaulicht repräsentativ einen Teil des Leistungsmoduls (für einen Arm); jedoch enthält das Leistungsmodul tatsächlich eine oder eine Vielzahl von in 1A bis 1C veranschaulichten Konfigurationen.
  • Wie in 1A und 1B veranschaulicht ist, ist das Leistungsmodul gemäß der Ausführungsform 1 ein Leistungsmodul vom Transfer-Molding-Typ mit einer Struktur, in der dünne plattenartige Leiterrahmen 31 und 32, die aus Metall bestehen, und jeder Chip eines IGBT 10 und einer FWD 20, die auf dem Leiterrahmen 31 montiert sind, durch ein Gussharz 30 versiegelt sind.
  • Der IGBT 10 ist ein Schaltelement, das einen Hauptstrom ein- (Leitung) und ausschaltet (Unterbrechung). Eine Emitterelektrode 11, die eine erste Hauptelektrode ist, und eine Gateelektrode 12, die eine Steuerungselektrode ist, sind auf einer oberen Oberfläche des IGBT 10 ausgebildet, und eine (nicht dargestellte) Kollektorelektrode, die eine zweite Hauptelektrode ist, ist auf einer unteren Oberfläche (einer Oberfläche mit Kontakt mit dem Leiterrahmen 31) des IGBT 10 ausgebildet. Darüber hinaus ist eine leitfähige Struktur 13 (eine erste leitfähige Struktur), die von der Emitterelektrode 11 und der Gateelektrode 12 isoliert ist, auf der oberen Oberfläche des IGBT 10 gemäß der vorliegenden Ausführungsform ausgebildet.
  • Die FWD 20 ist ein Diodenelement, in dem ein Reflux- bzw. Rückstrom fließt, der zur Zeit einer Abschaltung des IGBT 10 auftritt. Eine Anodenelektrode 21, die eine erste Hauptelektrode ist, ist auf der oberen Oberfläche der FWD 20 ausgebildet, und eine (nicht dargestellte) Kathodenelektrode, die eine zweite Hauptelektrode ist, ist auf einer unteren Oberfläche (einer Oberfläche mit Kontakt mit dem Leiterrahmen 31) der FWD 20 ausgebildet. Darüber hinaus ist eine leitfähige Struktur 22 (eine zweite leitfähige Struktur), die von der Anodenelektrode 21 isoliert ist, auf der oberen Oberfläche der FWD 20 gemäß der vorliegenden Ausführungsform ausgebildet.
  • Die Emitterelektrode 11 im IGBT 10 ist über einen Draht 41 mit der Anodenelektrode 21 in der FWD 20 verbunden, und die Kollektorelektrode im IGBT 10 ist über den Leiterrahmen 31 mit der Kathodenelektrode in der FWD 20 verbunden. Sowohl der IGBT 10 als auch die FWD 20, die parallel miteinander verbunden sind, bilden somit eine Parallelschaltung. Die Anodenelektrode 21 in der FWD 20 ist über den Draht 42 mit dem Leiterrahmen 32 verbunden. Die Drähte 41 und 42 sind Pfade, in denen der Hauptstrom fließt, wenn der IGBT 10 eingeschaltet ist. Im Folgenden wird auf die Drähte 41 und 42 als „der Hauptstromdraht“ verwiesen.
  • Der Leiterrahmen 31 ist ein Die-Pad, auf dem der IGBT 10 und die FWD 20 montiert sind, und ragt teilweise aus dem Gussharz 30 vor, wodurch er auch als externer Verbindungsanschluss auf einer Kollektorseite des IGBT 10 dient. Der Leiterrahmen 32 ragt teilweise aus dem Gussharz 30 vor, wodurch er als externer Verbindungsanschluss auf einer Emitterseite des IGBT 10 dient.
  • Im Leistungsmodul gemäß der vorliegenden Ausführungsform sind eine Verdrahtung 51 für eine Ansteuerungsspannung, um eine Steuerungsspannung, die durch eine Ansteuerungs-IC 50 erzeugt wird, welche eine Ansteuerungsschaltung des IGBT 10 ist, in die Gateelektrode 12 im IGBT 10 einzuspeisen, und eine Verdrahtung 52 für ein Referenzpotential, um der Ansteuerungs-IC 50 ein Referenzpotential bereitzustellen, vorgesehen. Die Ansteuerungs-IC 50 kann im Leistungsmodul eingebaut oder auf dem Leistungsmodul extern montiert sein. Die Verdrahtung 51 für eine Ansteuerungsspannung ist mit der Gateelektrode 12 im IGBT 10 verbunden. Ein Verbindungsziel der Verdrahtung 52 für ein Referenzpotential wird gemäß einem Betrag der negativen Rückkopplung geändert, der einen Betrag eines Spannungsabfalls in einer Emitterverdrahtung im IGBT 10 angibt, der an ein Gate rückgekoppelt wird.
  • Im Beispiel in 1A ist die Verdrahtung 52 für ein Referenzpotential mit der leitfähigen Struktur 13 im IGBT 10 verbunden. Die leitfähige Struktur 13 ist über einen Draht 61 mit der leitfähigen Struktur 22 in der FWD 20 verbunden, und die leitfähige Struktur 22 ist über einen Draht 62 mit dem Leiterrahmen 32 verbunden. Das heißt, die Verdrahtung 52 für ein Referenzpotential ist über die leitfähige Struktur 13 und die leitfähige Struktur 22, die miteinander in Reihe geschaltet sind, mit dem Leiterrahmen 32, der der externe Verbindungsanschluss auf der Emitterseite ist, verbunden.
  • Folglich weist 1A eine Schaltungskonfiguration auf, in der der Hauptstromdraht 41 und der Hauptstromdraht 42, die miteinander in Reihe geschaltet sind, zwischen dem Emitter in dem IGBT 10 und der Verdrahtung 52 für ein Referenzpotential wie im Schaltungsdiagramm in 1C liegen. Folglich kann gemäß der Konfiguration in 1A ein negativer Rückkopplungseffekt unter Ausnutzung eines Spannungsabfalls durch eine Verdrahtungsimpedanz Z41 des Hauptstromdrahts 41 und eine Verdrahtungsimpedanz Z42 des Hauptstromdrahts 42 erhalten werden.
  • Es gibt hierin auch einen Fall, in dem die Verdrahtung 52 für ein Referenzpotential nicht mit der leitfähigen Struktur 13 verbunden ist, sondern mit der Emitterelektrode 11 oder einer externen Verdrahtung, die auf dem Leistungsmodul extern montiert ist, gemäß einem erforderlichen Betrag der negativen Rückkopplung verbunden ist. Es gibt auch einen Fall, in dem der Draht 61 die leitfähige Struktur 13 und die leitfähige Struktur 22 nicht verbindet, sondern die leitfähige Struktur 13 und die Anodenelektrode 21 verbindet. Ein Bereich, wo die Verdrahtung 52 für ein Referenzpotential angeschlossen werden kann, ist separat von einem Verbindungsbereich des Hauptstromdrahts 41 in der Emitterelektrode 11 sichergestellt, und ein Bereich, in dem der Draht 61 angeschlossen werden kann, ist separat von einem Verbindungsbereich der Hauptstromdrähte 41 und 42 in der Anodenelektrode 21 sichergestellt.
  • 2A bis 2C veranschaulichen ein Beispiel, um den negativen Rückkopplungseffekt unter Ausnutzung allein des Spannungsabfalls durch die Verdrahtungsimpedanz Z41 des Hauptstromdrahts 41 in dem Leistungsmodul gemäß der Ausführungsform 1 zu erhalten. 2A ist eine Draufsicht, die eine interne Struktur des Leistungsmoduls veranschaulicht, 2B ist eine Seitenansicht, die die interne Struktur des Leistungsmoduls veranschaulicht, und 2C ist ein Schaltungsdiagramm, das eine Schaltungskonfiguration des Leistungsmoduls veranschaulicht. In diesem Fall ist die Verdrahtung 52 für ein Referenzpotential mit der leitfähigen Struktur 13 im IGBT 10 verbunden, und die leitfähige Struktur 13 ist über den Draht 61 (der Draht 62 ist unnötig) mit der Anodenelektrode 21 in der FWD 20 verbunden. Dementsprechend ist eine Schaltungskonfiguration wie im Schaltungsdiagramm in 2C aufgebaut, in der der Hauptstromdraht 41 (die Verdrahtungsimpedanz Z41) zwischen dem Emitter in dem IGBT 10 und der Verdrahtung 52 für ein Referenzpotential liegt.
  • 3A bis 3C veranschaulichen ein Beispiel, in dem der negative Rückkopplungseffekt im Leistungsmodul gemäß der Ausführungsform 1 nicht genutzt wird. 3A ist eine Draufsicht, die eine interne Struktur des Leistungsmoduls veranschaulicht, 3B ist eine Seitenansicht, die die interne Struktur des Leistungsmoduls veranschaulicht, und 3C ist ein Schaltungsdiagramm, das eine Schaltungskonfiguration des Leistungsmoduls veranschaulicht. In diesem Fall ist die Verdrahtung 52 für ein Referenzpotential mit der Emitterelektrode 11 in dem IGBT 10 (die Drähte 61 und 62 sind unnötig) verbunden. Dementsprechend ist eine Schaltungskonfiguration wie im Schaltungsdiagramm in 3C aufgebaut, in der die Verdrahtung 52 für ein Referenzpotential mit dem Emitter im IGBT 10 direkt verbunden ist.
  • Wie oben beschrieben wurde, wird zu einer Zeit der Herstellung des Leistungsmoduls im Leistungsmodul gemäß der Ausführungsform 1 das Verbindungsziel der Verdrahtung 52 für ein Referenzpotential ausgewählt, so dass ein Niveau der negativen Rückkopplungsfunktion unter Nutzung der Verdrahtungsimpedanz der Emitterverdrahtung eingestellt werden kann.
  • Wenn die Verdrahtung 52 für ein Referenzpotential wie im Fall in 1A mit dem Leiterrahmen 32 verbunden wird, wird die Verbindung über die leitfähigen Strukturen 13 und 22 eingerichtet, so dass eine Länge der Drähte 61 und 62, die für die Verbindung notwendig sind, reduziert werden kann. In ähnlicher Weise wird, wenn die Verdrahtung 52 für ein Referenzpotential wie im Fall in 2A mit der Anodenelektrode 21 in der FWD 20 verbunden wird, die Verbindung über die leitfähige Struktur 13 eingerichtet, so dass eine Länge des für die Verbindung notwendigen Drahts 61 reduziert werden kann. Dementsprechend wird eine Interferenz zwischen den Drähten 61 und 62 und den Hauptstromdrähten 41 und 42 verhindert, so dass beispielsweise der Leiterrahmen, um die Interferenz zwischen den Drähten zu verhindern, nicht separat vorgesehen werden muss. Somit kann die obige Konfiguration zu einer Verkleinerung des Gehäuses des Leistungsmoduls beitragen.
  • Wenn der negative Rückkopplungseffekt unter Ausnutzung des Spannungsabfalls durch die Verdrahtungsimpedanz Z41 des Hauptstromdrahts 41 und die Verdrahtungsimpedanz Z42 des Hauptstromdrahts 42 wie in dem in 1A bis 1C veranschaulichten Beispiel erhalten wird, kann die Verdrahtung 52 für ein Referenzpotential mit dem Leiterrahmen 32 als der externe Verbindungsanschluss beispielsweise über eine externe Verdrahtung 70, die auf dem Leistungsmodul extern montiert ist, verbunden werden, wie in 4 veranschaulicht ist. In der Konfiguration in 4 werden die leitfähige Struktur 13 und die leitfähige Struktur 22 nicht genutzt; jedoch ist die Schaltungskonfiguration die gleiche wie diejenige in 1C.
  • <Ausführungsform 2>
  • Eine Ausführungsform 2 beschreibt eine Konfiguration, in der das Leistungsmodul eine Vielzahl von Armen enthält, die aus einer Parallelschaltung des IGBT und der FWD aufgebaut sind. 5A und 5B veranschaulichen ein Konfigurationsbeispiel davon. 5A ist eine Draufsicht, die eine interne Struktur des Leistungsmoduls veranschaulicht, und 5B ist ein Schaltungsdiagramm, das eine Schaltungskonfiguration des Leistungsmoduls veranschaulicht. 5A und 5B veranschaulichen eine Konfiguration für zwei Arme (einen oberen Arm und einen unteren Arm) im Leistungsmodul; jedoch kann die Anzahl an im Leistungsmodul enthaltenen Armen drei oder mehr betragen.
  • Wie in 5A veranschaulicht ist, ist das Leistungsmodul gemäß der Ausführungsform 2 ein Leistungsmodul vom Transfer-Molding-Typ mit einer Struktur, in der die Leiterrahmen 31, 32 und 33, ein IGBT 10a und eine FWD 20a, die auf dem Leiterrahmen 31 montiert sind, um den unteren Arm zu bilden, und ein IGBT 10b und eine FWD 20b, die auf dem Leiterrahmen 33 montiert sind, um den oberen Arm zu bilden, durch das Gussharz 30 versiegelt sind.
  • Eine Emitterelektrode 11a, eine Gateelektrode 12a und eine leitfähige Struktur 13a, die von der Emitterelektrode 11a und der Gateelektrode 12 isoliert ist, sind auf einer oberen Oberfläche des IGBT 10a ausgebildet, und eine (nicht dargestellte) Kollektorelektrode ist auf einer unteren Oberfläche (einer Oberfläche mit Kontakt mit dem Leiterrahmen 31) des IGBT 10a ausgebildet.
  • Eine Anodenelektrode 21a und eine leitfähige Struktur 22a, die von der Anodenelektrode 21a isoliert ist, sind auf einer oberen Oberfläche der FWD 20a ausgebildet, und eine (nicht dargestellte) Kathodenelektrode ist auf einer unteren Oberfläche der FWD 20a ausgebildet.
  • Die Emitterelektrode 11a im IGBT 10a ist über den Hauptstromdraht 41a mit der Anodenelektrode 21a in der FWD 20a verbunden, und die Kollektorelektrode im IGBT 10a ist über den Leiterrahmen 31 mit der Kathodenelektrode in der FWD 20a verbunden. Folglich bilden sowohl der IGBT 10a als auch die FWD 20a, die miteinander parallel verbunden sind, eine Parallelschaltung. Die Anodenelektrode 21a in der FWD 20a ist über den Hauptstromdraht 42a mit dem Leiterrahmen 32 verbunden.
  • Eine Emitterelektrode 11b, eine Gateelektrode 12b und eine leitfähige Struktur 13b, die von der Emitterelektrode 11b und der Gateelektrode 12b isoliert ist, sind auf einer oberen Oberfläche des IGBT 10b ausgebildet, und eine (nicht dargestellte) Kollektorelektrode ist auf einer unteren Oberfläche (einer Oberfläche mit Kontakt mit dem Leiterrahmen 33) des IGBT 10b verbunden.
  • Eine Anodenelektrode 21b und eine leitfähige Struktur 22b, die von der Anodenelektrode 21b isoliert ist, sind auf einer oberen Oberfläche der FWD 20b ausgebildet, und eine (nicht dargestellte) Kathodenelektrode ist auf einer unteren Oberfläche (einer Oberfläche mit Kontakt mit dem Leiterrahmen 33) der FWD 20b ausgebildet.
  • Die Emitterelektrode 11b im IGBT 10b ist mit der Anodenelektrode 21b in der FWD 20b über einen Hauptstromdraht 41b verbunden, und die Kollektorelektrode im IGBT 10b ist über den Leiterrahmen 33 mit der Kathodenelektrode in der FWD 20b verbunden. Folglich bilden sowohl der IGBT 10b als auch die FWD 20b, die parallel miteinander verbunden sind, eine Parallelschaltung. Die Anodenelektrode 21b in der FWD 20b ist über den Hauptstromdraht 41b mit dem Leiterrahmen 31 verbunden.
  • Im Leistungsmodul gemäß der vorliegenden Ausführungsform sind eine Verdrahtung 51a für eine Ansteuerungsspannung, um eine durch eine Ansteuerungs-IC 50a für den unteren Arm erzeugte Steuerungsspannung in die Gateelektrode 12a im IGBT 10a einzuspeisen, eine Verdrahtung 52a für ein Referenzpotential, um der Ansteuerungs-IC 50a ein Referenzpotential bereitzustellen, eine Verdrahtung 51b für eine Ansteuerungsspannung, um eine durch eine Ansteuerungs-IC 50b für den oberen Arm erzeugte Steuerungsspannung in die Gateelektrode 12b im IGBT 10b einzuspeisen, und eine Verdrahtung 52b für ein Referenzpotential, um der Ansteuerungs-IC 50b ein Referenzpotential bereitzustellen, vorgesehen. Die Ansteuerungs-ICs 50a und 50b können im Leistungsmodul eingebaut oder auf dem Leistungsmodul extern montiert sein.
  • Die Verdrahtung 51a für eine Ansteuerungsspannung ist mit der Gateelektrode 12 im IGBT 10 verbunden, und die Verdrahtung 51b für eine Ansteuerungsspannung ist mit der Gateelektrode 12b im IGBT 10b verbunden. Ein Verbindungsziel der Verdrahtung 52a für ein Referenzpotential wird gemäß einem Betrag der negativen Rückkopplung geändert, der einen Betrag eines Spannungsabfalls in einer Emitterverdrahtung im IGBT 10a angibt, der an ein Gate des IGBT 10a rückgekoppelt wird. In ähnlicher Weise wird ein Verbindungsziel der Verdrahtung 52b für ein Referenzpotential gemäß einem Betrag der negativen Rückkopplung geändert, der einen Betrag eines Spannungsabfalls in einer Emitterverdrahtung im IGBT 10b angibt, der an ein Gate des IGBT 10b rückgekoppelt wird.
  • Im Leistungsmodul gemäß der Ausführungsform 2 kann der Betrag der negativen Rückkopplung für jeden Arm (die Parallelschaltung des IGBT und der FWD) eingestellt werden. Das heißt, die Verdrahtung für ein Referenzpotential muss mit der Emitterelektrode im IGBT für jeden der Vielzahl von Armen mittels irgendeines von Verfahren elektrisch verbunden werden, in denen: (a) sie direkt mit der Emitterelektrode im IGBT verbunden wird; (b) sie über die leitfähige Struktur (die erste leitfähige Struktur) auf dem IGBT mit der Anodenelektrode in der FWD verbunden wird; (c) sie über die leitfähige Struktur (die erste leitfähige Struktur) auf dem IGBT und die leitfähige Struktur (die zweite leitfähige Struktur) auf der FWD mit dem externen Verbindungsanschluss verbunden wird; und (d) sie über die externe Verdrahtung mit dem externen Verbindungsanschluss verbunden wird.
  • In dem Beispiel in 5A und 5B ist die Verdrahtung 52a für ein Referenzpotential der Ansteuerungs-IC 50a über eine externe Verdrahtung 70a im unteren Arm mit dem Leiterrahmen 32 verbunden, so dass der negative Rückkopplungseffekt unter Ausnutzung des Spannungsabfalls durch eine Verdrahtungsimpedanz Z41a des Hauptstromdrahts 41a und eine Verdrahtungsimpedanz Z42a des Hauptstromdrahts 42a erhalten wird. Die Verdrahtung 52b für ein Referenzpotential der Ansteuerungs-IC 50b ist über leitfähige Strukturen 13b und 22b und Drähte 61b und 62b im oberen Arm mit dem Leiterrahmen 31 verbunden, so dass der negative Rückkopplungseffekt unter Ausnutzung des Spannungsabfalls durch eine Verdrahtungsimpedanz Z41b des Hauptstromdrahts 41b und eine Verdrahtungsimpedanz Z42b des Hauptstromdrahts 42b erhalten wird.
  • Die oben beschriebenen Ausführungsformen beschreiben das Beispiel, in dem der IGBT als das Schaltelement genutzt wird; das Schaltelement ist jedoch nicht darauf beschränkt, so dass ein MOSFET ebenfalls verwendbar ist. Ein Halbleiter mit breiter Bandlücke aus Silizium (Si), SiC, GaN kann beispielsweise als Material des Schaltelements und der FWD verwendet werden. Das Schaltelement und das Diodenelement, die aus dem Halbleiter mit breiter Bandlücke aufgebaut sind, weisen hohe Stehspannungscharakteristiken und eine hohe zulässige Stromdichte auf. Somit werden das Schaltelement und die FWD aus dem Halbleiter mit breiter Bandlücke aufgebaut, wodurch sie zu einer weiteren Verkleinerung des Leistungsmoduls beitragen können.
  • Gemäß der vorliegenden Erfindung kann jede Ausführungsform beliebig kombiniert werden, oder jede Ausführungsform kann innerhalb des Umfangs der Erfindung geeignet variiert oder weggelassen werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014120563 [0003]
    • JP 2013125806 [0005]

Claims (8)

  1. Halbleitervorrichtung, aufweisend: ein Schaltelement (10; 10a, 10b); und eine Freilaufdiode (20; 20a, 20b), die mit dem Schaltelement (10; 10a, 10b) parallel verbunden ist, wobei das Schaltelement (10; 10a, 10b) eine erste leitfähige Struktur (13; 13a, 13b), die von einer Hauptelektrode (11; 11a, 11b) und einer Steuerungselektrode (12; 12a, 12b) des Schaltelements (10; 10a, 10b) isoliert ist, auf einer Oberfläche des Schaltelements (10; 10a, 10b) aufweist, und die Freilaufdiode (20; 20a, 20b) eine zweite leitfähige Struktur (22; 22a, 22b), die von einer Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) isoliert ist, auf einer Oberfläche der Freilaufdiode (20; 20a, 20b) aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend: einen ersten Draht (41; 41a, 41b), der die Hauptelektrode (11; 11a, 11b) des Schaltelements (10; 10a, 10b) und die Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) verbindet; einen zweiten Draht (42; 42a, 42b), der die Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) und einen externen Verbindungsanschluss (31, 32) verbindet; und eine Verdrahtung (52; 52a, 52b) für ein Referenzpotential, um ein Referenzpotential einer Ansteuerungsschaltung (50; 50a, 50b) bereitzustellen, die eine Steuerungsspannung in die Steuerungselektrode (12; 12a, 12b) des Schaltelements (10; 10a, 10b) einspeist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Verdrahtung (52; 52a, 52b) für ein Referenzpotential mit der Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) über die erste leitfähige Struktur (13; 13a, 13b) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei die Verdrahtung (52; 52a, 52b) für ein Referenzpotential mit dem externen Verbindungsanschluss (31, 32) über die erste leitfähige Struktur (13; 13a, 13b) und die zweite leitfähige Struktur (22; 22a, 22b), die miteinander in Reihe verbunden sind, verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 1, aufweisend eine Vielzahl von Parallelschaltungen, die jeweils aus dem Schaltelement (10; 10a, 10b) und der Freilaufdiode (20; 20a, 20b) aufgebaut sind, wobei jede der Vielzahl von Parallelschaltungen enthält: einen ersten Draht (41; 41a, 41b), der die Hauptelektrode (11; 11a, 11b) des Schaltelements (10; 10a, 10b) und die Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) verbindet; einen zweiten Draht (42; 42a, 42b), der die Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) und einen externen Verbindungsanschluss (31, 32) verbindet; und eine Verdrahtung (52; 52a, 52b) für ein Referenzpotential, um ein Referenzpotential einer Ansteuerungsschaltung (50; 50a, 50b) bereitzustellen, die eine Steuerungsspannung in die Steuerungselektrode (12; 12a, 12b) des Schaltelements (10; 10a, 10b) einspeist, und die Verdrahtung (52; 52a, 52b) für ein Referenzpotential mit der Hauptelektrode (11; 11a, 11b) des Schaltelements (10; 10a, 10b) in jeder der Vielzahl von Parallelschaltungen mittels irgendeines von Verfahren elektrisch verbunden wird, in denen: (a) sie direkt mit der Hauptelektrode (11; 11a, 11b) des Schaltelements (10; 10a, 10b) verbunden wird; (b) sie über die erste leitfähige Struktur (13; 13a, 13b) mit der Hauptelektrode (21; 21a, 21b) der Freilaufdiode (20; 20a, 20b) verbunden wird; (c) sie über die erste leitfähige Struktur (13; 13a, 13b) und die zweite leitfähige Struktur (22; 22a, 22b) mit dem externen Verbindungsanschluss (31, 32) verbunden wird; und (d) sie über eine externe Verdrahtung mit dem externen Verbindungsanschluss (31, 32) verbunden wird.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, aufweisend ein Gehäuse vom Transfer-Molding-Typ.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Schaltelement (10; 10a, 10b) unter Verwendung eines Halbleiters mit breiter Bandlücke ausgebildet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Schaltelement (10; 10a, 10b) ein IGBT oder ein MOSFET ist.
DE102020112338.8A 2019-05-21 2020-05-07 Halbleitervorrichtung Active DE102020112338B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019095061A JP7138596B2 (ja) 2019-05-21 2019-05-21 半導体装置
JP2019-095061 2019-05-21

Publications (2)

Publication Number Publication Date
DE102020112338A1 true DE102020112338A1 (de) 2020-11-26
DE102020112338B4 DE102020112338B4 (de) 2023-10-05

Family

ID=73052585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020112338.8A Active DE102020112338B4 (de) 2019-05-21 2020-05-07 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11522533B2 (de)
JP (1) JP7138596B2 (de)
CN (1) CN111987091B (de)
DE (1) DE102020112338B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019162320A (ja) * 2018-03-20 2019-09-26 株式会社三洋物産 遊技機
JP2019162319A (ja) * 2018-03-20 2019-09-26 株式会社三洋物産 遊技機
JP2019162321A (ja) * 2018-03-20 2019-09-26 株式会社三洋物産 遊技機
JP2021013855A (ja) * 2020-11-18 2021-02-12 株式会社三洋物産 遊技機

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール
JP4465906B2 (ja) * 2001-04-18 2010-05-26 株式会社日立製作所 パワー半導体モジュール
JP3701228B2 (ja) * 2001-11-01 2005-09-28 三菱電機株式会社 半導体装置
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP5444758B2 (ja) * 2009-02-27 2014-03-19 日産自動車株式会社 半導体装置
JP5293666B2 (ja) * 2010-03-29 2013-09-18 富士電機株式会社 半導体装置
JP5477157B2 (ja) * 2010-05-17 2014-04-23 富士電機株式会社 半導体装置
JP2013045882A (ja) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp 半導体装置
JP5805513B2 (ja) 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
JP5930954B2 (ja) * 2012-12-14 2016-06-08 三菱電機株式会社 パワーモジュール
JP6385198B2 (ja) * 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法
JP6413523B2 (ja) * 2014-09-09 2018-10-31 富士電機株式会社 半導体装置
DE112016003111T5 (de) * 2015-07-09 2018-04-12 Mitsubishi Electric Corporation Leistungs-halbleitermodul
JP6750333B2 (ja) * 2016-06-15 2020-09-02 富士電機株式会社 半導体スイッチング素子の保護回路
JP7099075B2 (ja) * 2017-08-15 2022-07-12 富士電機株式会社 半導体モジュール
US10439606B2 (en) * 2017-08-15 2019-10-08 Fuji Electric Co., Ltd. Semiconductor module
JP6804421B2 (ja) * 2017-10-06 2020-12-23 三菱電機株式会社 半導体装置
JP6819540B2 (ja) * 2017-10-23 2021-01-27 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200373920A1 (en) 2020-11-26
CN111987091A (zh) 2020-11-24
JP2020191349A (ja) 2020-11-26
US11522533B2 (en) 2022-12-06
DE102020112338B4 (de) 2023-10-05
CN111987091B (zh) 2024-06-07
JP7138596B2 (ja) 2022-09-16

Similar Documents

Publication Publication Date Title
DE102020112338A1 (de) Halbleitervorrichtung
DE102016207543B4 (de) Halbleitervorrichtungen
DE102017200557A1 (de) Feldeffekttransistor mit Schutzdioden
DE202011111078U1 (de) Elektronische Schaltung
DE112017004776T5 (de) Leistungshalbleitermodul und leistungshalbleiteranordnung
DE112018003873T5 (de) Elektronische komponente und halbleitervorrichtung
DE102009043441A1 (de) Halbleitermodul
DE112019005155T5 (de) Halbleitervorrichtung
DE102017216981A1 (de) Halbleitermodul
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE112016000092T5 (de) Halbleitervorrichtung
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102018213397B4 (de) Halbleitervorrichtung
DE102018126311B4 (de) Leistungshalbleitermodul
DE112015000846T5 (de) Halbleitermodul
DE112015004738T5 (de) Halbleitermodul
DE102020128768A1 (de) Elektronische schaltung, halbleitermodul und halbleitervorrichtung
DE102018104060A1 (de) Halbleitervorrichtung
DE112016006717T5 (de) Leistungs-halbleitereinheit
DE112021000083T5 (de) Elektrischer schaltkreis und halbleitermodul
DE102021109761A1 (de) Halbleitervorrichtung
DE102021115845A1 (de) Leiterplattenanordnung
DE102020123717A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence