DE102021109761A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021109761A1
DE102021109761A1 DE102021109761.4A DE102021109761A DE102021109761A1 DE 102021109761 A1 DE102021109761 A1 DE 102021109761A1 DE 102021109761 A DE102021109761 A DE 102021109761A DE 102021109761 A1 DE102021109761 A1 DE 102021109761A1
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor element
circuit structure
circuit board
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021109761.4A
Other languages
English (en)
Inventor
Takuya KITABAYASHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021109761A1 publication Critical patent/DE102021109761A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227Connecting the strap to a bond pad of the item
    • H01L2224/40229Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404Connecting portions
    • H01L2224/40475Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73255Bump and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Aufgabe besteht darin, einen Temperaturanstieg eines Halbleiterelements aufgrund der Wärmerzeugung eines Metalldrahts zu unterdrücken. Eine Halbleitervorrichtung weist eine Leiterplatte, die eine erste Schaltungsstruktur und eine zweite Schaltungsstruktur aufweist, und ein Halbleiterelement auf, das auf einer oberen Oberfläche der ersten Schaltungsstruktur angeordnet ist, worin im Halbleiterelement eine Drainelektrode auf dessen oberer Oberfläche angeordnet ist und eine Gateelektrode und eine Sourceelektrode auf dessen unterer Oberfläche angeordnet sind, die Gateelektrode und die Sourceelektrode über ein erstes Bondingmaterial an die obere Oberfläche der ersten Schaltungsstruktur gebondet sind und die Drainelektrode über ein mit der oberen Oberfläche des Halbleiterelements verbundenes Metallbauteil an eine obere Oberfläche der zweiten Schaltungsstruktur gebondet ist.

Description

  • Gebiet der Erfindung
  • Die in der Beschreibung der vorliegenden Anmeldung offenbarte Technik bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • In einer herkömmlichen Halbleitervorrichtung ist beispielsweise eine Drainelektrode eines Halbleiterelements mit Lot oder dergleichen an eine Schaltungsstruktur auf der oberen Oberfläche eines Isoliersubstrats gebondet und sind eine Sourceelektrode und eine Gateelektrode des Halbleiterelements über einen aus AI oder Cu bestehenden Metalldraht oder dergleichen mit einem Metallanschluss oder dergleichen verbunden.
  • Indes ist zur Reduzierung der Herstellungskosten eine Reduzierung der Größe eines Halbleiterelements im Gange, und die Flächen, auf die die Metalldrähte der Gateelektrode und der Sourceelektrode gebondet werden sollen, werden kleiner.
  • Wenn die Flächen, auf die die Metalldrähte der Gateelektrode und der Sourceelektrode gebondet werden sollen, kleiner werden, nimmt die Anzahl an mit der Sourceelektrode zu verdrahtenden Metalldrähten ab, so dass die von jedem Metalldraht erzeugte Wärmemenge zunimmt. Folglich steigt in vielen Fällen aufgrund der Wärmeübertragung vom Metalldraht die Temperatur des Halbleiterelements an.
  • Beispielsweise ist die in der offengelegten japanischen Patentanmeldung Nr. 2017-123358 offenbarte Technik eine Technik, um mit solch einem Problem zurecht zu kommen, worin die Wärmestrahlungseffizienz in einem lateralen Halbleiterelement wie etwa einem GaN-Transistor mit hoher Elektronenbeweglichkeit (HEMT) verbessert wird.
  • ZUSAMMENFASSUNG
  • Die in der offengelegten japanischen Patentanmeldung Nr. 2017-123358 offenbarte Technik bezieht sich jedoch auf ein laterales Halbleiterelement, in dem eine Sourceelektrode und eine Drainelektrode in einer zu einem Substrat parallelen Richtung angeordnet sind, was das Problem mit sich brachte, dass die Technik für andere Halbleiterelemente wie etwa ein vertikales Halbleiterelement, in dem eine Sourceelektrode und eine Drainelektrode in einer zu einem Substrat senkrechten Richtung angeordnet sind, nicht anwendbar ist.
  • Eine in der vorliegenden Beschreibung offenbarte Technik ist eine Technik zum Dämpfen bzw. Unterdrücken eines Temperaturanstiegs eines Halbleiterelements aufgrund einer Wärmeerzeugung eines Metalldrahts oder dergleichen.
  • Ein erster Aspekt der Technik in Bezug auf das Halbleiterelement, das in der vorliegenden Beschreibung offenbart wird, weist eine Leiterplatte, die eine erste Schaltungsstruktur und eine zweite Schaltungsstruktur aufweist, und ein Halbleiterelement auf, das auf einer oberen Oberfläche der ersten Schaltungsstruktur angeordnet ist, worin im Halbleiterelement eine Drainelektrode auf dessen oberer Oberfläche angeordnet ist und eine Gateelektrode und eine Sourceelektrode auf dessen unterer Oberfläche angeordnet sind, die Gateelektrode und die Sourceelektrode über ein erstes Bondingmaterial an die obere Oberfläche der ersten Schaltungsstruktur gebondet sind und die Drainelektrode über ein mit der oberen Oberfläche des Halbleiterelements verbundenes Metallbauteil an eine obere Oberfläche der zweiten Schaltungsstruktur gebondet ist.
  • Gemäß dem ersten Aspekt der in der vorliegenden Beschreibung offenbarten Technik wird der Temperaturanstieg des Halbleiterelements unterdrückt.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Beschreibung bzw.
  • Patentanmeldung ersichtlicher, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 1 schematisch veranschaulicht;
    • 2 ist eine Querschnittsansicht, die ein Modifikationsbeispiel einer Konfiguration der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht;
    • 3 ist eine Querschnittsansicht, die ein strukturelles Beispiel schematisch veranschaulicht, in dem ein Metalldraht jeweils mit einer Gateelektrode und einer Sourceelektrode verbunden ist;
    • 4 ist eine Draufsicht, die ein strukturelles Beispiel schematisch veranschaulicht, wenn der Metalldraht jeweils mit der Gateelektrode und der Sourceelektrode verbunden ist;
    • 5 ist eine Draufsicht, die das Konfigurationsbeispiel der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht;
    • 6 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 2 schematisch veranschaulicht;
    • 7 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 3 schematisch veranschaulicht;
    • 8 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 4 schematisch veranschaulicht; und
    • 9 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 5 schematisch veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Hier werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen Ausführungsformen beschrieben. Obgleich in den folgenden Ausführungsformen detaillierte Merkmale und dergleichen zum Zwecke einer Erläuterung der Technik ebenfalls beschrieben sind, sind die Merkmale Beispiele, und nicht alle von ihnen sind notwendiger wesentliche Merkmale für die Realisierung der Ausführungsformen.
  • Es sollte besonders erwähnt werden, dass die Zeichnungen schematisch veranschaulicht sind und daher die Konfiguration geeignet weggelassen oder vereinfacht wird, um die Beschreibung zu erleichtern. Die wechselseitige Beziehung zwischen Größen und Positionen in Konfigurationen und dergleichen, die in den jeweiligen Zeichnungen veranschaulicht sind, sind ebenfalls nicht notwendigerweise genau beschrieben und können soweit erforderlich geändert werden. Außerdem kann in den Zeichnungen wie etwa Draufsichten, die keine Querschnittsansichten sind, eine Schraffur angegeben sein, um ein Verständnis der Inhalte der Ausführungsformen zu erleichtern.
  • Außerdem sind in der folgenden Beschreibung die gleichen Komponenten mit den gleichen Bezugsziffern bezeichnet und sind deren Namen und Funktionen ebenfalls ähnlich. Dementsprechend können deren detaillierte Beschreibungen unterlassen werden, um Redundanz zu vermeiden.
  • Wenn in der folgenden Beschreibung auch beschrieben wird, dass eine bestimmte Komponente „versehen ist mit“, „enthält“ oder „aufweist“, drückt dies, sofern nicht anders angegeben, nicht aus, dass das Vorhandensein anderer Komponenten ausgeschlossen ist.
  • In der folgenden Beschreibung dienen auch, selbst wenn Ordnungszahlen wie etwa „erster“ und „zweiter“ verwendet werden können, diese Begriffe dazu, das Verständnis der Inhalte von Ausführungsformen zu fördern, und dienen nicht dazu, die durch solche Ordnungszahlen bedingte Reihenfolge zu definieren.
  • In der folgenden Beschreibung dienen außerdem, selbst wenn Begriffe, die spezifische Positionen oder Richtungen angeben, wie etwa „oberer“, „unterer“, „links“, „rechts“, „seitlich“, „unten“, „vorne“ und „hinten“ verwendet werden können, diese Begriffe dazu, das Verständnis der Inhalte von Ausführungsformen zu fördern, und beziehen sich nicht auf die Positionen oder die Richtungen zum Zeitpunkt einer Umsetzung.
  • Ferner schließt in der im Folgenden beschriebenen Beschreibung, wenn „die obere Oberfläche von ... " oder „die untere Oberfläche von ...“ beschrieben wird, die Beschreibung solch einen Zustand ein, in dem andere Komponenten auf der oberen Oberfläche oder der unteren Oberfläche einer betreffenden Komponente zusätzlich zu der oberen Oberfläche an sich oder der unteren Oberfläche an sich der betreffenden Komponente ausgebildet sind. Das heißt, wenn beispielsweise die Beschreibung „die Komponente B, die auf der oberen Oberfläche der Komponente A angeordnet ist“ vorgenommen wird, schließt die Beschreibung die Zwischenschaltung einer anderen Komponente C zwischen die Komponente A und die Komponente B nicht aus.
  • <Ausführungsform 1>
  • Im Folgenden wird hier eine Halbleitervorrichtung gemäß einer Ausführungsform 1 beschrieben.
  • In der folgenden Beschreibung gibt ferner der Ausdruck „A und B sind elektrisch verbunden“ an, dass ein Strom in beide Richtungen zwischen der Konfiguration A und der Konfiguration B fließen kann.
  • <Konfiguration einer Halbleitervorrichtung>
  • 1 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 1 schematisch veranschaulicht.
  • Als das in 1 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 16 und ein Halbleiterelement 18 auf, das über ein leitfähiges Bondingmaterial 14B an die obere Oberfläche der Leiterplatte 16 gebondet ist.
  • Die Leiterplatte 16 umfasst hier ein Isoliersubstrat 16A, eine Schaltungsstruktur 16B und eine Schaltungsstruktur 16E, die auf der oberen Oberfläche des Isoliersubstrats 16A ausgebildet sind, und eine Schaltungsstruktur 16C, die auf der unteren Oberfläche des Isoliersubstrats 16A ausgebildet ist.
  • Ferner ist ein Halbleiterelement 18 ein Feldeffekttransistor, der einen Metalloxid-Halbleiter-Feldeffekttransistor oder MOSFET, einen Junction-Feldeffekttransistor oder JFET, einen Bipolartransistor mit isoliertem Gate oder IGBT, einen Transistor mit hoher Elektronenbeweglichkeit oder HEMT oder dergleichen einschließt, und das Halbleiterelement 18 weist eine auf der oberen Oberfläche angeordnete Drainelektrode 18A und eine auf der unteren Oberfläche angeordnete Gateelektrode 18B, die über das Bondingmaterial 14B mit der Schaltungsstruktur 16B verbunden ist, und eine auf der unteren Oberfläche angeordnete Sourceelektrode 18C, die über das Bondingmaterial 14B mit der Schaltungsstruktur 16B verbunden ist, auf. Ferner besteht das Halbleiterelement 18 aus beispielsweise Si. Wenn als das Halbleiterelement 18 ein IGBT verwendet wird, wird die Sourceelektrode in der obigen Beschreibung durch eine Emitterelektrode des IGBT ersetzt und wird die Drainelektrode in der obigen Beschreibung durch eine Kollektorelektrode des IGBT ersetzt.
  • Weiterhin kann die Halbleitervorrichtung ferner eine Basisplatte 12, die über das leitfähige Bondingmaterial 14A an die untere Oberfläche der Leiterplatte 16 gebondet ist, einen Metalldraht 20, der die Drainelektrode 18A und die Schaltungsstruktur 16E verbindet, einen Metallanschluss 24, der ferner mit dem Metalldraht 20 mit der Schaltungsstruktur 16E verbunden ist, ein diese Komponenten aufnehmendes Gehäuse 26 und ein Versiegelungsmaterial 22 wie etwa Gel oder ein Epoxidharz, das in das Gehäuse 26 gefüllt ist, aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26 nach außen freigelegt.
  • Die Drainelektrode 18A ist auf der oberen Oberfläche des Halbleiterelements 18 ausgebildet, mit der der Metalldraht 20 verbunden ist. Mit dieser Konfiguration wird eine Fläche, wo der Metalldraht gebondet ist, größer gemacht als in einem Fall, in dem der Metalldraht 20 mit der Oberfläche, auf der die Gateelektrode 18B und die Sourceelektrode 18C ausgebildet sind, verbunden ist, welche die obere Oberfläche ist.
  • Dementsprechend erhöht sich die Anzahl an auf der Oberfläche zu verdrahtenden Metalldrähten 20; daher wird die von jedem Metalldraht 20 erzeugte Wärmemenge unterdrückt. Darüber hinaus wird der Freiheitsgrad hinsichtlich der Verdrahtungsposition der Metalldrähte 20 erhöht. Infolgedessen wird, selbst wenn die Größe des Außendurchmessers des Halbleiterelements 18 reduziert wird, der Temperaturanstieg des Halbleiterelements 18 aufgrund der Wärme der Metalldrähte 20 gedämpft bzw. unterdrückt.
  • Die Sourceelektrode 18C ist ferner über das Bondingmaterial 14B mit der Schaltungsstruktur 16B verbunden; daher wird der Temperaturanstieg des Halbleiterelements 18 mehr als in dem Fall unterdrückt, in dem die Sourceelektrode 18C durch den Metalldraht 20 verbunden ist.
  • 2 ist eine Querschnittsansicht, die ein Modifikationsbeispiel einer Konfiguration der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht.
  • Als das in 2 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 36 und ein Halbleiterelement 18 auf, das über ein leitfähiges Bondingmaterial 14B an die obere Oberfläche der Leiterplatte 36 gebondet ist.
  • Die Leiterplatte 36 umfasst hier ein Isoliersubstrat 36A, eine Verdrahtungsschicht 36B, die auf der oberen Oberfläche des Isoliersubstrats 36A ausgebildet ist, eine Isolierschicht 36C, die auf der oberen Schicht der Verdrahtungsschicht 36B teilweise ausgebildet ist, eine Schaltungsstruktur 36D, die auf der oberen Schicht der Isolierschicht 36C ausgebildet ist, und eine Schaltungsstruktur 36E, die auf der unteren Schicht des Isoliersubstrats 36A ausgebildet ist. Die Verdrahtungsschicht 36B und die Schaltungsstruktur 36D sind über eine Verbindungsschicht 36F elektrisch verbunden.
  • Das Halbleiterelement 18 enthält die Drainelektrode 18A, die auf der oberen Oberfläche angeordnet ist, die Gateelektrode 18B, die mit der Verdrahtungsschicht 36B (das heißt der Schaltungsstruktur auf der oberen Oberfläche der Leiterplatte 36), die von der Isolierschicht 36C freigelegt ist, über das Bondingmaterial 14B verbunden ist, und die Sourceelektrode 18C, die mit der Verdrahtungsschicht 36B (das heißt der Schaltungsstruktur auf der oberen Oberfläche der Leiterplatte 36), die von der Isolierschicht 36C freigelegt ist, über das Bondingmaterial 14B verbunden ist.
  • Weiterhin kann die Halbleitervorrichtung ferner eine Basisplatte 12, die über das leitfähige Bondingmaterial 14A an die untere Oberfläche der Leiterplatte 36 gebondet ist, einen Metalldraht 20, der die Drainelektrode 18A und die Schaltungsstruktur 36D verbindet, einen Metallanschluss 24, der mit dem Metalldraht 20 ferner mit der Schaltungsstruktur 36D verbunden ist, ein Gehäuse 26 und ein Versiegelungsmaterial 22 aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26 nach außen freigelegt.
  • Hier wird der Vergleich zwischen der Struktur, in der ein Metalldraht jeweils mit der Gateelektrode 18B und der Sourceelektrode 18C verbunden ist, und der Halbleitervorrichtung gemäß der Ausführungsform 1 vorgenommen.
  • 3 ist eine Querschnittsansicht, die ein strukturelles Beispiel schematisch veranschaulicht, in dem ein Metalldraht jeweils mit einer Gateelektrode und einer Sourceelektrode verbunden ist.
  • Als das in 3 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 46 und ein Halbleiterelement 18 auf, das über ein leitfähiges Bondingmaterial 14B an die obere Oberfläche der Leiterplatte 46 gebondet ist.
  • Die Leiterplatte 46 umfasst hier ein Isoliersubstrat 16A, eine Schaltungsstruktur 16D, die auf der oberen Oberfläche des Isoliersubstrats 16A ausgebildet ist, und eine Schaltungsstruktur 16C, die auf der unteren Oberfläche des Isoliersubstrats 16A ausgebildet ist.
  • Weiter enthält das Halbleiterelement 18 die Drainelektrode 18A, die über das Bondingmaterial 14B mit der Schaltungsstruktur 16D verbunden ist, die Gateelektrode 18B und die Sourceelektrode 18C.
  • Weiterhin kann die Halbleitervorrichtung ferner eine Basisplatte 12, die über das leitfähige Bondingmaterial 14A an die untere Oberfläche der Leiterplatte 46 gebondet ist, einen Metalldraht 20B, der eine Gateelektrode 18B und eine Schaltungsstruktur 16D verbindet, einen Metalldraht 20A, der eine Sourceelektrode 18C und eine Schaltungsstruktur 16D verbindet, einen Metallanschluss 24, der ferner mit dem Metalldraht 20A oder dem Metalldraht 20B mit der Schaltungsstruktur 16D verbunden ist, ein diese Komponenten aufnehmendes Gehäuse 26 und ein Versiegelungsmaterial 22 wie etwa Gel oder ein Epoxidharz, das in das Gehäuse 26 gefüllt ist, aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26 nach außen freigelegt.
  • 4 ist eine Draufsicht, die ein strukturelles Beispiel schematisch veranschaulicht, in dem ein Metalldraht jeweils mit der Gateelektrode 18B und der Sourceelektrode 18C verbunden ist.
  • Wie in 4 veranschaulicht ist, sind der mit der Gateelektrode 18B verbundene Metalldraht 20B und der mit der Sourceelektrode 18C verbundene Metalldraht 20A jeweils als Verdrahtung zum Steuern einer Vielzahl von Halbleiterelementen 18 verlegt. Damit einhergehend vergrößert sich die zum Bonden der Verdrahtung erforderliche Fläche. Außerdem wird der Freiheitsgrad der Verdrahtung verringert.
  • 5 ist eine Draufsicht, die ein Konfigurationsbeispiel der Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht.
  • Wie in 5 veranschaulicht ist, ist der mit der Drainelektrode 18B verbundene Metalldraht 20 als Verdrahtung zum Steuern einer Vielzahl von Halbleiterelementen 18 verlegt. Auf der anderen Seite dient die Verdrahtungsschicht 36B, die mit der Gateelektrode 18B und der Sourceelektrode 18C verbunden ist, als Verdrahtung zum Steuern einer Vielzahl von Halbleiterelementen 18 in der Schichtstruktur der Leiterplatte 36.
  • Daher ist in dem in 5 veranschaulichten Beispiel die Verringerung des Umfangs einer zu verlegenden Verdrahtung, die als der Metalldraht 20 für eine Verbindung dient, sichergestellt. Selbst wenn die Größe des Außendurchmessers des Halbleiterelements 18 reduziert wird und eine große Anzahl an Halbleiterelementen 18 parallel angeordnet wird, ist daher eine geeignete Verdrahtung mit einem hohen Freiheitsgrad durchführbar, ohne die Größe des Außendurchmessers der Halbleitervorrichtung zu vergrößern. Infolgedessen wird die Verkleinerung der Halbleitervorrichtung realisiert.
  • <Ausführungsform 2>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 2 wird beschrieben. In der folgenden Beschreibung werden Komponenten, die jenen ähnlich sind, die in der obigen Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird gegebenenfalls unterlassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 6 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 2 schematisch veranschaulicht.
  • Als das in 6 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 56 und ein Halbleiterelement 18 auf, das über ein leitfähiges Bondingmaterial 14B an die obere Oberfläche der Leiterplatte 56 gebondet ist.
  • Die Leiterplatte 56 umfasst hier ein Isoliersubstrat 36A, eine Verdrahtungsschicht 36G, die auf der oberen Schicht des Isoliersubstrats 36A ausgebildet ist, eine Isolierschicht 36C, die auf der oberen Schicht der Verdrahtungsschicht 36G teilweise ausgebildet ist, eine Schaltungsstruktur 36D, die auf der oberen Schicht der Isolierschicht 36C ausgebildet ist, und eine Schaltungsstruktur 36E, die auf der unteren Schicht des Isoliersubstrats 36A ausgebildet ist.
  • Die Verdrahtungsschicht 36G weist eine Plattierungsschicht 36H eines Durchgangslochs auf, die eine Plattierungsschicht ist, die auf der Innenwand eines Durchgangslochs an einer Position ausgebildet ist, wo eine Gateelektrode 18B und eine Sourceelektrode 18C über das Bondingmaterial 14B an die Verdrahtungsschicht 36G gebondet sind. Die Verdrahtungsschicht 36G und die Schaltungsstruktur 36D sind über eine Verbindungsschicht 36F elektrisch verbunden. Ferner kann die Plattierungsschicht 36H eines Durchgangslochs bei einem Teilbereich, bei dem die Verdrahtungsschicht 36G an die Gateelektrode 18B gebondet ist, oder einem Teilbereich angeordnet sein, bei dem die Verdrahtungsschicht 36G an die Sourceelektrode 18C gebondet ist.
  • Das Halbleiterelement 18 enthält eine Drainelektrode 18A, die Gateelektrode 18B, die über das Bondingmaterial 14B mit der von der Isolierschicht 36C freigelegten Plattierungsschicht 36H eines Durchgangslochs und weiter mit der Verdrahtungsschicht 36G verbunden ist, und die Sourceelektrode 18C, die über das Bondingmaterial 14B mit der von der Isolierschicht 36C freigelegten Plattierungsschicht 36H eines Durchgangslochs und weiter mit der Verdrahtungsschicht 36G verbunden ist.
  • Weiterhin kann die Halbleitervorrichtung ferner eine Basisplatte 12, die über ein leitfähiges Bondingmaterial 14A an die untere Oberfläche der Leiterplatte 56 gebondet ist, einen Metalldraht 20, der die Drainelektrode 18A und die Schaltungsstruktur 36D verbindet, einen Metallanschluss 24, der mit dem Metalldraht 20 ferner mit der Schaltungsstruktur 36D verbunden ist, ein Gehäuse 26 und ein Versiegelungsmaterial 22 aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26 nach außen freigelegt.
  • In 6 ist jede der Gateelektrode 18B und der Sourceelektrode 18C über das Bondingmaterial 14B mit der Plattierungsschicht 36H eines Durchgangslochs und weiter mit der Verdrahtungsschicht 36G verbunden. Wenn das Halbleiterelement 18 und die Leiterplatte 56 gebondet werden, dringt daher das Bondingmaterial 14B in das Durchgangsloch der Plattierungsschicht 36H eines Durchgangslochs ein. Daher vergrößert sich die Bondingfläche zwischen dem Bondingmaterial 14B und der Plattierungsschicht 36H eines Durchgangslochs, was ermöglicht, den Bondingprozess zu stabilisieren. Ferner wird eine Unterdrückung der Wärmerzeugung in der Verdrahtung des Halbleiterelements 18 gewährleistet; daher wird die Zuverlässigkeit des Halbleiterelements verbessert.
  • <Ausführungsform 3>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 3 wird beschrieben. In der folgenden Beschreibung werden Komponenten, die jenen ähnlich sind, die in den obigen Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern veranschaulicht und wird deren detaillierte Beschreibung gegebenenfalls unterlassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 7 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 3 schematisch veranschaulicht.
  • Als das in 7 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 66 und ein Halbleiterelement 18 auf, das über ein leitfähiges Bondingmaterial 14B an die obere Oberfläche der Leiterplatte 66 gebondet ist.
  • Die Leiterplatte 66 umfasst hier ein Isoliersubstrat 36A, eine Verdrahtungsschicht 36G, die auf der oberen Schicht des Isoliersubstrats 36A ausgebildet ist, eine Isolierschicht 36C, die auf der oberen Schicht der Verdrahtungsschicht 36G teilweise ausgebildet ist, und eine Schaltungsstruktur 36D, die auf der oberen Schicht der Isolierschicht 36C ausgebildet ist. Die Verdrahtungsschicht 36G weist eine Plattierungsschicht 36H eines Durchgangslochs auf, die an einer Position angeordnet ist, wo eine Gateelektrode 18B und eine Sourceelektrode 18C über das Bondingmaterial 14B an die Verdrahtungsschicht 36G gebondet sind. Die Verdrahtungsschicht 36G und die Schaltungsstruktur 36D sind über eine Verbindungsschicht 36F elektrisch verbunden.
  • Das Halbleiterelement 18 enthält eine Drainelektrode 18A, die Gateelektrode 18B, die über das Bondingmaterial 14B mit der von der Isolierschicht 36C freigelegten Plattierungsschicht 36H eines Durchgangslochs und weiter mit der Verdrahtungsschicht 36G verbunden ist, und die Sourceelektrode 18C, die über das Bondingmaterial 14B mit der von der Isolierschicht 36C freigelegten Plattierungsschicht 36H eines Durchgangslochs und weiter mit der Verdrahtungsschicht 36G verbunden ist.
  • Weiterhin kann die Halbleitervorrichtung ferner eine Basisplatte 12, die über eine Wärmeableitungsfolie 100 an die untere Oberfläche einer Leiterplatte 66 geklebt ist, einen Metalldraht 20, der die Drainelektrode 18A und die Schaltungsstruktur 36D verbindet, einen Metallanschluss 24, der mit dem Metalldraht 20 ferner mit der Schaltungsstruktur 36D verbunden ist, ein Gehäuse 26 und ein Versiegelungsmaterial 22 aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26 nach außen freigelegt.
  • Die Ableitungsfolie 100 umfasst einen Polyethylenterephthalat-(PET-)Film 102A, der über einen Acrylklebstoff 101A an der unteren Seite des Isoliersubstrats 36A haftet, eine Graphitfolie 103, die auf der unteren Oberfläche de PET-Films 102A angeordnet ist, einen PET-Film 102B, der auf der unteren Oberfläche der Graphitfolie 103 angeordnet ist, und einen Acrylklebstoff 101 B, der an der unteren Oberfläche des PET-Films 102B haftet. Die Basisplatte 12 haftet an der unteren Oberfläche des Acrylklebstoffs 101 B.
  • Gemäß der in 7 veranschaulichten Struktur wird die Wärmeableitungseigenschaft des Halbleiterelements 18 verbessert. Selbst wenn die Größe des Außendurchmessers des Halbleiterelements 18 reduziert wird, wird daher eine Verschlechterung der Wärmeableitungseigenschaft des Halbleiterelements 18 unterdrückt, indem die im Halbleiterelement 18 erzeugte Wärme durch die Graphitfolie 103 verteilt wird.
  • <Ausführungsform 4>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 4 wird beschrieben. In der folgenden Beschreibung werden Komponenten, die jenen ähnlich sind, die in den obigen Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern veranschaulicht und wird deren detaillierte Beschreibung gegebenenfalls unterlassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 8 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 4 schematisch veranschaulicht.
  • Als das in 8 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 66 und ein Halbleiterelement 18 auf.
  • Weiterhin kann die Halbleitervorrichtung eine Basisplatte 12, die über eine Wärmeableitungsfolie 100 an der unteren Oberfläche der Leiterplatte 66 geklebt ist, einen Metallblock 110, der über ein Bondingmaterial 14C eine Drainelektrode 18A und eine Schaltungsstruktur 36D verbindet, einen Metallanschluss 24, der mit einem Metalldraht 20 mit der Schaltungsstruktur 36D verbunden ist, ein Gehäuse 26 und ein Versiegelungsmaterial 22 aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26 nach außen freigelegt.
  • Die Ableitungsfolie 100 umfasst einen Acrylklebstoff 101A, einen PET-Film 102A, eine Graphitfolie 103, einen PET-Film 102B und einen Acrylklebstoff 101B. Die Basisplatte 12 haftet an der unteren Oberfläche des Acrylklebstoffs 101 B.
  • Gemäß der in 8 veranschaulichten Struktur hat der mit der Drainelektrode 18A und der Schaltungsstruktur 36D verbundene Metallblock 110 eine größere Bondingfläche als der Metalldraht; daher wird die Wärmeableitungseigenschaft des Halbleiterelements 18 verbessert. Infolgedessen wird ein Design realisiert, das die Stromdichte des Halbleiterelements 18 erhöht.
  • <Ausführungsform 5>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 5 wird beschrieben. In der folgenden Beschreibung werden Komponenten, die jenen ähnlich sind, die in den obigen Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird gegebenenfalls weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 9 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 5 schematisch veranschaulicht.
  • Als das in 9 veranschaulichte Beispiel weist die Halbleitervorrichtung zumindest eine Leiterplatte 76 und ein Halbleiterelement 18 auf, das über ein leitfähiges Bondingmaterial 14B an die obere Oberfläche der Leiterplatte 76 gebondet ist.
  • Die Leiterplatte 76 umfasst hier ein Isoliersubstrat 76A, eine Verdrahtungsschicht 36J, die auf der oberen Oberfläche des Isoliersubstrats 36A ausgebildet ist, eine Isolierschicht 36C, die auf der oberen Schicht der Verdrahtungsschicht 36J teilweise ausgebildet ist, und eine Schaltungsstruktur 36D, die auf der oberen Schicht der Isolierschicht 36C ausgebildet ist. Die Verdrahtungsschicht 36J enthält eine Plattierungsschicht 36H eines Durchgangslochs, die an einer Position angeordnet ist, wo eine Gateelektrode 18B und die Sourceelektrode 18C über das Bondingmaterial 14B an die Verdrahtungsschicht 36J gebondet sind. Die Verdrahtungsschicht 36J und die Schaltungsstruktur 36D sind über eine Verbindungsschicht 36F elektrisch verbunden.
  • Das Halbleiterelement 18 enthält eine Drainelektrode 18A, die Gateelektrode 18B, die über das Bondingmaterial 14B mit der Plattierungsschicht 36H eines Durchgangslochs, die von der Isolierschicht 36C freigelegt ist, und weiter mit der Verdrahtungsschicht 36J verbunden ist, und die Sourceelektrode 18C, die über das Bondingmaterial 14B mit der Plattierungsschicht 36H eines Durchgangslochs, die von der Isolierschicht 36C freigelegt ist, und weiter mit der Verdrahtungsschicht 36J verbunden ist.
  • Weiterhin kann die Halbleitervorrichtung ferner eine Basisplatte 12, die über eine Wärmeableitungsfolie 100 an die untere Oberfläche einer Leiterplatte 76 geklebt ist, einen Metallblock 110, der die Drainelektrode 18A und die Schaltungsstruktur 36D über ein Bondingmaterial 14C verbindet, einen Metallanschluss 24A, der über ein Bondingmaterial 14D mit der Verdrahtungsschicht 36J verbunden ist, die auf der Seite der Isolierschicht 36C freigelegt ist, ein Gehäuse 26A und ein Versiegelungsmaterial 22 aufweisen. Die untere Oberfläche der Basisplatte 12 ist unterhalb des Gehäuses 26A nach außen freigelegt.
  • Die Ableitungsfolie 100 umfasst einen Acrylklebstoff 101A, einen PET-Film 102A, eine Graphitfolie 103, einen PET-Film 102B und einen Acrylklebstoff 101 B. Die Basisplatte 12 haftet an der unteren Oberfläche des Acrylklebstoffs 101B.
  • Gemäß der in 9 veranschaulichten Struktur sind der Metallanschluss 24A und die Verdrahtungsschicht 36J über das Bondingmaterial 14D verbunden; daher wird die Notwendigkeit, eine Struktur zum Verbinden der Metalldrähte auszubilden, eliminiert. Deshalb wird eine große Fläche zum Montieren des Halbleiterelements 18 gewährleistet und wird die Verkleinerung der Halbleitervorrichtung implementiert.
  • <Ausführungsform 6>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 6 wird beschrieben. In der folgenden Beschreibung werden Komponenten, die jenen ähnlich sind, die in den obigen Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird gegebenenfalls weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • Die in einer Ausführungsform 6 beschriebene Halbleitervorrichtung kann eine Leiterplatte mit Tj=175°C oder höher aufweisen, und die Ablösefestigkeit bei 175°C oder höher beträgt 70 % oder mehr der Ablösefestigkeit bei Raumtemperatur.
  • Indem man eine aus einem Harzmaterial mit einer Wärmebeständigkeit wie oben beschrieben geschaffene Leiterplatte anordnet, wird die Zuverlässigkeit bzw. Betriebssicherheit der Halbleitervorrichtung in einer Umgebung mit hoher Temperatur verbessert.
  • <Ausführungsform 7>
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform 7 wird beschrieben. In der folgenden Beschreibung werden Komponenten, die jenen ähnlich sind, die in den obigen Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird gegebenenfalls weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • Die in einer Ausführungsform 7 beschriebene Halbleitervorrichtung kann ein Halbleiterelement 18 enthalten, das aus Siliziumcarbid (SiC) besteht. Siliziumcarbid (SiC) ist hier ein Typ eines Halbleiters mit breiter Bandlücke. Halbleiter mit breiter Bandlücke bezeichnen typischerweise Halbleiter mit einer verbotenen Bandlücke von annähernd 2 eV oder höher, und bekannte Halbleiter mit breiter Bandlücke enthalten ein Nitrid der Gruppe 3 wie etwa Galliumnitrid (GaN), ein Oxid der Gruppe 2 wie etwa Zinkoxid (ZnO), ein Chalcogenid der Gruppe 2 wie etwa Zinkselenid, Diamant und Siliziumcarbid.
  • Wenn das in der Halbleitervorrichtung angeordnete Halbleiterelement aus SiC besteht, werden die Verkleinerung und die mehrfache Parallelisierung der Halbleiterelemente aufgrund der Eigenschaft von SiC, für einen Betrieb bei einer höheren Temperatur als jener von Si oder dergleichen tauglich zu sein, realisiert. Infolgedessen wird die Verkleinerung der Halbleitervorrichtung implementiert.
  • <Durch die oben beschriebenen Ausführungsformen erzeugte Effekte>
  • Als Nächstes wird ein Beispiel der durch die oben beschriebenen Ausführungsformen erzeugten Effekte beschrieben. Obgleich in der folgenden Beschreibung die Effekte basierend auf der in den oben beschriebenen Ausführungsformen veranschaulichten spezifischen Konfiguration beschrieben werden, kann die spezifische Konfiguration in dem Umfang, in dem die gleichen Effekte erzeugt werden, durch eine andere spezifische Ausführungsform ersetzt werden, deren Beispiel in der vorliegenden Beschreibung veranschaulicht wird.
  • Ferner kann der Ersatz über eine Vielzahl von Ausführungsformen hinweg erfolgen. Das heißt, es kann der Fall vorliegen, dass die in den Beispielen in verschiedenen Ausführungsformen veranschaulichten jeweiligen Konfigurationen kombiniert werden, um die gleichen Effekte zu erzielen.
  • Gemäß den oben beschriebener Ausführungsformen weisen die Halbleitervorrichtungen die Leiterplatte und das Halbleiterelement 18 auf. Die Leiterplatte entspricht hier beispielsweise irgendeiner der Leiterplatte 16, der Leiterplatte 36, der Leiterplatte 56, der Leiterplatte 66, der Leiterplatte 76 und dergleichen (der Zweckmäßigkeit halber kann jede beliebige von diesen der hierin im Folgenden beschriebenen Leiterplatte entsprechen). Die Leiterplatte 16 weist auf ihrer oberen Oberfläche eine erste Schaltungsstruktur und eine zweite Schaltungsstruktur auf. Die erste Schaltungsstruktur entspricht hier beispielsweise irgendeiner der Schaltungsstruktur 16B, der Verdrahtungsschicht 36B, der Plattierungsschicht 36H eines Durchgangslochs, der Verdrahtungsschicht 36G und der Verdrahtungsschicht 36J und dergleichen (der Zweckmäßigkeit halber kann jede beliebige von diesen der hierin im Folgenden beschriebenen ersten Schaltungsstruktur entsprechen). Die zweite Schaltungsstruktur entspricht ebenfalls beispielsweise einer beliebigen der Schaltungsstruktur 16E und der Schaltungsstruktur 36D und dergleichen (der Zweckmäßigkeit halber kann jede beliebige von diesen der hierin im Folgenden beschriebenen zweiten Schaltungsstruktur entsprechen). Das Halbleiterelement 18 ist auf der oberen Oberfläche der Schaltungsstruktur 16B angeordnet. Die Drainelektrode 18A ist auf der oberen Oberfläche des Halbleiterelements 18 angeordnet. Das Halbleiterelement 18 weist ferner die Gateelektrode 18B und die Sourceelektrode 18C auf, die auf seiner unteren Oberfläche angeordnet sind. Die Gateelektrode 18B und die Sourceelektrode 18C sind über ein erstes Bondingmaterial an die obere Oberfläche der Schaltungsstruktur 16B gebondet. Das erste Bondingmaterial entspricht hier beispielsweise dem Bondingmaterial 14B oder dergleichen. Die Drainelektrode 18A ist über ein mit der oberen Oberfläche des Halbleiterelements 18 verbundenes Metallbauteil an die obere Oberfläche der zweiten Schaltungsstruktur gebondet. Das Metallbauteil entspricht hier beispielsweise einem beliebigen des Metalldrahts 20 und des Metallblocks 110 und dergleichen (der Zweckmäßigkeit halber kann jedes beliebige von diesen dem hierin im Folgenden beschriebenen Metallbauteil entsprechen). Die zweite Schaltungsstruktur entspricht ebenfalls beispielsweise irgendeiner der Schaltungsstruktur 16E und der Schaltungsstruktur 36D und dergleichen (der Zweckmäßigkeit halber kann jede beliebige von diesen der hierin im Folgenden beschriebenen zweiten Schaltungsstruktur entsprechen).
  • Gemäß solch einer Konfiguration wird der Temperaturanstieg des Halbleiterelements 18 unterdrückt. Da die Drainelektrode 18A auf der oberen Oberfläche des Halbleiterelements 18 ausgebildet ist, mit der der Metalldraht 20 (oder der Metallblock 110) verbunden ist, wird konkret eine Fläche, wo der Metalldraht gebondet ist, größer gemacht als in einem Fall, in dem der Metalldraht 20 mit der Oberfläche verbunden ist, auf der die Gateelektrode 18B und die Sourceelektrode 18C ausgebildet sind. Dementsprechend erhöht sich die Anzahl an auf der Oberfläche zu verdrahtenden Metalldrähten 20 (oder kann der Metallblock 110 verbunden werden); daher wird die durch jeden Metalldraht 20 (oder den Metallblock 110) erzeugte Wärmemenge gedämpft bzw. unterdrückt. Darüber hinaus wird der Freiheitsgrad hinsichtlich der Verdrahtungsposition der Metalldrähte 20 erhöht. Infolgedessen wird, selbst wenn die Größe des Außendurchmessers des Halbleiterelements 18 reduziert wird, um die Ausbeute zu verbessern (das heißt die Fläche der Sourceelektrode reduziert wird), der Temperaturanstieg des Halbleiterelements 18 aufgrund der Wärme der Metalldrähte 20 unterdrückt. Die Sourceelektrode 18C ist ferner über das Bondingmaterial 14B mit der Schaltungsstruktur 16B verbunden; daher wird der Temperaturanstieg des Halbleiterelements 18 mehr als jener in dem Fall, in dem die Sourceelektrode 18C durch den Metalldraht 20 verbunden ist, unterdrückt. Daher wird der Temperaturanstieg der Verdrahtung auf den oberen und unteren Oberflächen des Halbleiterelements 18 unterdrückt, und infolgedessen wird der Temperaturanstieg des Halbleiterelements 18 unterdrückt.
  • Es sollte besonders erwähnt werden, dass, selbst wenn die anderen, hierin veranschaulichten Konfigurationen den oben beschriebenen Konfigurationen gegebenenfalls hinzugefügt werden, das heißt, selbst wenn andere, hierin nicht als die obigen Konfigurationen erwähnte Konfigurationen der Beschreibung der vorliegenden Anmeldung gegebenenfalls hinzugefügt werden, die gleichen Effekte erzeugt werden können.
  • Gemäß den oben beschriebenen Ausführungsformen umfasst ferner die Leiterplatte 36 das Isoliersubstrat 36A, die Verdrahtungsschicht, die auf der oberen Oberfläche des Isoliersubstrats 36A angeordnet ist, und die Isolierschicht 36C, die auf der oberen Oberfläche der Verdrahtungsschicht teilweise angeordnet ist. Die Verdrahtungsschicht entspricht hier beispielsweise einer irgendeiner der Verdrahtungsschicht 36B, der Verdrahtungsschicht 36G und der Verdrahtungsschicht 36J und dergleichen (der Zweckmäßigkeit halber kann jede beliebige von diesen der hierin im Folgenden beschriebenen Verdrahtungsschicht entsprechen). Die erste Schaltungsstruktur ist Teil der Verdrahtungsschichten 36B, die an einer Vielzahl von Stellen freigelegt sind, ohne dass sie von den Isolierschichten 36C bedeckt sind. Die zweite Schaltungsstruktur ist ferner die Schaltungsstruktur 36D, die auf der oberen Schicht der Isolierschicht 36C angeordnet ist. Gemäß solch einer Konfiguration wird die Reduzierung des Umfangs einer zu verlegenden Verdrahtung, die als der Metalldraht 20 für eine Verbindung dient, sichergestellt. Selbst wenn die Größe des äußeren Durchmessers des Halbleiterelements 18 reduziert wird und eine große Anzahl an Halbleiterelementen 18 parallel angeordnet wird, kann daher eine geeignete Verdrahtung mit einem hohen Freiheitsgrad vorgenommen werden, ohne die Größe des Außendurchmessers der Halbleitervorrichtung zu vergrößern. Infolgedessen wird die Verkleinerung der Halbleitervorrichtung verwirklicht.
  • Gemäß den oben beschriebenen Ausführungsformen weist ferner die Verdrahtungsschicht 36G eine Plattierungsschicht 36H eines Durchgangslochs auf, die an einer Position angeordnet ist, wo zumindest eine der Gateelektrode 18B und der Sourceelektrode 18C über das Bondingmaterial 14B an die Verdrahtungsschicht 36G gebondet ist. Gemäß solch einer Konfiguration dringt, wenn das Halbleiterelement 18 und die Leiterplatte 56 gebondet werden, das Bondingmaterial 14B in das Durchgangsloch der Plattierungsschicht 36H eines Durchgangslochs ein. Daher vergrößert sich die Bondingfläche zwischen dem Bondingmaterial 14B und der Plattierungsschicht 36H eines Durchgangslochs, was ermöglicht, den Bondingprozess zu stabilisieren. Ferner wird eine Unterdrückung der Wärmeerzeugung in der Verdrahtung des Halbleiterelements 18 sichergestellt; daher wird die Zuverlässigkeit des Halbleiterelements verbessert.
  • Gemäß den oben beschriebenen Ausführungsformen ist überdies die Verdrahtungsschicht 36J von der seitlichen Oberfläche des Isoliersubstrats 36A aus freigelegt. Die Halbleiterelement weist den Metallanschluss 24A auf, der über ein zweites Bondingmaterial an die Verdrahtungsschicht 36J gebondet ist, die von der seitlichen Oberfläche des Isoliersubstrats 36A aus freigelegt ist. Das zweite Bondingmaterial entspricht hier beispielsweise dem Bondingmaterial 14D oder dergleichen. Gemäß solch einer Konfiguration sind der Metallanschluss 24A und die Verdrahtungsschicht 36J über das Bondingmaterial 14D verbunden; daher wird die Notwendigkeit, eine Struktur zum Verbinden der Metalldrähte auszubilden, eliminiert. Deshalb wird eine große Fläche zum Montieren des Halbleiterelements 18 gewährleistet und wird die Verkleinerung der Halbleitervorrichtung verwirklicht.
  • Gemäß den oben beschriebenen Ausführungsformen weist überdies die Halbleitervorrichtung die Wärmeableitungsfolie 100, die an der unteren Oberfläche der Leiterplatte 66 (oder der Leiterplatte 76) haftet, und die Basisplatte 12 auf, die an der unteren Oberfläche der Wärmeableitungsfolie 100 haftet. Die Wärmeableitungsfolie 100 umfasst den ersten PET-Film, die Graphitfolie 103 und den zweiten PET-Film. Der erste PET-Film entspricht hier beispielsweise dem PET-Film 102A. Der zweite PET-Film entspricht hier auch zum Beispiel dem PET-Film 102B. Der PET-Film 102A haftet über einen ersten Klebstoff an der unteren Oberfläche der Leiterplatte 66 (oder der Leiterplatte 76). Der erste Klebstoff entspricht hier beispielsweise dem Acrylklebstoff 101A. Die Graphitfolie 103 ist auf der unteren Oberfläche des PET-Films 102A angeordnet. Der PET-Film 103B ist auf der unteren Oberfläche der Graphitfolie 103 angeordnet. Ferner haftet der PET-Film 102B über den zweiten Klebstoff an der oberen Oberfläche der Basisplatte 12. Der zweite Klebstoff entspricht hier beispielsweise dem Acrylklebstoff 101B. Gemäß solch einer Konfiguration wird die Wärmeableitungseigenschaft des Halbleiterelements 18 verbessert. Selbst wenn die Größe des äußeren Durchmessers des Halbleiterelements 18 reduziert wird, wird daher eine Verschlechterung der Wärmeableitungseigenschaft des Halbleiterelements 18 unterdrückt, indem die im Halbleiterelement 18 erzeugte Wärme durch die Graphitfolie 103 verteilt wird.
  • Gemäß den oben beschriebenen Ausführungsformen weist ferner die Leiterplatte 16 die Ablösefestigkeit bei 175°C oder höher auf, die 70 % oder mehr der Ablösefestigkeit bei Raumtemperatur beträgt. Gemäß solch einer Konfiguration wird die Zuverlässigkeit der Halbleitervorrichtung in einer Umgebung mit hoher Temperatur verbessert.
  • Gemäß den oben beschriebenen Ausführungsformen besteht ferner das Halbleiterelement aus SiC. Gemäß solch einer Konfiguration werden die Verkleinerung und die mehrfache Parallelisierung der Halbleiterelemente aufgrund der Eigenschaft von SiC, für einen Betrieb bei einer höheren Temperatur als jener von Si oder dergleichen tauglich zu sein, umgesetzt. Infolgedessen wird die Verkleinerung der Halbleitervorrichtung verwirklicht.
  • Gemäß den oben beschriebenen Ausführungsformen ist ferner das Metallbauteil der Metalldraht 20. Gemäß solch einer Konfiguration wird, da die Drainelektrode 18A auf der oberen Oberfläche des Halbleiterelements 18 ausgebildet ist, mit der der Metalldraht 20 verbunden ist, eine Fläche, wo der Metalldraht gebondet ist, größer gemacht als in einem Fall, in dem der Metalldraht 20 mit der Oberfläche verbunden ist, auf der die Gateelektrode 18B und die Sourceelektrode 18C ausgebildet sind. Dementsprechend erhöht sich die Anzahl an auf der Oberfläche zu verdrahtenden Metalldrähten 20; deshalb wird die durch jeden Metalldraht 20 erzeugte Wärmemenge unterdrückt.
  • Gemäß den oben beschriebenen Ausführungsformen ist überdies das Metallbauteil der Metallblock 110. Gemäß solch einer Konfiguration hat der mit der Drainelektrode 18A und der Schaltungsstruktur 36D verbundene Metallblock 110 eine größere Bondingfläche als der Metalldraht; daher wird die Wärmeableitungseigenschaft des Halbleiterelements 18 verbessert. Infolgedessen wird ein Design verwirklicht, das die Stromdichte des Halbleiterelements 18 erhöht.
  • <Modifikation der oben beschriebenen Ausführungsformen>
  • Wenngleich in den oben beschriebenen Ausführungsformen die Beschaffenheit, das Material, die Abmessungen, die Form, die Beziehung der relativen Anordnung oder Implementierungsbedingungen jeder Komponente beschrieben sein mögen, sind diese in allen Aspekten Beispiele und nicht auf jene beschränkt, die hierin beschrieben wurden.
  • Dementsprechend versteht es sich, dass zahlreiche andere Modifikationen, Variationen und Äquivalente konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen. Beispielsweise schließt eine Modifikation ein Modifizieren, ein Hinzufügen oder ein Weglassen zumindest einer Komponente oder ein Extrahieren zumindest einer Komponente in zumindest einer Ausführungsform und ein Kombinieren der Komponente mit den anderen Komponenten ein.
  • In den oben beschriebenen Ausführungsformen schließt ferner, wenn ein Materialname oder dergleichen beschrieben wird, ohne näher ausgeführt zu werden, das Material andere Zusatzstoffe, zum Beispiel eine Legierung oder dergleichen, ein, sofern es mit den Ausführungsformen vereinbar ist.
  • Sofern es mit den Ausführungsformen vereinbar ist, kann außerdem bei einer Komponente, deren vorzusehende Anzahl in den oben beschriebenen Ausführungsformen als „Eins“ beschrieben wurde, deren vorzusehende Anzahl „Eins oder mehr“ betragen.
  • Jede Komponente in den oben beschriebenen Ausführungsformen ist überdies eine konzeptionelle Einheit, und der Umfang der in der vorliegenden Beschreibung offenbarten Technik soll die folgenden Bedingungen einschließen: eine Komponente besteht aus einer Vielzahl von Komponenten, eine Komponente entspricht einem Teil einer Struktur und ferner eine Vielzahl von Komponenten ist mit einer Struktur angeordnet.
  • Außerdem soll jede Komponente einer oben beschriebenen Ausführungsform eine andere Struktur oder eine Struktur mit einer Form einschließen, solange die gleiche Funktion gezeigt wird.
  • Außerdem bezieht sich die Beschreibung in der vorliegenden Beschreibung bzw. Patentanmeldung auf alle Zwecke in Bezug auf die vorliegende Technik und erkennt nicht an, Stand der Technik zu sein.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017123358 [0005, 0006]

Claims (9)

  1. Halbleitervorrichtung, aufweisend: eine Leiterplatte (16, 36, 56, 66, 76), die eine erste Schaltungsstruktur (16B, 36B, 36H, 36G, 36J) und eine zweite Schaltungsstruktur (16E, 36D) aufweist; und ein Halbleiterelement (18), das auf einer oberen Oberfläche der ersten Schaltungsstruktur (16B, 36B, 36H, 36G, 36J) angeordnet ist, wobei im Halbleiterelement (18) eine Drainelektrode (18A) auf dessen oberer Oberfläche angeordnet ist und eine Gateelektrode (18B) und eine Sourceelektrode (18C) auf dessen unterer Oberfläche angeordnet sind, die Gateelektrode (18B) und die Sourceelektrode (18C) über ein erstes Bondingmaterial (14B) an die obere Oberfläche der ersten Schaltungsstruktur (16B, 36B, 36H, 36G, 36J) gebondet sind und die Drainelektrode (18A) über ein mit der oberen Oberfläche des Halbleiterelements (18) verbundenes Metallbauteil (20, 110) an eine obere Oberfläche der zweiten Schaltungsstruktur (16E, 36D) gebondet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Leiterplatte (36, 56, 66, 76) aufweist ein Isoliersubstrat (36A), eine Verdrahtungsschicht (36B, 36G, 36J), die auf einer oberen Oberfläche des Isoliersubstrats (36A) ausgebildet ist, und eine Isolierschicht (36C), die auf einer oberen Oberfläche der Verdrahtungsschicht (36B, 36G, 36J) teilweise angeordnet ist, die erste Schaltungsstruktur (36B, 36H, 36G, 36J) Teil der Verdrahtungsschichten (36B, 36G, 36J) ist, die an einer Vielzahl von Stellen freigelegt sind, ohne dass sie von den Isolierschichten (36C) bedeckt sind, und die zweite Schaltungsstruktur (36D) auf einer oberen Oberfläche der Isolierschicht (36C) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Verdrahtungsschicht (36G) eine Plattierungsschicht (36H) an einer Position aufweist, an der die Verdrahtungsschicht (36G) über das erste Bondingmaterial (14B) an zumindest eine der Gateelektrode (18B) und der Sourceelektrode (18C) gebondet ist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Verdrahtungsschicht (36J) von einer seitlichen Oberfläche des Isoliersubstrats (36A) aus freigelegt ist und die Halbleitervorrichtung ferner einen Metallanschluss (24A) aufweist, der über ein zweites Bondingmaterial (14D) mit der Verdrahtungsschicht (36J) verbunden ist, die von der seitlichen Oberfläche des Isoliersubstrats (36A) aus freigelegt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner aufweisend: eine Wärmeableitungsfolie (100), die an einer unteren Oberfläche der Leiterplatte (66, 76) haftet, und eine Basisplatte (12), die an einer unteren Oberfläche der Wärmeableitungsfolie (100) haftet, wobei die Wärmeableitungsfolie (100) aufweist einen ersten PET-Film (102A), der über einen ersten Klebstoff (101A) an der unteren Oberfläche der Leiterplatte (66, 76) haftet, eine Graphitfolie (103), die auf einer unteren Oberfläche des ersten PET-Films (102A) angeordnet ist, und einen zweiten PET-Film (102B), der auf einer unteren Oberfläche der Graphitfolie (103) angeordnet und über den zweiten Klebstoff (101B) an eine obere Oberfläche der Basisplatte (12) angebracht ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Leiterplatte (16, 36, 56, 66, 76) eine Ablösefestigkeit bei 175°C oder höher aufweist, die 70 % oder mehr der Ablösefestigkeit bei Raumtemperatur beträgt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleiterelement (18) aus SiC besteht.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Metallbauteil einen Metalldraht (20) aufweist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Metallbauteil einen Metallblock (110) aufweist.
DE102021109761.4A 2020-05-14 2021-04-19 Halbleitervorrichtung Pending DE102021109761A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-084857 2020-05-14
JP2020084857A JP7353233B2 (ja) 2020-05-14 2020-05-14 半導体装置

Publications (1)

Publication Number Publication Date
DE102021109761A1 true DE102021109761A1 (de) 2021-11-18

Family

ID=78280719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021109761.4A Pending DE102021109761A1 (de) 2020-05-14 2021-04-19 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11291107B2 (de)
JP (1) JP7353233B2 (de)
CN (1) CN113675157B (de)
DE (1) DE102021109761A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181310A1 (en) * 2019-05-24 2022-06-09 Rohm Co., Ltd. Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123358A (ja) 2016-01-04 2017-07-13 京セラ株式会社 パワーモジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Necエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP2007012913A (ja) * 2005-06-30 2007-01-18 Polymatech Co Ltd 放熱シート及び放熱構造
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US8441109B2 (en) * 2007-01-25 2013-05-14 Alpha And Omega Semiconductor Ltd. Structure and method for self protection of power device with expanded voltage ranges
JP4539773B2 (ja) * 2008-03-07 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
JP2013073945A (ja) * 2011-09-26 2013-04-22 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP6064682B2 (ja) * 2013-03-01 2017-01-25 住友電気工業株式会社 半導体装置
JP6057926B2 (ja) * 2014-01-09 2017-01-11 三菱電機株式会社 半導体装置
US9373566B2 (en) * 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes
CN105981168B (zh) * 2014-08-28 2018-10-16 富士电机株式会社 功率半导体模块
US9368435B2 (en) * 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
DE102014115847B4 (de) * 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6488938B2 (ja) * 2015-08-04 2019-03-27 株式会社デンソー 電子装置の製造方法
JP6432918B1 (ja) * 2017-10-27 2018-12-05 三菱電機株式会社 回路基板収納筐体
JP2020013877A (ja) * 2018-07-18 2020-01-23 太陽誘電株式会社 半導体モジュール
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123358A (ja) 2016-01-04 2017-07-13 京セラ株式会社 パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181310A1 (en) * 2019-05-24 2022-06-09 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20210360771A1 (en) 2021-11-18
CN113675157A (zh) 2021-11-19
CN113675157B (zh) 2024-05-28
US11291107B2 (en) 2022-03-29
JP7353233B2 (ja) 2023-09-29
JP2021180260A (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102009043441B4 (de) Halbleitermodul
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE212018000087U1 (de) Halbleitervorrichtung
DE102012206596A1 (de) Halbleitervorrichtung
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE112020003763T5 (de) Halbleiterbauteil
DE112021001976T5 (de) Halbleiterbauteil
DE112019005313T5 (de) Halbleiterbauteil
DE102020112338A1 (de) Halbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE212021000219U1 (de) Elektronische Vorrichtung
DE102013201056A1 (de) Halbleitervorrichtung
DE102021006247A1 (de) Halbleiterpackungen mit doppelseitiger Kühlung und zugehörige Verfahren
DE102015208150A1 (de) Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung und elektronische Schaltungsvorrichtung
DE102021109761A1 (de) Halbleitervorrichtung
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE102016218275A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102022133168A1 (de) Doppelseitiges wärmeableitendes leistungshalbleitermodul und verfahren zu dessen herstellung
DE102015219225A1 (de) Halbleitervorrichtung
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE112022000183T5 (de) Halbleiterbauelement
DE102020128768A1 (de) Elektronische schaltung, halbleitermodul und halbleitervorrichtung
DE112021000083T5 (de) Elektrischer schaltkreis und halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication