JP2021180260A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021180260A
JP2021180260A JP2020084857A JP2020084857A JP2021180260A JP 2021180260 A JP2021180260 A JP 2021180260A JP 2020084857 A JP2020084857 A JP 2020084857A JP 2020084857 A JP2020084857 A JP 2020084857A JP 2021180260 A JP2021180260 A JP 2021180260A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit pattern
semiconductor element
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020084857A
Other languages
English (en)
Other versions
JP7353233B2 (ja
Inventor
拓也 北林
Takuya Kitabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020084857A priority Critical patent/JP7353233B2/ja
Priority to US17/173,775 priority patent/US11291107B2/en
Priority to DE102021109761.4A priority patent/DE102021109761A1/de
Priority to CN202110503014.5A priority patent/CN113675157B/zh
Publication of JP2021180260A publication Critical patent/JP2021180260A/ja
Application granted granted Critical
Publication of JP7353233B2 publication Critical patent/JP7353233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】金属ワイヤーの発熱に起因する半導体素子の温度上昇を抑制する。【解決手段】半導体装置は、上面に第１の回路パターンおよび第２の回路パターンを備えるプリント基板と、第１の回路パターンの上面に配置される半導体素子とを備え、半導体素子は、上面にドレイン電極が配置され、下面にゲート電極およびソース電極が配置され、ゲート電極およびソース電極は、第１の接合材を介して第１の回路パターンの上面に接合され、ドレイン電極は、半導体素子の上面に接続される金属部材を介して第２の回路パターンの上面に接合される。【選択図】図１

Description

本願明細書に開示される技術は、半導体装置に関するものである。
従来の半導体装置では、たとえば、半導体素子のドレイン電極を絶縁基板の上面における回路パターンにはんだなどで接合させ、また、半導体素子のソース電極およびゲート電極を、ＡｌまたはＣｕなどからなる金属ワイヤーを介して金属端子などに接続する。
一方で、製造コストの低減を目的として半導体素子の外形サイズの縮小化がすすめられており、ゲート電極およびソース電極の金属ワイヤーが接合可能な面積は減少傾向にある。
ゲート電極およびソース電極の金属ワイヤーが接合可能な面積が減少すると、ソース電極に配線可能な金属ワイヤーの本数が減るため、それぞれの金属ワイヤーの発熱量が増える。その結果として、金属ワイヤーの熱が伝わることによって、半導体素子の温度が上昇してしまう場合がある。
たとえば、特許文献１に開示される技術は、このような課題に対応するための技術であり、ＧａＮ−高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＨＥＭＴ）などの横型の半導体素子において放熱効率を高めている。
特開２０１７−１２３３５８号公報
しかしながら、特許文献１に示される技術は、ソース電極とドレイン電極とが基板に平行な方向に配置される横型の半導体素子に関するものであり、ソース電極とドレイン電極とが基板に垂直な方向に配置される縦型の半導体素子などの他の半導体素子において、同様に適用することができないといった問題がある。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、金属ワイヤーなどの発熱に起因する半導体素子の温度上昇を抑制するための技術である。
本願明細書に開示される半導体装置に関する技術の第１の態様は、上面に第１の回路パターンおよび第２の回路パターンを備えるプリント基板と、前記第１の回路パターンの上面に配置される半導体素子とを備え、前記半導体素子は、上面にドレイン電極が配置され、下面にゲート電極およびソース電極が配置され、前記ゲート電極および前記ソース電極は、第１の接合材を介して前記第１の回路パターンの前記上面に接合され、前記ドレイン電極は、前記半導体素子の上面に接続される金属部材を介して前記第２の回路パターンの上面に接合される。
本願明細書に開示される技術の第１の態様は、上面に第１の回路パターンおよび第２の回路パターンを備えるプリント基板と、前記第１の回路パターンの上面に配置される半導体素子とを備え、前記半導体素子は、上面にドレイン電極が配置され、下面にゲート電極およびソース電極が配置され、前記ゲート電極および前記ソース電極は、第１の接合材を介して前記第１の回路パターンの前記上面に接合され、前記ドレイン電極は、前記半導体素子の上面に接続される金属部材を介して前記第２の回路パターンの上面に接合される。このような構成によれば、半導体素子の温度上昇を抑制することができる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の変形例を概略的に示す断面図である。 ゲート電極およびソース電極それぞれに金属ワイヤーが接続された場合の構造の例を概略的に示す断面図である。 ゲート電極およびソース電極それぞれに金属ワイヤーが接続された場合の構造の例を概略的に示す平面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す平面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の位置または方向とは関係しないものである。
また、以下に記載される説明において、「…の上面」または「…の下面」などと記載される場合、対象となる構成要素の上面自体または下面自体に加えて、対象となる構成要素の上面または下面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置について説明する。
また、以下の説明においては、「ＡとＢとが電気的に接続される」という表現は、構成Ａと構成Ｂとの間で双方向に電流が流れ得ることを意味するものとする。
＜半導体装置の構成について＞
図１は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。
図１に例が示されるように、半導体装置は、少なくとも、プリント基板１６と、プリント基板１６の上面に導電性の接合材１４Ｂを介して接合される半導体素子１８とを備える。
ここで、プリント基板１６は、絶縁基板１６Ａと、絶縁基板１６Ａの上面に形成される回路パターン１６Ｂおよび回路パターン１６Ｅと、絶縁基板１６Ａの下面に形成される回路パターン１６Ｃとを備える。
また、半導体素子１８は、金属−酸化膜−半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）、ｊｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）、または、高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＨＥＭＴ）などの電界効果トランジスタであり、上面のドレイン電極１８Ａと、接合材１４Ｂを介して回路パターン１６Ｂに接続される下面のゲート電極１８Ｂと、接合材１４Ｂを介して回路パターン１６Ｂに接続される下面のソース電極１８Ｃとを備える。また、半導体素子１８は、たとえば、Ｓｉからなる。なお、半導体素子１８としてＩＧＢＴが用いられる場合、上記の説明におけるソース電極は、ＩＧＢＴのエミッタ電極に読み替えられ、上記の説明におけるドレイン電極は、ＩＧＢＴのコレクタ電極に読み替えられるものとする。
また、半導体装置は、さらに、プリント基板１６の下面に導電性の接合材１４Ａを介して接合されるベース板１２と、ドレイン電極１８Ａと回路パターン１６Ｅとを接続する金属ワイヤー２０と、金属ワイヤー２０によって回路パターン１６Ｅとさらに接続される金属端子２４と、これらの構造を収容するケース２６と、ケース２６内に充填されるゲルまたはエポキシ樹脂などである封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６の下方において外部に露出する。
このような構成であれば、半導体素子１８において金属ワイヤー２０が接続される上面にはドレイン電極１８Ａが形成されており、ゲート電極１８Ｂおよびソース電極１８Ｃが形成される面が上面となり金属ワイヤー２０が接続される場合に比べて、金属ワイヤーが接合可能な面積を大きくすることができる。
よって、当該面に配線可能な金属ワイヤー２０の本数が多くなるため、それぞれの金属ワイヤー２０の発熱量を抑制することができる。また、金属ワイヤー２０の配線位置の自由度も高まる。その結果として、半導体素子１８の外径サイズが縮小されるような場合であっても、金属ワイヤー２０の熱に起因する半導体素子１８の温度上昇を抑制することができる。
また、ソース電極１８Ｃは接合材１４Ｂを介して回路パターン１６Ｂに接続されるため、金属ワイヤー２０によって接続される場合よりも半導体素子１８の温度上昇を抑制することができる。
図２は、本実施の形態に関する半導体装置の構成の変形例を概略的に示す断面図である。
図２に例が示されるように、半導体装置は、少なくとも、プリント基板３６と、プリント基板３６の上面に導電性の接合材１４Ｂを介して接合される半導体素子１８とを備える。
ここで、プリント基板３６は、絶縁基板３６Ａと、絶縁基板３６Ａの上面に形成される配線層３６Ｂと、配線層３６Ｂの上層に部分的に形成される絶縁層３６Ｃと、絶縁層３６Ｃの上層に形成される回路パターン３６Ｄと、絶縁基板３６Ａの下層に形成される回路パターン３６Ｅとを備える。なお、配線層３６Ｂと回路パターン３６Ｄとは、接続層３６Ｆを介して電気的に接続される。
また、半導体素子１８は、上面のドレイン電極１８Ａと、接合材１４Ｂを介して絶縁層３６Ｃから露出する配線層３６Ｂ（すなわち、プリント基板３６の上面における回路パターン）に接続されるゲート電極１８Ｂと、接合材１４Ｂを介して絶縁層３６Ｃから露出する配線層３６Ｂ（すなわち、プリント基板３６の上面における回路パターン）に接続されるソース電極１８Ｃとを備える。
また、半導体装置は、さらに、プリント基板３６の下面に導電性の接合材１４Ａを介して接合されるベース板１２と、ドレイン電極１８Ａと回路パターン３６Ｄとを接続する金属ワイヤー２０と、金属ワイヤー２０によって回路パターン３６Ｄとさらに接続される金属端子２４と、ケース２６と、封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６の下方において外部に露出する。
ここで、ゲート電極１８Ｂおよびソース電極１８Ｃそれぞれに金属ワイヤーが接続された場合の構造と、本実施の形態に関する半導体装置との比較を行う。
図３は、ゲート電極１８Ｂおよびソース電極１８Ｃそれぞれに金属ワイヤーが接続された場合の構造の例を概略的に示す断面図である。
図３に例が示されるように、半導体装置は、少なくとも、プリント基板４６と、プリント基板４６の上面に導電性の接合材１４Ｂを介して接合される半導体素子１８とを備える。
ここで、プリント基板４６は、絶縁基板１６Ａと、絶縁基板１６Ａの上面に形成される回路パターン１６Ｄと、絶縁基板１６Ａの下面に形成される回路パターン１６Ｃとを備える。
また、半導体素子１８は、接合材１４Ｂを介して回路パターン１６Ｄに接続されるドレイン電極１８Ａと、ゲート電極１８Ｂと、ソース電極１８Ｃとを備える。
また、半導体装置は、さらに、プリント基板４６の下面に導電性の接合材１４Ａを介して接合されるベース板１２と、ゲート電極１８Ｂと回路パターン１６Ｄとを接続する金属ワイヤー２０Ｂと、ソース電極１８Ｃと回路パターン１６Ｄとを接続する金属ワイヤー２０Ａと、金属ワイヤー２０Ａまたは金属ワイヤー２０Ｂによって回路パターン１６Ｄとさらに接続される金属端子２４と、これらの構造を収容するケース２６と、ケース２６内に充填されるゲルまたはエポキシ樹脂などである封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６の下方において外部に露出する。
図４は、ゲート電極１８Ｂおよびソース電極１８Ｃそれぞれに金属ワイヤーが接続された場合の構造の例を概略的に示す平面図である。
図４に例が示されるように、ゲート電極１８Ｂに接続される金属ワイヤー２０Ｂと、ソース電極１８Ｃに接続される金属ワイヤー２０Ａとが、複数の半導体素子１８を制御するための配線としてそれぞれ引き回される。それに伴って、配線を接合するために必要となる面積も大きくなってしまう。また、配線の引き回しの自由度も低下する。
図５は、本実施の形態に関する半導体装置の構成の例を概略的に示す平面図である。
図５に例が示されるように、ドレイン電極１８Ａに接続される金属ワイヤー２０が、複数の半導体素子１８を制御するための配線として引き回される。一方で、ゲート電極１８Ｂおよびソース電極１８Ｃに接続される配線層３６Ｂは、プリント基板３６の層構造において複数の半導体素子１８を制御するための配線として機能する。
よって、図５に例が示される例では、金属ワイヤー２０として接続される配線の引き回しを少なくすることができる。このため、半導体素子１８の外径サイズを縮小して多数並列に配置する場合であっても、半導体装置の外径サイズを大きくせずに、自由度の高い適切な配線を行うことができる。その結果として、半導体装置の小型化を実現することができる。
＜第２の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図６は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。
図６に例が示されるように、半導体装置は、少なくとも、プリント基板５６と、プリント基板５６の上面に導電性の接合材１４Ｂを介して接合される半導体素子１８とを備える。
ここで、プリント基板５６は、絶縁基板３６Ａと、絶縁基板３６Ａの上層に形成される配線層３６Ｇと、配線層３６Ｇの上層に部分的に形成される絶縁層３６Ｃと、絶縁層３６Ｃの上層に形成される回路パターン３６Ｄと、絶縁基板３６Ａの下層に形成される回路パターン３６Ｅとを備える。そして、配線層３６Ｇは、ゲート電極１８Ｂおよびソース電極１８Ｃと接合材１４Ｂを介して接合される箇所に、ビアホールの内壁にめっき層が形成されたビアホールめっき層３６Ｈを備える。なお、配線層３６Ｇと回路パターン３６Ｄとは、接続層３６Ｆを介して電気的に接続される。また、ビアホールめっき層３６Ｈは、配線層３６Ｇのゲート電極１８Ｂと接合される箇所、および、配線層３６Ｇのソース電極１８Ｃと接合される箇所のうちのいずれか一方に配置されていてもよい。
また、半導体素子１８は、ドレイン電極１８Ａと、接合材１４Ｂを介して絶縁層３６Ｃから露出するビアホールめっき層３６Ｈ、さらには配線層３６Ｇに接続されるゲート電極１８Ｂと、接合材１４Ｂを介して絶縁層３６Ｃから露出するビアホールめっき層３６Ｈ、さらには配線層３６Ｇに接続されるソース電極１８Ｃとを備える。
また、半導体装置は、さらに、プリント基板５６の下面に導電性の接合材１４Ａを介して接合されるベース板１２と、ドレイン電極１８Ａと回路パターン３６Ｄとを接続する金属ワイヤー２０と、金属ワイヤー２０によって回路パターン３６Ｄとさらに接続される金属端子２４と、ケース２６と、封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６の下方において外部に露出する。
図６においては、ゲート電極１８Ｂおよびソース電極１８Ｃそれぞれが、接合材１４Ｂを介してビアホールめっき層３６Ｈ、さらには配線層３６Ｇに接続される。そのため、半導体素子１８とプリント基板５６とを接合する際に、接合材１４Ｂがビアホールめっき層３６Ｈのビアホールの内部にまで入り込む。したがって、接合材１４Ｂとビアホールめっき層３６Ｈとの接着面積が増えるため、接合プロセスが安定する。また、半導体素子１８の配線における発熱を抑制することができるため、半導体素子の信頼性を向上させることができる。
＜第３の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図７は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。
図７に例が示されるように、半導体装置は、少なくとも、プリント基板６６と、プリント基板６６の上面に導電性の接合材１４Ｂを介して接合される半導体素子１８とを備える。
ここで、プリント基板６６は、絶縁基板３６Ａと、絶縁基板３６Ａの上層に形成される配線層３６Ｇと、配線層３６Ｇの上層に部分的に形成される絶縁層３６Ｃと、絶縁層３６Ｃの上層に形成される回路パターン３６Ｄとを備える。そして、配線層３６Ｇは、ゲート電極１８Ｂおよびソース電極１８Ｃと接合材１４Ｂを介して接合される箇所に、ビアホールめっき層３６Ｈを備える。なお、配線層３６Ｇと回路パターン３６Ｄとは、接続層３６Ｆを介して電気的に接続される。
また、半導体素子１８は、ドレイン電極１８Ａと、接合材１４Ｂを介して絶縁層３６Ｃから露出するビアホールめっき層３６Ｈ、さらには配線層３６Ｇに接続されるゲート電極１８Ｂと、接合材１４Ｂを介して絶縁層３６Ｃから露出するビアホールめっき層３６Ｈ、さらには配線層３６Ｇに接続されるソース電極１８Ｃとを備える。
また、半導体装置は、さらに、プリント基板５６の下面に放熱シート１００を介して粘着されるベース板１２と、ドレイン電極１８Ａと回路パターン３６Ｄとを接続する金属ワイヤー２０と、金属ワイヤー２０によって回路パターン３６Ｄとさらに接続される金属端子２４と、ケース２６と、封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６の下方において外部に露出する。
放熱シート１００は、絶縁基板３６Ａの下面に粘着するアクリル粘着剤１０１Ａを介して粘着するｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ（ＰＥＴ）フィルム１０２Ａと、ＰＥＴフィルム１０２Ａの下面に配置されるグラファイトシート１０３と、グラファイトシート１０３の下面に配置されるＰＥＴフィルム１０２Ｂと、ＰＥＴフィルム１０２Ｂの下面に粘着するアクリル粘着剤１０１Ｂとを備える。ベース板１２は、アクリル粘着剤１０１Ｂの下面に粘着する。
図７に例が示される構造によれば、半導体素子１８の放熱性が向上する。したがって、半導体素子１８の外径サイズが縮小する場合であっても、グラファイトシート１０３によって半導体素子１８で生じる熱を分散させることによって、半導体素子１８の放熱性の悪化を抑制することができる。
＜第４の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図８は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。
図８に例が示されるように、半導体装置は、少なくとも、プリント基板６６と、半導体素子１８とを備える。
また、半導体装置は、さらに、プリント基板６６の下面に放熱シート１００を介して粘着されるベース板１２と、ドレイン電極１８Ａと回路パターン３６Ｄとを接合材１４Ｃを介して接続する金属ブロック１１０と、金属ワイヤー２０によって回路パターン３６Ｄと接続される金属端子２４と、ケース２６と、封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６の下方において外部に露出する。
放熱シート１００は、アクリル粘着剤１０１Ａと、ＰＥＴフィルム１０２Ａと、グラファイトシート１０３と、ＰＥＴフィルム１０２Ｂと、アクリル粘着剤１０１Ｂとを備える。ベース板１２は、アクリル粘着剤１０１Ｂの下面に粘着する。
図８に例が示される構造によれば、ドレイン電極１８Ａおよび回路パターン３６Ｄに接続される金属ブロック１１０が金属ワイヤーよりも大きい接合面積を有しているため、半導体素子１８の放熱性を向上させることができる。その結果、半導体素子１８の電流密度を高める設計を実現することができる。
＜第５の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図９は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。
図９に例が示されるように、半導体装置は、少なくとも、プリント基板７６と、プリント基板７６の上面に導電性の接合材１４Ｂを介して接合される半導体素子１８とを備える。
ここで、プリント基板７６は、絶縁基板３６Ａと、絶縁基板３６Ａの上層に形成される配線層３６Ｊと、配線層３６Ｊの上層に部分的に形成される絶縁層３６Ｃと、絶縁層３６Ｃの上層に形成される回路パターン３６Ｄとを備える。そして、配線層３６Ｊは、ゲート電極１８Ｂおよびソース電極１８Ｃと接合材１４Ｂを介して接合される箇所に、ビアホールめっき層３６Ｈを備える。なお、配線層３６Ｊと回路パターン３６Ｄとは、接続層３６Ｆを介して電気的に接続される。
また、半導体素子１８は、ドレイン電極１８Ａと、接合材１４Ｂを介して絶縁層３６Ｃから露出するビアホールめっき層３６Ｈ、さらには配線層３６Ｊに接続されるゲート電極１８Ｂと、接合材１４Ｂを介して絶縁層３６Ｃから露出するビアホールめっき層３６Ｈ、さらには配線層３６Ｊに接続されるソース電極１８Ｃとを備える。
また、半導体装置は、さらに、プリント基板７６の下面に放熱シート１００を介して粘着されるベース板１２と、ドレイン電極１８Ａと回路パターン３６Ｄとを接合材１４Ｃを介して接続する金属ブロック１１０と、絶縁層３６Ｃの側方において露出する配線層３６Ｊと接合材１４Ｄを介して接続される金属端子２４Ａと、ケース２６Ａと、封止材２２とを備えることができる。なお、ベース板１２の下面は、ケース２６Ａの下方において外部に露出する。
放熱シート１００は、アクリル粘着剤１０１Ａと、ＰＥＴフィルム１０２Ａと、グラファイトシート１０３と、ＰＥＴフィルム１０２Ｂと、アクリル粘着剤１０１Ｂとを備える。ベース板１２は、アクリル粘着剤１０１Ｂの下面に粘着する。
図９に例が示される構造によれば、金属端子２４Ａと配線層３６Ｊとが接合材１４Ｄを介して接続されるため、金属ワイヤーを接続するためのパターンを形成する必要がなくなる。したがって、半導体素子１８を搭載するための面積を大きく確保することができ、半導体装置の小型化を実現することができる。
＜第６の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
以上に記載された実施の形態において説明された半導体装置は、Ｔｊ＝１７５℃以上で引きはがし強度が常温の７０％以上であるプリント基板を備えることができる。
上記のような耐熱性を有する樹脂材などのプリント基板を備えることによって、高温環境下における半導体装置の信頼性を向上させることができる。
＜第７の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
以上に記載された実施の形態において説明された半導体装置は、炭化珪素（ＳｉＣ）からなる半導体素子１８を備えることができる。ここで、炭化珪素（ＳｉＣ）はワイドギャップ半導体の一種である。ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、窒化ガリウム（ＧａＮ）などの３族窒化物、酸化亜鉛（ＺｎＯ）などの２族酸化物、セレン化亜鉛（ＺｎＳｅ）などの２族カルコゲナイド、ダイヤモンドおよび炭化珪素などが知られる。
半導体装置に備えられる半導体素子がＳｉＣからなる場合、Ｓｉなどに比べＳｉＣが高温動作可能であることから、半導体素子の小型化および多並列化を実現することができる。その結果として、半導体装置の小型化を実現することができる。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置は、プリント基板と、半導体素子１８とを備える。ここで、プリント基板は、たとえば、プリント基板１６、プリント基板３６、プリント基板５６、プリント基板６６およびプリント基板７６などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。プリント基板１６は、上面に第１の回路パターンおよび第２の回路パターンを備える。ここで、第１の回路パターンは、たとえば、回路パターン１６Ｂ、配線層３６Ｂ、ビアホールめっき層３６Ｈ、配線層３６Ｇおよび配線層３６Ｊなどのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。また、第２の回路パターンは、たとえば、回路パターン１６Ｅおよび回路パターン３６Ｄなどのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。半導体素子１８は、回路パターン１６Ｂの上面に配置される。半導体素子１８は、上面にドレイン電極１８Ａが配置される。また、半導体素子１８は、下面にゲート電極１８Ｂおよびソース電極１８Ｃが配置される。ゲート電極１８Ｂおよびソース電極１８Ｃは、第１の接合材を介して回路パターン１６Ｂの上面に接合される。ここで、第１の接合材は、たとえば、接合材１４Ｂなどに対応するものである。ドレイン電極１８Ａは、半導体素子１８の上面に接続される金属部材を介して第２の回路パターンの上面に接合される。ここで、金属部材は、たとえば、金属ワイヤー２０および金属ブロック１１０などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。また、第２の回路パターンは、たとえば、回路パターン１６Ｅおよび回路パターン３６Ｄなどのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。
このような構成によれば、半導体素子１８の温度上昇を抑制することができる。具体的には、半導体素子１８において金属ワイヤー２０（または、金属ブロック１１０）が接続される面にはドレイン電極１８Ａが形成されており、ゲート電極１８Ｂおよびソース電極１８Ｃが形成される面に金属ワイヤー２０が接続される場合に比べて、金属ワイヤーが接合可能な面積を大きくすることができる。よって、当該面に配線可能な金属ワイヤー２０の本数が多くなる（または、金属ブロック１１０を接続することができる）ため、それぞれの金属ワイヤー２０（または、金属ブロック１１０）の発熱量を抑制することができる。また、金属ワイヤー２０の配線位置の自由度も高まる。その結果として、歩留まり改善を目的として半導体素子１８の外径サイズが縮小されるような場合（すなわち、ソース電極の面積が縮小されるような場合）であっても、金属ワイヤー２０の熱に起因する半導体素子１８の温度上昇を抑制することができる。また、ソース電極１８Ｃは接合材１４Ｂを介して回路パターン１６Ｂに接続されるため、金属ワイヤー２０によって接続される場合よりも半導体素子１８の温度上昇を抑制することができる。よって、半導体素子１８の上下面において配線の温度上昇を抑えることができるため、結果として半導体素子１８の温度上昇を抑えることができる。
なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、プリント基板３６は、絶縁基板３６Ａと、絶縁基板３６Ａの上面に配置される配線層と、配線層の上面に部分的に配置される絶縁層３６Ｃとを備える。ここで、配線層は、たとえば、配線層３６Ｂ、配線層３６Ｇおよび配線層３６Ｊなどのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。第１の回路パターンは、絶縁層３６Ｃに覆われずに複数箇所において露出する配線層３６Ｂのうちの一部である。また、第２の回路パターンは、絶縁層３６Ｃの上面に配置される回路パターン３６Ｄである。このような構成によれば、金属ワイヤー２０として接続される配線の引き回しを少なくすることができる。このため、半導体素子１８の外径サイズを縮小して多数並列に配置する場合であっても、半導体装置の外径サイズを大きくせずに、自由度の高い適切な配線を行うことができる。その結果として、半導体装置の小型化を実現することができる。
また、以上に記載された実施の形態によれば、配線層３６Ｇは、ゲート電極１８Ｂおよびソース電極１８Ｃのうちの少なくとも一方と接合材１４Ｂを介して接合される箇所にビアホールめっき層３６Ｈを備える。このような構成によれば、半導体素子１８とプリント基板５６とを接合する際に、接合材１４Ｂがビアホールめっき層３６Ｈのビアホールの内部にまで入り込む。したがって、接合材１４Ｂとビアホールめっき層３６Ｈとの接着面積が増えるため、接合プロセスが安定する。また、半導体素子１８の配線における発熱を抑制することができるため、半導体素子の信頼性を向上させることができる。
また、以上に記載された実施の形態によれば、配線層３６Ｊは、絶縁基板３６Ａの側面から露出する。そして、半導体装置は、絶縁基板３６Ａの側面から露出している配線層３６Ｊに、第２の接合材を介して接合される金属端子２４Ａを備える。ここで、第２の接合材は、たとえば、接合材１４Ｄに対応するものである。このような構成によれば、金属端子２４Ａと配線層３６Ｊとが接合材１４Ｄを介して接続されるため、金属ワイヤーを接続するためのパターンを形成する必要がなくなる。したがって、半導体素子１８を搭載するための面積を大きく確保することができ、半導体装置の小型化を実現することができる。
また、以上に記載された実施の形態によれば、半導体装置は、プリント基板６６（または、プリント基板７６）の下面に粘着する放熱シート１００と、放熱シート１００の下面に粘着するベース板１２とを備える。放熱シート１００は、第１のＰＥＴフィルムと、グラファイトシート１０３と、第２のＰＥＴフィルムとを備える。ここで、第１のＰＥＴフィルムは、たとえば、ＰＥＴフィルム１０２Ａに対応するものである。また、第２のＰＥＴフィルムは、たとえば、ＰＥＴフィルム１０２Ｂに対応するものである。ＰＥＴフィルム１０２Ａは、プリント基板６６（または、プリント基板７６）の下面に第１の粘着剤を介して粘着する。ここで、第１の粘着剤は、たとえば、アクリル粘着剤１０１Ａに対応するものである。グラファイトシート１０３は、ＰＥＴフィルム１０２Ａの下面に配置される。ＰＥＴフィルム１０２Ｂは、グラファイトシート１０３の下面に配置される。また、ＰＥＴフィルム１０２Ｂは、第２の粘着剤を介してベース板１２の上面に粘着する。ここで、第２の粘着剤は、たとえば、アクリル粘着剤１０１Ｂなどに対応するものである。このような構成によれば、半導体素子１８の放熱性が向上する。したがって、半導体素子１８の外径サイズが縮小する場合であっても、グラファイトシート１０３によって半導体素子１８で生じる熱を分散させることによって、半導体素子１８の放熱性の悪化を抑制することができる。
また、以上に記載された実施の形態によれば、プリント基板１６は、１７５℃以上で引きはがし強度が常温の７０％以上である。このような構成によれば、高温環境下における半導体装置の信頼性を向上させることができる。
また、以上に記載された実施の形態によれば、半導体素子１８がＳｉＣからなる。このような構成によれば、Ｓｉなどに比べＳｉＣが高温動作可能であることから、半導体素子の小型化および多並列化を実現することができる。その結果として、半導体装置の小型化を実現することができる。
また、以上に記載された実施の形態によれば、金属部材は、金属ワイヤー２０である。このような構成によれば、半導体素子１８において金属ワイヤー２０が接続される面にはドレイン電極１８Ａが形成されており、ゲート電極１８Ｂおよびソース電極１８Ｃが形成される面に金属ワイヤー２０が接続される場合に比べて、金属ワイヤーが接合可能な面積を大きくすることができる。よって、当該面に配線可能な金属ワイヤー２０の本数が多くなるため、それぞれの金属ワイヤー２０の発熱量を抑制することができる。
また、以上に記載された実施の形態によれば、金属部材は、金属ブロック１１０である。このような構成によれば、ドレイン電極１８Ａおよび回路パターン３６Ｄに接続される金属ブロック１１０が金属ワイヤーよりも大きい接合面積を有しているため、半導体素子１８の放熱性を向上させることができる。その結果、半導体素子１８の電流密度を高める設計を実現することができる。
＜以上に記載された実施の形態の変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
１２ ベース板、１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ 接合材、１６，３６，４６，５６，６６，７６ プリント基板、１６Ａ，３６Ａ 絶縁基板、１６Ｂ，１６Ｃ，１６Ｄ，１６Ｅ，３６Ｄ，３６Ｅ 回路パターン、１８ 半導体素子、１８Ａ ドレイン電極、１８Ｂ ゲート電極、１８Ｃ ソース電極、２０，２０Ａ，２０Ｂ 金属ワイヤー、２２ 封止材、２４，２４Ａ 金属端子、２６，２６Ａ ケース、３６Ｃ 絶縁層、３６Ｆ 接続層、３６Ｈ ビアホールめっき層、３６Ｂ，３６Ｇ，３６Ｊ 配線層、１００ 放熱シート、１０１Ａ，１０１Ｂ アクリル粘着剤、１０２Ａ，１０２Ｂ ＰＥＴフィルム、１０３ グラファイトシート、１１０ 金属ブロック。

Claims (9)

  1. 上面に第１の回路パターンおよび第２の回路パターンを備えるプリント基板と、
    前記第１の回路パターンの上面に配置される半導体素子とを備え、
    前記半導体素子は、上面にドレイン電極が配置され、下面にゲート電極およびソース電極が配置され、
    前記ゲート電極および前記ソース電極は、第１の接合材を介して前記第１の回路パターンの前記上面に接合され、
    前記ドレイン電極は、前記半導体素子の上面に接続される金属部材を介して前記第２の回路パターンの上面に接合される、
    半導体装置。
  2. 請求項１に記載の半導体装置であり、
    前記プリント基板は、
    絶縁基板と、
    前記絶縁基板の上面に配置される配線層と、
    前記配線層の上面に部分的に配置される絶縁層とを備え、
    前記第１の回路パターンは、前記絶縁層に覆われずに複数箇所において露出する前記配線層のうちの一部であり、
    前記第２の回路パターンは、前記絶縁層の上面に配置される、
    半導体装置。
  3. 請求項２に記載の半導体装置であり、
    前記配線層は、前記ゲート電極および前記ソース電極のうちの少なくとも一方と前記第１の接合材を介して接合される箇所にめっき層を備える、
    半導体装置。
  4. 請求項２または３に記載の半導体装置であり、
    前記配線層は、前記絶縁基板の側面から露出し、
    前記絶縁基板の前記側面から露出している前記配線層に、第２の接合材を介して接合される金属端子をさらに備える、
    半導体装置。
  5. 請求項１から４のうちのいずれか１つに記載の半導体装置であり、
    前記プリント基板の下面に粘着する放熱シートと、
    前記放熱シートの下面に粘着するベース板とをさらに備え、
    前記放熱シートは、
    前記プリント基板の前記下面に第１の粘着剤を介して粘着する第１のＰＥＴフィルムと、
    前記第１のＰＥＴフィルムの下面に配置されるグラファイトシートと、
    前記グラファイトシートの下面に配置され、かつ、第２の粘着剤を介して前記ベース板の上面に粘着する第２のＰＥＴフィルムとを備える、
    半導体装置。
  6. 請求項１から５のうちのいずれか１つに記載の半導体装置であり、
    前記プリント基板は、１７５℃以上で引きはがし強度が常温の７０％以上である、
    半導体装置。
  7. 請求項１から６のうちのいずれか１つに記載の半導体装置であり、
    前記半導体素子がＳｉＣからなる、
    半導体装置。
  8. 請求項１から７のうちのいずれか１つに記載の半導体装置であり、
    前記金属部材は、金属ワイヤーである、
    半導体装置。
  9. 請求項１から７のうちのいずれか１つに記載の半導体装置であり、
    前記金属部材は、金属ブロックである、
    半導体装置。
JP2020084857A 2020-05-14 2020-05-14 半導体装置 Active JP7353233B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020084857A JP7353233B2 (ja) 2020-05-14 2020-05-14 半導体装置
US17/173,775 US11291107B2 (en) 2020-05-14 2021-02-11 Semiconductor device
DE102021109761.4A DE102021109761A1 (de) 2020-05-14 2021-04-19 Halbleitervorrichtung
CN202110503014.5A CN113675157B (zh) 2020-05-14 2021-05-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020084857A JP7353233B2 (ja) 2020-05-14 2020-05-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2021180260A true JP2021180260A (ja) 2021-11-18
JP7353233B2 JP7353233B2 (ja) 2023-09-29

Family

ID=78280719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020084857A Active JP7353233B2 (ja) 2020-05-14 2020-05-14 半導体装置

Country Status (3)

Country Link
US (1) US11291107B2 (ja)
JP (1) JP7353233B2 (ja)
DE (1) DE102021109761A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7443359B2 (ja) * 2019-05-24 2024-03-05 ローム株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759131B2 (ja) 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7598603B2 (en) * 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US8441109B2 (en) * 2007-01-25 2013-05-14 Alpha And Omega Semiconductor Ltd. Structure and method for self protection of power device with expanded voltage ranges
JP6064682B2 (ja) 2013-03-01 2017-01-25 住友電気工業株式会社 半導体装置
JP6057926B2 (ja) 2014-01-09 2017-01-11 三菱電機株式会社 半導体装置
US9373566B2 (en) * 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes
CN105981168B (zh) * 2014-08-28 2018-10-16 富士电机株式会社 功率半导体模块
US9368435B2 (en) * 2014-09-23 2016-06-14 Infineon Technologies Ag Electronic component
DE102014115847B4 (de) * 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6488938B2 (ja) 2015-08-04 2019-03-27 株式会社デンソー 電子装置の製造方法
JP6655992B2 (ja) 2016-01-04 2020-03-04 京セラ株式会社 パワーモジュール
JP6432918B1 (ja) 2017-10-27 2018-12-05 三菱電機株式会社 回路基板収納筐体
JP2020013877A (ja) 2018-07-18 2020-01-23 太陽誘電株式会社 半導体モジュール
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20210360771A1 (en) 2021-11-18
CN113675157A (zh) 2021-11-19
DE102021109761A1 (de) 2021-11-18
JP7353233B2 (ja) 2023-09-29
US11291107B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
JP5678884B2 (ja) 電力変換装置
WO2010147201A1 (ja) 電力変換装置
US9433075B2 (en) Electric power semiconductor device
US20120306086A1 (en) Semiconductor device and wiring substrate
JP2013069782A (ja) 半導体装置
US11398448B2 (en) Semiconductor module
JP7139881B2 (ja) 半導体装置
JP2019067951A (ja) 半導体装置
JP2018137283A (ja) 半導体装置
US9129960B2 (en) Semiconductor device and manufacturing method thereof
US11335660B2 (en) Semiconductor module
JP2017191904A (ja) 半導体装置の放熱構造
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
JP2021180260A (ja) 半導体装置
US10566295B2 (en) Semiconductor device
US11410959B2 (en) Semiconductor module
JP7353482B2 (ja) 半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
CN113675157B (zh) 半导体装置
JP7154202B2 (ja) 非絶縁型パワーモジュール
WO2023218943A1 (ja) 半導体装置
US20200266130A1 (en) Semiconductor device
WO2023199808A1 (ja) 半導体装置
WO2024010003A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230919

R150 Certificate of patent or registration of utility model

Ref document number: 7353233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150