JP7353482B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7353482B2
JP7353482B2 JP2022524780A JP2022524780A JP7353482B2 JP 7353482 B2 JP7353482 B2 JP 7353482B2 JP 2022524780 A JP2022524780 A JP 2022524780A JP 2022524780 A JP2022524780 A JP 2022524780A JP 7353482 B2 JP7353482 B2 JP 7353482B2
Authority
JP
Japan
Prior art keywords
sense
chip
igbt
electrode
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022524780A
Other languages
English (en)
Other versions
JPWO2021234883A1 (ja
Inventor
健太郎 吉田
光一郎 木須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021234883A1 publication Critical patent/JPWO2021234883A1/ja
Application granted granted Critical
Publication of JP7353482B2 publication Critical patent/JP7353482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本開示は、スイッチング素子を内部に有する半導体チップを含む半導体装置に関するものである。
電力用の半導体装置として、ＩＧＢＴ(Insulated Gate Bipolar Transistor)やＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)といったスイッチング素子を内部に有する半導体チップを含む半導体装置が一般的である。
従来の電力用半導体装置として例えば特許文献１で開示される半導体装置が挙げられる。
特開２０１３－４５９９６号公報
従来の電力用半導体装置において、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴチップ内のＩＧＢＴを動作制御する制御電圧となるゲート電圧の基準電位となるエミッタ電位として、エミッタ電極の外周領域より得られる電位を用いていた。
一方、エミッタ電極の中央部に設けられる配線接続領域が、外部端子に電気的に接続されるのが一般的であり、配線接続領域を流れる電流が主電流となる。
理想的にはエミッタ電極面内の電位は一定であるが、エミッタ電極は微少な抵抗成分を持つため、ＩＧＢＴに電流が流れると、エミッタ電極の面内の電位に分布が生じる。
したがって、従来の半導体装置は、エミッタ電極の面内の電位分布に伴い、主電流が増加する傾向がある。特に、主電流として短絡等で大電流が流れるときに、上述した傾向は顕著になるため、ＩＧＢＴの主電流が増加することによりＩＧＢＴチップが熱破壊する恐れがあるという問題点があった。
本開示は上記のような問題点を解消するためになされたもので、信頼性の高い半導体装置を提供することを目的とする。
本開示に係る半導体装置の第１の態様は、内部にスイッチング素子を有する半導体チップと、前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより前記スイッチング素子は動作制御され、前記表面電極上に設けられる絶縁膜をさらに備え、前記絶縁膜は開口領域を有し、前記表面電極において前記開口領域内の領域が配線接続領域となり、下面を有し、下面と前記配線接続領域の表面とが接触することにより、前記表面電極に電気的に接続されるチップ用接合材と、前記半導体チップの表面上に前記表面電極と接触することなく設けられるセンスパッドと、前記半導体チップの表面上に設けられ、前記表面電極と前記センスパッドとを電気的に接続するセンス配線とをさらに備え、前記センスパッドの電位が前記スイッチング素子の制御用基準電位となり、前記チップ用接合材の下面は平面視して前記配線接続領域の表面形状と合致する形状を有し、前記センス配線は前記配線接続領域に接続され、前記半導体チップは、前記センスパッド及び前記センス配線の下方の領域において、前記スイッチング素子が機能しない無効領域を有する。
本開示に係る半導体装置の第２の態様は、内部にスイッチング素子を有する半導体チップと、前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより、前記スイッチング素子は動作制御され、前記表面電極の表面上のチップ用接続点で接触することにより、前記表面電極と電気的に接続されるチップ用ワイヤと、前記表面電極のセンス用接続点で接触することにより、前記表面電極と電気的に接続されるセンス用接続部材と、前記センス用接続点の電位が前記スイッチング素子の制御用基準電位となり、前記表面電極において前記チップ用接続点を含む領域が配線接続領域として規定され、前記表面電極において前記配線接続領域から最も離れた位置が電極遠隔位置として規定され、前記センス用接続点は、前記チップ用接続点及び前記電極遠隔位置のうち、前記チップ用接続点に近い位置に設けられる接続点配置条件を満足する。
本開示の半導体装置の第１の態様は、以下の特徴(1)～(3)を有している。
(1) チップ用接合材の下面は平面視して配線接続領域の表面形状と合致する形状を有する。
(2) センス配線は配線接続領域に接続される。
(3) 半導体チップは、センスパッド及びセンス配線の下方の領域において、スイッチング素子が機能しない無効領域を有する。
本開示の半導体装置の第１の態様は上記した特徴(1)～特徴(3)を有するため、スイッチング素子の動作時における制御用基準電位は、配線接続領域からの距離に基づく抵抗成分の影響を受けない。
一方、第１の態様の表面電極において、配線接続領域から比較的離れた表面電極遠隔領域における電位である遠隔領域基準電位は、配線接続領域からの距離に基づく抵抗成分の影響を受け、制御用基準電位から変動する基準電位変動特性を有している。
したがって、本開示の半導体装置の第１の態様は、表面電極の主電流として短絡時等に大電流が流れる際、上記基準電位変動特性に伴い、表面電極遠隔領域を流れる電流量を低減化することができる。
その結果、本開示の半導体装置の第１の態様は、表面電極遠隔領域を流れる電流量の低減化によって、主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
本開示の半導体装置の第２の態様は、以下の特徴(4)を有している。
(4) センス用接続点は、チップ用接続点及び上記電極遠隔位置のうち、チップ用接続点に近い位置に設けられる接続点配置条件を満足する。
本開示の半導体装置の第２の態様は上記特徴(4)を有しており、センス用接続点をチップ用接続点に近づけて配置することにより、スイッチング素子の動作時における制御用基準電位は、配線接続領域からの距離に基づく抵抗成分の影響をほとんど受けない。
一方、第２の態様の表面電極において、配線接続領域から比較的離れた表面電極遠隔領域における電位である遠隔領域基準電位は、配線接続領域からの距離に基づく抵抗成分の影響を受け、制御用基準電位から変動する基準電位変動特性を有している。
したがって、本開示の半導体装置の第２の態様は、表面電極の主電流として短絡時等に大電流が流れる際、上記基準電位変動特性に伴い、表面電極遠隔領域を流れる電流量を低減化することができる。
その結果、本開示の半導体装置の第２の態様は、表面電極遠隔領域を流れる電流量の低減化によって、主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１である半導体装置の構造を示す説明図である。 実施の形態１の半導体装置の構造を示す説明図である。 実施の形態１の半導体装置の等価回路を示す回路図である。 実施の形態２である半導体装置の構造を示す説明図である。 実施の形態３である半導体装置の構造を示す説明図である。 実施の形態４である半導体装置の構造を示す説明図である。 実施の形態４の半導体装置の構造を示す説明図である。 実施の形態４の等価回路を示す回路図である。 基礎技術となる半導体装置の構造を示す説明図である。 図９で示した半導体装置の等価回路を示す回路図である。 比較用の半導体装置の等価回路を示す回路図である。
＜基本技術＞
図９は基礎技術となる半導体装置の構造を示す説明図である。図９の上図が断面図であり、下図が平面図である。下図のＧ－Ｇ断面が上図となる。図９の上図及び下図にそれぞれＸＹＺ直交座標系を記す。図９の下図では最上層として絶縁膜４２を示している。
図９で示す半導体装置５９は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ３１をパッケージングしている。
図９に示すように、ＩＧＢＴチップ３１の表面上にエミッタ電極３３が設けられ、裏面上にコレクタ電極３４が設けられる。裏面電極であるコレクタ電極３４は下方のチップ下接合材４７を介して主電流配線３５に電気的に接続される。
表面電極であるエミッタ電極３３の表面上には絶縁膜４２が設けられる。絶縁膜４２は中央から＋Ｘ方向にかけて開口領域ＯＰ４２を有している。開口領域ＯＰ４２は平面視してＹ方向の長さがＸ方向の長さより長い矩形状を呈している。
絶縁膜４２は、ＩＧＢＴチップ３１の表面上において－Ｘ方向側の外周部に開口領域ＯＰ４３をさらに有している。開口領域ＯＰ４３は、平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈しており、開口領域ＯＰ４２より小さい形成面積となっている。
エミッタ電極３３において、開口領域ＯＰ４２内の領域が主電流配線接続領域４１となり、開口領域ＯＰ４３内の領域がエミッタセンス領域となる。
主電流配線接続領域４１の中央の一部領域上にチップ上接合材４３が設けられる。すなわち、チップ上接合材４３の下面Ｓ４３と主電流配線接続領域４１の表面領域の一部とが接触することにより、エミッタ電極３とチップ上接合材４３とが電気的に接続される。なお、チップ上接合材４３の下面Ｓ４３の形成面積は、主電流配線接続領域４１の表面面積よりも小さい。
チップ上接合材４３上に主電流配線３６が設けられ、主電流配線３６とチップ上接合材４３とが電気的に接続される。
図９の上図に示すように、開口領域ＯＰ４３内に存在するエミッタ電極３３のエミッタセンス領域は制御ワイヤ３７を介して制御端子３２に電気的に接続される。
ゲートパッド３８は、図示しないＩＧＢＴの制御電極であるゲート電極に電気的に接続されており、エミッタ電極３３とは接触することなく独立してＩＧＢＴチップ３１の表面上に設けられており、表面が露出している。
ゲートパッド３８は図示しないゲート用制御ワイヤを介して、図示しないゲート用制御端子に電気的に接続される。
このように、ＩＧＢＴの制御端子として、エミッタ電極３３用の制御端子３２と、ゲート用制御端子が存在する。
制御ワイヤ３７やゲート用制御ワイヤの構成材料としてＡｌ等が用いられ、制御ワイヤ３７とコレクタ電極３４との電気的接続を図るべく、開口領域ＯＰ４３内のエミッタセンス領域上に、図示しないエミッタセンスパッドを設けることが一般的である。すなわち、エミッタセンスパッドの表面に制御ワイヤ３７を接合することにより、エミッタセンスパッド及び制御ワイヤ３７を介してエミッタ電極３３のエミッタセンス領域と制御端子３２との電気的接続を図ることができる。ゲート用制御ワイヤは、制御ワイヤ３７と同様、ゲートパッド３８の表面上に接合される。
主電流配線３６は、チップ上接合材４３、エミッタ電極３３、ＩＧＢＴチップ３１内のＩＧＢＴ、コレクタ電極３４、及びチップ下接合材４７を介して主電流配線３５に電気的に接続される。
したがって、半導体装置５９は、ＩＧＢＴの動作時に、主電流配線３５から主電流配線３６にかけて主電流が流れる。主電流配線３５及び３６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図９に示す電流経路ＩＰ９は主電流における電流の流れを示している。
このように、ゲートパッド３８、エミッタセンスパッドはモジュールとの接続性を考慮してＩＧＢＴチップ３１の外周部に設けられるのが一般的である。すなわち、エミッタセンスパッドはエミッタ電極３３の外周領域上に設けられる。
図１０は図９で示した半導体装置５９の等価回路を示す回路図である。図１０では、エミッタ電極３３の抵抗成分を考慮している。なお、図１０において、「３９」は上述したエミッタセンスパッドを意味する。また、図１０ではゲートパッド３８が「Ｇ」で示され、エミッタセンスパッド３９が「Ｅs」で示されている。
実際には、エミッタ電極３３の抵抗成分は、チップ上接合材４３と接合している領域を除くすべてのエミッタ電極３３内に分布しているが、簡易化のために、図１０では、エミッタ電極抵抗成分Ｒ９として集中定数で考える。すなわち、ＩＧＢＴチップ３１内のＩＧＢＴを２つに分類し、主電流配線接続領域４１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１から離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。なお、エミッタ電極３の外周領域にエミッタセンスパッド３９が設けられている。
したがって、図１０に示すように、チップ下接合材４７にＩＧＢＴ６１及び６２のコレクタが共通に接続され、ゲートパッド３８にＩＧＢＴ６１及び６２のゲートが共通に接続される。
一方、チップ上接合材４３にＩＧＢＴ６２のエミッタが接続され、エミッタセンスパッド３９にＩＧＢＴ６１のエミッタが接続される。ＩＧＢＴ６１及び６２のエミッタ間にはエミッタ電極抵抗成分Ｒ９が存在する。
このエミッタ電極抵抗成分Ｒ９は、エミッタ電極３３において、チップ上接合材４３の下面からエミッタセンスパッド３９に至る距離に基づく抵抗成分となる。
このような構成の半導体装置５９において、ゲートパッド３８とエミッタセンスパッド３９との間にゲート電圧ＶGE1を印加し、ＩＧＢＴチップ３１内のＩＧＢＴを動作状態にする。
ＩＧＢＴがオン状態になると、ＩＧＢＴ６１にコレクタ電流Ｉc1が流れ、ＩＧＢＴ６２にコレクタ電流Ｉc2が流れる。
ＩＧＢＴ６１，６２のエミッタ間にエミッタ電極抵抗成分Ｒ９が存在するため、エミッタ電極抵抗成分Ｒ９による電圧降下によって、ＩＧＢＴ６２のエミッタ電位はＩＧＢＴ６１のエミッタ電位より低くなる。
その結果、以下の式(1)に示すように、ＩＧＢＴ６２のゲート電圧ＶGE2はゲート電圧ＶGE1より高くなる。
ＶGE2＝ＶGE1＋Ｒ９・Ｉc1…(1)
式(1)において、エミッタ電極抵抗成分Ｒ９の抵抗値に「Ｒ９」をそのまま用い、コレクタ電流Ｉc2の電流値に「Ｉc2」をそのまま用いている。
このように、半導体装置５９におけるコレクタ電流Ｉc2は、エミッタ電極３３の面内の電位分布に伴い増加する傾向がある。特に、短絡等にＩＧＢＴに大電流が流れるときに、この傾向は顕著になるため、コレクタ電流Ｉc2が増加することによりＩＧＢＴチップ３１が熱破壊する恐れがあった。
このように、基本技術となる半導体装置５９は、信頼性が低いという問題点を有している。
一方、特許文献１に開示された半導体装置は、エミッタ電極３３に相当するソース電極の抵抗成分に着目して、ソースセンス用のパッドの電位を従来の構造から変更して、スイッチング素子に内蔵された電流検出素子の出力ばらつきの低減化を図っている。しかしながら、特許文献１に開示された半導体装置の信頼性の向上として不十分であった。
以下で述べる実施の形態は、半導体装置５９に代表される基本技術の問題点の解消を図ったものである。
＜実施の形態１＞
図１及び図２は本開示の実施の形態１である半導体装置５１の構造を示す説明図である。図１の上図が断面図であり、下図が平面図であり、図２が平面図である。図１の下図のＡ－Ａ断面が図１の上図となり、図２のＢ－Ｂ断面も図１の上図となる。図１の上図及び下図並びに図２それぞれにＸＹＺ直交座標系を記す。
図１の下図は、最上部を絶縁膜１２とした平面図であり、図２は最上部をエミッタ電極３とした平面図である。
図１及び図２で示す半導体装置５１は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１をパッケージングしている。
図１及び図２に示すように、ＩＧＢＴチップ１の表面上にエミッタ電極３が設けられる。エミッタ電極３はゲートパッド８、エミッタセンスパッド９及びエミッタセンス配線１０の形成領域を除く、ＩＧＢＴチップ１の表面上の大部分の領域に形成されている。
ＩＧＢＴチップ１の裏面上にコレクタ電極４が設けられる。裏面電極であるコレクタ電極４は下方に設けられるチップ下接合材１７を介して主電流配線５に電気的に接続される。主電流配線５においてチップ下接合材１７の下方が基台となっている。
エミッタ電極３の表面上には絶縁膜１２が設けられる。絶縁膜１２は中央から＋Ｘ方向にかけて開口領域ＯＰ１２を有している。開口領域ＯＰ１２は平面視してＹ方向の長さがＸ方向の長さより長い矩形状を呈している。
絶縁膜１２は保護膜として機能し、例えば、ポリイミドをエミッタ電極３の表面上に塗布することにより形成される。
エミッタ電極３において、開口領域ＯＰ１２内の領域が主電流配線接続領域１１となる。
主電流配線接続領域１１の全領域上にチップ上接合材１３が設けられる。チップ上接合材１３の下面Ｓ１３は平面視して主電流配線接続領域１１の表面形状と合致する形状を有している。チップ上接合材１３は「チップ用接合材」に対応する。
チップ上接合材１３の下面Ｓ１３と主電流配線接続領域１１の表面とが接触することにより、チップ上接合材１３はエミッタ電極３と電気的に接続される。したがって、主電流配線接続領域１１の表面の全領域上にチップ上接合材１３が設けられる。
チップ上接合材１３上に主電流配線６が設けられ、主電流配線６とチップ上接合材１３とが電気的に接続される。
図２に示すように、ゲートパッド８がＩＧＢＴチップ１の表面上にエミッタ電極３と接触することなく設けられ、エミッタセンスパッド９がＩＧＢＴチップ１の表面上にゲートパッド８及びエミッタ電極３と接触することなく設けられる。ゲートパッド８及びエミッタセンスパッド９は、ＩＧＢＴチップ１の－Ｘ方向側の端部領域に設けられる。
ゲートパッド８及びエミッタセンスパッド９はそれぞれ、平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈している。
ゲートパッド８は、図示しないゲート配線を介してＩＧＢＴのゲート電極に電気的に接続されており、図示しないゲート用制御ワイヤを介して、外部の図示しないゲート用制御端子に電気的に接続される。ＩＧＢＴのゲート電極が「スイッチング素子の制御電極」に対応する。
エミッタセンス配線１０は、ＩＧＢＴチップ１の表面上に設けられ、エミッタ電極３とエミッタセンスパッド９とを電気的に接続するセンス配線として機能する。具体的には、エミッタセンス配線１０はエミッタセンスパッド９から＋Ｘ方向に延在して設けられ、図２に示すように、主電流配線接続領域１１の側面となるセンス用接続点２５でエミッタ電極３と接触する。
エミッタ電極３には、センス用接続点２５以外で、エミッタセンス配線１０と接触しないように、Ｘ方向に延びた切欠領域を設けられる。
図１の上図に示すように、エミッタセンスパッド９は制御ワイヤ７を介して制御端子２に電気的に接続される。具体的には、エミッタセンスパッド９の表面に制御ワイヤ７の一方の先端を接合することにより、エミッタセンスパッド９と制御端子２との電気的接続を図ることができる。
ゲート用制御ワイヤは、制御ワイヤ７と同様、ゲートパッド８の表面上に接合される。なお、制御ワイヤ７やゲート用制御ワイヤの構成材料としてＡｌ等が用いられる。
このように、ＩＧＢＴチップ１内のスイッチング素子であるＩＧＢＴの制御端子として、エミッタ電極３用の制御端子２と、ゲート用制御端子とが存在する。
主電流配線６は、チップ上接合材１３、エミッタ電極３、ＩＧＢＴチップ１内のＩＧＢＴ、コレクタ電極４、及びチップ下接合材１７を介して主電流配線５に電気的に接続される。
したがって、実施の形態１の半導体装置５１は、ＩＧＢＴチップ１内のＩＧＢＴの動作時に、主電流配線５から主電流配線６にかけて主電流がコレクタ電流として流れる。主電流配線５及び６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図１及び図２に示す電流経路ＩＰ１は主電流における電流の流れを示している。
半導体装置５１において、エミッタ電極３、エミッタセンスパッド９、及びエミッタセンス配線１０は、ＩＧＢＴチップ1の表面上に一体的に形成されている。
一方、図１及び図２に示すように、ＩＧＢＴチップ１において、エミッタセンスパッド９及びエミッタセンス配線１０の下方の無効領域２０にはＩＧＢＴの構成要素が形成されていない。この無効領域２０はスイッチング素子であるＩＧＢＴが機能しない領域となっている。なお、無効領域２０として素子分離用のフィールド絶縁膜を形成しても良い。
また、ＩＧＢＴチップ１におけるゲートパッド８の下方の領域も、ＩＧＢＴが機能しない無効領域２０となっている。
図３は図１及び図２で示した半導体装置５１の等価回路を示す回路図である。図３では、エミッタ電極３の抵抗成分を考慮している。また、図３ではゲートパッド８が「Ｇ」で示され、エミッタセンスパッド９が「Ｅs」で示されている。
実際には、エミッタ電極３の抵抗成分は、チップ上接合材１３の下面Ｓ１３と接合している主電流配線接続領域１１を除くすべてのエミッタ電極３内に分布しているが、簡易化のために、図３では、エミッタ電極抵抗成分Ｒ１として集中定数で考える。すなわち、ＩＧＢＴチップ１のＩＧＢＴを２つに分類し、主電流配線接続領域１１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１から離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。この外周領域が表面電極遠隔領域となる。
したがって、図３に示すように、チップ下接合材１７にＩＧＢＴ６１及び６２のコレクタが共通に接続され、示すゲートパッド８にＩＧＢＴ６１及び６２の制御電極であるゲートが共通に接続される。
一方、主電流配線接続領域１１にＩＧＢＴ６２のエミッタ及びエミッタセンスパッド９が電気的に接続される。この際、ＩＧＢＴ６１のエミッタとＩＧＢＴ６１のエミッタとの間にエミッタ電極抵抗成分Ｒ１が存在する。
このエミッタ電極抵抗成分Ｒ１は、エミッタ電極３において、チップ上接合材１３の下面Ｓ１３、すなわち、主電流配線接続領域１１からエミッタ電極３の表面電極遠隔領域に至る距離に基づく抵抗成分となる。したがって、ＩＧＢＴ６１のエミッタはエミッタ電極抵抗成分Ｒ１を介して主電流配線接続領域１１に接続されることになる。
このような等価回路を有する半導体装置５１において、ゲートパッド８とエミッタセンスパッド９との間にゲート電圧ＶGE2を印加し、ＩＧＢＴチップ１内のＩＧＢＴを動作状態にする。ここで、エミッタセンスパッド９より得られる電位が制御用基準電位となる。
すなわち、ＩＧＢＴは制御電極であるゲートを有し、エミッタ電極３の電位を基準電位とした制御電圧であるゲート電圧ＶGE2を、ＩＧＢＴのゲートに印加することにより、ＧＩＢＴは動作制御される。このように、半導体装置５１ではゲート電圧ＶGE2がＩＧＢＴ用の制御電圧となる。
ＩＧＢＴチップ１内のＩＧＢＴがオン状態になると、ＩＧＢＴ６１にコレクタ電流Ｉc1が流れ、ＩＧＢＴ６２にコレクタ電流Ｉc2が流れる。コレクタ電流Ｉc1とコレクタ電流Ｉc2との和がＩＧＢＴの主電流となる。
一方、ＩＧＢＴチップ１は、エミッタセンスパッド９及びエミッタセンス配線１０の下方に無効領域２０を有しているため、ＩＧＢＴ６２のエミッタ電位は主電流の影響受けることはない。
エミッタセンスパッド９及びエミッタセンス配線１０を無効領域２０上に形成することにより、エミッタセンス配線１０には主電流は流れず、主にＩＧＢＴのゲートの充放電電流が流れることなる。ゲートの充放電電流は主電流と比べると２，３桁小さい電流量となるため、エミッタセンス配線１０を流れる電流による電圧降下は無視できるレベルとなる結果、エミッタセンスパッド９の電位である、制御用基準電位は主電流の影響を受けることはない。
ＩＧＢＴ６１，６２のエミッタ間にエミッタ電極抵抗成分Ｒ１が存在するため、ＩＧＢＴ６１及び６２間にエミッタ電極抵抗成分Ｒ１による電圧降下が発生する。半導体装置５１は、上記電圧降下によって、ＩＧＢＴ６１のエミッタ電位はＩＧＢＴ６２のエミッタ電位より相対的に高くなる基準電位上昇特性を有する。この基準電位上昇特性が「基準電位変動特性」に対応する。
すなわち、主電流配線接続領域１１から比較的離れた表面電極遠隔領域における遠隔領域基準電位は、主電流配線接続領域１１からの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受け、制御用基準電位より高くなる基準電位上昇特性を有する。
その結果、以下の式(2)に示すように、ＩＧＢＴ６１のゲート電圧ＶGE1はゲート電圧ＶGE2より低くなる。
ＶGE1＝ＶGE2－Ｒ１・Ｉc1…(2)
式(2)において、エミッタ電極抵抗成分Ｒ１の抵抗値に「Ｒ１」をそのまま用い、コレクタ電流Ｉc1の電流値に「Ｉc1」をそのまま用いている。
式(2)に示すように、基準電位上昇特性によって、ＩＧＢＴ６１のエミッタ電位は（Ｒ１・Ｉc1）分上昇するため、ＩＧＢＴ６１のゲート電圧ＶGE1は、ゲート電圧ＶGE2より低下する。その結果、ＩＧＢＴ６１を流れるコレクタ電流Ｉc1を低減化することができる。
このように、ＩＧＢＴ６１は、エミッタ電極３の面内の電位分布に基づく基準電位上昇特性を有している。特に、短絡等でＩＧＢＴに大電流が流れるときに、この基準電位上昇特性は顕著になる。
したがって、短絡等にＩＧＢＴに大電流が流れようとすると、上記基準電位上昇特性によりＩＧＢＴ６１を流れるコレクタ電流Ｉc1が減少するため、ＩＧＢＴの主電流増大を効果的に抑制することができる。
このように、半導体装置５１は、短絡等の大電流通電時に、エミッタ電極抵抗成分Ｒ１によって、ＩＧＢＴ６１のゲート電圧ＶGE1に負帰還をかけることで、主電流の増大を効果的に抑制して、装置の信頼性を向上させることができる。
すなわち、半導体装置５１は、短絡等の大電流が流れてコレクタ電流Ｉc2が増加しても、コレクタ電流Ｉc1が減少するように電流制御して、コレクタ電流の全体量である（Ｉc1＋Ｉc2）を抑制することにより、装置の信頼性を向上させることができる。
そして、絶縁膜１２の開口領域ＯＰ１２の寸法を設計することで、エミッタ電極抵抗成分Ｒ１の値を任意に調整することができる。例えば、開口領域ＯＰ１２の寸法を小さくすることにより、主電流配線接続領域１１の表面面積を小さくすれば、エミッタ電極抵抗成分Ｒ１が大きくなり、上記基準電位上昇特性を高めることができる。
ただし、エミッタ電極抵抗成分Ｒ１は微小ではあるが電力損失が発生するため、実際の半導体装置に適用する際には、コレクタ電流Ｉc1の電流量減少傾向の度合と電力損失増とのトレードオフを考慮して、開口領域ＯＰ１２の寸法を適切に設計する必要がある。
一方、主電流配線接続領域１１の表面の一部領域のみで、エミッタ電極３とチップ上接合材１３とが電気的に接続されている場合、主電流配線接続領域１１の表面領域のうち、チップ上接合材１３と接触している面積によって、エミッタ電極抵抗成分Ｒ１の大きさが変化するため、最適な設計が難しくなる。
そこで、実施の形態１の半導体装置５１は、チップ上接合材１３の下面Ｓ１３の表面形状を主電流配線接続領域１１の表面形状に合致させ、主電流配線接続領域１１の表面の全領域とチップ上接合材１３の下面Ｓ１３とを接合している。
すなわち、半導体装置５１は、絶縁膜１２の開口領域ＯＰ１２内に存在する主電流配線接続領域１１の表面の全領域と、チップ上接合材１３の下面Ｓ１３とを接触させて、エミッタ電極３，チップ上接合材１３間の電気的接続を図る全面接合構造を実現している。
このため、実施の形態１の半導体装置５１は、開口領域ＯＰ１２の寸法によって正確にエミッタ電極抵抗成分Ｒ１を設定することができる。
上述した全面接合構造を実現すべく、半導体装置５１の組立の際には確実に絶縁膜１２の開口領域ＯＰ１２内にチップ上接合材13を隙間無く設けることが望ましい。このため、実施の形態１では、下面Ｓ１３の下面Ｓ１３を主電流配線接続領域１１の表面と表面形状を合致させている。
例えば、チップ上接合材１３として半田を用いる場合、絶縁膜１２の開口領域ＯＰ１２内をメッキして、開口領域ＯＰ１２内にチップ上接合材１３を隙間無く埋め込むことにより、主電流配線接続領域１１の表面全体と接触する下面Ｓ１３を有するチップ上接合材１３を得ることができる。
このように、実施の形態１の半導体装置５１は、以下の特徴(1)～特徴(3)を有している。
(1) チップ上接合材１３の下面Ｓ１３は主電流配線接続領域１１の表面形状と平面視して合致する形状を有する。
(2) エミッタセンス配線１０は、主電流配線接続領域１１の側面に直接接続される。
(3) ＩＧＢＴチップ１は、エミッタセンスパッド９及びエミッタセンス配線１０の下方の領域において、ＩＧＢＴが機能しない無効領域２０を有する。
なお、上述した特徴(1)～特徴(3)に関し、チップ上接合材１３が「チップ用接合材」に対応し、主電流配線接続領域１１が「配線接続領域」に対応し、エミッタセンス配線１０が「センス配線」に対応し、ＩＧＢＴチップ１が「半導体チップ」に対応し、エミッタセンスパッド９は「センスパッド」に対応し、ＩＧＢＴが「スイッチング素子」に対応する。
実施の形態１の半導体装置５１は、上記した特徴(1)～特徴(3)を有するため、ＩＧＢＴの動作時における、エミッタセンスパッド９より得られる制御用基準電位は、主電流配線接続領域１１からの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受けない。
したがって、ＩＧＢＴチップ１内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE2は制御電圧値ＶＧ０に等しくなる。
一方、半導体装置５１のエミッタ電極３において、ＩＧＢＴ６１のエミッタ電位は、主電流配線接続領域１１からの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受け、ＩＧＢＴ６２のエミッタ電位より高くなる基準電位上昇特性を有している。
したがって、ＩＧＢＴ６１のゲート電圧ＶGE1は上述した式(2)に示すように、ゲート電圧ＶGE2より低下する。
ここで、ＩＧＢＴ６１のエミッタ電位は、主電流配線接続領域１１から比較的離れた表面電極遠隔領域における「遠隔領域基準電位」に対応し、ＩＧＢＴ６２のエミッタ電位は、エミッタセンスパッド９より得られる制御用基準電位に対応し、「基準電位上昇特性」は「基準電位変動特性」に対応する。
したがって、実施の形態１の半導体装置５１は、短絡時等にエミッタ電極３を流れる主電流として大電流が流れる際、上記基準電位上昇特性に伴い、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量を低減化することができる。
その結果、実施の形態１の半導体装置５１は、コレクタ電流Ｉc1の低減化によって、ＩＧＢＴの主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
なお、実施の形態１の上述した効果に関し、エミッタ電極３が「表面電極」に対応する。また、ＩＧＢＴチップ１内のＩＧＢＴをＩＧＢＴ６１及び６２に分類した場合、ゲート電圧ＶGE2がＩＧＢＴ６２用の「制御電圧」に対応し、ゲート電圧ＶGE1がＩＧＢＴ６１用の「制御電圧」に対応する。
＜実施の形態２＞
図４は本開示の実施の形態２である半導体装置５２の構造を示す説明図である。図４の上図が断面図であり、下図が平面図である。図４の下図のＣ－Ｃ断面が図４の上図となり、図４の上図及び下図それぞれにＸＹＺ直交座標系を記す。
図４で示す半導体装置５２は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１Ｂをパッケージングしている。
図４に示すように、ＩＧＢＴチップ１Ｂの表面上にエミッタ電極３が設けられ、裏面上にコレクタ電極４が設けられる。裏面電極となるコレクタ電極４はチップ下接合材１７を介して主電流配線５に電気的に接続される。
複数の主電流ワイヤ１４それぞれの一端は各々エミッタ電極３の表面上の複数のチップ用接続点２３Ｂのうち対応するチップ用接続点２３Ｂで接触することにより、エミッタ電極３と電気的に接続される。複数のチップ用接続点２３ＢはＸ方向中央付近にＹ方向に沿って離散的に設けられる。このように、複数の主電流ワイヤ１４のそれぞれ一端はエミッタ電極３の表面上で接合される。複数の主電流ワイヤ１４の他端は主電流配線６に表面上に接合される。複数の主電流ワイヤ１４は「複数のチップ用ワイヤ」に対応する。
制御ワイヤ７Ｂの一端はエミッタ電極３の表面上のセンス用接続点２５Ｂで接触することにより、エミッタ電極３と電気的に接続される。すなわち、制御ワイヤ７Ｂの一端はエミッタ電極３の表面上で接合される。
また、図４の下図に示すように、センス用接続点２５Ｂは、複数のチップ用接続点２３Ｂのうち、＋Ｙ方向側から３，４番目のチップ用接続点２３Ｂの近くに設けられる。なお、制御ワイヤ７Ｂと複数の主電流ワイヤ１４とは互いに接触することなく電気的に独立して設けられる。制御ワイヤ７Ｂの他端は制御端子２に接合される。
ここで、エミッタ電極３において複数のチップ用接続点２３Ｂを含む領域が主電流配線接続領域１１Ｂとして規定され、エミッタ電極３において主電流配線接続領域１１Ｂから最も離れた位置が電極遠隔位置として規定される。図４で示すエミッタ電極３では－Ｘ側の外周面が電極遠隔位置となる。なお、エミッタ電極３は「表面電極」に相当し、主電流配線接続領域１１Ｂが「配線接続領域」に相当する。
センス用接続点２５Ｂは、チップ用接続点２３Ｂ及び上記電極遠隔位置のうち、チップ用接続点２３Ｂに近い位置に設けられる接続点配置条件を満足している。
センス用接続点２５Ｂは、複数の主電流ワイヤ１４うち少なくとも一つの主電流ワイヤ１４との関係において、上記接続点配置条件を満足すれば良い。また、センス用接続点２５Ｂより得られる電位が制御用基準電位となる。
図４に示すように、ゲートパッド８がＩＧＢＴチップ１Ｂの表面上にエミッタ電極３と接触することなく設けられる。ゲートパッド８は、ＩＧＢＴチップ１Ｂの－Ｘ方向側の端部領域に設けられる。ゲートパッド８は平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈している。また、ＩＧＢＴチップ１Ｂにおけるゲートパッド８の下方の領域は、ＩＧＢＴが機能しない無効領域となっている。
ゲートパッド８は、図示しないゲート配線を介してＩＧＢＴのゲート電極に電気的に接続されており、図示しないゲート用制御ワイヤを介して、図示しないゲート用制御端子に電気的に接続される。
ゲート用制御ワイヤは、ゲートパッド８の表面上に接合される。なお、制御ワイヤ７Ｂ、主電流ワイヤ１４及びゲート用制御ワイヤの構成材料としてＡｌ等が用いられる。
このように、実施の形態２は、実施の形態１と同様、ＩＧＢＴチップ１Ｂ内のスイッチング素子であるＩＧＢＴの制御端子として、エミッタ電極３用の制御端子２と、ゲート用制御端子を有している。
主電流配線６は、複数の主電流ワイヤ１４、エミッタ電極３、ＩＧＢＴチップ１Ｂ内のＩＧＢＴ、コレクタ電極４、及びチップ下接合材１７を介して主電流配線５に電気的に接続される。
したがって、実施の形態２の半導体装置５２は、ＩＧＢＴチップ１Ｂ内のＩＧＢＴの動作時に、主電流配線５から主電流配線６にかけて主電流がコレクタ電流として流れる。主電流配線５及び６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図４に示す電流経路ＩＰ２は主電流における電流の流れを示している。
実施の形態２の半導体装置５２は、実施の形態１と同様、図３で示す等価回路で現れる。ただし、図３で示す主電流配線接続領域１１が主電流配線接続領域１１Ｂに置き換わり、エミッタセンスパッド９がセンス用接続点２５Ｂに置き換わっている。
すなわち、ＩＧＢＴチップ１Ｂ内のＩＧＢＴに関し、主電流配線接続領域１１Ｂ及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１Ｂから離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。この外周領域が表面電極遠隔領域となる。
なお、半導体装置５２の等価回路を図３で示す回路とすべく、センス用接続点２５Ｂを複数のチップ用接続点２３Ｂのうちのいずれかに近接配置することが望ましい。すなわち、センス用接続点２５Ｂと主電流配線接続領域１１Ｂとの間の抵抗成分が無視できるレベルに、センス用接続点２５Ｂを複数のチップ用接続点２３Ｂのいずれかに近接配置することが望ましい。
したがって、実施の形態２の半導体装置５２は、半導体装置５１と同様、短絡等の大電流通電時に、ＩＧＢＴ６１の基準電位上昇特性により、ＩＧＢＴ６１のゲート電圧ＶGE1に負帰還をかけることで、主電流の増大を効果的に抑制して、装置の信頼性を向上させることができる。
このように、実施の形態２の半導体装置５２は、以下の特徴(4)を有している。
(4) 制御ワイヤ７Ｂのセンス用接続点２５Ｂは、エミッタ電極３におけるチップ用接続点２３Ｂ及び電極遠隔位置のうち、チップ用接続点２３Ｂに近い位置に設けられる接続点配置条件を満足する。
なお、上述した特徴(4)に関し、制御ワイヤ７Ｂが「センス用接続部材」あるいは「センス用ワイヤ」に対応し、エミッタ電極３が「表面電極」に対応する。
実施の形態２の半導体装置５２は、上記した特徴(4)を有している。したがって、半導体装置５２は、センス用接続点２５Ｂを複数のチップ用接続点２３Ｂのうち一の接続点に近づけて配置することにより、ＩＧＢＴの動作時において、センス用接続点２５Ｂより得られる制御用基準電位は、主電流配線接続領域１１Ｂからの距離に基づくエミッタ電極抵抗成分Ｒ１の影響をほとんど受けない。
したがって、ＩＧＢＴチップ１Ｂ内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE2は制御電圧値ＶＧ０に等しくなる。
一方、半導体装置５２のエミッタ電極３において、ＩＧＢＴ６１のエミッタ電位は、主電流配線接続領域１１Ｂからの距離に基づくエミッタ電極抵抗成分Ｒ１の影響を受け、ＩＧＢＴ６２のエミッタ電位より高くなる基準電位上昇特性を有している。
したがって、ＩＧＢＴ６１のゲート電圧ＶGE1は上述した式(2)に示すように、ゲート電圧ＶGE2より低下する。
ここで、ＩＧＢＴ６１のエミッタ電位は、ワイヤ接続領域から比較的離れた表面電極遠隔領域における「遠隔領域基準電位」に対応する。
したがって、実施の形態２の半導体装置５２は、エミッタ電極３を流れる主電流として短絡時等に大電流が流れる際、ＩＧＢＴ６１の上記基準電位上昇特性に伴い、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量を低減化することができる。
その結果、実施の形態２の半導体装置５２は、コレクタ電流Ｉc1の低減化によって、ＩＧＢＴの主電流の電流量増加を効果的に抑制し、装置の信頼性の向上を図ることができる。
さらに、実施の形態２の半導体装置５２は、制御ワイヤ７Ｂによって、比較的簡単にエミッタ電極３のセンス用接続点２５Ｂと制御端子２との電気的接続を図ることができる。
加えて、実施の形態２の半導体装置５２は、複数の主電流ワイヤ１４によってエミッタ電極３との電気的接続を図ることにより比較的大きな主電流を外部に取り出すことができる。
なお、実施の形態２の上述した効果に関し、エミッタ電極３が「表面電極」に対応する。また、ＩＧＢＴチップ１内のＩＧＢＴをＩＧＢＴ６１及び６２に分類した場合、ゲート電圧ＶGE2がＩＧＢＴ６２用の「制御電圧」に対応し、ゲート電圧ＶGE1がＩＧＢＴ６１用の「制御電圧」に対応する。さらに、制御ワイヤ７Ｂが「センス用接合部材」あるいは「センス用ワイヤ」に対応し、主電流ワイヤ１４が「チップ用ワイヤ」に対応する。
制御ワイヤ７Ｂのセンス用接続点２５Ｂは、上述した接続点配置条件を満足することにより、上記効果を発揮できる。
しかし、実施の形態２の半導体装置５２が上記効果を発揮する際、センス用接続点２５Ｂは、複数のチップ用接続点２３Ｂのいずれかに可能な限り近づけることが望ましい。なぜなら、エミッタ電極３のエミッタ電極抵抗成分Ｒ１を大きくし、主電流の電流量の抑制効果を高めることができるからである。
さらに、センス用接続点２５Ｂは、複数のチップ用接続点２３Ｂのうち、エミッタ電極３の中央に存在する接続点に近づけた方が望ましい。
なぜなら、エミッタ電極３上において、センス用接続点２５Ｂと、Ｙ方向の両端に存在するチップ用接続点２３Ｂそれぞれとの間の電位差を最小限に抑えることができるからである。
＜実施の形態３＞
図５は本開示の実施の形態３である半導体装置５３の構造を示す説明図である。図５の上図が断面図であり、下図が平面図である。図５の下図のＤ－Ｄ断面が図５の上図となり、図５の上図及び下図それぞれにＸＹＺ直交座標系を記す。
図５で示す半導体装置５３は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１Ｃをパッケージングしている。以下、図４で示した半導体装置５２と同じ箇所は同一符号を付して説明を適宜省略し、半導体装置５３の特徴箇所を中心に説明する。
図５に示すように、ゲートパッド８がＩＧＢＴチップ１Ｃの表面上にエミッタ電極３と接触することなく設けられ、エミッタセンスパッド９がＩＧＢＴチップ１Ｃの表面上にゲートパッド８及びエミッタ電極３と接触することなく設けられる。ゲートパッド８及びエミッタセンスパッド９は、ＩＧＢＴチップ１Ｃの－Ｘ方向側の端部領域に設けられる。
ゲートパッド８及びエミッタセンスパッド９はそれぞれ平面視してＹ方向の長さがＸ方向の長さより少し長い矩形状を呈している。
ゲートパッド８は、図示しないゲート配線を介してＩＧＢＴのゲート電極に電気的に接続されており、図示しないゲート用制御ワイヤを介して、図示しないゲート用制御端子に電気的に接続される。
エミッタセンス配線１０は、ＩＧＢＴチップ１Ｃの表面上に設けられ、エミッタ電極３とエミッタセンスパッド９とを電気的に接続するセンス配線となる。具体的には、エミッタセンス配線１０はエミッタセンスパッド９から＋Ｘ方向に延在して設けられ、主電流配線接続領域１１の側面となるセンス用接続点２５Ｃでエミッタ電極３と直接接触する。
エミッタ電極３には、センス用接続点２５Ｃ以外で、エミッタセンス配線１０と接触しないように、Ｘ方向に延びた切欠領域が設けられる。
センス用接続点２５Ｃは、エミッタ電極３におけるチップ用接続点２３Ｂ及び電極遠隔位置のうち、チップ用接続点２３Ｂに近い位置に設けられる接続点配置条件を満足している。
センス用接続点２５Ｃは、複数の主電流ワイヤ１４のうち少なくとも一つの主電流ワイヤ１４との関係において、上記接続点配置条件を満足すれば良い。
図５の下図に示すように、センス用接続点２５Ｃは、複数のチップ用接続点２３Ｂのうち、＋Ｙ方向側から５番目のチップ用接続点２３Ｂの近くに設けられ、上記接続点配置条件を満足する。
図５の上図に示すように、エミッタセンスパッド９は制御ワイヤ７を介して制御端子２に電気的に接続される。具体的には、エミッタセンスパッド９の表面に制御ワイヤ７の先端を接合することにより、エミッタセンスパッド９と制御端子２との電気的接続を図ることができる。
なお、制御ワイヤ７、主電流ワイヤ１４、及びゲート用制御ワイヤの構成材料としてＡｌ等が用いられる。
さらに、ＩＧＢＴチップ１Ｃにおいて、エミッタセンスパッド９及びエミッタセンス配線１０の下方の無効領域２０ＣにはＩＧＢＴの構成要素が形成されていない。この無効領域２０Ｃはスイッチング素子であるＩＧＢＴが機能しない領域となっている。
さらに、ＩＧＢＴチップ１Ｃ内において、ゲートパッド８の下方の領域も、ＩＧＢＴが機能しない無効領域２０Ｃとなっている。
このように、実施の形態３は、実施の形態１及び実施の形態２と同様、ＩＧＢＴチップ１Ｃ内のスイッチング素子であるＩＧＢＴの制御端子として、エミッタ電極３用の制御端子２と、ゲート用制御端子を有している。
主電流配線６は、複数の主電流ワイヤ１４、エミッタ電極３、ＩＧＢＴチップ１Ｃ内のＩＧＢＴ、コレクタ電極４、及びチップ下接合材１７を介して主電流配線５に電気的に接続される。
したがって、実施の形態３の半導体装置５３は、ＩＧＢＴチップ１Ｃ内のＩＧＢＴの動作時に、主電流配線５から主電流配線６にかけて主電流がコレクタ電流として流れる。主電流配線５及び６は、ＩＧＢＴを流れる主電流を取り出すための外部配線となる。図５に示す電流経路ＩＰ３は主電流における電流の流れを示している。
実施の形態３の半導体装置５３は、実施の形態１及び実施の形態２と同様、図３で示す等価回路で現れる。ただし、図３で示す主電流配線接続領域１１が主電流配線接続領域１１Ｂに置き換わる。
したがって、実施の形態３の半導体装置５３は、半導体装置５１及び実施の形態２と同様に、装置の信頼性の向上を図ることができる。
実施の形態３の半導体装置５３はさらに以下の効果を奏する。実施の形態２の実施の形態５２では、制御ワイヤ７Ｂと複数の主電流ワイヤ１４と干渉を避けるべく、制御ワイヤ７Ｂのセンス用接続点２５Ｂと主電流ワイヤ１４のチップ用接続点２３Ｂとの距離を一定距離以上にする必要があった。
一方、実施の形態３では、センス用接続部材として、制御ワイヤ７Ｂでなくゲートパッド８及びエミッタセンスパッド９を用いている。したがって、半導体装置５３では、チップ用接続点２３Ｂにセンス用接続点２５Ｃを近づけても上記干渉は生じないため、チップ用接続点２３Ｂ，センス用接続点２５Ｃ間の距離を短くして、エミッタ電極抵抗成分Ｒ１を大きくし、主電流の電流量抑制効果を高めることができる。
このように、実施の形態３の半導体装置５３は、チップ用接続点２３Ｂに比較的近いセンス用接続点２５Ｃでエミッタセンス配線１０を接続することより、安定性良くエミッタ電極３との電気的に接続を図ることができる。
加えて、ＩＧＢＴチップ１Ｃは、エミッタセンスパッド９及びエミッタセンス配線１０の下方の領域において、ＩＧＢＴが機能しない無効領域２０Ｃを有するため、図３で示す等価回路において、ＩＧＢＴ６２のエミッタ電位は主電流の影響を受けることはない。
なお、実施の形態３の上述した効果に関し、エミッタセンス配線１０が「センス配線」に対応し、エミッタ電極３が「表面電極」に対応し、ＩＧＢＴチップ１Ｃが「半導体チップ」に対応し、エミッタセンスパッド９が「センスパッド」に対応し、エミッタセンス配線１０が「センス配線」に対応し、ＩＧＢＴが「スイッチング素子」に対応する。
また、ＩＧＢＴ６２のエミッタ電位は、エミッタセンスパッド９より得られる制御用基準電位となる。
＜実施の形態４＞
図６及び図７は本開示の実施の形態４である半導体装置５４の構造を示す説明図である。図６の上図が断面図であり、下図が平面図であり、図７が平面図である。図６の下図のＥ－Ｅ断面が図６の上図となり、図７のＦ－Ｆ断面も図６の上図となる。図６の上図及び下図並びに図７それぞれにＸＹＺ直交座標系を記す。
図６の下図は、最上部を絶縁膜１２とした平面図であり、図７は最上部をエミッタ電極３とした平面図である。
図６及び図７で示す半導体装置５４は、スイッチング素子としてＩＧＢＴを用い、ＩＧＢＴを内部に有する半導体チップであるＩＧＢＴチップ１Ｄをパッケージングしている。
以下、図１及び図２で示した実施の形態１の半導体装置５１と同じ箇所は同一符号を付して説明を適宜省略し、半導体装置５４の特徴箇所を中心に説明する。なお、図６及び図７に示す電流経路ＩＰ４は主電流における電流の流れを示している。
実施の形態４の半導体装置５４は、半導体装置５１の特徴(1)～特徴(3)に加え、以下の特徴(5)～特徴(7)を有している。
(5) ＩＧＢＴチップ１Ｄは、本来のＩＧＢＴと等価なスイッチング動作を行う電流検出用ＩＧＢＴをさらに有し、電流検出用ＩＧＢＴはＩＧＢＴチップ１Ｄの電流検出素子形成領域２７内に設けられる。
(6) ＩＧＢＴチップ１Ｄの電流検出素子形成領域２７の表面上に、エミッタ電極３に接触することなく設けられ、電流検出用ＩＧＢＴの動作時に検出電流が流れる電流検出出力パッド１５をさらに備えている。
(7) 電流検出出力パッド１５より得られる電流がセンス電流Ｉsとなる。
なお、上述した特徴(5)～特徴(7)に関し、ＩＧＢＴチップ１Ｄが「半導体チップ」に対応し、ＩＧＢＴが「スイッチング素子」に対応し、電流検出用ＩＧＢＴが「電流検出素子」に対応し、エミッタ電極３が「表面電極」に対応し、電流検出出力パッド１５が「電流検出用パッド」に対応する。
また、実施の形態１と同様、エミッタセンスパッド９及びエミッタセンス配線１０の下方の無効領域２０ＤにはＩＧＢＴの構成要素が形成されていない。この無効領域２０Ｄはスイッチング素子であるＩＧＢＴが機能しない領域となっている。
さらに、ＩＧＢＴチップ１Ｄ内において、ゲートパッド８の下方の領域も、ＩＧＢＴが機能しない無効領域２０Ｄとなっている。
加えて、ＩＧＢＴチップ１Ｄ内において、電流検出素子形成領域２７の周囲にも無効領域２０Ｄが形成されている。無効領域２０Ｄは素子分離領域として機能するため、電流検出素子形成領域２７内の電流検出用ＩＧＢＴは、エミッタ電極３の下方の本来のＩＧＢＴと独立して設けられる。
電流検出出力パッド１５は電流検出素子形成領域２７上に、エミッタ電極３、ゲートパッド８及びエミッタセンスパッド９に接触することなく設けられ、電流検出用ＩＧＢＴのエミッタ電極として機能し、図６の上図に示すように、制御ワイヤ７Ｄを介して制御端子２Ｄに電気的に接続される。このように、電流検出出力パッド１５はエミッタ電極３と独立して設けられる。
図８は図６及び図７で示した半導体装置５４の等価回路を示す回路図である。図８では、エミッタ電極３の抵抗成分を考慮している。また、図８ではゲートパッド８が「Ｇ」で示され、エミッタセンスパッド９が「Ｅs」で示され、電流検出出力パッド１５が「Ｓ」で示されている。
簡易化のために、図８では、エミッタ電極抵抗成分Ｒ１として集中定数で考える。すなわち、ＩＧＢＴチップ１ＤのＩＧＢＴを２つに分類し、主電流配線接続領域１１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、主電流配線接続領域１１から離れたエミッタ電極３の外周領域にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。この外周領域が表面電極遠隔領域となる。
図１１は、半導体装置５４と同様に電流検出機能を持たせた、比較用の半導体装置５９Ｂの等価回路を示す回路図である。半導体装置５９Ｂは図９及び図１０で示した基本技術の半導体装置５９に電流検出出力パッド１５を追加した構成である。また、図１１ではゲートパッド３８が「Ｇ」で示され、エミッタセンスパッド３９が「Ｅs」で示され、電流検出出力パッド１５が「Ｓ」で示されている。
図１１では、エミッタ電極抵抗成分Ｒ９として集中定数で考える。すなわち、ＩＧＢＴチップ３１のＩＧＢＴを２つに分類し、主電流配線接続領域４１及びその付近にコレクタ電流Ｉc2を流すＩＧＢＴをＩＧＢＴ６２とし、エミッタセンスパッド３９及びその付近にコレクタ電流Ｉc1を流すＩＧＢＴをＩＧＢＴ６１としている。
また、図８及び図１１で共通に、電流検出用ＩＧＢＴをＩＧＢＴ６３とし、ＩＧＢＴ６３のゲートはゲートパッド８に接続され、エミッタはエミッタ電極抵抗成分Ｒ１あるいはＲ９を介することなく電流検出出力パッド１５に接続される。ここで、ＩＧＢＴ６３を流れる電流をセンス電流Ｉsとする。
さらに、説明簡易化のために電流検出出力パッド１５とエミッタセンスパッド９あるいはエミッタセンスパッド３９との間を短絡している。
図１０で示した半導体装置５９の等価回路と同様、半導体装置５９Ｂは、エミッタ電極抵抗成分Ｒ９の影響を受け、ＩＧＢＴ６２のコレクタ電流Ｉc2は増加する傾向を有する。
一方、ＩＧＢＴ６１のゲート電圧ＶGE1及びＩＧＢＴ６３のゲート電圧ＶGE3は共にエミッタ電極抵抗成分Ｒ９の影響を受けない。
したがって、ＩＧＢＴチップ３１内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE1及びゲート電圧ＶGE3は共に制御電圧値ＶＧ０に等しくなる。
このため、半導体装置５９Ｂにおいて、コレクタ電流Ｉc2の増加に対してコレクタ電流Ｉc1及びセンス電流Ｉsは影響を受けない。
すなわち、半導体装置５９Ｂは、センス電流Ｉsによってコレクタ電流Ｉc1を正確に検出することができるが、センス電流Ｉsによってコレクタ電流Ｉc2を正確に検出することはできない検出特性を有している。
したがって、半導体装置５９Ｂにおいて、ＩＧＢＴの主電流（＝Ｉc1＋Ｉc2）が増加した場合、主電流におけるコレクタ電流Ｉc2の電流比率が増加する分、センス電流Ｉsによる主電流の検出感度は相対的に低下してしまう。
一方、実施の形態４の半導体装置５４は、半導体装置５１と同様、エミッタ電極抵抗成分Ｒ１の影響を受け、ＩＧＢＴ６１のコレクタ電流Ｉc1が減少する傾向を有する。
一方、半導体装置５４は、半導体装置５１と同様、ＩＧＢＴ６２のゲート電圧ＶGE2はエミッタ電極抵抗成分Ｒ１の影響を受けない。
さらに、ＩＧＢＴ６３のゲート電圧ＶGE3もエミッタ電極抵抗成分Ｒ１の影響を受けない。なぜなら、電流検出出力パッド１５の下方が電流検出素子形成領域２７であり、電流検出出力パッド１５は比較的小さく形成することができるため、電流検出用ＩＧＢＴの動作時におけるゲート電圧ＶGE3は、電流検出出力パッド１５の抵抗成分の影響をほとんど受けないからである。
したがって、ＩＧＢＴチップ１Ｄ内のＩＧＢＴにおける本来のゲート，エミッタ間電圧の電圧値を制御電圧値ＶＧ０とすると、ゲート電圧ＶGE2及びゲート電圧ＶGE3は共に制御電圧値ＶＧ０に等しくなる。
このため、実施の形態４の半導体装置５４において、コレクタ電流Ｉc1の減少に対してコレクタ電流Ｉc2及びセンス電流Ｉsは影響を受けない。
半導体装置５４は、センス電流Ｉsによってコレクタ電流Ｉc2を正確に検出することができるが、センス電流Ｉsによってコレクタ電流Ｉc1を正確に検出することはできない検出特性を有している。
したがって、実施の形態４の半導体装置５４において、ＩＧＢＴの主電流（＝Ｉc1＋Ｉc2）が増加した場合、主電流におけるコレクタ電流Ｉc1の電流比率が減少し、コレクタ電流Ｉc2の電流比率が増加する分、センス電流Ｉsによる主電流の検出感度は相対的に高くなる。
実施の形態４の半導体装置５４は、ＩＧＢＴのエミッタ電極３に主電流が流れる際、ゲート電圧ＶGE1がゲート電圧ＶGE2より低くなり、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量が低下する。
一方、ゲート電圧ＶGE1及びゲート電圧ＶGE3は、エミッタ電極抵抗成分Ｒ１の影響を受けないため、コレクタ電流Ｉc1が減少しても、コレクタ電流Ｉc2及びセンス電流Ｉsは減少しない。
その結果、ＩＧＢＴチップ１Ｄ内のＩＧＢＴに流れる主電流のうち、表面電極遠隔領域を流れるコレクタ電流Ｉc1の電流量が低下して、主電流におけるコレクタ電流Ｉc2の比率が増加する分、電流検出用ＩＧＢＴを流れるセンス電流Ｉsに基づく主電流の検出感度の向上を図ることができる。
上述した実施の形態４の効果に関し、ＩＧＢＴは「スイッチング素子」に対応し、エミッタ電極３は「表面電極」に対応する。また、ＩＧＢＴチップ１Ｄ内の本来のＩＧＢＴをＩＧＢＴ６１及び６２に分類した場合、ゲート電圧ＶGE1はＩＧＢＴ６１用の「制御電圧」に対応し、ゲート電圧ＶGE2はＩＧＢＴ６２用の「制御電圧」に対応する。さらに、電流検出出力パッド１５は「電流検出用パッド」に対応し、ゲート電圧ＶGE3はＩＧＢＴ６３用の「制御電圧」に対応する。
なお、実施の形態４の半導体装置５４として、実施の形態５１を基本として、電流検出出力パッド１５及び電流検出素子形成領域２７等を追加する構造を示した。この構造に限定されず、半導体装置５２または半導体装置５３を基本として、電流検出出力パッド１５及び電流検出素子形成領域２７等を追加する構造を変形例として採用しても良い。実施の形態４の変形例においても、実施の形態４の固有の効果を同様に発揮することができる。
＜その他＞
実施の形態１～実施の形態４の半導体装置５１～５４では、スイッチング素子としてＩＧＢＴを用いている。スイッチング素子としてＩＧＢＴを用いることにより、以下の効果を奏する。以下、実施の形態１の半導体装置５１を代表して説明する。
半導体装置５１のＩＧＢＴチップ１内に設けられるＩＧＢＴはＰＮ接合を持ち、通電時は常に立ち上がり電圧(１ＶＦ≒０.７Ｖ)分の損失が生じている。ここで、「ＶＦ」はダイオードの順方向電圧を意味し、１ＶＦ分の損失は、エミッタ電極３，コレクタ電極４間で発生している。
このため、表面電極であるエミッタ電極３の微小なエミッタ電極抵抗成分Ｒ１による損失が生じたとしても、もともとの立ち上がり電圧による上述した１ＶＦ分の損失の方が支配的となる。したがって、半導体装置５１において、エミッタ電極抵抗成分Ｒ１を大きく設計しても、損失増を許容しやすく、装置の信頼性をより高めることができる。
このように、ＩＧＢＴチップ１内に設けるスイッチング素子としてＩＧＢＴを用いた場合、ＩＧＢＴはエミッタ電極３のエミッタ電極抵抗成分Ｒ１による損失によって、通電時における立ち上がり電圧が影響を受けにくい特性を有するため、信頼性の高い半導体装置５１を得ることができる。
なお、スイッチング素子としてＩＧＢＴ以外にＭＯＳＦＥＴ等の他の半導体素子を用いても良い。ＭＯＳＦＥＴとしての構成材料としては、例えば、珪素（Ｓｉ）または炭化珪素（ＳｉＣ）が考えられる。この場合でも、実施の形態１～実施の形態４で示した効果を発揮することできる。
また、ＩＧＢＴで代表されるスイッチング素子は、珪素（Ｓｉ）によって形成されるのが一般的であるが、変形例として、スイッチング素子を、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって構成することが考えられる。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドがある。
以下、ワイドバンドギャップ半導体によって構成されたスイッチング素子を有する半導体装置として、実施の形態１の半導体装置５１の変形例を代表させて説明する。
半導体装置５１の変形例では、ワイドバンドギャップ半導体によってＩＧＢＴが構成されている。このＩＧＢＴは、耐電圧性が高く、許容電流密度も高いため、ＩＧＢＴの小型化を図ることができる。したがって、半導体装置５１の変形例は、小型化されたＩＧＢＴをＩＧＢＴチップ１内に設けることにより、半導体モジュールとしての装置の小型化を図ることができる効果を奏する。
また、ワイドギャップ半導体は、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能となるため、半導体装置５１の変形例は、半導体モジュールとして、より一層の小型化を図ることができる。
このように、半導体装置５１の変形例におけるＩＧＢＴは、ワイドギャップ半導体により構成されている。上述したように、ワイドバンドギャップ半導体は、耐電圧性及び許容電力密度が高く、耐熱性も高い特性を有するため、半導体装置５１の変形例は、装置小型化を図ることができる。
さらに、ワイドギャップ半導体は、電力損失が低いため、ＩＧＢＴ子の高効率化が図れ、ひいてはＩＧＢＴを有する半導体モジュールの高効率化ができる。上記のような高耐熱、低損失という特性からエミッタ電極３のエミッタ電極抵抗成分Ｒ１よる損失悪化増を許容しやすい。
このように、半導体装置５１の変形例は、上述した様々な効果を発揮することができる。なお、上述した効果におけるＩＧＢＴは「スイッチング素子」に対応し、ＩＧＢＴチップ１は「半導体チップ」に対応し、エミッタ電極３は「表面電極」に対応する。
なお、ＩＧＢＴチップ１，１Ｂ～１Ｄ内に設けたＩＧＢＴに代表されるスイッチング素子は、プレーナ型であっても、トレンチ型であっても適用可能であることは勿論である。
また、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１，１Ｂ～１Ｄ ＩＧＢＴチップ、２ 制御端子、３ エミッタ電極、４ コレクタ電極、５，６ 主電流配線、７，７Ｂ 制御ワイヤ、８ ゲートパッド、９ エミッタセンスパッド、１０ エミッタセンス配線、１１ 主電流配線接続領域、１２ 絶縁膜、１３ チップ上接合材、１４ 主電流ワイヤ、１５ 電流検出出力パッド、２０，２０Ｃ，２０Ｄ 無効領域、２７ 電流検出素子形成領域。

Claims (6)

  1. 内部にスイッチング素子を有する半導体チップと、
    前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより前記スイッチング素子は動作制御され、
    前記表面電極上に設けられる絶縁膜をさらに備え、前記絶縁膜は開口領域を有し、前記表面電極において前記開口領域内の領域が配線接続領域となり、
    下面を有し、下面と前記配線接続領域の表面とが接触することにより、前記表面電極に電気的に接続されるチップ用接合材と、
    前記半導体チップの表面上に前記表面電極と独立して設けられるセンスパッドと、
    前記半導体チップの表面上に設けられ、前記表面電極と前記センスパッドとを電気的に接続するセンス配線とをさらに備え、
    前記センスパッドの電位が前記スイッチング素子の制御用基準電位となり、
    前記チップ用接合材の下面は平面視して前記配線接続領域の表面形状と合致する形状を有し、
    前記センス配線は前記配線接続領域に接続され、
    前記半導体チップは、前記センスパッド及び前記センス配線の下方の領域において、前記スイッチング素子が機能しない無効領域を有する、
    半導体装置。
  2. 内部にスイッチング素子を有する半導体チップと、
    前記半導体チップの表面上に設けられ、前記スイッチング素子の動作時に主電流が流れる表面電極とを備え、前記スイッチング素子は制御電極を有し、前記表面電極の電位を基準電位とした制御電圧を前記制御電極に印加することにより、前記スイッチング素子は動作制御され、
    前記表面電極の表面上のチップ用接続点で接触することにより、前記表面電極と電気的に接続されるチップ用ワイヤと、
    前記表面電極のセンス用接続点で接触することにより、前記表面電極と電気的に接続されるセンス用接続部材と、
    前記センス用接続点の電位が前記スイッチング素子の制御用基準電位となり、前記表面電極において前記チップ用接続点を含む領域が配線接続領域として規定され、前記表面電極において前記配線接続領域から最も離れた位置が電極遠隔位置として規定され、
    前記センス用接続点は、前記チップ用接続点及び前記電極遠隔位置のうち、前記チップ用接続点に近い位置に設けられる接続点配置条件を満足し、
    前記センス用接続部材は
    前記半導体チップの表面上に前記表面電極と独立して設けられるセンスパッドと、
    前記半導体チップの表面上に設けられ、前記表面電極と前記センスパッドとを電気的に接続するセンス配線とを含み、
    前記センス用接続点は、前記配線接続領域の側面に存在し、
    前記センス配線は前記センス用接続点で前記表面電極と接触することにより、前記表面電極と電気的に接続され、
    前記半導体チップは、前記センスパッド及び前記センス配線の下方の領域において、前記スイッチング素子が機能しない無効領域を有する、
    半導体装置。
  3. 請求項２記載の半導体装置であって、
    前記チップ用ワイヤは複数のチップ用ワイヤを含み、
    前記センス用接続点は、前記複数のチップ用ワイヤのうち少なくとも一つのチップ用ワイヤとの関係において、前記接続点配置条件を満足する、
    半導体装置。
  4. 請求項１から請求項３のうち、いずれか１項に記載の半導体装置であって、
    前記半導体チップは、前記スイッチング素子と独立して設けられ、前記スイッチング素子と等価なスイッチング動作を行う電流検出素子をさらに有し、前記電流検出素子は前記半導体チップの電流検出素子形成領域内に設けられ、
    前記半導体装置は、
    前記半導体チップの前記電流検出素子形成領域上に、前記表面電極と独立して設けられ、前記電流検出素子の動作時に検出電流が流れる電流検出用パッドをさらに備える、
    半導体装置。
  5. 請求項１から請求項４のうち、いずれか１項に記載の半導体装置であって、
    前記スイッチング素子はＩＧＢＴである、
    半導体装置。
  6. 請求項１から請求項５のうち、いずれか１項に記載の半導体装置であって、
    前記スイッチング素子はワイドバンドギャップ半導体により構成される、
    半導体装置。
JP2022524780A 2020-05-21 2020-05-21 半導体装置 Active JP7353482B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020031 WO2021234883A1 (ja) 2020-05-21 2020-05-21 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021234883A1 JPWO2021234883A1 (ja) 2021-11-25
JP7353482B2 true JP7353482B2 (ja) 2023-09-29

Family

ID=78708263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022524780A Active JP7353482B2 (ja) 2020-05-21 2020-05-21 半導体装置

Country Status (5)

Country Link
US (1) US20230155012A1 (ja)
JP (1) JP7353482B2 (ja)
CN (1) CN115668508A (ja)
DE (1) DE112020007221T5 (ja)
WO (1) WO2021234883A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164858A (ja) 1998-11-25 2000-06-16 Denso Corp 半導体装置
JP2010263032A (ja) 2009-05-01 2010-11-18 Mitsubishi Electric Corp 半導体装置
WO2018211735A1 (ja) 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5755533B2 (ja) 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164858A (ja) 1998-11-25 2000-06-16 Denso Corp 半導体装置
JP2010263032A (ja) 2009-05-01 2010-11-18 Mitsubishi Electric Corp 半導体装置
WO2018211735A1 (ja) 2017-05-19 2018-11-22 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2021234883A1 (ja) 2021-11-25
US20230155012A1 (en) 2023-05-18
CN115668508A (zh) 2023-01-31
DE112020007221T5 (de) 2023-03-09
JPWO2021234883A1 (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
US11515292B2 (en) Semiconductor device
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
WO2017169693A1 (ja) 半導体モジュール
US11456244B2 (en) Semiconductor device
JP2007281443A (ja) 電力用半導体装置
US12033984B2 (en) Semiconductor device
JP7481343B2 (ja) 半導体装置
WO2022059251A1 (ja) 半導体装置
JP7353482B2 (ja) 半導体装置
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
JP5566354B2 (ja) 電力用半導体スイッチおよび電力変換装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP7353233B2 (ja) 半導体装置
JP7491043B2 (ja) 半導体モジュール
US11270970B2 (en) Semiconductor device
US20240321834A1 (en) Semiconductor device
JP2005268496A (ja) 半導体装置
US11901328B2 (en) Semiconductor device
JP7159609B2 (ja) 半導体装置
US20240038750A1 (en) Semiconductor module
WO2023032667A1 (ja) 半導体装置、および半導体装置の取付け構造
US20240006402A1 (en) Semiconductor device
JP2024112478A (ja) 半導体装置
JP2024013924A (ja) 半導体モジュール
JP2024124913A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230919

R150 Certificate of patent or registration of utility model

Ref document number: 7353482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150