JP5566354B2 - 電力用半導体スイッチおよび電力変換装置 - Google Patents

電力用半導体スイッチおよび電力変換装置 Download PDF

Info

Publication number
JP5566354B2
JP5566354B2 JP2011193672A JP2011193672A JP5566354B2 JP 5566354 B2 JP5566354 B2 JP 5566354B2 JP 2011193672 A JP2011193672 A JP 2011193672A JP 2011193672 A JP2011193672 A JP 2011193672A JP 5566354 B2 JP5566354 B2 JP 5566354B2
Authority
JP
Japan
Prior art keywords
connection wiring
diode
power
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011193672A
Other languages
English (en)
Other versions
JP2013055278A (ja
Inventor
貴夫 三井
又彦 池田
泰 中島
勝 小林
直紀 森武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011193672A priority Critical patent/JP5566354B2/ja
Publication of JP2013055278A publication Critical patent/JP2013055278A/ja
Application granted granted Critical
Publication of JP5566354B2 publication Critical patent/JP5566354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は、電界効果トランジスタとワイドギャップ半導体のダイオードを用いた電力用半導体スイッチおよびこれを用いた電力変換装置に関するものである。
近年、電力変換装置の大出力化、小型・高効率化が要求され、電子部品の進化が著しい。特に、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体材料を用いた半導体素子（ワイドバンドギャップ半導体素子）は、損失の低減が可能であり、高温動作も可能なことから、大出力化、小型・高効率化が実現できる電子部品として注目されている。
電力変換装置の構成として、スイッチング素子とスイッチング素子に対して逆向きに並列（逆並列）に接続された整流素子である還流ダイオードにより構成された電力用半導体スイッチの２組と、電圧源として機能するコンデンサと、を直列接続し、２組の半導体スイッチのそれぞれのスイッチング素子が相補的にスイッチング動作を行うように回路構成したものがある。このような回路構成において、スイッチング素子にＦＥＴ（Field effect transistor：電界効果トランジスタ）を用いた場合、還流ダイオードを用いずに、ＦＥＴに内蔵寄生するダイオード（ボディーダイオード）を用いることができる。しかし、還流ダイオードに、高速動作が可能なＳＢＤ（Schottky Barrier Diode：ショットキーバリアダイオード）などを用いることにより、スイッチング動作の特性改善が実現できるため、還流ダイオードを用いることが多い。
そして、ＦＥＴや還流ダイオードに上述したワイドバンドギャップ半導体材料を用いた場合、従来のＳｉ系材料を用いた場合に比べて、高温動作が可能であり、またスイッチング損失が小さい。そのため、シリコン半導体をワイドバンドギャップ半導体に置き換えることにより、半導体の面積を小さくしたり、半導体を冷却する冷却器を簡素化したりすることが可能となる。また、高周波スイッチング化により、コンデンサやリアクトルなどの受動部品の小型化が可能となり、装置の小型化が可能となる。
上記のような構成に対し、例えば、ボディダイオードがバイポーラ動作することにより、ＦＥＴが劣化するのを防止するため、還流ダイオードの通電開始電圧をボディダイオードの通電開始電圧よりも低くする、つまり還流ダイオードの抵抗が小さくなるようにしていた電力変換回路が提案されている（例えば、特許文献１参照。）。また、還流ダイオードにワイドバンドギャップ半導体を用いた場合、還流ダイオードは低損失でほとんど発熱しないことから、還流ダイオードをスイッチング素子の上に実装して装置の小型化を図った半導体パワーモジュール（電力用半導体装置）が提案されている（例えば、特許文献２参照。）。また、電力用半導体装置では、サージやリカバリ電流などのノイズ、スイッチング損失の低減を行うため、回路の配線長を減らして回路の寄生インダクタンスを減らすことが一般的に行われている。
特開２００７−３０５８３６号公報（段落０００７〜０００９、図１〜図３） 特開２００５−５５９３号公報（段落００２８〜００３９、図２）
しかしながら、ワイドギャップ半導体を用いた電力用半導体スイッチにおいては、ワイドギャップ半導体のスイッチング速度が速いことで逆にリンギングノイズが発生しやすい。特にＦＥＴとワイドギャップ半導体の還流ダイオードとを組み合わせた電力用半導体スイッチでは、スイッチング速度が速いことに加え、ダイオード電流がゼロとなり逆電圧が印加されると形成される空乏層により、カソード−アノード間の接合容量が大きくなるため、リンギングノイズが大きくなりやすい。そのため、上記のように回路の寄生インダクタンスを減らすために配線長を短くすると、回路の電気抵抗が小さくなり、リンギングノイズが減衰しにくいことから、リンギングノイズが高周波化・低損失化の妨げになるという課題がある。また、リンギングノイズ防止のためにスイッチング速度を遅くすると、スイッチング損失の増加や高周波化できないなどといった問題が発生する。また、上記特許文献のような構成でも、回路の電気抵抗が小さくなり、リンギングノイズが減衰せずに高周波化・低損失化の妨げになるという課題が顕著になる。つまり、電力用半導体スイッチにおいては、リンギングノイズの低減と、高周波化・低損失化とはトレードオフの関係となり、両立させることが困難であった。
本発明は、上記のような課題を解決するためになされたもので、ＦＥＴとワイドギャップ半導体の還流ダイオードで構成した電力用半導体スイッチにおいて、相補スイッチング動作したときに、高周波・低損失を損なうことなくリンギングノイズを低減できる電力用半導体スイッチおよびこれを用いた電力変換装置を得ることを目的とする。
本発明の電力用半導体スイッチは、電力変換装置において相補スイッチング動作を行うために用いられる電力用半導体スイッチであって、電界効果トランジスタと、前記電界効果トランジスタに対して逆並列に接続されたワイドバンドギャップ半導体材料からなる還流ダイオードと、を備え、前記電力変換装置における第１の接続配線から前記電界効果トランジスタを経由して前記電力変換装置における第２の接続配線にいたる回路部材の電気抵抗より、前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗の方が大きく、前記第１の接続配線から前記電界効果トランジスタを経由して前記第２の接続配線にいたる回路部材の電気抵抗をＲ １ 、前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗をＲ ２ 、前記相補スイッチング動作における前記電界効果トランジスタのデューティ比をＤ Ｄｕｔｙ 、前記デューティ比に対するデッドタイムの割合をＴ Ｄｅａｄ 、とすると、Ｒ ２ ≦Ｒ １ （Ｄ Ｄｕｔｙ ／Ｔ Ｄｅａｄ −１）が成立することを特徴とする。
本発明の電力用半導体スイッチによれば、還流ダイオード側の回路部材の方が電界効果トランジスタ側の回路部材よりも電気抵抗が高いので、発生したリンギングノイズが抵抗の大きい配線を通る際に減衰される。そのため、高周波・低損失を損なうことなくリンギングノイズを低減できる電力用半導体スイッチおよびこれを用いた電力変換装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体スイッチの構成を説明するための断面図および回路図である。 本発明の実施の形態１にかかる電力用半導体スイッチを用いた電力変換装置の構成を説明するための回路図である。 本発明の実施の形態１にかかる電力用半導体スイッチを構成するＦＥＴと還流ダイオードの電圧電流特性を示す図である。 本発明の実施の形態１にかかる電力用半導体スイッチ内においてＦＥＴがオン状態とオフ状態のときに負の向きの電流の流れる状態を表した図である。 本発明の実施の形態１にかかる電力用変換装置において相補スイッチングの動作を示す波形図である。 本発明の実施の形態１の変形例にかかる電力用半導体スイッチの構成を説明するための断面図と回路パターン部分の平面図である。 本発明の実施の形態１にかかる電力用半導体スイッチの構成を説明するための断面図である。 本発明の実施の形態１の変形例にかかる電力用半導体スイッチの構成を説明するための断面図である。 本発明の実施の形態３にかかる電力用半導体スイッチの構成を説明するための断面図と電極板の平面図と、部分拡大断面図である。
実施の形態１．
本発明の実施の形態１にかかる電力変換装置の特徴は、ＦＥＴとＦＥＴに逆向きに並列接続されるワイドバンドギャップ半導体の還流ダイオードとで構成する電力用半導体スイッチにおいて、ＦＥＴに接続する配線と還流ダイオードに接続する配線間の抵抗の関係を調整したものである。以下、図に基づいて説明する。
図１〜図５は、本発明の実施の形態１にかかる電力用半導体スイッチおよびこれを用いた電力変換装置を説明するためのものであり、図１は電力用半導体スイッチの構成を説明するためのもので、図１（ａ）は電力用半導体スイッチの部材構成を示す断面図、図１（ｂ）は電力用半導体スイッチの回路構成を示す図、図２は電力用半導体スイッチを用いた電力変換装置の回路構成を示す図、図３は電力用半導体スイッチを構成するＦＥＴと還流ダイオードの電圧・電流特性を示す図、図４は電力変換装置内での電力用半導体スイッチの動作を説明するためのもので、図４（ａ）は電力用半導体スイッチの電流の向きが負で、ＦＥＴがオン状態の時の電流を示す回路図、図４（ｂ）は電力用半導体スイッチの電流の向きが負で、ＦＥＴがオフ状態の時の電流を示す回路図である。また、図５（図５（ａ）〜図５（ｆ２））は電力変換装置内での相補スイッチングの動作を説明するための波形図である。
本実施の形態１にかかる電力用半導体スイッチでは、図１（ｂ）に示すように、スイッチング素子であるＦＥＴ１と、ＦＥＴ１に逆向きで並列に接続されるワイドギャップ半導体からなる還流ダイオード２により、電力用半導体スイッチ３が構成される。ＦＥＴ１は、板状をなし、一方の面に形成されたソース電極（面）１ｓと、他方の面に形成されたドレイン電極（面）１ｄと、図示しないゲート電極（部）と、絶縁を確保するために電極面の周囲に設置されたガードリング１ｇとを有している。還流ダイオード２も板状をなし、一方の面に形成されたアノード電極２ａ（面）と、他方の面に形成されたカソード電極２ｃ（面）と、絶縁を確保するために電極面の周囲に設置されたガードリング２ｇとを有する。ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）などの電力用のＦＥＴ１は、縦型構造をとるため一方の面がソース電極１ｓ、もう一方の面がドレイン電極１ｄになる。なお、ゲート電極の配置については、本発明の技術思想により制約を受けるものではないので、記載を省略する。
そして、図１（ａ）に示すように、ＦＥＴ１のドレイン電極１ｄと還流ダイオード２のカソード電極２ｃを金属基板８の図中上側の面に接合材５を用いて実装する。金属基板８は、図中上側に面を露出する金属板８ｃと、金属板８ｃの裏面に設けた絶縁被膜８ｉとで構成され、金属板８ｃが露出する導電面内は導電性を有し、絶縁被膜８ｉは絶縁性である。そして、絶縁被膜８ｉ側には、グリスなどの放熱材９を介してヒートシンク１０を設置し、ＦＥＴ１の発熱がヒートシンク１０より放熱されるようにしている。
そして、ＦＥＴ１のソース電極１ｓには、接合材５を用いて、図示しない外部回路と接続するためのソース側電極板６ｓを接合する。なお、ソース側電極板６ｓは、金属基板８（厳密には金属板８ｃ）との絶縁を確保するため、ガードリング１ｇ端面部分にて、ソース電極１ｓとの接合部分から金属基板８と逆の方向へ曲げられた後、図示しない外部回路側に延びていく。ドレイン側電極板６ｄの一端を金属基板８の導電面に接合し、他端を図示しない外部回路側に延ばす。これにより、ソース側電極板６ｓとドレイン側電極板６ｄをそれぞれ外部回路と接続することができる。そして、ソース側電極板６ｓと還流ダイオード２のアノード電極２ａとをボンディングワイヤ４で電気接続すると、図１（ｂ）に示すような回路が形成される。なお、本実施の形態では接合材５としてはんだを用いたが、これに限られることはなく、焼結性銀ペースト等、その他の導電性接合材を用いることができる。
図１（ａ）と図１（ｂ）とを比較すると、電力用半導体スイッチ３にとって外部回路となる電力変換装置内のソース側の給電経路ＬｓとＦＥＴ１のソース電極１ｓとを電気接続する回路部材は、接合材５とソース側電極板６ｓとなり、給電経路Ｌｓと還流ダイオード２のアノード電極２ａとを電気接続する回路部材は、ボンディングワイヤ４とソース側電極板６ｓとなる。同様に、ドレイン側の給電経路ＬｄとＦＥＴ１のドレイン電極１ｄとを電気接続する回路部材は、接合材５と金属板８ｃとドレイン側電極板６ｄとなり、給電経路Ｌｄと還流ダイオード２のカソード電極２ｃとを電気接続する回路部材は、接合材５と金属板８ｃとドレイン側電極板６ｄとなる。
ここで、ソース側の給電経路Ｌｓとソース電極１ｓとを電気接続する回路部材と給電経路Ｌｓとアノード電極２ａとを電気接続する回路部材との合流部をＪｓとし、ドレイン側の給電経路Ｌｄとドレイン電極１ｄとを電気接続する回路部材と給電経路Ｌｄとカソード電極２ｃとを電気接続する回路部材との合流部をＪｄとする。そして、回路部材を共用している合流部より給電経路側の部分を除いた、ＦＥＴ１または還流ダイオード２が専有する回路部材に着目する。すると、還流ダイオード２と給電経路とを電気接続する回路部材のうち、カソード電極２ｃから合流部Ｊｄまでの回路部材は接合材５、アノード電極２ａから合流部Ｊｓまでの回路部材は、ボンディングワイヤ４となる。同様に、ＦＥＴ１と外部経路との配線のうち、ドレイン電極１ｄから合流部Ｊｄまでの回路部材は接合材５の厚み方向と金属板８ｃ、ソース電極１ｓから合流部Ｊｓまでの回路部材は、接合材５およびソース側電極板６ｓの厚み方向となる。
接合材５やソース側電極板６ｓの厚み方向の抵抗および金属板８ｃの抵抗と、ボンディングワイヤ４の抵抗を比べると、線径の細いボンディングワイヤ４の抵抗の方が大きい。したがって、外部回路と還流ダイオード２を結ぶ配線材（２ｃ〜Ｊｄ間および２ａ〜Ｊｓ間）の抵抗は、外部回路とＦＥＴ１を結ぶ配線材（１ｄ〜Ｊｄ間および１ｓ〜Ｊｓ間）の抵抗より大きくなっている。
このように構成した電力用半導体スイッチ３の２つを１組（組となる電力用半導体スイッチのそれぞれを３Ａ、３Ｂと称する。）とし、図２に示すように、電力変換装置であるハーフブリッジインバータ１５を構成した。電力変換装置１５は、ゲート信号を生成する図示しないマイコンと、マイコンからの信号を伝達する図示しないゲート駆動回路とからなるゲート信号生成部１６を具備し、マイコンは組になる電力用半導体スイッチ３Ａ、３Ｂが交互にオン・オフする相補スイッチングを行うようにゲート信号Ｇ１Ａ、Ｇ１Ｂを出力する機能を有する。
電力変換装置１５において相補スイッチングを行うと、以下に説明するように、ＦＥＴ１の電圧電流特性と還流ダイオード２の電圧電流特性から、還流ダイオード２へはデッドタイムのわずかな時間にわずかな電流しか流れない。図３は、ＦＥＴ１の電圧電流特性図と還流ダイオード２の電圧電流特性図である。図３の縦軸は、ＦＥＴ１のオン状態における電流（ソースからドレインの電流）および還流ダイオード２の電流（アノードからカソードへの電流）である。また、図３の横軸は、ＦＥＴ１のオン状態における電圧降下（ソース−ドレイン間電圧降下）および還流ダイオード２の電圧降下（アノード−カソード間電圧降下）である。還流ダイオード２の電圧降下に比べ、ＦＥＴ１の電圧降下が小さい。
このことから、電力用半導体スイッチ３に電流が負の向きに流れているときの電力用半導体スイッチ３を流れる電流を図示すると、図４（ａ）、図４（ｂ）のようになる。図４（ａ）においては、ＦＥＴ１がオン状態であり、還流ダイオード２に比べ電圧降下が小さいＦＥＴ１に電流が流れる。図４（ｂ）においては、ＦＥＴ１がオフ状態であり、還流ダイオード２に電流が流れる。そのため、電力用半導体スイッチ３の負方向に電流が流れている場合において、ＦＥＴ１がオン状態であれば、還流ダイオード２にはほとんど電流が流れず、ＦＥＴ１に電流が流れる。
つぎに、本実施の形態１にかかる電力用半導体スイッチ３を用いて電力変換装置を構成した場合の相補スイッチングの動作について説明する。
電力用半導体スイッチ３Ａは、ＦＥＴ１Ａ（電力用半導体スイッチ３ＡのＦＥＴ１の意味：以下、ＦＥＴ、ダイオードの符号に、構成するスイッチのＡ、Ｂの区別を付する）のソース電極１ｓＡに還流ダイオード２Ａのアノード２ａＡが、ＦＥＴ１Ａのドレイン電極１ｄＡに還流ダイオード２Ａのカソード電極２ｃＡが接続されている。同様に、ＦＥＴ１Ｂのソース電極１ｓＢに還流ダイオード２Ｂのアノード２ａＢが、ＦＥＴ１Ｂのドレイン電極１ｄＢに還流ダイオード２Ｂのカソード電極２ｃＢが接続されている。
このときの、回路内の波形を図５に示す。図５において、横軸は時間軸であり、電流１周期分の期間を同期して示す。図５（ａ）は電圧指令値ＶＭ１＊、図５（ｂ）は電流ＩＭ１、図５（ｃ１）と（ｃ２）はゲート信号Ｇ１Ｂ、Ｇ１Ａ、図５（ｄ１）と（ｄ２）は電力用半導体スイッチ３Ｂおよび３Ａを流れる各電流、図５（ｅ１）と（ｅ２）はＦＥＴ１Ｂと還流ダイオード２Ｂを流れる各電流、図５（ｆ１）と（ｆ２）はＦＥＴ１Ａと還流ダイオード２Ａを流れる各電流を示す。図５では、電流１周期のみを記載しているが、実際の動作においては、複数周期が連続している。なお、以下の説明では、各信号に対応する波形図を図５中の分類（（ａ）〜（ｆ２））のみを用いて示す。
相補スイッチングモードを出力すると、デッドタイム以外の期間において相補的に動作する信号が出力される。ＦＥＴ１の電圧降下は、還流ダイオード２に比べ小さいので、電力用半導体スイッチ３のＦＥＴ１のオン状態においては、電流の正負にかかわらず、ＦＥＴ１に電流が流れる。ゲート信号Ｇ１Ａ（ｃ２）がオン信号のときには電力用半導体スイッチ３ＡのＦＥＴ１Ａが導通（ｆ１）し、ゲート信号Ｇ１Ｂ（ｃ１）がオン信号のときには電力用半導体スイッチ３ＢのＦＥＴ１Ｂが導通（ｅ１）する。また、ゲート信号Ｇ１Ａ、Ｇ１Ｂがともにオフ信号（デッドタイム）のときには、電流ＩＭ１（ｂ）が正であれば還流ダイオード２Ａが導通（ｆ２）し、電流ＩＭ１が負であれば還流ダイオード２Ｂが導通（ｅ２）する。つまり、デッドタイムの期間以外は、還流ダイオード２に比べ電圧降下の小さなＦＥＴ１が導通するため、還流ダイオード２へはデッドタイムのわずかな時間にわずかな電流しか流れない。
特にワイドギャップ半導体を用いる電力変換装置１５においては、ワイドギャップ半導体のスイッチング速度が速いことでリンギングノイズが発生しやすい。そのなかでも、ワイドギャップ半導体のショットキーバリアダイオードにおいては、ダイオード電流がゼロとなり逆電圧が印加されると形成される空乏層によるカソード−アノード間の接合容量が大きくなるためリンギングノイズが大きくなりやすい。
このリンギングノイズの対策方法としては、図示しないＹコン（Ｙキャパシタ：ライン・バイパス・コンデンサ）などを用いてノイズが主回路に流れないような回路ループをつくる方法がある。しかし、Ｙコンを用いると、部品点数の増加やコストの増加、実装面積増大による回路の大型化が問題とある。また、理論的には、リンギングノイズの流れる経路の電気抵抗を上げて、リンギングノイズを減衰させることもできるが、損失の増加による発熱や効率の低下などが問題になるため、一般には行われない。しかし、本実施の形態１にかかる電力用半導体スイッチ３を有する電力変換装置１５において相補スイッチングさせると、還流ダイオード２へはデッドタイムのわずか時間にわずかな電流しか流れない。
そのため、リンギング対策として、図１で説明したように、ソース側の給電経路Ｌｓから還流ダイオード２を通り、ドレイン側の給電経路Ｌｄを結ぶ配線材（２ｃ〜Ｌｄ間および２ａ〜Ｌｓ間）の電気抵抗を、ソース側の給電経路ＬｓからＦＥＴ１を通り、ドレイン側の給電経路Ｌｄを結ぶ配線材（１ｄ〜Ｌｄ間および１ｓ〜Ｌｓ間）の電気抵抗より大きくすることで、発熱や効率の低下などの問題が起きることなくリンギングノイズの低減を図ることが可能となる。
配線抵抗の大きなボンディングワイヤ４を用いて、ソース側給電経路Ｌｓから還流ダイオード２を通り、ドレイン側給電経路Ｌｄまでの配線電気抵抗を大きくすると、配線電気抵抗を大きくする前（例えば、ソース側電極板６ｓを２ａまで延長して１ｓ−２ａ間を配線する）に比べ損失が大きくなる。しかし、実際の動作におけるソース側給電経路Ｌｓからドレイン側給電経路Ｌｄへと流れる電流は、還流ダイオード２を経由する電流経路（Ｌｓ−２−Ｌｄ間：経路２）よりも、ＦＥＴ１を経由する電流経路（Ｌｓ−１−Ｌｄ間：経路１）に多く流れるため、電力変換装置１５の効率に影響を与えることなくリンギングノイズ対策ができる。
ただし、ソース側給電経路Ｌｓから還流ダイオード２を通りドレイン側給電経路Ｌｄまでの配線電気抵抗を大きくしすぎると、電力変換装置１５の効率に影響を与えることが懸念される。一方、ソース側給電経路ＬｓからＦＥＴ１を通りドレイン側給電経路Ｌｄに至る電流経路は主に電流が流れる経路になるため、通常は流れる電流に対して電力変換装置１５の効率に影響を与えない程度に配線電気抵抗を設定する。そのため、ソース側給電経路ＬｓからＦＥＴ１を通りドレイン側給電経路Ｌｄに至る配線電気抵抗のみの損失では電力変換装置１５の効率は、ほとんど変化しない。そこで、電力変換装置１５の効率に影響を与えることなくリンギングノイズ対策をするには、少なくともソース側給電経路Ｌｓの合流部Ｊｓから還流ダイオード２を通りドレイン側給電経路Ｌｄの合流部Ｊｄまでの電流経路の損失が、合流部ＪｓからＦＥＴ１を通り合流部Ｊｄまでの電流経路の損失より小さいことが好ましい。
合流部ＪｓからＦＥＴ１を通り合流部Ｊｄに至る電流経路（経路１Ｊ）の回路部材の電気抵抗をＲ１、合流部Ｊｓから還流ダイオード２を通り合流部Ｊｄに至る電流経路（経路２Ｊ）の回路部材の電気抵抗をＲ２、ＦＥＴ１のデューティ比（インバータの場合は、電流波形一周期の平均デューティ比）をＤＤｕｔｙ、デューティ比ＤＤｕｔｙに対するデッドタイムの割合をＴＤｅａｄ、電流をＩとする。すると、経路２Ｊの回路部材による損失ＶＬ２はＲ２Ｉ２・ＴＤｅａｄ、経路１Ｊの回路部材による損失ＶＬ１はＲ１Ｉ２・（ＤＤｕｔｙ−ＴＤｅａｄ）となる。これらより、経路２Ｊの回路部材の電気抵抗Ｒ２は、経路１Ｊの回路部材の電気抵抗Ｒ１に対し、少なくともＲ１＜Ｒ２≦Ｒ１（ＤＤｕｔｙ／ＴＤｅａｄ−１）の範囲にあれば、電力変換装置１５の効率に影響を与えることなくリンギングノイズ対策ができる。
このような抵抗に調整する場合、合流部Ｊｓ−２ａ間の回路部材のうち、配線部材４には、図１（ａ）に示すようにボンディングワイヤが適しており、接続方法は超音波接合が適している。配線部材４にボンディングワイヤを用いると、断面積や配線部材４の長さの自由度が大きく容易に変更できるため、ノイズレベルに合わせて電気抵抗を制御することが容易にできる。さらには、断面積の小さな配線部材の両端をＦＥＴ１のソース電極１ｓと還流ダイオード２のカソード電極２ｃとに接合材を用いてループを形成する場合、接合材では配線部材を固定する必要があるが、ボンディングワイヤによる超音波接合では必要ないことから、低コストで生産性の良い電力変換装置１５が提供できる。
ボンディングワイヤ４は、具体的には、直径３００μｍのアルミワイヤもしくは銅ワイヤなどが挙げられる。ソース側およびドレイン側電極板６ｓ、６ｄ（まとめて電極板６）としては、例えば、厚み４００μｍ、幅が還流ダイオード２のカソード電極１ｃの電極以下の銅板を用いる。例えば幅４ｍｍの場合、断面積は１．６ｍｍ２となる。これに対して銅ワイヤの直径３００μｍの場合の断面積は０．０７ｍｍ２となる。ボンディングワイヤの長さが例えば５ｍｍ、電極板６の長さが１０ｍｍとすると、抵抗は１１倍程度となる。このサイズや形状に関わらず、配線部材４を含む回路部材の電気抵抗を電極板６に相当する配線部材よりも大きくしている。
実施の形態１の変形例．
なお、経路２の抵抗を経路１の抵抗よりも高くする方法として、図６に示す変形例のような構成も考えられる。図６は、本変形例にかかる電力用半導体スイッチの構成を説明するためのもので、図６（ａ）は電力用半導体スイッチの部材構成を示す断面図、図６（ｂ）は電力用半導体スイッチに用いた回路基板の回路パターン（導電パターン）の平面図である。
図において、回路基板８Ｖは、図１で説明した金属基板８（金属板８ｃ＋絶縁被膜８ｉ）に対し、金属板８ｃ上に絶縁層８ｉｉを設け、絶縁層８ｉｉ上に導電性の回路パターン８ｐを形成したものである。そして、ＦＥＴ１のドレイン電極１ｄと還流ダイオード２のカソード電極２ｃをそれぞれ図６（ｂ）に示すように、回路パターン８ｐの所定領域８ｐｄ、８ｐｃに接合材５を用いて実装する。
そして、図示しない外部回路と接続するためのソース側電極板６ｓをＦＥＴ１のソース電極１ｓと還流ダイオード２のアノード電極２ａを橋渡しするようにして接合する。なお、ソース側電極板６ｓは、回路パターン８ｐとの絶縁を確保するため、ガードリング２ｇ端面部分にて、アノード電極２ａとの接合部分から回路基板８Ｖと逆の方向へ曲げられた後、図示しない外部回路側に延びていく。ドレイン側電極板６ｄの一端を回路パターン８ｐの所定領域８ｐｄに接合し、他端を図示しない外部回路側に延ばす。これにより、ソース側電極板６ｓとドレイン側電極板６ｄをそれぞれ外部回路と接続すると、図１（ｂ）で説明したのと同様の回路が形成される。そして、ソース側の給電経路Ｌｓとソース電極１ｓとを電気接続する回路部材と給電経路Ｌｓとアノード電極２ａとを電気接続する回路部材との合流部をＪｓとし、ドレイン側の給電経路Ｌｄとドレイン電極１ｄとを電気接続する回路部材と給電経路Ｌｄとカソード電極２ｃとを電気接続する回路部材との合流部をＪｄとする。
ここで、回路パターン８ｐは図６（ｂ）に示すように、還流ダイオード２が接合される領域８ｐｃとＦＥＴ１が接合される領域８ｐｄとの間に、還流ダイオード２との接合部Ｊ１およびＦＥＴ１との接合部Ｊ１の電流方向に対する（垂直方向の）幅ＷＢよりも幅ＷＬが狭い領域８ｐｎを有している。すると、還流ダイオード２と外部経路とを電気接続する回路部材のうち、アノード電極２ａから合流部Ｊｓまでの部材は接合材５の厚み部分のみであるが、カソード電極２ｃから合流部Ｊｄまでの部材は領域８ｐｎを含む回路パターン８ｐの長さ方向となる。同様に、ＦＥＴ１と外部経路とを電気接続する回路部材のうち、ドレイン電極１ｄから合流部Ｊｄまでの部材は接合材５の厚み方向、ソース電極１ｓから合流部Ｊｓまでの部材は、接合材５およびソース側電極板６ｓの長さ方向となる。そして、電極板６を介した１ｓ−Ｊｓ間の抵抗よりも高い抵抗が得られるように、８ｐｎにおける断面積（ＷＬ×パターン厚み）と経路長ＬＬを設定することで、外部回路と還流ダイオード２を結ぶ回路部材（２ｃ〜Ｊｄ間および２ａ〜Ｊｓ間：経路２Ｊ）の抵抗は、外部回路とＦＥＴ１を結ぶ回路部材（１ｄ〜Ｊｄ間および１ｓ〜Ｊｓ間：経路１Ｊ）の抵抗より大きくなる。
ここで、少なくとも還流ダイオード２を構成するワイドギャップ半導体の例としてはＳｉＣやＧａＮの他に、ダイヤモンドなどが挙げられる。さらに、スイッチング速度が早く高周波化に適しているショットキーバリアダイオードが好ましい。さらには、金属基板８あるいは８Ｖに実装された、電極板６、電力用半導体スイッチ３を、図示しない接着性の絶縁樹脂、例えばエポキシ樹脂でモールドすると接合部の信頼性が向上する。
以上のように、本発明の実施の形態１にかかる電力用半導体スイッチ３によれば、電力変換装置１５において相補スイッチング動作を行うために用いられる電力用半導体スイッチ３であって、ＦＥＴ（電界効果トランジスタ）１と、ＦＥＴ１に対して逆並列に接続されたワイドバンドギャップ半導体材料からなる還流ダイオード２と、を備え、電力変換装置１５における第１の接続配線である給電経路ＬｓからＦＥＴ１を経由して電力変換装置１５における第２の接続配線である給電経路Ｌｄにいたる回路部材の電気抵抗より、第１の接続配線Ｌｓから還流ダイオード２を経由して第２の接続配線Ｌｄにいたる回路部材の電気抵抗の方が大きくなるように構成した。
また、本発明の実施の形態１にかかる電力変換装置１５によれば、上述した電力用半導体スイッチ３の２個を直列につないだスイッチ組（３Ａ、３Ｂ）と、スイッチ組（３Ａ、３Ｂ）のそれぞれの電力用半導体スイッチを相補スイッチングさせるゲート信号（Ｇ１Ｂ、Ｇ１Ａ）を出力するゲート信号生成部１６と、を備えるように構成した。
そのため、電力変換装置１５内の組をなす電力用半導体スイッチ３が相補スイッチングする際、還流ダイオード２へはデッドタイムのわずかな時間にわずかな電流しか流れない。そのため、還流ダイオード２で発生するリンギングノイズは抵抗の大きい回路部材からなる経路Ｊ２を通ることで、減衰される。一方、還流ダイオード２へはデッドタイムのわずかな時間にわずかな電流しか流れないため、還流ダイオード２を通る電流経路の電気抵抗を上げても電力変換装置１５の効率に影響を与えない。リンギングノイズが減ると電力変換装置１５の高周波化が可能となり、受動部品の小型化による電力変換装置全体の小型化が可能となる。
さらに、第１の接続配線ＬｓからＦＥＴ１を経由して第２の接続配線Ｌｄにいたる回路部材の電気抵抗をＲ１、第１の接続配線Ｌｓから還流ダイオード２を経由して第２の接続配線Ｌｄにいたる回路部材の電気抵抗をＲ２、相補スイッチング動作におけるＦＥＴ１のデューティ比をＤＤｕｔｙ、デューティ比に対するデッドタイムの割合をＴＤｅａｄ、とすると、 Ｒ２≦Ｒ１（ＤＤｕｔｙ／ＴＤｅａｄ−１） が成立するように回路部材の抵抗を調整すれば、効率の低下を最小限に抑えてリンギングノイズを効果的に低減することができる。
つまり、高周波・低損失を損なうことなくリンギングノイズを低減できる電力用半導体スイッチ３およびこれを用いた電力変換装置１５を得ることができる。
また、変形例に示すように、ＦＥＴ１と還流ダイオード２とは、回路基板８Ｖに形成されたひとつの回路パターン８ｐに並んで接合されており、回路パターン８ｐは、ＦＥＴ１が接合された部分Ｊ１から還流ダイオード２が接合された部分Ｊ２と逆側の部分Ｊ６に給電経路ＬｓまたはＬｄと接続され、ＦＥＴ１が接合された部分Ｊ１と還流ダイオード２が接合された部分Ｊ２との間に、ＦＥＴ１および還流ダイオード２の幅ＷＢより狭く形成された部分８ｐｎ（狭幅部）を設けることにより、容易に回路部材の抵抗を調整することができる。
実施の形態２．
本実施の形態２にかかる電力用半導体スイッチにおいては、実施の形態１にかかる電力用半導体スイッチに対し、還流ダイオードを金属基板にではなく、ＦＥＴ上に積み重ねるように構成したものである。図７は、本発明の実施の形態２にかかる電力用半導体スイッチの構成を説明するための断面図である。図中、実施の形態１で説明した構成部材と同様の構成部材については同じ符号を付し、説明は省略する。
図において、ＦＥＴ１のドレイン電極１ｄを金属基板８の図中上側の面に接合材５を用いて接合する。そして、ＦＥＴ１のソース電極１ｓには、図示しない外部回路と接続するためのソース側電極板６ｓを接合材５により接合する。なお、ソース側電極板６ｓは、金属基板８（厳密には金属板８ｃ）との絶縁を確保するため、ガードリング１ｇ端面部分にて、ソース電極１ｓとの接合部分から金属基板８と逆の方向へ曲げられた後、図示しない外部回路側に延びていく。そして、ソース電極１ｓの上面に接合したソース側電極板６ｓの上面に、さらに接合材５を用いて還流ダイオード２のアノード電極２ａを接合する。つまり、ＦＥＴ１の上面に、ソース側電極板６ｓを介して還流ダイオード２が実装される。
そして、還流ダイオード２のカソード電極２ｃと金属基板８の導電面（金属板８ｃ）の所定領域とをボンディングワイヤ４で接続する。さらに、ドレイン側電極板６ｄの一端を金属基板８の導電面（金属板８ｃ）に接合し、他端を図示しない外部回路側に延ばす。これにより、ソース側電極板６ｓとドレイン側電極板６ｄをそれぞれ外部回路と接続し、図１（ｂ）で説明したような回路が形成される。
図７と図１（ｂ）とを比較すると、電力用半導体スイッチ３にとって外部回路となる電力変換装置内のソース側の給電経路ＬｓとＦＥＴ１のソース電極１ｓとを電気接続する回路部材は、接合材５とソース側電極板６ｓとなり、給電経路Ｌｓと還流ダイオード２のアノード電極２ａとを電気接続する回路部材も、接合材５とソース側電極板６ｓとなる。同様に、ドレイン側の給電経路ＬｄとＦＥＴ１のドレイン電極１ｄとを電気接続する回路部材は、接合材５と金属板８ｃとドレイン側電極板６ｄとなり、給電経路Ｌｄと還流ダイオード２のカソード電極２ｃとを電気接続する回路部材は、ボンディングワイヤ４と金属板８ｃとドレイン側電極板６ｄとなる。
ここでも、ソース側の給電経路Ｌｓとソース電極１ｓとを電気接続する回路部材と給電経路Ｌｓとアノード電極２ａとを電気接続する回路部材との合流部をＪｓとし、ドレイン側の給電経路Ｌｄとドレイン電極１ｄとを電気接続する回路部材と給電経路Ｌｄとカソード電極２ｃとを電気接続する回路部材との合流部をＪｄとする。そして、回路部材を共用している合流部より給電経路側の部分を除いた、ＦＥＴ１または還流ダイオード２が専有する回路部材に着目する。すると、還流ダイオード２と給電経路とを電気接続する回路部材のうち、カソード電極２ｃから合流部Ｊｄまでの回路部材はボンディングワイヤ４、アノード電極２ａから合流部Ｊｓまでの回路部材は、接合材５となる。同様に、ＦＥＴ１と外部経路との配線のうち、ドレイン電極１ｄから合流部Ｊｄまでの回路部材は接合材５の厚み方向と金属板８ｃ、ソース電極１ｓから合流部Ｊｓまでの回路部材は、接合材５の厚み方向となる。
接合材５の厚み方向の抵抗やソース側電極板６ｓの抵抗および金属板８ｃの抵抗と、ボンディングワイヤ４の抵抗を比べると、線径の細いボンディングワイヤ４の抵抗の方が大きい。したがって、外部回路と還流ダイオード２を結ぶ配線材（２ｃ〜Ｊｄ間および２ａ〜Ｊｓ間）の抵抗は、外部回路とＦＥＴ１を結ぶ配線材（１ｄ〜Ｊｄ間および１ｓ〜Ｊｓ間）の抵抗より大きくなっている。回路部材のうち、配線部材４には、実施の形態１同様、ボンディングワイヤが適しており、接続方法は超音波接合が適している。
このような構成の電力用半導体スイッチ３を用いて図２に示すような電力変換装置１５を作成すると、還流ダイオード２へはデッドタイムのわずかな時間にわずかな電流しか流れず、還流ダイオード２はワイドギャップ半導体であることから、還流ダイオード２の発熱が小さくＦＥＴ１の上面に還流ダイオード２を実装しても熱成立性に影響を与えない。このことから、ＦＥＴ１の上面に還流ダイオード２を実装し、電力変換装置１５の小型化が可能となる。また、還流ダイオード２のカソード電極２ｃと給電経路Ｌｄ間の回路部材回路部材として、ボンディングワイヤを用いた配線部材で接続すると、配線部材４の断面積や配線部材４の長さの自由度が大きく容易に変更できるため、ノイズレベルに合わせて電気抵抗を制御することが容易にできる。
さらには、断面積の小さな配線部材の両端を金属基板８と還流ダイオード２のアノード電極２ａとに接合材を用いてループを形成する場合、接合材では配線部材を固定する必要があるが、ボンディングワイヤによる超音波接合では必要ないことから、低コストで生産性の良い電力変換装置１５が提供できる。
実施の形態２の変形例．
なお、ＦＥＴ１の（平面）サイズに比べ還流ダイオード２の（平面）サイズが小さく、電極板６ｓと還流ダイオード２をＦＥＴ１の電極面上で別々に実装できる場合は、図８に示す本変形例のようにＦＥＴ１のソース電極１ｓに、ソース側電極板６ｓと還流ダイオード２のアノード電極２ａを直接接続するようにしてもよい。
その場合、ＦＥＴ１のソース電極１ｓと還流ダイオード２のアノード電極２ａを直接接続する際の接合材５の厚み管理を行う際に、ＦＥＴ１と電極板６ｓの位置管理とＦＥＴ１と還流ダイオード２の位置管理も同時に行えるため、接合材５の管理が容易になる。
なお、実施の形態１同様、電力用半導体スイッチ３を構成する、金属基板８に実装されたＦＥＴ１、還流ダイオード２、電極板６ｓ、６ｄ、配線部材４、図示しない接着性の絶縁樹脂、例えばエポキシ樹脂、でモールドすると接合部の信頼性が向上する。
また、電力変換装置１５が相補スイッチングすることにより、還流ダイオード２へはデッドタイムのわずかな時間にわずかな電流しか流れず、還流ダイオード２はワイドギャップ半導体であるため導通損失が少ない。そのため本実施の形態に示したように、ＦＥＴ１の上面に還流ダイオード２を実装しても熱的な問題は発生しない。つまり、還流ダイオード２の発熱が最小限化されている事を有効利用して、ＦＥＴ１の温度上限を超えない範囲で、使用すれば、高性能化を損なうことなく、装置を小型化することができる。
以上のように、本実施の形態２にかかる電力用半導体スイッチ３によれば、ＦＥＴ１と還流ダイオード２とは、回路基板８に接合されたＦＥＴ電界効果トランジスタの上に、給電経路ＬｓまたはＬｄとなる電極板６ｓまたは６ｄを介して、還流ダイオード２を積み重ねるように接合しているので、高性能化を損なうことなく、装置を小型化できる。
実施の形態３．
本実施の形態３にかかる電力用半導体装置においては、上記実施の形態２で示したＦＥＴ上に還流ダイオードを実装した電力用半導体スイッチに対し、還流ダイオードの実装面側の接合部の構成を変えたものである。その他の構成については図７で示した電力用半導体スイッチと同様であるので、説明を省略する。
図９は、本実施の形態３にかかる電力用半導体スイッチの構成を説明するためのもので、図９（ａ）は、電力用半導体スイッチの断面図、図９（ｂ）はＦＥＴとダイオードの間に挿入する電極板の部分平面図、図９（ｃ）は電極板が挿入されたＦＥＴと還流ダイオードと接合部分の拡大断面図である。
本実施の形態３では、還流ダイオード２の電極面とＦＥＴ１の電極面間に挿入する電極板６ｓに、接合材５の広がりや厚みをコントロールする絶縁樹脂からなるマスク７を形成したものである。マスク７は、図９（ｂ）、（ｃ）に示すように、還流ダイオード２の接合面をカバーするため、少なくとも還流ダイオード２の接合面の大きさ（Ｌ２ｖ×Ｌ２ｈ）より広い大きさ（ＬＩｖ×ＬＩｈ）の範囲にわたって電極板６ｓの還流ダイオード２側の面を被覆している。絶縁樹脂は配線部材４を接合する際、超音波接合の際に加わる力に耐えられるよう硬度の高いものが好ましく、高温動作に耐えられるように高耐熱の樹脂が好ましい。絶縁樹脂の一例として、エポキシ系やポリイミド系の樹脂がある。また、接合材５が入る穴７ｈの形状は、応力集中を避けるため円形が好ましい。
図９と図１（ｂ）を比較した場合、実施の形態２で説明した図７と違うのは、給電経路Ｌｓと還流ダイオード２のアノード電極２ａとを電気接続する回路部材のうち、接合材５の部分が、アノード電極２ａの面積よりも小さな、マスク７内の穴７ｈ内に充填された部分に限定されている。そのため、還流ダイオード２と給電経路とを電気接続する回路部材のうち、カソード電極２ｃから合流部Ｊｄまでの回路部材は図７と同様にボンディングワイヤ４であるが、アノード電極２ａから合流部Ｊｓまでの回路部材のうち、接合材５は、マスク７の穴７ｈに規定された断面積に減少するので、さらに抵抗値が増加している。
このように、ソース側電極板６ｓの還流ダイオード２と接続する面に絶縁樹脂で穴７ｈを調整したマスク７を施すことにより、接合面積、接合材５の厚みをコントロールし、図１（ｂ）で示したアノード電極２ａ〜合流部Ｊｓ間の電気抵抗を容易に調整することができる。すなわち、ソース側給電経路Ｌｓから還流ダイオード２を通り、ドレイン側給電経路Ｌｄまでの回路部材の電気抵抗のうち、還流ダイオード２が専有する部分の電気抵抗を上げることができ、リンギングノイズを減衰させることができる。
このとき、接合材５にはんだを用いる際、はんだ５の拡がりをコントロールできるため、還流ダイオード２の位置決めも行いやすくなる。なお、還流ダイオードと電極板６ｓとの接合面積を小さくしすぎると、超音波接合の際に還流ダイオード２が割れる可能性がある。しかし、本実施の形態３に示すように、接合部周りを還流ダイオード２の面積分をカバーする絶縁樹脂のマスク７で囲うことで、超音波接合の際もマスク７が力を受け持つことができ、還流ダイオード２は割れることはない。さらに、絶縁性のマスク７により絶縁距離を稼ぐことができるので、還流ダイオード２のガードリング１ｇを小さくすることができ、チップをシュリンクできる。接合部を形成する穴７ｈの形状を円形にすることで応力集中を緩和できる。還流ダイオード２がＳｉＣである場合、ＳｉＣの熱伝導率は３５０Ｗ／Ｋ・ｍと大きいため、接合部での発熱が還流ダイオード２全体に分散されるため、接合部の温度上昇が抑えられ、接合部の信頼性が向上する。
なお、還流ダイオード２のアノード電極２ａと電極板６ｓとを接合する接合材５には、はんだより電気抵抗の大きな導電性接着剤を用いると効果的である。特に、Ｎｉ系の導電性接着剤などの、はんだより電気抵抗の大きな導電性接着剤を用いることでソース側給電経路Ｌｓから還流ダイオード２を通り、ドレイン側給電経路Ｌｄまでの回路部材の電気抵抗を上げることができ、電極面に伝播してくるリンギングノイズを効果的に減衰させることができる。
以上のように、本実施の形態３にかかる電力用半導体スイッチ３によれば、ＦＥＴ１と還流ダイオード２との間には、給電経路ＬｄまたはＬｓとなる電極板６ｄまたは６ｓ（まとめて６）が挿入されており、電極板６の還流ダイオード２が接合される面には、還流ダイオード２の接合面を網羅し、かつ前記接合面内で所定面積の穴７ｈをあけた絶縁被覆７が施されているようにしたので、小型化ができる上に、容易に回路部材の抵抗を調整することができる。
なお、上記各実施の形態では、ワイドバンドギャップ半導体材料として、炭化珪素と窒化ガリウムにつて説明したが、その他ダイヤモンドといった材料を用いてもよい。また、ＦＥＴ１についてはＳｉでもよいが、ワイドバンドギャップ半導体材料を用いた方が高速化できる。また、還流ダイオード２と動作温度域も同程度になるので、動作管理が容易になる。
１ ＦＥＴ（１ｄ：ドレイン電極、１ｓ：ソース電極）、
２ 還流ダイオード（２ａ：アノード電極、２ｃ：カソード電極）、
３ 電力用半導体スイッチ、 ４ 配線部材、 ５ 接合材、 ６ 電極板（６ｄ：ドレイン側電極板、６ｓ：ソース側電極板）、 ７ マスク（７ｈ：穴）、
８ 金属基板（８ｃ：金属板、８ｉ：絶縁被膜、８ｐ：回路パターン（８ｐｎ：狭幅部）、 ９ （絶縁）接合材、 １０ ヒートシンク、
１５ 電力変換装置、 １６ ゲート信号生成部、
ＤＤｕｔｙ ＦＥＴのデューティ比、 Ｊｄ ドレイン側合流部、 Ｊｓ ソース側合流部、 Ｌｄ ドレイン側給電経路、 Ｌｓ ソース側給電経路、 Ｒ１ ＦＥＴ側の回路部材の抵抗、 Ｒ２ 還流ダイオード側の回路部材の抵抗、 ＴＤｅａｄ デューティ比に対するデッドタイムの割合、

Claims (8)

  1. 電力変換装置において相補スイッチング動作を行うために用いられる電力用半導体スイッチであって、
    電界効果トランジスタと、
    前記電界効果トランジスタに対して逆並列に接続されたワイドバンドギャップ半導体材料からなる還流ダイオードと、を備え、
    前記電力変換装置における第１の接続配線から前記電界効果トランジスタを経由して前記電力変換装置における第２の接続配線にいたる回路部材の電気抵抗より、前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗の方が大きく、
    前記第１の接続配線から前記電界効果トランジスタを経由して前記第２の接続配線にいたる回路部材の電気抵抗をＲ１、
    前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗をＲ２、
    前記相補スイッチング動作における前記電界効果トランジスタのデューティ比をＤＤｕｔｙ、
    前記デューティ比に対するデッドタイムの割合をＴＤｅａｄ、とすると、
    Ｒ２≦Ｒ１（ＤＤｕｔｙ／ＴＤｅａｄ−１）
    が成立することを特徴とする電力用半導体スイッチ。
  2. 電力変換装置において相補スイッチング動作を行うために用いられる電力用半導体スイッチであって、
    電界効果トランジスタと、
    前記電界効果トランジスタに対して逆並列に接続されたワイドバンドギャップ半導体材料からなる還流ダイオードと、を備え、
    前記電力変換装置における第１の接続配線から前記電界効果トランジスタを経由して前記電力変換装置における第２の接続配線にいたる回路部材の電気抵抗より、前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗の方が大きく、
    前記電界効果トランジスタと還流ダイオードとは、回路基板に形成されたひとつの回路パターンに並んで接合されており、
    前記回路パターンは、
    前記電界効果トランジスタが接合された部分から前記還流ダイオードが接合された部分と逆側の部分に前記第１の接続配線または前記第２の接続配線が接続され、
    前記電界効果トランジスタが接合された部分と前記還流ダイオードが接合された部分との間に、前記電界効果トランジスタおよび前記還流ダイオードの幅より狭く形成された部分があることを特徴とする電力用半導体スイッチ。
  3. 電力変換装置において相補スイッチング動作を行うために用いられる電力用半導体スイッチであって、
    電界効果トランジスタと、
    前記電界効果トランジスタに対して逆並列に接続されたワイドバンドギャップ半導体材料からなる還流ダイオードと、を備え、
    前記電力変換装置における第１の接続配線から前記電界効果トランジスタを経由して前記電力変換装置における第２の接続配線にいたる回路部材の電気抵抗より、前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗の方が大きく、
    前記電界効果トランジスタと還流ダイオードとは、
    回路基板に接合された前記電界効果トランジスタの上に、前記第１の接続配線または前記第２の接続配線となる金属板を介して、前記還流ダイオードを積み重ねるように接合していることを特徴とする電力用半導体スイッチ。
  4. 前記金属板の前記還流ダイオードが接合される面には、前記還流ダイオードの接合面を網羅し、かつ前記接合面の範囲内で所定面積の穴をあけた絶縁被覆が施されていることを特徴とする請求項３に記載の電力用半導体スイッチ。
  5. 前記還流ダイオードは、ショットキーバリアダイオードであることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体スイッチ。
  6. 前記電界効果トランジスタは、ワイドバンドギャップ半導体材料からなることを特徴とする請求項１から５のいずれか１項に記載の電力用半導体スイッチ。
  7. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、またはダイヤモンド、のうちのいずれかであることを特徴とする請求項１から６のいずれか１項に記載の電力用半導体スイッチ。
  8. 電力変換装置において相補スイッチング動作を行うために用いられる電力用半導体スイッチとして、
    電界効果トランジスタと、
    前記電界効果トランジスタに対して逆並列に接続されたワイドバンドギャップ半導体材料からなる還流ダイオードと、を備え、
    前記電力変換装置における第１の接続配線から前記電界効果トランジスタを経由して前記電力変換装置における第２の接続配線にいたる回路部材の電気抵抗より、前記第１の接続配線から前記還流ダイオードを経由して前記第２の接続配線にいたる回路部材の電気抵抗の方が大きい電力用半導体スイッチの２個を直列につないだスイッチ組と、
    前記スイッチ組のそれぞれの電力用半導体スイッチを相補スイッチング動作させるゲート信号を出力するゲート信号生成部と、
    を備えたことを特徴とする電力変換装置。
JP2011193672A 2011-09-06 2011-09-06 電力用半導体スイッチおよび電力変換装置 Expired - Fee Related JP5566354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193672A JP5566354B2 (ja) 2011-09-06 2011-09-06 電力用半導体スイッチおよび電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193672A JP5566354B2 (ja) 2011-09-06 2011-09-06 電力用半導体スイッチおよび電力変換装置

Publications (2)

Publication Number Publication Date
JP2013055278A JP2013055278A (ja) 2013-03-21
JP5566354B2 true JP5566354B2 (ja) 2014-08-06

Family

ID=48131988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193672A Expired - Fee Related JP5566354B2 (ja) 2011-09-06 2011-09-06 電力用半導体スイッチおよび電力変換装置

Country Status (1)

Country Link
JP (1) JP5566354B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6150649B2 (ja) * 2013-07-25 2017-06-21 三菱電機株式会社 半導体装置
JP2015222743A (ja) * 2014-05-22 2015-12-10 三菱電機株式会社 半導体装置
JP6739453B2 (ja) * 2015-05-22 2020-08-12 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体モジュール
JP7082721B2 (ja) * 2020-01-13 2022-06-08 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158288B2 (ja) * 1999-08-31 2008-10-01 三菱電機株式会社 半導体モジュール
JP3850739B2 (ja) * 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
JP2011010404A (ja) * 2009-06-24 2011-01-13 Hitachi Ltd 電力変換器およびそれを用いた電動機駆動装置、輸送装置
JP2011036017A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
JP2013055278A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5525917B2 (ja) 電子回路
CN103782380B (zh) 半导体模块
US10756057B2 (en) Half-bridge power semiconductor module and method of manufacturing same
US10522517B2 (en) Half-bridge power semiconductor module and manufacturing method therefor
WO2015099030A1 (ja) パワー回路およびパワーモジュール
TW200527675A (en) A semiconductor device
JP2006216940A (ja) 半導体装置
US11605613B2 (en) Semiconductor device
JP2012175070A (ja) 半導体パッケージ
JP5566354B2 (ja) 電力用半導体スイッチおよび電力変換装置
US20220320054A1 (en) Semiconductor device
JP2019017112A (ja) パワー回路
US20230253891A1 (en) Switching components
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
JP5678407B2 (ja) 半導体装置
JP2011082535A (ja) 半導体装置
JP5865422B2 (ja) 電子回路
JP7353482B2 (ja) 半導体装置
US10199347B2 (en) Semiconductor device
JP5818959B2 (ja) 半導体デバイス
JP5646034B2 (ja) 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法
US20230170292A1 (en) Semiconductor device
JP7155990B2 (ja) 半導体モジュール
JP4943373B2 (ja) デバイス実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R151 Written notification of patent or utility model registration

Ref document number: 5566354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees