DE10325812A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE10325812A1
DE10325812A1 DE2003125812 DE10325812A DE10325812A1 DE 10325812 A1 DE10325812 A1 DE 10325812A1 DE 2003125812 DE2003125812 DE 2003125812 DE 10325812 A DE10325812 A DE 10325812A DE 10325812 A1 DE10325812 A1 DE 10325812A1
Authority
DE
Germany
Prior art keywords
pad
semiconductor device
option selection
connection
fixed potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2003125812
Other languages
English (en)
Inventor
Jun Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10325812A1 publication Critical patent/DE10325812A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (1) beinhaltet ein Halbleitersubstrat (2), einen Zwischenlagen-Isolationsfilm (13), der auf dem Halbleitersubstrat (2) ausgebildet ist, eine erste Anschlussfläche (5C), eine zweite Anschlussfläche (5D) und einen Leiter (15). Die erste Anschlussfläche (5C) ist auf dem Zwischenlagen-Isolationsfilm (13) ausgebildet und ihre Begrenzungsränder sind mit einem ersten Oberflächenschutzfilm (11aC) bedeckt. Die zweite Anschlussfläche (5D) ist auf dem Zwischenlagen-Isolationsfilm (13) jenseits eines zweiten Oberflächenschutzfilms (11b) der ersten Anschlussfläche (5C) gegenüberliegend ausgebildet und ihre Begrenzungsränder sind mit einem dritten Oberflächenschutzfilm (11aD) bedeckt. Der Leiter (15) ist ohne Unterbrechung auf der ersten Anschlussfläche (5C), dem ersten bis dritten Oberflächenschutzfilm (11aC, 11b, 11aD) und der zweiten Anschlussfläche (5D) vorgesehen.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Mehrzahl von Funktionen und Zuständen (hier im Folgenden als Optionen bezeichnet), deren Optionen durch eine extern zugeführte Spannung gewählt werden können.
  • Eine bekannte Halbleitervorrichtung weist einen Options-Wahlabschnitt auf, der aus einer Mehrzahl von Anschlussflächen zusammengesetzt ist, die in elektrisch nicht kontaktiertem Zustand an einer in einem Oberflächenschutzfilm gebildeten Öffnung angeordnet sind, wobei Optionen dadurch gewählt werden, dass die Anschlussflächen des Options-Wahlabschnitts durch Stud Bumps (Stiel-Kontaktierungshügel) kurzgeschlossen werden (siehe beispielsweise die japanische Patentoffenlegungsschrift JP 2001-135794 (5.1-4, 1 bis 3)).
  • Da ein Stud Bump auf einem Zwischenlagen-Isolationsfilm ohne Oberflächenschutzfilm zwischen den Anschlussflächen gebildet wird, weisen bekannte Halbleitervorrichtungen das Problem auf, dass Risse in dem Zwischenlagen-Isolationsfilm auftreten, was die Zuverlässigkeit der Erzeugnisse herabsetzt. Da es auf den Seiten, die zu den Anschlussflächen hin liegen, keine Oberflächenschutzfilme gibt, weisen bekannte Halbleitervorrichtungen ebenfalls das Problem des Ablösens der Anschlussflächen aufgrund einer Zugkraft auf, die auftritt, wenn ein Draht bei der Bildung des Stud Bumps von dem Stud Bump abgeschnitten wird.
    •
  • Aufgabe der vorliegenden Erfindung ist es, die oben beschriebenen Probleme zu lösen und eine Halbleitervorrichtung bereitzustellen, bei der Risse in den Zwischenlagen-Isolationsfilmen und Ablösung der Anschlussflächen aufgrund der Optionsauswahl kaum auftreten.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 und 11.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Gemäß eines Aspekts der vorliegenden Erfindung weist eine Halbleitervorrichtung ein Halbleitersubstrat, einen auf dem Halbleitersubstrat ausgebildeten Zwischenlagen-Isolationsfilm, eine erste Anschlussfläche, eine zweite Anschlussfläche und einen Leiter auf. Die erste Anschlussfläche ist auf dem Zwischenlagen-Isolationsfilm gebildet und ihr Rand ist mit einem ersten Oberflächenschutzfilm bedeckt. Die zweite Anschlussfläche ist auf dem Zwischenlagen-Isolationsfilm jenseits eines zweiten Oberflächenschutzfilms der ersten Anschlussfläche gegenüberliegend gebildet, und ihr Rand ist mit einem dritten Oberflächenschutzfilm bedeckt. Der Leiter ist ohne Unterbrechung auf der ersten Anschlussfläche, dem ersten bis dritten Oberflächenschutzfilm und der zweiten Anschlussfläche vorgesehen.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 den Options-Auswahl-Abschnitt der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindungen;
  • 3 ein schematisches Diagramm zum Veranschaulichen der Anschlussabschnitte der Options-Auswahl-Anschlussfläche und der internen Schaltung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung;
  • 4 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
  • 5 ein schematische Diagramm zum Veranschaulichen der Anschlussabschnitte der Options-Auswahl-Anschlussfläche und der internen Schaltung der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
  • 6 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 7 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfin dung;
  • 8 einen Options-Auswahl-Abschnitt einer anderen Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung;
  • 9 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
  • 10 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung;
  • 11 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung;
  • 12 einen Options-Auswahl-Abschnitt einer anderen Halbleitervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung;
  • 13 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der achten Ausführungsform der vorliegenden Erfindung;
  • 14 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung;
  • 15 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der zehnten Ausführungsform der vorliegenden Erfindung;
  • 16 einen Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß der elften Ausführungsform der vorliegenden Erfindung;
  • 17 einen Options-Auswahl-Abschnitt einer anderen Halbleitervorrichtung gemäß der elften Ausführungsform der vorliegenden Erfindung;
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt, bei der eine obere Hälfte eines Versiegelungsharzes weggeschnitten ist. In 1 bezeichnet das Bezugszeichen 1 eine Halbleitervorrichtung, 2 bezeichnet ein Halbleitersubstrat, 3 bezeichnet eine Chip-Anschlussfläche, auf der das Halbleitersubstrat 2 angeordnet ist, 4 bezeichnet Zuleitungsanschlüsse zum elektrischen Verbinden der Halbleitervorrichtung 1 mit externen Vorrichtungen (nicht gezeigt), 5 bezeichnet Anschlussflächen für die Stromversorgung und den Signaleingang/-ausgang des Halbleitersubstrats 2, 6 bezeichnet dünne Metalldrähte zum elektrischen Verbinden der Zuleitungsanschlüsse 4 mit den Anschlussflächen 5, 7 bezeichnet ein Versiegelungsharz zum Schützen des Halbleitersubstrats 2, der Metalldrähte 6 oder dergleichen, 8 bezeichnet eine interne Schaltung zum Realisieren der Funktionen der Halbleitervorrichtung 1, 9 bezeichnet interne Verdrahtungselemente zum elektrischen Verbinden der internen Schaltung 8 mit den Anschlussflächen 5, 10 bezeichnet einen Options-Auswahl-Abschnitt zum Auswählen der Optionen der Halbleitervorrichtung 1 und 15 bezeichnet Stud Bumps, die auch ein Dielektrikum aufweisen können, zum elektrischen Anschließen von einer Mehrzahl von Anschlußflächen 5. Da die interne Schaltung 8, die internen Verdrahtungselemente 9 und ein Teil der An schlussflächen 5 unterschiedliche Elemente, die sie bilden, aufweisen, sind diese durch gestrichelte Linien in 1 dargestellt.
  • 2 zeigt den Options-Auswahl-Abschnitt 10 im Detail. 2A ist eine Draufsicht und 2B ist eine Querschnittsansicht entlang einer gestrichelten Linie I-I in 2A. Der Options-Auswahl-Abschnitt 10 weist eine Options-Auswahl-Anschlussfläche 5C, die eine zweite Anschlussfläche ist, zum Eingeben einer Spannung zum Auswählen von Optionen und eine Anschlussfläche eines festen Potentials 5D, die eine erste Anschlussfläche ist und auf einer zu wählenden konstanten Spannung gehalten wird, auf (in den nachfolgenden Zeichnungen wird die Anschlussfläche mit dem festen Potential, deren Potential das Source-Potential ist, durch 5Da bezeichnet und die Anschlussfläche mit festen Potential, deren Potential GND ist, mit 5Db bezeichnet). Die Options-Auswahl-Anschlussfläche 5C und die Anschlussfläche mit einem festen Potential 5D sind über einen Oberflächenschutzfilm 11b hinweg angeordnet, der ein zweiter Oberflächenschutzfilm ist (in den nachfolgenden Zeichnungen ist der zweite Oberflächenschutzfilm, der zwischen der Options-Auswahl-Anschlussfläche 5C und der Anschlussfläche mit dem festen Potential 5D angeordnet ist, mit 11b bezeichnet). Das Bezugszeichen 13 bezeichnet einen Zwischenlagen-Isolationsfilm zum Trennen der Elemente (nicht gezeigt) und Verdrahtungselemente (nicht gezeigt), die die interne Schaltung 8 bilden, der auf das Halbleitersubstrat 2 geschichtet ist. Obwohl dies in 2 nicht gezeigt ist, kann weiterhin eine Mehrzahl von internen Verdrahtungselementen 9 und Zwischenlagen-Isolationsfilmen 13 zwischen dem Halbleitersubstrat 2 und dem Zwischenlagen-Isolationsfilm 13 ausgebildet sein. Die Ränder der Oberfläche der Options-Auswahl-Anschlussfläche 5C sind mit einem Oberflächenschutzfilm 11aC umgeben, der ein dritter Oberflächenschutzfilm ist (in den nachfolgenden Zeichnungen wird der dritte Oberflächenschutzfilm, der den oberen Rand einer Options-Auswahl-Anschlussfläche bedeckt, mit 11aC bezeichnet). Der Begrenzungsrand der Oberfläche der Anschlussfläche mit dem festen Potential 5D ist mit einem Oberflächenschutzfilm 11aD umgeben, der ein erster Oberflächenschutzfilm ist (in den nachfolgenden Zeichnungen wird der erste Oberflächenschutzfilm, der den Begrenzungsrand einer Anschlussfläche mit einem festen Potential 5D bedeckt, mit 11aD bezeichnet). Die Abschnitte, die nicht durch die Oberflächenschutzfilme 11aC und 11aD bedeckt sind, sind Anschlussflächenöffnungen 14, deren Oberflächen nach außen hin frei liegen. Das Bezugszeichen 11c bezeichnet einen Oberflächenschutzfilm, der die Oberfläche des Halbleitersubstrats außerhalb des Options-Auswahl-Abschnitts 10 bedeckt.
  • In der Halbleitervorrichtung 1 von 1 ist der auf der linken Seite vorhandene Options-Auswahl-Abschnitt 10 derjenige zum Festlegen der Betriebsfrequenz der internen Schaltung 8 und die interne Schaltung 8 ist so ausgelegt, dass sie mit einer Betriebsfrequenz von 100 MHz arbeitet, wenn die Source-Spannung der Options-Auswahl-Anschlussfläche 5C zugeführt wird, und mit 120 MHz arbeitet, wenn die Options-Auswahl-Anschlussfläche 5C nicht angeschlossen ist. Der im unteren Bereich vorhandene Options-Auswahl-Abschnitt 10 ist derjenige zum Auswählen der Betriebsart. Die interne Schaltung 8 ist so ausgelegt, dass sie die Berechnung der Eingangsdaten gemäß dem Standard A durchführt, wenn GND der Options-Auswahl-Anschlussfläche 5C zugeführt wird, und die Berechnung gemäß dem Standard B durchführt, wenn die Options-Auswahl-Anschlussfläche 5C nicht angeschlossen ist.
  • 3 ist ein schematisches Diagramm zum Veranschaulichen der Verbindungsabschnitte der Options-Auswahl-Anschlussfläche 5C der beiden Options-Auswahl-Abschnitte 10 und der internen Schaltung 8, die in 1 gezeigt sind. Die Options-Auswahl- Anschlussfläche 5C des Options-Auswahl-Abschnitts 10 auf der linken Seite der Halbleitervorrichtung 1 in 1 wird, wie in 3A gezeigt, durch einen Widerstand 21 auf GND hinuntergezogen und bei Nichtkontaktierung (Abwesenheit des Stud Bumps 15) wird GND der internen Schaltung 8 zugeführt und bei Kontaktierung (Vorhandensein des Stud Bumps 15) wird die Source-Spannung der internen Schaltung 8 zugeführt.
  • Anderseits wird die Options-Auswahl-Anschlussfläche 5C des Options-Auswahl-Abschnitts 10 im unteren Bereich der Halbleitervorrichtung 1 in 1, wie in 3B gezeigt, über einen Widerstand 21 auf die Source-Spannung hinaufgezogen und bei Nichtkontaktierung bzw. in ausgeschaltetem Zustand (Abwesenheit des Stud Bumps 15) wird die Source-Spannung der internen Schaltung 8 zugeführt und bei Kontaktierung bzw. in angeschaltetem Zustand (Anwesenheit des Stud Bumps 15) wird GND der internen Schaltung 8 zugeführt.
  • Zum Betrieb der Halbleitervorrichtung 1 entsprechend dem Standard A bei einer Betriebsfrequenz von 100 MHz wird ein existierendes Drahtbondverfahren zum Bilden eines Stud Bumps 15 dergestalt, dass dieser die auf die Source-Spannung gesetzte Anschlussfläche mit dem festen Potential 5Da des Options-Auswahl-Abschnitts 10 auf der linken Seite der Halbleitervorrichtung 1, den Oberflächenschutzfilm 11aD, der den Begrenzungsrand der Anschlussfläche mit dem festen Potential 5Da bedeckt, den Oberflächenschutzfilm 11b zwischen der Anschlussfläche mit dem festen Potential 5Da und der Options-Auswahl-Anschlussfläche 5C, den Oberflächenschutzfilm 11aC, der den Begrenzungsrand der Options-Auswahl-Anschlussfläche 5C bedeckt, und die Options-Auswahl-Anschlussfläche 5C bedeckt, und ein Stud Bump 15 ohne Unterbrechung auf der auf GND gesetzten Anschlussfläche mit dem festen Potential 5Db des Options-Auswahl-Abschnitts 10 im unteren Bereich der Halbleitervorrichtung 1, dem Oberflächenschutz film 11aD, der den Begrenzungsrand der Anschlussfläche mit dem festen Potential 5Db bedeckt, dem Oberflächenschutzfilm 11b zwischen der Anschlussfläche mit dem festen Potential 5Db und der Options-Auswahl-Anschlussfläche 5C, dem Oberflächenschutzfilm 11aC, der den Begrenzungsrand der Options-Auswahl-Anschlussfläche 5C bedeckt, und der Options-Auswahl-Anschlussfläche 5C gebildet wird. Der Anschlussfläche mit dem festen Potential 5Da wird von einem Spannungsversorgungs-Zuleitungsanschluss 4Da (mit einer externen Spannungsversorgungsquelle verbundener Zuleitungsanschluss) eine vorbestimmte Spannung zugeführt, wobei die Anschlussfläche mit dem festen Potential 5Da und der Zuleitungsanschluss 4Da mit einem dünnen Metalldraht 6 verbunden sind. Der Anschlussfläche mit dem festen Potential 5Db wird von der GND-Verdrahtung der internen Schaltung 8 (nicht gezeigt) eine vorbestimmte Spannung zugeführt, wobei die Anschlussfläche mit dem festen Potential 5Db und die GND-Verdrahtung der internen Schaltung 8 über eine interne Verdrahtung 9 miteinander verbunden sind. Obwohl zum Zuführen einer Spannung zu der Anschlussfläche mit dem festen Potential 5Da ein dünner Metalldraht 6 verwendet wird, kann zum Beseitigen der Zuleitungsanschlüsse 4D für die Anschlussfläche mit dem festen Potential und der mit dieser verbundenen dünnen Metalldrähte 6 die gesamte Spannungszufuhr zu der Anschlussfläche mit dem festen Potential 5D durch die interne Verdrahtung 9 durchgeführt werden.
  • Da bei der Halbleitervorrichtung 1 der ersten Ausführungsform Stud Bumps 15 auf dem Oberflächenschutzfilm 11b zwischen den Anschlussflächen 5 gebildet werden, ist es schwer möglich, dass eine Beschädigung des Zwischenlagen-Isolationsfilms 13 unterhalb des Oberflächenschutzfilms 11b auftritt. Da der gesamte Rand der Anschlussflächen mit den Oberflächenschutzfilmen 11aC und 11aD bedeckt ist, ist bei der Halbleitervorrichtung 1 der ersten Ausführungsform ein Ablösen der Anschlussflächen 5 auf grund einer Zugkraft, wenn ein Draht (nicht gezeigt) von dem Stud Bump 15 abgeschnitten wird, schwer möglich.
  • Die in der Halbleitervorrichtung 1 der ersten Ausführungsform verwendeten Stud Bumps 15 können durch ein gewöhnliches Verfahren, bei dem ein normaler Drahtbonder, der Gold oder andere Metalle verwendet, verwendet wird, gebildet werden. Weiterhin können durch Plattieren gebildete Metall-Bumps, durch Gasphasenabscheidung gebildete Metallfilme, Beam Leads (Fahnenanschlüsse), leitende Harze oder dergleichen anstelle der Stud Bumps 15 als Leiter verwendet werden. Obwohl die Halbleitervorrichtung 1 der ersten Ausführungsform ein Gehäuse eines Lead-Terminal-Typs (Zuleitungsanschluss-Typs) verwendet, kann ebenfalls ein Gehäuse eines Ball-Grid-Array-Typs (Kugelmatrix-Typs) oder eines Tape-Carrier-Typs (Bandträgertyps) verwendet werden.
  • Zweite Ausführungsform
  • 4 zeigt einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 4A ist eine Draufsicht und 4B ist eine Querschnittsansicht entlang einer gestrichelten Linie II-II in 4A. 5 ist ein schematisches Diagramm eines Verbindungsabschnitts zwischen der Options-Auswahl-Anschlussfläche 5C und der internen Schaltung 8 der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Gleiche oder ähnliche Elemente wie in 1 bis 3 sind durch gleiche Bezugszeichen bezeichnet und eine Beschreibung derselben wird unterlassen. Der Options-Auswahl-Abschnitt 10 weist eine Options-Auswahl-Anschlussfläche 5C, eine Anschlussfläche mit einem festen Potential 5Da, die auf die Source-Spannung gesetzt ist, eine Anschlussfläche mit einem festen Potential 5Db, die auf GND gesetzt ist und einen zwischen den Anschlussflächen 5 angeordneten Oberflächenschutzfilm 11b auf. Die Begrenzungsränder der Oberfläche der Options-Auswahl-Anschlussfläche 5C sind mit einem Oberflächenschutzfilm 11aC bedeckt und die Begrenzungsränder der Oberflächen der Anschlussflächen mit dem festen Potential 5Da und 5Db sind mit einem Oberflächenschutzfilm 11aD bedeckt.
  • Die Options-Auswahl-Anschlussfläche 5C und eine daran angeschlossene interne Schaltung 8 sind, wie in 5 gezeigt, gebildet. Wenn die Options-Auswahl-Anschlussfläche 5C mit der durch einen Stud Bump 15 auf die Source-Spannung gesetzten Anschlussfläche mit dem festen Potential 5Da verbunden wird, wird die Source-Spannung der internen Schaltung 8 zugeführt und die interne Schaltung 8 führt einen Betrieb in Reaktion auf die Eingabe der Source-Spannung durch. Wenn andererseits die Options-Auswahl-Anschlussfläche mit der über einen Stud Bump 15 auf GND gesetzten Anschlussfläche mit dem festen Potential 5Db verbunden wird, wird GND der internen Schaltung 8 zugeführt und die interne Schaltung 8 führt einen Betrieb als Reaktion auf die Eingabe von GND durch.
  • Obwohl die Halbleitervorrichtung 1 der ersten Ausführungsform den Vorteil hat, dass der Options-Auswahl-Abschnitt 10 aus einer Options-Auswahl-Anschlussfläche 5C und einer Anschlussfläche mit einem festen Potential 5D zusammengesetzt sein kann, wie in 1 gezeigt, weist sie das Problem auf, dass in dem Widerstand 21 ständig ein Strom fließt und die Leistungsaufnahme ansteigt, wenn die Options-Auswahl-Anschlussfläche 5C mit der über einen Stud Bump 15 auf die Source-Spannung gesetzten Anschlussfläche mit dem festen Potential 5Da verbunden ist. In dem Fall der Halbleitervorrichtung der zweiten Ausführungsform fließt jedoch kein ständiger Strom in dem Widerstand 21, wenn die Options-Auswahl-Anschlussfläche 5C entweder mit der auf die Source-Spannung gesetzten Anschlussfläche mit dem festen Potential 5Da oder der auf GND gesetzten Anschlussfläche mit dem fe sten Potential 5Db verbunden ist, wie dies in 5 gezeigt ist, und ein Anstieg in der Leistungsaufnahme tritt nicht auf.
  • Dritte Ausführungsform
  • 6 ist eine Draufsicht, die den Options-Auswahl-Abschnitt einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. Der Options-Auswahl-Abschnitt 10 der dritten Ausführungsform weist eine Dreifach-Options-Auswahl-Anschlussfläche 5C, die über einen Oberflächenschutzfilm 11b hinweg angeordnet ist, eine auf die Source-Spannung gesetzte Anschlussfläche mit einem festen Potential 5Da, die dergestalt angeordnet ist, dass sie der Dreifach-Options-Auswahl-Anschlussfläche 5C jenseits des Oberflächenschutzfilms 11b gegenüberliegt, und eine auf GND gesetzte Anschlussfläche mit einem festen Potential 5Db, die dergestalt angeordnet ist, dass sie der Dreifach-Options-Auswahl-Anschlussfläche 5C jenseits des Oberflächenschutzfilms 11b gegenüberliegt, auf. Die Begrenzungsränder Oberfläche der Options-Auswahl-Anschlussfläche 5C sind mit einem Oberflächenschutzfilm 11aC bedeckt und die Begrenzungsränder der Oberfläche der Anschlussflächen mit dem festen Potential 5Da und 5Db sind mit einem Oberflächenschutzfilm 11aD bedeckt.
  • Da der Options-Auswahl-Abschnitt 10 die Options-Auswahl-Anschlussfläche 5C an dem linken Ende in 6 auf das Source-Potential setzt, ist ein Stud Bump 15 dergestalt ausgebildet, dass er die Options-Auswahl-Anschlussfläche 5C an dem linken Ende kontaktiert und die Anschlussfläche mit dem festen Potential 5Da auf die Source-Spannung setzt. Da der Options-Auswahl-Abschnitt 10 die Options-Auswahl-Anschlussfläche 5C in der Mitte und an dem rechten Ende in 6 auf GND setzt, ist ein anderer Stud Bump 15 dergestalt ausgebildet, dass er die Options-Auswahl-Anschlussfläche 5C in der Mitte, die Options-Auswahl- Anschlussfläche 5C an dem rechten Ende und die Anschlussfläche mit dem festen Potential 5Db, die auf GND gesetzt sind, kontaktiert.
  • Da die Halbleitervorrichtung 1 der dritten Ausführungsform eine Mehrzahl von Options-Auswahl-Anschlussflächen 5C auf dem Options-Auswahl-Abschnitt 10 aufweist, ermöglicht sie die Auswahl verschiedener Optionen. Da weiterhin die Halbleitervorrichtung 1 der dritten Ausführungsform einen Aufbau aufweist, bei dem eine Mehrzahl von Options-Auswahl-Anschlussflächen 5C mit derselben Anschlussfläche mit dem festen Potential 5D verbunden sein kann, kann die Anzahl der Anschlussflächen mit dem festen Potential verringert werden und die Größe des Halbleitersubstrats 2 kann verringert werden. Da die Halbleitervorrichtung 1 der dritten Ausführungsform das Setzen der Spannung einer Mehrzahl von Options-Auswahl-Anschlussflächen 5C unter Verwendung eines Stud Bumps 15 ermöglicht, kann die Options-Einstell-Halbleitervorrichtung 1 in wenigen Personenstunden gefertigt werden.
  • Vierte Ausführungsform
  • 7 zeigt einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. 7A zeigt eine Draufsicht und 7B zeigt eine Querschnittsansicht entlang einer gestrichelten Linie III-III in 7A. Die Fläche der Anschlussfläche mit dem festen Potential 5D der Halbleitervorrichtung 1 der vierten Ausführungsform ist kleiner als die der anderen Anschlussflächen, die auf dem Zwischenlagen-Isolationsfilm gebildet sind, und an die dünne Metalldrähte angeschlossen sind (hier im folgenden als eine dritte Anschlussfläche bezeichnet). Da, wie in der ersten Ausführungsform beschrieben, eine feste Spannung der Anschlussfläche mit dem festen Potential 5D über die interne Verdrahtung 9 zugeführt werden kann, wird auf der Hauptoberfläche der Anschlussfläche mit dem festen Potential 5D keine Fläche für mehrmaliges Drahtbonden benötigt und die Fläche von ungefähr einer Hälfte eines Stud Bumps ist zum Anschließen einer Options-Auswahl-Anschlussfläche 5C hinreichend. Deshalb kann die Fläche der Anschlussfläche mit dem festen Potential 5D verringert werden, wodurch die Größe eines Halbleitersubstrats 2 verringert werden kann.
  • Obwohl bei der Halbleitervorrichtung 1 der vierten Ausführungsform die Fläche einer Anschlussfläche mit einem festen Potential 5D kleiner ist als die Fläche einer dritten Anschlussfläche, kann aus demselben Grund die Fläche einer Options-Auswahl-Anschlussfläche 5C kleiner sein als die Fläche einer dritten Anschlussfläche. Wie in 8 gezeigt, kann sowohl die Fläche der Options-Auswahl-Anschlussfläche 5C als auch die Fläche der Anschlussfläche mit dem festen Potential 5D kleiner sein als die Fläche einer dritten Anschlussfläche.
  • Fünfte Ausführungsform
  • 9 ist eine Draufsicht, die den Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt. 9A ist eine Draufsicht vor der Ausbildung eines Stud Bumps 15 und 9B ist eine Draufsicht nach der Ausbildung eines Stud Bumps 15. In der Halbleitervorrichtung 1 der fünften Ausführungsform besteht die Options-Auswahl-Anschlussfläche 5C aus einem konvexen Abschnitt und die Anschlussfläche mit dem festen Potential 5D ist dergestalt ausgebildet, dass sie einen konkaven Abschnitt aufweist, so dass die Options-Auswahl-Anschlussfläche 5C und die Anschlussfläche mit dem festen Potential 5D sich an zwei oder mehreren Seiten gegenüberliegen und zueinander passen. Die Begrenzungsränder der Oberflächen der Options-Auswahl- Anschlussfläche 5C und der Anschlussfläche mit dem festen Potential 5D sind mit einem Oberflächenschutzfilm 11a bedeckt. Ein Oberflächenschutzfilm 11b ist zwischen der Options-Auswahl-Anschlussfläche 5C und der Anschlussfläche mit dem festen Potential 5D vorhanden.
  • Da bei der Halbleitervorrichtung 1 der fünften Ausführungsform die Options-Auswahl-Anschlussfläche 5C der Anschlussfläche mit dem festen Potential 5D an zwei oder mehr Seiten gegenüberliegt, ist der Spielraum für die Verschiebung beim Ausbilden des Stud Bumps 15 vergrößert und die Options-Auswahl-Anschlussfläche 5C kann in zuverlässiger Weise mit der Anschlussfläche mit dem festen Potential 5D verbunden werden. Mit anderen Worten, obwohl der Stud Bump 15 nicht die Anschlussfläche mit dem festen Potential 5D kontaktiert, wenn der Stud Bump 15 in dem Fall der Halbleitervorrichtung 1 der ersten Ausführungsform, die in 2 gezeigt ist, ein wenig nach links verschoben ist, kann in dem Fall der Halbleitervorrichtung 1 der fünften Ausführungsform der Stud Bump 15 sowohl die Options-Auswahl-Anschlussfläche 5C als auch die Anschlussfläche mit dem festen Potential 5D kontaktieren, sogar wenn de Stud Bump 15 ein wenig nach links oder nach rechts verschoben ist, da die oberen und die unteren Abschnitte des Stud Bumps 15 ebenfalls die Anschlussfläche mit dem festen Potential 5D kontaktieren, wie dies in 9B gezeigt ist. Sogar wenn der Stud Bump 15 nach oben oder nach unten verschoben ist, kann er weiterhin den oberen oder unteren Abschnitt der Anschlussfläche mit dem festen Potential 5D kontaktieren.
  • Sechste Ausführungsform
  • 10 zeigt einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. 10A zeigt eine Draufsicht und 10B zeigt eine Querschnittsansicht entlang einer gestrichelten Linie V-V in 10A. In 10 bezeichnet das Bezugszeichen 22 eine Dummy-Anschlussfläche, die zwischen Oberflächenschutzfilme 11b gefügt ist und an eine Options-Auswahl-Anschlussfläche 5C und eine Anschlussfläche mit einem festen Potential 5D aus den gleichen Materialien wie jenen der anderen Anschlussflächen, beispielsweise aus Aluminium, angrenzt. Der Begrenzungsrand der Oberfläche der Dummy-Anschlussfläche 22 ist mit einem Oberflächenschutzfilm 11aE bedeckt, der ein vierter Oberflächenschutzfilm ist.
  • Die Optionswahl in der Halbleitervorrichtung 1 wird durch die Options-Auswahl-Anschlussfläche 5C, den zwischen der Options-Auswahl-Anschlussfläche 5C und der Dummy-Anschlussfläche 22 vorgesehenen Oberflächenschutzfilm 11b, die Dummy-Anschlussfläche 22, den zwischen der Dummy-Anschlussfläche 22 und der Anschlussfläche mit dem festen Potential 5D vorgesehenen Oberflächenschutzfilm 11b, die Anschlussfläche mit dem festen Potential 5D und den ohne Unterbrechung auf den Oberflächenschutzfilmen 11aC, 11aD und 11aE, die die Begrenzungsränder der Oberfläche jeder Anschlussfläche bedecken, vorgesehenen Stud Bump (15) durchgeführt.
  • Da der Stud Bump 15 an die Öffnung 14 der Options-Auswahl-Anschlussfläche 5C, die Öffnung 14 der Anschlussfläche mit dem festen Potential 5D, sowie die Öffnung 14 der Dummy-Anschlussfläche 22 durch den Aufbau des Options-Auswahl-Abschnitts 10, der in der sechsten Ausführungsform gezeigt ist, angefügt werden kann, wächst die Verbindungsstärke der Anschlussfläche 5 mit dem Stud Bump 15 und ein Ablösen des Stud Bumps 15 tritt kaum auf.
  • Siebte Ausführungsform
  • 11 ist eine Draufsicht, die den Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt. In 11 bezeichnet das Bezugszeichen 23 Kanäle des Oberflächenschutzfilms von der Anschlussflächenöffnung 14 der Options-Auswahl-Anschlussfläche 5C zu der Anschlussflächenöffnung 14 der Anschlussfläche mit dem festen Potential 5D, die durch Entfernen eines Teils der Oberflächenschutzfilme 11aC und 11aD, die die Anschlussflächen 5C und 5D bedecken und eines Abschnitts des Oberflächenschutzfilms 11c außerhalb des Options-Auswahl-Abschnitts gebildet werden. Die Bildung erfolgt dabei mittels Ätzens zum Abtrennen des Oberflächenschutzfilms, der ein Abschnitt ist, der den Stud Bump 15 an dem oberen Abschnitt kontaktiert (der Abschnitt in 11, bei dem 11b den Anschlussflächen 5C und 5D von 11aC und 11aD gegenüberliegt), von anderen Abschnitten des Oberflächenschutzfilms (dem Abschnitt, bei dem 11b nicht den Anschlussflächen 5C und 5D von 11aC und 11aD in 11 gegenüberliegt). Am Boden der Kanäle 23 sind die Anschlussfläche 5D und der Zwischenlagen-Isolationsfilm 13 freigelegt.
  • Obwohl der Oberflächenschutzfilm 11 unter dem Stud Bump 15 durch die Belastung beim Bilden des Stud Bumps 15 beschädigt werden kann, können die Kanäle ein Fortpflanzen des Schadens auf den gesamten Oberflächenschutzfilm 11 verhindern.
  • Obwohl in der siebten Ausführungsform die Kanäle 23 in den Oberflächenschutzfilmen 11aC und 11aD, die die Anschlussflächen 5C und 5D bedecken und dem Oberflächenschutzfilm llc außerhalb des Options-Auswahl-Abschnitts 10 gebildet sind, können die Kanäle 23 in dem zweiten Oberflächenschutzfilm llb zwischen den Oberflächenschutzfilmen 11aC und 11aD, die Anschlussflächen 5C und 5D bedecken und den Anschlussflächen 5C und 5D, wie in 12 gezeigt, gebildet werden. Obwohl in der siebten Ausführungsform die Kanäle 23 mittels Ätzens gebildet werden, kann weiter hin ein Verfahren angewendet werden, bei dem von Anfang an in dem Abschnitt der Kanäle 23 kein Oberflächenschutzfilm 11 gebildet wird.
  • Achte Ausführungsform
  • 13 zeigt einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung. 13A ist eine Draufsicht und 13B ist eine Querschnittsansicht entlang einer gestrichelten Linie VI-VI in 13A. Bei der Halbleitervorrichtung der achten Ausführungsform ist der Stud Bump 15 dergestalt ausgebildet, dass die Mitte der Kontaktierungsfläche des Stud Bumps 15 gegenüber den Anschlussflächen 5 und dem Oberflächenschutzfilm 11 zu der Options-Auswahl-Anschlussfläche 5C hin verschoben ist. Dieser Aufbau kann den in dem vertikalen Aufbau des Stud Bumps 15 in 13A breiteren Abschnitt an die Options-Ruswahl-Anschlussfläche 5C anfügen und die Verbindungsstärke zwischen dem Stud Bump 15 und den Anschlussflächen 5 vergrößern. Die gleiche Wirkung kann erhalten werden, wenn die Mitte der Kontaktierungsfläche des Stud Bumps 15 gegenüber den Anschlussflächen 5 und dem Oberflächenschutzfilm 11 zu der Anschlussfläche mit dem festen Potential 5D hin verschoben ist.
  • Neunte Ausführungsform
  • 14 zeigt einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung. 14A ist eine Draufsicht und 14B ist eine Querschnittsansicht entlang einer gestrichelten Linie VII-VII in 14A. Bei der Halbleitervorrichtung der neunten Ausführungsform wird die Verbindung der Options-Auswahl-Anschlussfläche 5C mit der Anschlussfläche mit dem festen Potential 5D durch den Stud Bump 15a und den Stud Bump 15b durch geführt. Der Stud Bump 15a ist ein erster Leiter, der dergestalt gebildet ist, dass er die Options-Auswahl-Anschlussfläche 5C, den Oberflächenschutzfilm 11aC und den Oberflächenschutzfilm 11b zwischen der Options-Auswahl-Anschlussfläche 5C und der Anschlussfläche mit dem festen Potential 5D bedeckt. Der Stud Bump 15b ist ein zweiter Leiter, der dergestalt ausgebildet ist, dass er die Anschlussfläche mit dem festen Potential 5D, den Oberflächenschutzfilm 11aD und den Bump 15a bedeckt.
  • Da bei einem derartigen Aufbau des Stud Bumps 15 die Kontaktierungsfläche des Stud Bumps 15 mit der Anschlussfläche 5 vergrößert werden kann, kann eine feste Verbindung beider sichergestellt werden. Da weiterhin jeder Stud Bump 15 zur Vergrößerung der Fläche des leitenden Abschnitts der Anschlussfläche 5 beiträgt, kann bei der Bildung der Stud Bumps der Spielraum für eine Verschiebung vergrößert werden. Obwohl in der neunten Ausführungsform der Stud Bump 15b auf der Seite der Anschlussfläche mit dem festen Potential 5D nach der Bildung des Stud Bumps 15a auf der Seite der Options-Auswahl-Anschlussfläche 5C gebildet wird, ist ebenfalls die umgekehrte Reihenfolge möglich.
  • Zehnte Ausführungsform
  • 15 zeigt einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer. zehnten Ausführungsform der vorliegenden Erfindung. 15A ist eine Draufsicht und 15B ist eine Querschnittsansicht entlang einer gestrichelten Linie VIII-VIII in 15A. In der Halbleitervorrichtung 1 der zehnten Ausführungsform wird die Verbindung der Options-Auswahl-Anschlussfläche 5C mit der Anschlussfläche mit dem festen Potential 5D durch den Stud Bump 15c, den Stud Bump 15d und den Stud Bump 15e durchgeführt. Der Stud Bump 15c ist der auf der Options-Auswahl-Anschlussfläche 5C gebildete dritte Leiter. Der Stud Bump 15d, der der vierte Leiter ist, ist auf der An schlussfläche mit dem festen Potential 5D gebildet. Der Stud Bump 15e, der der fünfte Leiter ist, ist dergestalt ausgebildet, dass er den Stud Bump 15c und den Stud Bump 15d kontaktiert. Durch den Stud Bump 15 mit diesem Aufbau kann der Schaden an dem Oberflächenschutzfilm 11b zwischen den Anschlussflächen 5 zur Zeit des Bildens des Stud Bumps 15 minimiert werden.
  • Elfte Ausführungsform
  • 16A ist eine Draufsicht auf einen Options-Auswahl-Abschnitt 10 einer Halbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung. 16B ist eine Querschnittsansicht entlang einer gestrichelten Linie IX-IX in 16A vor dem Bilden eines Stud Bumps 15 und 16C ist eine Querschnittsansicht entlang einer gestrichelten Linie IX-IX in 16A nach dem Bilden eines Stud Bumps 15. Bei der Halbleitervorrichtung 1 der elften Ausführungsform ist eine Anschlussfläche mit dem festen Potential 5D, die die fünfte Anschlussfläche ist, die durch den Oberflächenschutzfilm 11b, der der sechste Oberflächenschutzfilm ist, vorgesehen ist, im Inneren der Hauptoberfläche der Options-Auswahl-Anschlussfläche 5C, die die vierte Anschlussfläche ist, deren Begrenzungsränder mit dem Oberflächenschutzfilm 11aF, der der fünfte Oberflächenschutzfilm ist, bedeckt sind, vorgesehen. Von der internen Schaltung (nicht gezeigt) wird dem Inneren der Anschlussfläche mit dem festen Potential über die interne Verdrahtung 9 und den Zwischenlagen-Verbindungspfropfen 24 eine vorbestimmte Spannung zugeführt. Bei der Halbleitervorrichtung 1 der elften Ausführungsform wird weiterhin die Verbindung der Options-Auswahl-Anschlussfläche 5C mit der Anschlussfläche mit dem festen Potential 5D über die gesamte Oberfläche der Anschlussfläche mit dem festen Potential 5D, die gesamte Oberfläche des Oberflächenschutzfilms 11b zwischen der Anschlussfläche mit dem festen Potential 5a und der Options-Auswahl-Anschlussfläche 5C und den ohne Unterbrechung auf der Options-Auswahl-Anschlussfläche 5C ausgebildeten Stud Bump 15 durchgeführt.
  • Durch diesen Aufbau des Options-Auswahl-Abschnitts 10 wird der Schaden an dem Oberflächenschutzfilm 11b bei der Ausbildung des Stud Bumps 15 nicht auf den Oberflächenschutzfilm (nicht gezeigt) außerhalb des Options-Auswahl-Abschnitts 10 ausgedehnt. Da zusätzlich die gesamte Oberfläche des Oberflächenschutzfilms 11b durch den Stud Bump 15 bedeckt ist, wird weiterhin sogar bei einer Beschädigung des Oberflächenschutzfilms 11b dessen Oberfläche durch den Stud Bump 15 geschützt und die Zuverlässigkeit ist nicht leicht zu verringern.
  • Obwohl in der elften Ausführungsform der Oberflächenschutzfilm 11b zum Trennen der Anschlussfläche mit dem festen Potential 5D und der Anschlussfläche 5 innerhalb der Hauptoberfläche der Options-Auswahl-Anschlussfläche 5C gebildet wird, kann der Oberflächenschutzfilm 11b zum Trennen der Options-Auswahl-Anschlussfläche 5C und der Anschlussfläche 5 innerhalb der Hauptoberfläche der Anschlussfläche mit dem festen Potential 5D gebildet werden. Wie in 17 gezeigt, kann im Innern der Options-Auswahl-Anschlussfläche 5C eine Mehrzahl von Anschlussflächen mit einem festen Potential 5D vorgesehen werden. Wenn die Options-Auswahl-Anschlussfläche 5C der Halbleitervorrichtung 1 auf die Source-Spannung gesetzt wird, wird der Stud Bump 15 dergestalt ausgebildet, dass er die gesamte Oberfläche der auf die Source-Spannung gesetzten Anschlussfläche mit dem festen Potential 5Da, die gesamte Oberfläche des Oberflächenschutzfilms llb zum Trennen der Options-Auswahl-Anschlussfläche 5C von der Anschlussfläche mit dem festen Potential 5Da und die Options-Auswahl-Anschlussfläche 5C bedeckt, wie dies in 17C gezeigt ist. Wenn die Options-Auswahl-Anschlussfläche 5C auf GND gesetzt wird, wird der Stud Bump 15 dergestalt ausgebildet, dass er die gesamte Oberfläche der auf GND gesetzten Anschlussfläche mit dem festen Potential 5Db, die gesamte Oberfläche des Oberflächenschutzfilms 11b zum Trennen der Anschlussfläche mit dem festen Potential 5Db von der Options-Ruswahl-Anschlussfläche 5C und die Options-Auswahl-Anschlussfläche 5C bedeckt. Durch den Options-Auswahl-Abschnitt 10 dieses Aufbaus kann die Options-Auswahl-Anschlussfläche 5C entweder auf die Source-Spannung oder auf GND gesetzt werden.
  • Da wie oben beschrieben die Halbleitervorrichtung einer ersten Ausgestaltung der Erfindung ein Halbleitersubstrat, einen auf dem Halbleitersubstrat gebildeten Zwischenlagen-Isolationsfilm, eine auf dem Zwischenlagen-Isolationsfilm gebildete Anschlussfläche mit einem festen Potential, deren Begrenzungsränder mit einem Oberflächenschutzfilm bedeckt sind, auf dem Zwischenlagen-Isolationsfilm gebildete Options-Auswahl-Anschlussflächen, die jenseits eines zweiten Oberflächenschutzfilms der Anschlussfläche mit dem festen Potential gegenüberliegen, und deren Begrenzungsränder mit einem dritten Oberflächenschutzfilm bedeckt sind, und ohne Unterbrechung auf allen Oberflächenschutzfilmen, der Anschlussfläche mit dem festen Potential und der Options-Auswahl-Anschlussfläche vorgesehene Leiter aufweist, können bei dem Options-Auswahl-Vorgang Risse des Zwischenlagen-Isolationsfilms oder ein Ablösen von Anschlussflächen nur schwer auftreten.
  • Da bei der Halbleitervorrichtung gemäß einer zweiten Ausgestaltung die Fläche der Anschlussfläche mit dem festen Potential oder die Fläche der Options-Auswahl-Anschlussfläche oder beide kleiner sind als die Fläche der übrigen Anschlussflächen auf der Hauptoberfläche des Halbleitersubstrats, kann die Größe der Halbleitervorrichtung verringert werden.
  • Da bei der Halbleitervorrichtung einer dritten Ausgestaltung der Oberflächenschutzfilm, der in Kontakt zu dem Leiter steht, von den anderen Oberflächenschutzfilmen auf der Hauptoberfläche des Halbleitersubstrats abgetrennt ist, kann die Ausbreitung des Schadens an dem Oberflächenschutzfilm verhindert werden.
  • Da in der Halbleitervorrichtung einer vierten Ausgestaltung der Leiter ohne Unterbrechung auf zwei oder mehr Options-Auswahl-Anschlussflächen und Anschlussflächen mit festem Potential vorgesehen ist, können bei der Herstellung Mannstunden eingespart werden.
  • Da bei der Halbleitervorrichtung einer fünften Ausgestaltung die Anschlussfläche mit dem festen Potential an zwei oder mehr Seiten der Options-Auswahl-Anschlussfläche gegenüberliegt, kann die Anschlussfläche mit dem festen Potential in zuverlässiger Weise mit der Options-Auswahl-Anschlussfläche verbunden werden.
  • Da die Halbleitervorrichtung einer sechsten Ausgestaltung eine Dummy-Anschlussfläche aufweist, deren Begrenzungsränder, die jenseits der Oberflächenschutzfilms sowohl der Anschlussfläche mit dem festen Potential als auch der Options-Auswahl-Anschlussfläche gegenüberliegen, mit dem Oberflächenschutzfilm bedeckt sind, und der Leiter ohne Unterbrechung alle Oberflächenschutzfilme, die Anschlussfläche mit dem festen Potential, die Dummy-Anschlussfläche und die Options-Auswahl-Anschlussfläche bedeckt, kann die Anschlussfläche mit dem festen Potential in zuverlässiger Weise mit der Options-Auswahl-Anschlussfläche verbunden werden.
  • Da bei der Halbleitervorrichtung einer siebten Ausgestaltung die Kontaktierungsfläche des Leiters und die Hauptoberfläche der Anschlussfläche mit dem festen Potential sich von der Kontaktierungsfläche des Leiters und der Hauptoberfläche der Options-Auswahl-Anschlussfläche unterscheiden, ist der breitere Abschnitt des Stud Bumps mit einer Anschlussfläche verbunden und die Verbindungsstärke des Stud Bumps und der Anschlussfläche kann vergrößert werden.
  • Da bei der Halbleitervorrichtung einer achten Ausgestaltung der Leiter aus dem entweder auf der Anschlussfläche mit dem festen Potential oder der Options-Auswahl-Anschlussfläche und auf dem daran angrenzenden Oberflächenschutzfilm gebildeten ersten Leiter und dem auf dem ersten Leiter und der jeweils anderen der Anschlussfläche mit dem festen Potential oder der Options-Auswahl-Anschlussfläche gebildeten zweiten Leiter besteht, kann die Anschlussfläche mit dem festen Potential in zuverlässiger Weise mit der Options-Auswahl-Anschlussfläche verbunden werden.
  • Da weiterhin bei der Halbleitervorrichtung einer neunten Ausgestaltung der Leiter aus dem dritten Leiter, der auf der Hauptoberfläche der Anschlussfläche mit dem festen Potential gebildet ist, dem vierten Leiter, der auf der Hauptoberfläche der Options-Auswahl-Anschlussfläche gebildet ist, und dem fünften Leiter, der dergestalt ausgebildet ist, dass er sowohl den dritten als auch den vierten Leiter kontaktiert, besteht, kann der Schaden an dem Oberflächenschutzfilm minimiert werden.
  • Da die Halbleitervorrichtung einer zehnten Ausgestaltung ein Halbleitersubstrat, einen Zwischenlagen-Isolationsfilm, der auf dem Halbleitersubstrat ausgebildet ist, eine Anschlussfläche mit einem festen Potential und eine Options-Auswahl-Anschlussfläche, von denen eine im Innern der Hauptoberfläche der anderen jenseits des Oberflächenschutzfilms angeordnet ist, wobei die Begrenzungsränder der anderen mit dem Oberflächenschutzfilm bedeckt sind, und den jenseits der Anschlussfläche mit dem festen Potential und der Options-Auswahl-Anschlussfläche vorgesehenen Leiter aufweist, dehnt sich der Schaden an einem Oberflächenschutzfilm nicht auf andere Oberflächenschutzfilme aus.
  • Die gesamte Offenbarung einer japanischen Patentanmeldung JP 2002-295175 , eingereicht am 8. Oktober 2002 einschließlich Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung auf der die Priorität der vorliegenden Anmeldung basiert, wird hier durch Bezugnahme auf deren Gesamtheit eingeschlossen.

Claims (11)

  1. Halbleitervorrichtung (1) mit: einem Halbleitersubstrat (2), einem Zwischenlagen-Isolationsfilm (13), der auf dem Halbleitersubstrat ausgebildet ist, einer auf dem Zwischenlagen-Isolationsfilm ausgebildeten ersten Anschlussfläche (5C), deren Begrenzungsränder mit einem ersten Oberflächenschutzfilm (11aC) bedeckt sind, einer auf dem Zwischenlagen-Isolationsfilm (13) jenseits eines zweiten Oberflächenschutzfilms (11b) der ersten Anschlussfläche gegenüberliegend ausgebildeten zweiten Anschlussfläche (5D), deren Begrenzungsränder mit einem dritten Oberflächenschutzfilm (11aD) bedeckt sind und einem ohne Unterbrechung auf der ersten Anschlussfläche (5C), dem ersten bis dritten Oberflächenschutzfilm (11aC, 11b, 11aD) und der zweiten Anschlussfläche (5D) vorgesehenen Leiter (15).
  2. Halbleitervorrichtung nach Anspruch 1, bei der die erste Anschlussfläche (5C) eine Anschlussfläche mit einem festen Potential ist und die zweite Anschlussfläche (5D) eine Options-Auswahl-Anschlussfläche ist.
  3. Halbleitervorrichtung nach Anspruch 2, weiterhin mit: einer internen Verdrahtung (9), die zwischen dem Halbleitersubstrat (2) und dem Zwischenlagen-Isolationsfilm (13) ausgebildet ist und einer dritten Anschlussfläche (5A, 5B), die auf dem Zwischenlagen-Isolationsfilm (13), ausgebildet ist, mit der ein dünner Metalldraht (6) verbunden ist, wobei die erste Anschlussfläche (5C) mit der internen Verdrahtung (9) verbunden ist, und eine kleinere Fläche aufweist als die Fläche der dritten Anschlussfläche (5A, 5B).
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der der erste bis dritte Oberflächenschutzfilm (11aC, 11b, 11aD) in Abschnitte in Kontakt mit dem Leiter und andere Abschnitte unterteilt sind.
  5. Halbleitervorrichtung nach Anspruch 2, die weiterhin eine oder mehrere Options-Auswahl-Anschlussflächen aufweist, auf denen der Leiter ebenfalls ohne Unterbrechung vorgesehen ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der die erste Anschlussfläche und die zweite Anschlussfläche einander an zwei oder mehr Seiten gegenüberliegen.
  7. Halbleitervorrichtung nach Anspruch 1, die weiterhin eine Dummy-Anschlussfläche (22) aufweist, die zwischen der ersten Anschlussfläche (5C) und der zweiten Anschlussfläche (5D) ausgebildet ist und deren Begrenzungsränder mit einem vierten Oberflächenschutzfilm (11aE) bedeckt sind, wobei der Leiter ebenfalls auf der Dummy-Anschlussfläche (22) und dem vierten Oberflächenschutzfilm (11aE) ohne Unterbrechung vorgesehen ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Kontaktierungsfläche des Leiters (15) und der ersten Anschlussfläche (SC) sich von der Kontaktierungsfläche des Leiters (15) und der zweiten Anschlussfläche (5D) unterscheidet.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der der Leiter einen ersten Leiter (15a), der auf der ersten Anschlussfläche (5C) und dem ersten und dem zweiten Oberflächenschutzfilm (11aC, 11b) vorgesehen ist und einen zweiten Leiter (15b), der auf dem ersten Leiter (15a), der zweiten Anschlussfläche (5D) und dem dritten Oberflächenschutzfilm (11aD) vorgesehen ist, aufweist.
  10. Halbleitervorrichtung nach Anspruch 1, bei der der Leiter einen dritten Leiter (15c), der auf der ersten Anschlussfläche (5C) vorgesehen ist, einen vierten Leiter (15d), der auf der zweiten Anschlussfläche (5D) vorgesehen ist und einen fünften Leiter (15e), der auf dem dritten und vierten Leiter vorgesehen ist, aufweist.
  11. Halbleitervorrichtung mit: einen Halbleitersubstrat (2), einem Zwischenlagen-Isolationsfilm (13a, 13b), der auf dem Halbleitersubstrat gebildet ist, einer vierten Anschlussfläche (5C), die auf dem Zwischenlagen-Isolationsfilm gebildet ist und deren Begrenzungsränder mit einem fünften Oberflächenschutzfilm (11aF) bedeckt sind, einer fünften Anschlussfläche (5D), die innerhalb der vierten Anschlussfläche jenseits eines sechsten Oberflächenschutzfilms (11b) vorgesehen ist und einem Leiter (15), der ohne Unterbrechung auf der vierten Anschlussfläche, dem sechsten Oberflächenschutzfilm und der fünften Anschlussfläche vorgesehen ist.
DE2003125812 2002-10-08 2003-06-06 Halbleitervorrichtung Withdrawn DE10325812A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-295175 2002-10-08
JP2002295175A JP2004134459A (ja) 2002-10-08 2002-10-08 半導体装置

Publications (1)

Publication Number Publication Date
DE10325812A1 true DE10325812A1 (de) 2004-04-22

Family

ID=32040756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003125812 Withdrawn DE10325812A1 (de) 2002-10-08 2003-06-06 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US6864587B2 (de)
JP (1) JP2004134459A (de)
KR (1) KR20040032039A (de)
CN (1) CN1489209A (de)
DE (1) DE10325812A1 (de)
TW (1) TW200406055A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064433B2 (en) * 2004-03-01 2006-06-20 Asm Technology Singapore Pte Ltd Multiple-ball wire bonds
TW200743166A (en) * 2006-05-09 2007-11-16 Advanced Semiconductor Eng Stack bump structure and manufacturing method thereof
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
US8890338B2 (en) * 2006-09-27 2014-11-18 Agere Systems, Inc. Method of identifying and/or programming an integrated circuit
KR20130017349A (ko) 2011-08-10 2013-02-20 삼성전자주식회사 모니터링 패드 및 이를 포함하는 반도체 장치
JP5748621B2 (ja) * 2011-09-12 2015-07-15 ルネサスエレクトロニクス株式会社 半導体チップ
CN106057693B (zh) * 2016-08-08 2019-06-25 天水华天科技股份有限公司 一种ic封装引线键合短接结构及其制备方法
US11574884B2 (en) * 2021-01-29 2023-02-07 Texas Instruments Incorporated Multi-function bond pad

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3453054B2 (ja) 1998-02-02 2003-10-06 松下電器産業株式会社 半導体素子の電極構造および電極形成方法
JP2001135794A (ja) 1999-11-04 2001-05-18 Rohm Co Ltd 半導体装置、および半導体装置におけるトリミング方法
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
JP4804643B2 (ja) * 2001-05-08 2011-11-02 三菱電機株式会社 高周波回路装置とその製造方法

Also Published As

Publication number Publication date
CN1489209A (zh) 2004-04-14
KR20040032039A (ko) 2004-04-14
US6864587B2 (en) 2005-03-08
JP2004134459A (ja) 2004-04-30
US20040065944A1 (en) 2004-04-08
TW200406055A (en) 2004-04-16

Similar Documents

Publication Publication Date Title
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE2542518C3 (de)
DE60305734T2 (de) Verkapseltes elektronisches Bauelement und Verfahren zu dessen Herstellung
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE102015225119A1 (de) Anzeigebedienfeld und Verfahren zum Bilden eines Arraysubstrats eines Anzeigebedienfelds
DE19644297A1 (de) Halbleiterbauelement
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE10324598A1 (de) Halbleitervorrichtung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE2845612A1 (de) Halbleiteranordnung mit hoeckerelektroden
DE10122931A1 (de) Halbleitermodul
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
EP1276357A2 (de) Leiterplatte für elektrische Schaltungen
DE112009001175T5 (de) Dünnfilmsolarbatteriemodul und Verfahren zur Herstellung desselben
DE10325812A1 (de) Halbleitervorrichtung
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE19934560B4 (de) Photovoltaikmodul mit integriert serienverschalteten Zellen und Herstellungsverfahren hierfür
DE102021112974A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE4130569A1 (de) Ic-paketiereinrichtung
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004047306A1 (de) Leistungs-Halbleiterbauteil
DE60131957T2 (de) Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht
DE102004047753B4 (de) Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee