KR20040032039A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20040032039A
KR20040032039A KR1020030032175A KR20030032175A KR20040032039A KR 20040032039 A KR20040032039 A KR 20040032039A KR 1020030032175 A KR1020030032175 A KR 1020030032175A KR 20030032175 A KR20030032175 A KR 20030032175A KR 20040032039 A KR20040032039 A KR 20040032039A
Authority
KR
South Korea
Prior art keywords
pad
option setting
semiconductor device
fixed potential
protective film
Prior art date
Application number
KR1020030032175A
Other languages
English (en)
Inventor
시바타준
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040032039A publication Critical patent/KR20040032039A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

옵션설정 패드에 가해진 전압에 의해 기능 및 상태(이하 옵션이라 칭한다)를 설정하는 반도체장치의 옵션설정시에 발생하는 층간막의 크랙이나 패드박리를 방지한다. 반도체장치의 옵션을 설정하기 위한 외주연부가 표면보호막(11a)으로 덮인 옵션설정 패드(5C)와, 외주연부가 표면보호막(11a)으로 덮인 고정전위를 공급하기 위한 고정전위패드(5D)를 표면보호막(11b)을 사이에 끼워 인접시킨 옵션설정부(10)를 반도체 기판의 주표면에 설치한다. 반도체장치의 옵션설정은, 옵션설정 패드(5C)와 고정전위 패드(5D)와 표면보호막(11a, 11b)을 덮도록 형성한 스터드 범프(15)의 유무에 의해 행한다

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 복수의 기능 및 상태(이하, 옵션이라 칭한다)를 갖고, 그 옵션을 외부에서 공급하는 전압으로 설정가능한 반도체장치에 관한 것이다.
종래의 반도체장치는, 표면보호막에 형성된 개구로부터 전기적으로 비접촉상태에서 근접배치된 복수의 패드를 노출시켜 옵션설정부를 구성하고, 옵션설정부의 패드 사이를 스터드 범프에 의해 단락할지 아닐지에 의해 옵션설정을 행하고 있었다(예를 들면, 특허문헌 1 참조).
[특허문헌 1]
일본국 특허공개 2001-135794호 공보(제 1-4 페이지, 제 1-3도)
종래의 반도체장치는, 패드 사이의 표면보호막이 없는 층간절연막 상에 스터드 범프를 형성하기 때문에, 층간절연막에 크랙이 발생하여, 제품의 신뢰성이 저하한다고 하는 문제가 있었다. 또한, 패드가 대향하는 근처에는 패드표면 상에 표면보호막이 없기 때문에, 스터드 범프 형성시, 스터드 범프로부터 와이어를 절단할 때에 생기는 인장력에 의해 패드박리가 발생한다고 하는 문제도 있었다.
본 발명은 상기한 것과 같은 문제를 해결하기 위해 이루어진 것으로, 옵션설정에 따른 층간절연막의 크랙이나 패드박리 등이 발생하기 어려운 반도체장치를 얻는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 반도체장치의 밀봉수지 상반부를 절단하여 나타낸 평면도이다.
도 2는 본 발명의 실시예 1에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 I-I 단면도이다.
도 3은 본 발명의 실시예 1에 따른 반도체장치의 옵션설정 패드와 내부회로의 접속부의 개략설명도이다.
도 4는 본 발명의 실시예 2에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 II-II 단면도이다.
도 5는 본 발명의 실시예 2에 따른 반도체장치의 옵션설정 패드와 내부회로의 접속부의 개략설명도이다.
도 6은 본 발명의 실시예 3에 따른 반도체장치의 옵션설정부를 나타낸 평면도이다.
도 7은 본 발명의 실시예 4에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 III-III 단면도이다.
도 8은 본 발명의 실시예 4에 따른 또 다른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 IV-IV 단면도이다.
도 9는 본 발명의 실시예 5에 따른 반도체장치의 옵션설정부를 나타낸 평면도이다.
도 10은 본 발명의 실시예 6에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 V-V 단면도이다.
도 11은 본 발명의 실시예 7에 따른 반도체장치의 옵션설정부를 나타낸 평면도이다.
도 12는 본 발명의 실시예 7에 따른 또 다른 반도체장치의 옵션설정부를 나타낸 평면도이다.
도 13은 본 발명의 실시예 8에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 VI-VI 단면도이다.
도 14는 본 발명의 실시예 9에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 VII-VII 단면도이다.
도 15는 본 발명의 실시예 10에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 VIlI-VlII 단면도이다.
도 16은 본 발명의 실시예 11에 따른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 IX-IX 단면도이다.
도 17은 본 발명의 실시예 11에 따른 또 다른 반도체장치의 옵션설정부를 나타낸 평면도 및 그것의 X-X 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체장치2: 반도체 기판
5: 패드5C: 옵션설정 패드
5D: 고정전위 패드8: 내부회로
10: 옵션설정부11: 표면보호막
11a: 표면보호막(패드 외주연부)
11b: 표면보호막(패드 사이)
11c: 표면보호막(옵션설정부 이외)
14: 패드 개구부15: 도전체
15a: 제 1 도전체15b: 제 2 도전체
15c: 제 3 도전체15d: 제 4 도전체
15e: 제 5 도전체22: 더미패드
제 1 발명에 관한 반도체장치는, 반도체 기판과, 이 반도체 기판 상에 설치된 층간절연막과, 이 층간절연막 상에 설치되고, 또한 외주연부가 표면보호막으로 덮인 고정전위 패드와, 상기 층간절연막 상에 설치되고, 또한 상기 고정전위 패드와 표면보호막을 사이에 끼워 대향하는 외주연부가 표면보호막으로 덮인 옵션설정 패드와, 상기 표면보호막 전체와 상기 고정전위 패드와 상기 옵션설정 패드 위에연속하여 설치된 도전체를 구비한 것이다.
또한, 제 2 발명에 관한 반도체장치는, 고정전위 패드와 옵션설정 패드의 적어도 한쪽의 면적이, 반도체 기판 주표면 상의 다른 패드의 면적보다 작은 것이다.
더구나, 제 3 발명에 관한 반도체장치는, 도전체가 접하는 표면보호막이 반도체 기판 주표면 상의 다른 표면보호막과 분리된 것이다.
또한, 제 4 발명에 관한 반도체장치는, 도전체가 2개 이상의 옵션설정 패드와 고정전위 패드 상에 연속하여 설치된 것이다.
더구나, 제 5 발명에 관한 반도체장치는, 고정전위 패드와 옵션설정 패드가 2변 이상에서 대향하는 것이다.
또한, 제 6 발명에 관한 반도체장치는, 고정전위 패드와 옵션설정 패드의 양쪽에 표면보호막을 사이에 끼워 대향하는 외주연부가 표면보호막으로 덮인 더미패드를 구비하고, 도전체가 상기 표면보호막 전체와 상기 고정전위 패드와 상기 더미패드 및 상기 옵션설정 패드와 연속하여 접하는 것이다.
더구나, 제 7 발명에 관한 반도체장치는, 도전체와 고정전위 패드 주표면의 접촉하는 면적과, 상기 도전체와 옵션설정 패드 주표면과의 접촉하는 면적이 다른 것이다.
또한, 제 8 발명에 관한 반도체장치는, 도전체가, 고정전위 패드와 옵션설정 패드의 어느 한쪽과 이것에 인접하는 표면보호막 위에 형성된 제 1 도전체와, 상기 제 1 도전체 상과 상기 다른쪽 위에 형성된 제 2 도전체로 이루어지는 것이다.
더구나, 제 9 발명에 관한 반도체장치는, 도전체가, 고정전위 패드 주표면상에 형성된 제 3 도전체와, 옵션설정 패드 주표면 상에 형성된 제 4 도전체와, 상기 제 3 도전체와 상기 제 4 도전체의 양쪽에 접촉하도록 형성된 제 5 도전체로 이루어진 것이다.
또한, 제 10 발명에 관한 반도체장치는, 반도체 기판과, 이 반도체 기판 상에 설치된 층간절연막과, 이 층간절연막 상에 설치되는 동시에, 그 한쪽이 다른쪽의 주표면 내부에 표면보호막을 사이에 끼워 위치되고, 또한 다른쪽의 외주연부는 표면보호막으로 덮인 고정전위 패드와 옵션설정 패드와, 이 옵션설정 패드와 상기 고정전위 패드의 양쪽에 걸쳐 설치된 도전체를 구비한 것이다.
[실시예]
실시예 1.
도 1은 본 발명의 실시예 1에 따른 반도체장치의 밀봉수지 상반부를 절단하여 나타낸 평면도이다. 도면에 있어서, 1은 반도체장치, 2는 반도체 기판, 3은 반도체 기판(2)을 재치하는 다이패드, 4는 반도체장치(1)를 외부장치(도시하지 않음)와 전기적으로 접속하는 리드단자, 5는 반도체 기판(2)의 전원공급이나 신호 입출력을 행하는 패드, 6은 리드단자(4)와 패드(5)를 전기적으로 접속하는 금속세선, 7은 반도체 기판(2)이나 금속세선(6) 등을 보호하기 위한 밀봉수지, 8은 반도체장치(1)의 기능을 실현하는 내부회로, 9는 패드(5)와 내부회로(8)를 전기적으로 접속하는 내부배선, 10은 반도체장치(1)의 옵션설정을 행하기 위한 옵션설정부, 15는 복수의 패드(5)를 전기적으로 접속하는 도전체인 스터드 범프이다. 이때,도 1 중의 내부회로(8), 내부배선(9) 및 패드(5)의 일부는 다른 구성요소보다 하층에 존재하기 때문에 점선으로 기재하였다.
도 2는 옵션설정부(10)를 상세히 기재한 것으로, (a)는 평면도, (b)는 그것의 I-I 단면도이다. 옵션설정부(10)는, 옵션설정을 위한 전압을 입력하는 옵션설정패드(5C)와, 임의의 일정전압으로 유지된 고정전위 패드(5D)(이하의 도면에 있어서 고정전위패드가 전원전압인 경우는 5Da, GND인 경우는 5Db로 기재한다)를 구비하고, 그것들은 표면보호막(11b)(이하의 도면에 있어서 패드 사이에 위치하는 표면보호막을 11b로 기재한다)을 사이에 끼고 배치되어 있다. 13은 반도체 기판(2)에 층 형태로 형성된 내부회로(8)를 구성하는 소자(도시하지 않음)나 배선(도시하지 않음)을 분리하기 위한 층간절연막이다. 이때, 이 도면에서는 특별히 기재하지 않고 있지만, 반도체 기판(2)과 층간절연막(13) 사이에는 내부배선(9), 층간절연막(13)이 복수층 형태로 더 형성되어 있는 경우도 있다. 패드(5)는 그것의 표면 외주연부가 표면보호막(11a)(이하의 도면에 있어서 패드 외주 상부를 덮는 표면보호막을 11a로 기재한다)으로 덮어지고, 표면보호막(11a)에 덮어지지 않은 부분은 그 표면이 외부로 노출한 패드 개구부(14)로 되어있다. 이때, 11c는 옵션설정부(10) 이외의 반도체 기판 표면을 덮는 표면보호막이다.
도 1의 반도체장치(1)에 있어서, 반도체장치(1)의 좌변에 설치한 옵션설정부 (10)는 내부회로의 동작주파수를 결정하기 위한 것으로, 옵션설정 패드(5C)에 전원전압이 공급되면 100 MHz, 옵션설정 패드(5C)가 오픈상태가 되면 120 MHz에서 동작하도록 내부회로(8)가 설계되어 있다. 또한, 반도체장치(1)의 하변에 설치한 옵션설정부(10)는 처리규격을 선택하기 위한 것으로, 옵션설정 패드(5C)에 GND가 공급되면 규격 A, 옵션설정 패드(5C)가 오픈상태가 되면 규격 B에 따라서 입력데이터의 연산을 행하도록 내부회로(8)가 설계되어 있다.
도 3은 도 1에 나타낸 2개소의 옵션설정부(10)의 옵션설정 패드(5C)와 내부회로(8)의 접속부의 개략설명도로서, 도 1에 있어서의 반도체장치(1) 좌변의 옵션설정부(10)의 옵션설정패드(5C)는 도 3a에 나타낸 바와 같이 저항(21)을 통해 GND로 풀다운되어 있어, 스위치오프(스터드 범프(15) 없음)의 경우는 내부회로(8)에 GND가 공급되고, 스위치온(스터드 범프(15) 있음)의 경우는 내부회로(8)에 전원전압이 공급된다.
한편, 도 1에 있어서의 반도체장치(1) 하변의 옵션설정부(10)의 옵션설정 패드(5C)는 도 3b에 나타낸 바와 같이 저항(21)을 통해 전원전압으로 풀업되어 있어, 스위치오프(스터드 범프(15) 없음)의 경우는 내부회로(8)에 전원전압이 공급되고, 스위치온(스터드 범프(15) 있음)의 경우는 내부회로(8)에 GND가 공급된다.
반도체장치(1)를 100MHz의 동작속도에서, 규격 A에 따른 연산을 행하게 하기 위해서는, 기존의 와이어본드 기술을 사용하여 반도체장치(1) 좌변의 옵션설정부 (10)의 전원전압으로 설정된 고정전위 패드(5Da), 고정전위 패드(5Da)의 외주연부를 덮는 표면보호막(11a), 고정전위 패드(5Da)와 옵션설정 패드(5C) 사이의 표면보호막(11b), 옵션설정 패드(5C)의 외주연부를 덮는 표면보호막(11a) 및 옵션설정 패드(5C)를 덮도록 스터드 범프(15)를 형성하고, 반도체장치(1) 하변의 옵션설정부(10)의 GND로 설정한 고정전위패드(5Db), 고정전위패드(5Db)의 외주연부를 덮는 표면보호막(11a), 고정전위 패드(5Db)와 옵션설정 패드(5C) 사이의 표면보호막(11b), 옵션설정패드(5C)의 외주연부를 덮는 표면보호막(11a) 및 옵션설정패드 (5C)를 덮도록 스터드 범프(15)를 형성하면 된다. 이때, 고정전위 패드(5Da)에는 금속세선(6)으로 접속된 전원리드단자(4Da)(외부전원과 접속하는 리드단자)로부터, 고정전위 패드(5Db)로는 내부배선(9)으로 접속한 내부회로(8)의 GND 배선(도시하지 않음)으로부터 소정의 전압을 공급한다. 여기서는, 고정전위 패드(5D)의 전압공급방법으로서 금속세선(6)을 사용하고 있지만, 고정전위 패드(5D)로의 전압공급을 모두 내부배선(9)으로 행하고, 고정전위 패드용의 리드단자(4D)나 그것과 접속하기 위한 금속세선(6)을 없애는 것도 가능하다.
본 실시예 1의 반도체는, 스터드 범프(15)를 패드(5) 사이의 표면보호막 (11b) 상에 형성하기 때문에, 표면보호막(11b) 하층의 층간절연막(13)에의 손상이 발생하기 어렵다. 또한, 실시예 1의 반도체장치(1)는, 패드 외주 전체변이 표면보호막(11a)에 의해 덮어져 있기 때문에, 스터드 범프(15)로부터 와이어(도시하지 않음)를 절단할 때의 인장력에 의해서도 패드(5)가 박리하기 어렵다.
또한, 실시예 1의 반도체장치에서 사용한 스터드 범프(15)는, 금이나 기타 금속을 재료로 하여 통상의 와이어본드를 사용하여 일반적인 방법으로 형성할 수 있다. 또한, 스터드 범프(15) 대신에, 도금형성에 따른 금속범프, 증착형성에 따른 금속피막, 빔 리드, 도전성수지 등을 도전체로서 사용하여도 된다. 더구나, 실시예 1의 반도체장치(1)는 리드단자타입의 패키지이지만, 볼그리드어레이나 테이프 캐리어 타입의 패키지라도 상관없다.
실시예 2.
도 4는 본 발명의 실시예 2에 따른 반도체장치의 옵션설정부(10)의 평면도 및 그것의 II-II 단면도, 도 5는 본 발명의 실시예 2에 따른 반도체장치의 옵션설정패드(5C)와 내부회로(8)의 접속부의 개략설명도이다. 이때, 도 1 내지 도 3에 나타낸 실시예 1과 동일 또는 상당의 부분에는 동일부호를 부착하여 그 설명을 생략한다. 옵션설정부(10)는, 옵션설정 패드(5C)와, 전원전압으로 설정한 고정전위 패드(5Da)와, GND로 설정한 고정전위 패드(5Db)와, 패드(5) 사이에 위치하는 표면보호막(11b)을 구비한다. 이때, 이들 옵션설정 패드(5C), 고정전위 패드(5Da, 5Db)는 그것의 패드표면 외주연부가 표면보호막(11a)에서 덮어지고 있다.
옵션설정 패드(5C)와 이들과 연결되는 내부회로(8)는 도 5에 나타낸 구성으로 되어 있어, 옵션설정 패드(5C)가 스터드 범프(15)에 의해 전원전압에 설정한 고정전위 패드(5Da)와 접속되면, 내부회로(8)에는 전원전압이 공급되고, 내부회로(8)는 전원전압입력에 대응한 동작을 행한다. 한편, 옵션설정 패드(5C)가 스터드 범프(15)에 의해 GND로 설정한 고정전위 패드(5Db)와 접속되면, 내부회로(8)에는 GND가 공급되고, 내부회로(8)는 GND 입력에 대응한 동작을 행한다.
실시예 1의 반도체장치(1)의 경우, 도 1에 나타낸 바와 같이 옵션설정부(10)를 옵션설정 패드(5C)와 하나의 고정전위패드(5D)로 구성할 수 있는 이점이 있지만, 예를 들면 도 3a에 나타낸 바와 같이, 옵션설정 패드(5C)와 전원전압으로 설정된 고정전위패드(5Da)를 스터드 범프(15)로 접속한 경우, 저항(21)에 항상 전류가 흘러 소비전력이 커진다고 하는 문제가 있었다. 그러나, 실시예 2의 반도체장치의경우, 도 5에 나타낸 바와 같이 옵션설정 패드(5C)를 전원전압으로 설정한 고정전위 패드(5Da), GND로 설정한 고정전위 패드(5Db)의 어느 쪽에 접속하더라도 정상적인 전류가 흐르는 일은 없어, 소비전력증가는 발생하지 않는다.
실시예 3.
도 6은 본 발명의 실시예 3에 따른 반도체장치의 옵션설정부를 나타낸 평면도이다. 실시예 3의 옵션설정부(10)는, 표면보호막(11b)을 사이에 끼워 배치된 3개의 옵션설정 패드(5C)와, 이들 3개의 옵션설정 패드(5C)와 표면보호막(11b)을 사이에 끼워 대향하도록 배치한 전원전압으로 설정한 고정전위 패드(5Da_와, 이들 3개의 옵션설정 패드(5C)와 표면보호막(11b)을 사이에 끼워 대향하도록 배치한 GND로 설정한 고정전위 패드(5Db)를 구비한다. 이때, 옵션설정 패드(5C), 고정전위 패드(5Da, 5Db)는 그것의 패드 표면 외주연부가 표면보호막(11a)으로 덮어지고 있다.
이 옵션설정부(10)는, 도면중 좌단의 옵션설정 패드(5C)를 전원전압으로 설정하기 위해, 스터드 범프(15)가, 도면중 좌단의 옵션설정 패드(5C)와 전원전압으로 설정한 고정전위 패드(5Da)에 접하도록 형성되어 있고, 더구나, 도면중 한가운데, 및 도면중 우단의 옵션설정 패드(5C)를 GND로 설정하기 위해, 또 다른 스터드 범프(15)가, 도면중 한가운데의 옵션설정 패드(5C), 도면중 우단의 옵션설정 패드(5C), GND로 설정한 고정전위 패드(5Db)에 접하도록 형성되어 있다.
본 실시예 3의 반도체장치(1)는, 옵션설정부(10)에 복수의 옵션설정패드(5C)를 가지기 때문에 다양한 옵션설정이 가능하다. 더구나, 실시예 3의 반도체장치(1)는, 복수의 옵션설정 패드(5C)가 같은 고정전위 패드(5D)와 접속할 수 있는 구조로 되어 있기 때문에, 고정전위 패드수를 삭감할 수 있어, 반도체 기판(2)의 소형화가 가능하다. 또한, 실시예 3의 반도체장치(1)는, 하나의 스터드 범프(15)로 복수의 옵션설정 패드(5C)의 전압설정이 가능하기 때문에, 적은 공정수로 옵션설정된 반도체장치(1)의 제조가 가능하다.
실시예 4.
도 7은 본 발명의 실시예 4에 따른 반도체장치의 옵션설정부(10)의 평면도 및 그것의 III-IlI 단면도이다. 실시예 4의 반도체장치(1)는, 고정전위 패드(5D)의 면적을 다른 패드의 면적보다 작게 한 것이다. 실시예 1에서 기재한 것 같이, 고정전위 패드(5D)에의 고정전압 공급은 내부배선(9)에 의해 행할 수 있기 때문에 고정전위 패드(5D) 주표면에는 단독으로 와이어본드가능한 면적은 필요없고, 옵션설정 패드(5C)와 접속하기 위한 스터드 범프 약 절반을 형성할 수 있는 크기가 있으면 된다. 이 때문에, 고정전위 패드(5D)의 패드면적은 작게 하는 것이 가능하고, 이에 따라 반도체 기판(2)을 소형화할 수 있다.
본 실시예 4의 반도체장치(1)에서는 고정전위 패드(5D)의 면적을 다른 패드의 면적보다 작게 하였지만, 같은 이유로 옵션설정패드(5C)의 면적을 다른 패드의 면적보다 작게 하는 것도 가능하다. 더구나, 도 8에 나타낸 바와 같이 옵션설정 패드(5C), 고정전위 패드(5D) 양쪽의 면적을 옵션설정부(10) 이외의 패드면적보다 작게 하는 것도 가능하다.
실시예 5.
도 9는 본 발명의 실시예 5에 따른 반도체장치의 옵션설정부(10)의 평면도로서, 도 9a가 스터드 범프(15) 형성전, 도 9b가 스터드 범프(15) 형성후이다. 실시예 5의 반도체장치(1)에서는, 옵션설정 패드(5C)와 고정전위패드(5D)가 서로 2변 이상에서 대향하도록 옵션설정 패드(5C)에는 볼록부, 고정전위 패드(5D)에는 오목부를 갖게 하고, 그것들이 감합하도록 배치되어 있다. 이때, 옵션설정 패드(5C), 고정전위 패드(5D)는 그것의 패드 표면 외주연부가 표면보호막(11a)으로 덮어지고 있다. 또한, 옵션설정 패드(5C)와 고정전위 패드(5D)의 사이에는 표면보호막(11b)이 존재한다.
본 실시예 5의 반도체장치(1)는, 옵션설정 패드(5C)와, 고정전위패드(5D)가 복수의 대향변를 가지는 구조이기 때문에, 스터드 범프(15) 형성시의 위치 어긋남에 대한 마진이 넓어져, 안정적으로 옵션설정 패드(5C)와 고정전위 패드(5D)를 접속할 수 있다. 즉, 도 2에 나타낸 실시예 1의 반도체장치(1)의 경우, 스터드 범프(15)가 도면중 왼쪽으로 약간 어긋나면 스터드범프(15)가 고정전위 패드(5D)와 접촉하지 않게 되거나, 실시예 5의 반도체장치(1)의 경우, 도 9b에 나타낸 바와 같이 스터드 범프(15)의 도면중 상하부분도 고정전위 패드(5D)와 접촉하고 있기 때문에, 스터드 범프(15)가 조금 좌우로 어긋나더라도 옵션설정패드(5C), 고정전위 패드(5D) 양쪽에 접촉할 수 있다. 또한, 도면중 상하로 어긋나더라도 스터드범프(15)는 고정전위 패드(5D)의 도면 중 상하 어느 한 쪽의 부분과 접촉할 수 있다.
실시예 6.
도 10은 본 발명의 실시예 6에 따른 반도체장치의 옵션설정부(10)의 평면도 및 그것의 V-V 단면도이다. 도면에 있어서, 22는 옵션설정 패드(5C)와 고정전위 패드(5D)에 표면보호막(11b)은 사이에 끼워 인접하는 알루미늄 등 다른 패드(5)와 같은 재질로 이루어지는 더미패드이다. 이때, 더미패드(22)는 표면 외주연부가 표면보호막(11a)으로 덮어지고 있다.
이 반도체장치(1)의 옵션설정은, 옵션설정 패드(5C), 옵션설정 패드(5C)와 더미패드(22) 사이의 표면보호막(11b), 더미패드(22), 더미패드(22)와 고정전위 패드(5D) 사이의 표면보호막(11b), 고정전위 패드(5D), 및 각 패드 표면 외주연부를 덮는 표면보호막(11a)에 접하도록 형성한 스터드 범프(15)에 의한다.
옵션설정부(10)를 실시예 6에 나타낸 구조로 하는 것으로, 스터드 범프(15)는 옵션설정 패드(5C)의 개구부(14), 고정전위패드(5D)의 개구부(14)에 덧붙여 더미패드(22)의 개구부(14)와도 접합할 수 있기 때문에 패드(5)와 스터드 범프(15)의 접합강도가 증가하여, 스터드 범프(15)의 박리가 발생하기 어렵게 된다.
실시예 7.
도 11은 본 발명의 실시예 7에 따른 반도체장치의 옵션설정부(10)의 평면도로서, 23은 상부에 스터드 범프(15)를 형성한 표면보호막(도면 중 11b와, 11a의 패드(5)가 대향하는 부분)을 표면보호막의 다른 부분(도면 중 11c와, 11a의 패드(5)가 대향하지 않은 부분)과 분리하기 위해, 패드(5C, 5D)를 덮는 표면보호막(11a)의 일부 및 옵션설정부 이외의 표면보호막(11c)의 일부를 에칭에 의해 제거한, 옵션설정 패드(5C)의 패드 개구부(14)로부터의 고정전위 패드(5D)의 패드 개구부(14)에 이르는 표면보호막의 홈이다. 이때, 이 홈(23)의 저면은 패드(5) 및 층간절연막 (13)이 노출하고 있다.
스터드 범프(15) 형성시, 스터드 범프(15) 아래의 표면보호막(11)은 응력에 따른 대미지를 받을 우려가 있지만, 홈(23)을 구비하는 것에 의해 그 손상이 표면보호막(11) 전체로 넓어지는 것을 막을 수 있다.
이때, 본 실시예 7에서는, 이 홈(23)을 패드(5)를 덮는 표면보호막(11a)과 옵션설정부(10) 이외의 표면보호막(11c)에 형성하였지만, 도 12에 나타낸 바와 같이 패드(5)를 덮는 표면보호막(11a)과 패드(5) 사이의 표면보호막(11b)에 형성하더라도 상관없다. 또한, 실시예 7에서는 에칭에 의해 홈(23)을 형성하였지만, 처음부터 홈(23) 부분의 표면보호막(11)을 형성하지 않는다고 하는 방법이라도 상관없다.
실시예 8.
도 13은 본 발명의 실시예 8에 따른 반도체장치의 옵션설정부(10)의 평면도 및 그것의 VI-VI 단면도이다. 실시예 8의 반도체장치에서는, 스터드 범프(15)와 패드(5) 및 표면보호막(11)의 접촉면의 중심이 옵션설정 패드(5C) 측으로 어긋나도록스터드 범프(15)를 형성하고 있다. 본 구조로 하는 것에 의해, 스터드 범프(15)의 도 13a의 상하방향의 폭의 보다 넓은 부분이 옵션설정 패드(5C)와 접합하게 되어, 스터드 범프(15)와 패드(5)와의 접합강도를 증가시킬 수 있다. 이때, 스터드 범프(15)와 패드(5) 및 표면보호막(11)과의 접촉면의 중심을 고정전위 패드(5D) 측으로 어긋나게 하더라도 동일한 효과를 얻을 수 있다.
실시예 9.
도 14는 본 발명의 실시예 9에 따른 반도체장치의 옵션설정부(10)의 평면도 및 그것의 VII-VlI 단면도이다. 실시예 9의 반도체장치에서는, 옵션설정패드(5C)와 고정전위 패드(5D)와의 접속을, 옵션설정 패드(5C)와, 옵션설정 패드(5C)와 고정전위 패드(5D) 사이의 표면보호막(11b)을 덮도록 형성한 스터드 범프 15a와, 고정전위 패드(5D)와 스터드 범프 15a를 덮도록 형성한 스터드 범프 15b에 의해 행하고 있다.
스터드 범프(15)를 이 구조로 하는 것에 의해, 스터드 범프(15)와 패드(5)와의 접촉면적을 늘리는 것이 가능하므로 양자의 접합을 확실히 행할 수 있다. 또한, 서로의 스터드 범프(15)가 패드(5)의 도전부의 면적을 확대하는 역할을 하기 때문에 스터드 범프 형성시의 위치 어긋남에 대한 마진도 증대한다. 이때, 실시예 9에서는, 먼저 옵션설정 패드(5C) 측의 스터드 범프 15a를 설치한 후, 고정전위패드(5D) 측의 스터드 범프 15b를 설치하였지만, 그 반대라도 상관없다.
실시예 10.
도 15는 본 발명의 실시예 10에 따른 반도체장치의 옵션설정부(10)의 평면도 및 그것의 VIII-VIII 단면도이다. 실시예 10의 반도체장치(1)에서는, 옵션설정 패드(5C)와 고정전위 패드(5D)와의 접속을, 옵션설정 패드(5C) 상에 형성한 스터드 범프 15c, 고정전위 패드(5D) 상에 형성된 스터드 범프 15d, 스터드 범프 15c와 스터드 범프 15d에 접촉하도록 형성한 스터드 범프15e에 의해 행하고 있다. 스터드 범프(15)를 본 구조로 하는 것에 의해, 스터드 범프(15) 형성시에 패드(5) 사이의 표면보호막(11b)이 받는 손상을 작게 할 수 있다.
실시예 11.
도 16a는 본 발명의 실시예 11에 따른 반도체장치의 옵션설정부(10)의 평면도, 도 16b는 스터드 범프(15) 형성전의 IX-IX 단면도, 도 16c는 스터드 범프(15) 형성후의 IX-IX 단면도이다. 실시예 11의 반도체장치(1)에서는, 옵션설정 패드(5C)의 주표면 내부에 표면보호막(11b)에서 분리한 고정전위패드(5D)를 형성하고 있다. 이때, 내부의 고정전위패드에는 내부배선(9), 층간접속 플래그(24)에 의해 내부회로(도시하지 않음)로부터 소정의 전압이 공급되고 있다. 또한, 본 실시예 11의 반도체장치(1)에서는, 옵션설정 패드(5C)와 고정전위 패드(5D)와의 접속을, 고정전위 패드(5D) 전체면과, 고정전위 패드(5D)와 옵션설정 패드(5C) 사이의 표면보호막(11b) 전체면과, 옵션설정 패드(5C)를 덮도록 형성한 스터드 범프(15)로 행한다.
옵션설정부(10)를 본 구조로 하는 것에 의해, 스터드 범프(15) 형성시의 표면보호막(11b)이 받는 손상을 옵션설정부(10) 이외의 표면보호막(도시하지 않음)으로 파급시키지 않고서 끝난다. 또한, 표면보호막(11b) 전체면이 스터드 범프(15)에 덮어지기 때문에, 표면보호막(11b)이 손상을 받더라도 그 표면은 스터드 범프(15)에 의해 보호되므로 신뢰성이 저하하기 어렵다.
본 실시예 11에서는 옵션설정 패드(5C)의 주표면 내부에 고정전위 패드(5D)와 패드(5) 분리용의 표면보호막(11b)을 형성하였지만, 고정전위패드(5D)의 주표면 내부에 옵션설정 패드(5C)와 패드(5) 분리용의 표면보호막(11b)을 설치하여도 된다. 또한, 도 17에 나타낸 바와 같이 옵션설정 패드(5C) 내부에 복수의 고정전위 패드(5D)를 설치하더라도 상관없다. 이 반도체장치(1)의 옵션설정 패드(5C)를 전원전압으로 설정하는 경우는, 도 17c에 나타낸 바와 같이 전원전압으로 설정한 고정전위패드(5Da) 전체면과, 고정전위패드(5Da)와 옵션설정 패드(5C)를 분리하는 표면보호막(11b) 전체면과, 옵션설정 패드(5C)를 덮도록 스터드 범프(15)를 형성하고, 옵션설정 패드(5C)를 GND로 설정하는 경우는, GND로 설정한 고정전위 패드(5Db) 전체면과, 고정전위 패드(5Db)와 옵션설정 패드(5C)를 분리하는 표면보호막(11b) 전체면과, 옵션설정 패드(5C)를 덮도록 스터드 범프(15)를 형성한다. 옵션설정부(10)를 본 구조로 하는 것에 의해 옵션설정패드(5C)를 전원전압으로도 GND로도 설정할 수 있다.
이상과 같이, 제 1 발명에 관한 반도체장치는, 반도체 기판과, 이 반도체 기판 상에 설치된 층간절연막과, 이 층간절연막 상에 설치되어, 또한 외주연부가 표면보호막으로 덮인 고정전위 패드와, 상기 층간절연막 상에 설치되어, 또한 상기 고정전위 패드와 표면보호막을 사이에 끼워 대향하는 외주연부가 표면보호막으로 덮인 옵션설정 패드와, 상기 표면보호막 전체와 상기 고정전위 패드와 상기 옵션설정 패드 상에 연속하여 설치된 도전체를 구비한 것이기 때문에, 옵션설정공정에서의 층간절연막 크랙이나, 패드 박리가 발생하기 어렵다.
또한, 제 2 발명에 관한 반도체장치는, 고정전위 패드와 옵션설정 패드의 적어도 한쪽의 면적이, 반도체 기판 주표면 상의 다른 패드의 면적보다 작은 것이기 때문에, 반도체장치를 소형화할 수 있다.
더구나, 제 3 발명에 관한 반도체장치는, 도전체가 접하는 표면보호막이 반도체 기판 주표면 상의 다른 표면보호막과 분리된 것이기 때문에, 표면보호막의 손상확산을 방지할 수 있다.
또한, 제 4 발명에 관한 반도체장치는, 도전체가 2개 이상의 옵션설정 패드와 고정전위 패드 상에 연속하여 설치된 것이기 때문에, 제조 공정수를 삭감할 수 있다.
더구나, 제 5 발명에 관한 반도체장치는, 고정전위패드와 옵션설정 패드가 2변 이상에서 대향하는 것이기 때문에, 안정적으로 고정전위 패드와 옵션설정 패드를 접속할 수 있다.
또한, 제 6 발명에 관한 반도체장치는, 고정전위패드와 옵션설정 패드의 양쪽에 표면보호막을 사이에 끼워 대향하는 외주연부가 표면보호막으로 덮인 더미패드를 구비하고, 도전체가 상기 표면보호막 전체와 상기 고정전위 패드와 상기 더미패드 및 상기 옵션설정 패드에 연속하여 접하는 것이기 때문에, 안정적으로 고정전위 패드와 옵션설정 패드를 접속할 수 있다.
더구나, 제 7 발명에 관한 반도체장치는, 도전체와 고정전위패드 주표면과의 접촉하는 면적과, 상기 도전체와 옵션설정 패드 주표면과의 접촉하는 면적이 다른 것이기 때문에, 스터드 범프의 폭이 보다 넓은 부분이 한쪽의 패드와 접합하게 되어, 스터드범프와 패드와의 접합강도를 증가시킬 수 있다.
또한, 제 8 발명에 관한 반도체장치는, 도전체가, 고정전위 패드와 옵션설정 패드의 어느 한쪽과 이것에 인접하는 표면보호막 상에 형성된 제 1 도전체와, 상기 제 1 도전체 상과 상기 다른쪽의 위에 형성된 제 2 도전체로 이루어지는 것이기 때문에, 안정적으로 고정전위 패드와 옵션설정 패드를 접속할 수 있다.
더구나, 제 9 발명에 관한 반도체장치는, 도전체가, 고정전위 패드 주표면 상에 형성된 제 3 도전체와, 옵션설정 패드 주표면 상에 형성된 제 4 도전체와, 상기 제 3 도전체와 상기 제 4 도전체의 양쪽에 접촉하도록 형성된 제 5 도전체로 이루어지는 것이기 때문에, 표면보호막의 손상을 경감할 수 있다.
또한, 제 10 발명에 관한 반도체장치는, 반도체 기판과, 이 반도체 기판 상에 설치된 층간절연막과, 이 층간절연막 상에 설치되는 동시에, 그 한쪽이 다른쪽의 주표면 내부에 표면보호막을 사이에 끼워 위치하고, 또한 다른쪽의 외주연부는표면보호막으로 덮인 고정전위패드와 옵션설정 패드와, 이 옵션설정 패드와 상기 고정전위 패드의 양쪽에 걸쳐 설치된 도전체를 구비한 것이기 때문에, 표면보호막의 손상이 다른 표면보호막으로 넓어지지 않는다.

Claims (3)

  1. 반도체 기판과, 이 반도체 기판 상에 설치된 층간절연막과, 층간절연막 상에 설치되고, 외주연부가 제 1 표면보호막으로 덮인 제 1 패드와, 층간절연막 상에 설치되고, 제 1 패드와 제 2 표면보호막을 사이에 끼워 대향하며 외주연부가 제 3 표면보호막으로 덮인 제 2 패드와, 제 1 패드와 제 1∼제 3 표면보호막과 제 2 패드 상에 연속하여 설치된 도전체를 구비한 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    제 1 패드는 고정전극 패드이고, 제 2 패드는 옵션설정 패드인 것을 특징으로 하는 반도체장치.
  3. 반도체 기판과, 이 반도체 기판 상에 설치된 층간절연막과, 이 층간절연막 상에 설치되고, 외주연부가 제 5 표면보호막으로 덮인 제 4 패드와, 이 제 4 패드의 내측에 제 6 표면보호막을 통해 설치된 제 5 패드와, 제 4 패드와 제 6 표면보호막과 제 5 패드 상에 연속하여 설치된 도전체를 구비한 것을 특징으로 하는 반도체장치.
KR1020030032175A 2002-10-08 2003-05-21 반도체장치 KR20040032039A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002295175A JP2004134459A (ja) 2002-10-08 2002-10-08 半導体装置
JPJP-P-2002-00295175 2002-10-08

Publications (1)

Publication Number Publication Date
KR20040032039A true KR20040032039A (ko) 2004-04-14

Family

ID=32040756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030032175A KR20040032039A (ko) 2002-10-08 2003-05-21 반도체장치

Country Status (6)

Country Link
US (1) US6864587B2 (ko)
JP (1) JP2004134459A (ko)
KR (1) KR20040032039A (ko)
CN (1) CN1489209A (ko)
DE (1) DE10325812A1 (ko)
TW (1) TW200406055A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835922B2 (en) 2011-08-10 2014-09-16 Samsung Electronics Co., Ltd. Monitoring pad and semiconductor device including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064433B2 (en) * 2004-03-01 2006-06-20 Asm Technology Singapore Pte Ltd Multiple-ball wire bonds
TW200743166A (en) * 2006-05-09 2007-11-16 Advanced Semiconductor Eng Stack bump structure and manufacturing method thereof
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
US8890338B2 (en) * 2006-09-27 2014-11-18 Agere Systems, Inc. Method of identifying and/or programming an integrated circuit
JP5748621B2 (ja) * 2011-09-12 2015-07-15 ルネサスエレクトロニクス株式会社 半導体チップ
CN106057693B (zh) * 2016-08-08 2019-06-25 天水华天科技股份有限公司 一种ic封装引线键合短接结构及其制备方法
US11574884B2 (en) * 2021-01-29 2023-02-07 Texas Instruments Incorporated Multi-function bond pad

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3453054B2 (ja) 1998-02-02 2003-10-06 松下電器産業株式会社 半導体素子の電極構造および電極形成方法
JP2001135794A (ja) 1999-11-04 2001-05-18 Rohm Co Ltd 半導体装置、および半導体装置におけるトリミング方法
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
JP4804643B2 (ja) * 2001-05-08 2011-11-02 三菱電機株式会社 高周波回路装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835922B2 (en) 2011-08-10 2014-09-16 Samsung Electronics Co., Ltd. Monitoring pad and semiconductor device including the same

Also Published As

Publication number Publication date
JP2004134459A (ja) 2004-04-30
US20040065944A1 (en) 2004-04-08
TW200406055A (en) 2004-04-16
US6864587B2 (en) 2005-03-08
CN1489209A (zh) 2004-04-14
DE10325812A1 (de) 2004-04-22

Similar Documents

Publication Publication Date Title
US6208021B1 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US5854511A (en) Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
US7663224B2 (en) Semiconductor BGA package having a segmented voltage plane
KR20020077104A (ko) 반도체 패키지 및 그 제조방법
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
KR20040032039A (ko) 반도체장치
KR20000016849A (ko) 반도체장치
KR20180041811A (ko) 반도체 소자
JP3632024B2 (ja) チップパッケージ及びその製造方法
JP2013045973A (ja) 半導体装置
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100366114B1 (ko) 반도체장치와그의제조방법
JPH11121477A (ja) 半導体装置およびその製造方法
KR100360351B1 (ko) 2중 전계효과 트랜지스터 칩 및 그 실장방법
KR20040074897A (ko) 반도체 장치
TWM244576U (en) Chip package structure
WO2023162700A1 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JP4023082B2 (ja) 半導体装置およびその製造方法
KR100279249B1 (ko) 적층형패키지및그의제조방법
TW202320600A (zh) 半導體裝置及半導體元件之安裝構造
JPH11176975A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application