TW202320600A - 半導體裝置及半導體元件之安裝構造 - Google Patents

半導體裝置及半導體元件之安裝構造 Download PDF

Info

Publication number
TW202320600A
TW202320600A TW111133885A TW111133885A TW202320600A TW 202320600 A TW202320600 A TW 202320600A TW 111133885 A TW111133885 A TW 111133885A TW 111133885 A TW111133885 A TW 111133885A TW 202320600 A TW202320600 A TW 202320600A
Authority
TW
Taiwan
Prior art keywords
wiring
electrode
thickness direction
semiconductor device
main surface
Prior art date
Application number
TW111133885A
Other languages
English (en)
Inventor
舘毅
Original Assignee
日商羅姆股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商羅姆股份有限公司 filed Critical 日商羅姆股份有限公司
Publication of TW202320600A publication Critical patent/TW202320600A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明之半導體裝置具備：基板，其具有朝向厚度方向之主面；第1配線及第2配線，其等設置於上述主面上；及半導體元件，其具有與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極。上述第1電極與上述第1配線導通接合，上述第2電極與上述第2配線導通接合。上述基板包含第1部、第2部及第3部，上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊。上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊。上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間。上述第3部具有第1面，上述第1面之法線方向相對於上述厚度方向交叉。

Description

半導體裝置及半導體元件之安裝構造
本揭示係關於一種具備覆晶安裝型之半導體元件之半導體裝置、與該半導體元件之安裝構造。
於專利文獻1，揭示有具備橫型構造之半導體元件(HEMT：High Electron Mobility Transistor：高電子遷移率電晶體)之半導體裝置之一例。半導體元件具有第1電極及第2電極。於該半導體裝置中，半導體元件搭載於晶片焊墊。第1電極及第2電極經由導線與位於晶片焊墊周邊之複數個端子引線導通。
根據近年之半導體裝置之進一步小型化之要求，有時將專利文獻1所示之半導體元件覆晶安裝於配線基板等。於該情形時，為了對半導體元件亦謀求小型化，有時會進一步縮短第1電極與第2電極之間隔。但，若謀求縮短第1電極與第2電極之間隔，則導通接合半導體元件之配線之間隔變得更小。藉此，安裝半導體元件之配線基板等之絕緣耐壓降低。因此，即使於謀求半導體元件之小型化之情形，亦期望抑制配線基板等之絕緣耐壓之降低之方案。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2020-188085號公報
[發明所欲解決之問題]
本揭示鑑於上述情況，其一課題在於提供一種可謀求半導體元件之小型化，且抑制絕緣耐壓之降低之半導體裝置及半導體元件之安裝構造。 [解決問題之技術手段]
藉由本揭示之第1態樣提供之半導體裝置具備：基板，其具有朝向厚度方向之主面；第1配線及第2配線，其等設置於上述主面上；及半導體元件，其具有與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極。上述第1電極導通接合於上述第1配線，上述第2電極導通接合於上述第2配線。上述基板包含第1部、第2部及第3部，上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊。上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊。上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間。上述第3部具有第1面，上述第1面之法線方向相對於上述厚度方向交叉。
藉由本揭示之第2態樣提供之半導體元件之安裝構造具備：配線基板，其具備具有朝向厚度方向之主面之基板、與設置於上述主面上之第1配線及第2配線；及半導體元件，其具有與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極。上述第1電極導通接合於上述第1配線，上述第2電極導通接合於上述第2配線。上述基板包含第1部、第2部及第3部，上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊。上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊。上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間。上述第3部具有第1面，上述第1面之法線方向相對於上述厚度方向交叉。 [發明之效果]
根據本揭示之半導體裝置及半導體元件之安裝構造，可謀求半導體元件之小型化，且抑制絕緣耐壓之降低。
本揭示之其他特徵及優點藉由基於附加圖式於以下進行之詳細說明而變得更明確。
對用於實施本揭示之形態基於附加圖式進行說明。
第1實施形態： 基於圖1～圖10B，對本揭示之第1實施形態之半導體裝置A10進行說明。半導體裝置A10具備基板10、半導體元件20、接合層29、IC30、複數個配線41、複數個連接配線42、複數個端子50、及密封樹脂60。半導體裝置A10係正面安裝於配線基板之樹脂封裝形式者。半導體裝置A10藉由半導體元件20將自外部供給至半導體裝置A10之直流電力轉換為交流電力。轉換後之交流電力被供給至馬達等驅動對象。此處為了便於理解，圖2省略密封樹脂60之圖示。為了便於理解，圖3相對於圖2透過半導體元件20及IC30。於圖3中，以假想線(二點鏈線)顯示透過之半導體元件20及IC30。
於半導體裝置A10之說明中，為了方便起見，將基板10之厚度方向稱為「厚度方向z」。將相對於厚度方向z正交之方向稱為「第1方向x」。將相對於厚度方向z及第1方向x之兩者正交之方向稱為「第2方向y」。如圖1所示，半導體裝置A10於厚度方向z觀察為矩形狀。
基板10如圖2～圖4所示，支持複數個配線41、複數個連接配線42及複數個端子50。基板10具有電性絕緣性。基板10包含含有樹脂之材料。作為該樹脂之一例，可舉出環氧樹脂。
如圖5～圖8所示，基板10具有主面101及背面102。主面101朝向厚度方向z。背面102於厚度方向z上朝向相反側。背面102露出至半導體裝置A10之外部。於將半導體裝置A10安裝於配線基板時，背面102與配線基板對向。
半導體元件20如圖2、圖5及圖6所示，與基板10之主面101對向。半導體元件20係主要用於電力轉換之電晶體(開關元件)。半導體元件20包含含有氮化物半導體之材料。於半導體裝置A10中，半導體元件20係包含含有氮化鎵(GaN)之材料之HEMT(High Electron Mobility Transistor)。半導體元件20包含第1元件201及第2元件202。第1元件201及第2元件202於第1方向x上相互離開而定位。
如圖2及圖8所示，半導體元件20具有複數個第1電極21、複數個第2電極22、及2個第3電極23。複數個第1電極21、複數個第2電極22及2個第3電極23與基板10之主面101對向。
如圖2所示，複數個第1電極21及複數個第2電極22於第2方向y延伸。複數個第1電極21及複數個第2電極22以交錯之方式沿第1方向x排列。於複數個第1電極21，流動與藉由半導體元件20進行轉換前之電力對應之電流。因此，複數個第1電極21相當於半導體元件20之汲極。於複數個第2電極22，流動與藉由半導體元件20進行轉換後之電力對應之電流。因此，複數個第2電極22相當於半導體元件20之源極。
如圖2所示，2個第3電極23位於半導體元件20之第2方向y之兩側。對2個第3電極23之任一者施加用於驅動半導體元件20之閘極電壓。於厚度方向z觀察，2個第3電極23之面積小於複數個第1電極21及複數個第2電極22各者之面積。半導體元件20之複數個第1電極21、複數個第2電極22及2個第3電極23之形狀及配置形態為一例，並不限定於此。
IC30如圖2及圖7所示，與基板10之主面101對向。IC30係對半導體元件20(第1元件201及第2元件202)之第3電極23施加閘極電壓之閘極驅動器。IC30具有複數個電極31。複數個電極31與主面101對向。
複數個配線41如圖3、及圖5～圖8所示，設置於基板10之主面101上。複數個配線41之組成例如包含銅(Cu)。複數個配線41與複數個連接配線42及複數個端子50一起構成半導體元件20及IC30、與安裝有半導體裝置A10之配線基板之導電路徑。
如圖3所示，複數個配線41包含輸入配線41A、接地配線41B、輸出配線41C、第1閘極配線41D、第2閘極配線41E、電位配線41F及複數個控制配線41G。
如圖3所示，輸入配線41A及接地配線41B於第1方向x上相互離開而定位。輸入配線41A及接地配線41B具有第1基部411及複數個第1延伸部412。第1基部411於第2方向y延伸。複數個第1延伸部412自第1基部411朝向後述之輸出配線41C之第2基部413於第1方向x延伸。複數個第1延伸部412沿第2方向y排列。
如圖5所示，第1元件201之複數個第1電極21經由接合層29與輸入配線41A之複數個第1延伸部412個別地導通接合。如圖6所示，第2元件202之複數個第2電極22經由接合層29與接地配線41B之複數個第1延伸部412導通接合。接合層29之組成包含錫(Sn)。如圖10A所示，接合層29具有金屬核291及金屬層292。金屬層292覆蓋金屬核291。金屬核291之組成包含鎳(Ni)。金屬層292之組成包含錫。接合層29為所謂之焊料球。
如圖3所示，輸出配線41C於第1方向x上位於輸入配線41A之第1基部411、與接地配線41B之第1基部411之間。輸出配線41C具有第2基部413及複數個第2延伸部414。第2基部413於第2方向y延伸。複數個第2延伸部414自第2基部413之第1方向x之兩側朝向輸入配線41A之第1基部411、及接地配線41B之第1基部411於第1方向x延伸。複數個第2延伸部414沿第2方向y排列。
如圖6所示，第1元件201之複數個第2電極22經由接合層29與輸出配線41C之複數個第2延伸部414個別地導通接合。如圖5所示，第2元件202之複數個第1電極21經由接合層29與輸出配線41C之複數個第2延伸部414個別地導通接合。藉此，第2元件202之複數個第1電極21與第1元件201之複數個第2電極22導通。
如圖8所示，第1元件201之2個第3電極23之任一者經由接合層29導通接合於第1閘極配線41D。如圖2所示，第2元件202之2個第3電極23之任一者經由接合層29導通接合於第2閘極配線41E。
如圖2及圖3所示，電位配線41F與輸出配線41C之第2基部413相連。電位配線41F利用於設定IC30對第1元件201之第3電極23施加之閘極電壓之接地時。
如圖2、圖7及圖8所示，IC30之複數個電極31與第1閘極配線41D、第2閘極配線41E、電位配線41F及複數個控制配線41G個別地導通接合。藉此，IC30與第1元件201之第3電極23、第2元件202之第3電極23、及輸出配線41C導通。
如圖9及圖10A所示，基板10包含複數個第1部11、複數個第2部12及複數個第3部13。於厚度方向z觀察，複數個第1部11、複數個第2部12及複數個第3部13與半導體元件20重疊。於複數個第1部11、複數個第2部12及複數個第3部13之以後之說明中，以與半導體元件20中之第1元件201重疊之複數個第1部11、複數個第2部12及複數個第3部13為對象。
如圖9及圖10A所示，複數個第1部11包含基板10之主面101之一部分。於厚度方向z觀察，複數個第1部11之各者，與第1元件201之複數個第1電極21之任一者、及輸入配線41A之複數個第1延伸部412之任一者重疊。於圖9中，以複數個斜線顯示相當於複數個第1部11之區域。
如圖9及圖10A所示，複數個第2部12包含基板10之主面101之一部分。於厚度方向z觀察，複數個第2部12之各者與第1元件201之複數個第2電極22之任一者、及輸出配線41C之複數個第2延伸部414之任一者重疊。於圖9中，以複數個斜線顯示相當於複數個第2部12之區域。
如圖9所示，複數個第3部13之各者於厚度方向z觀察，位於複數個第1部11之任一者、與位於其鄰近之複數個第2部12之任一者之間。複數個第3部13於相對於厚度方向z正交之方向延伸。如圖3所示，於厚度方向z觀察，複數個第3部13自基板10之主面101之周緣101A離開而定位。
如圖9所示，複數個第3部13包含第1端13A及第2端13B。第1端13A及第2端13B位於複數個第3部13延伸之方向之兩側。於厚度方向z觀察，第1端13A位於輸入配線41A之複數個第1延伸部412之第1端緣412A與輸出配線41C之第2基部413之間。於厚度方向z觀察，第2端13B位於輸入配線41A之第1基部411與輸出配線41C之複數個第2延伸部414之第2端緣414A之間。
如圖10A所示，複數個第3部13具有第1面131及第2面132。第1面131之法線方向m相對於厚度方向z交叉。於圖10A所示之構成中，法線方向m相對於厚度方向z交叉。因此，第1面131相對於基板10之主面101之傾斜角α為90°。第1面131與主面101相連。第1面131包含相互離開定位之一對區域。一對區域離開之方向與第1元件201之第1電極21及第2電極22彼此離開之方向相同。第2面132於厚度方向z上朝向與主面101相同之側。第2面132與第1面131相連。
如圖10A所示，複數個第3部13之第1面131及第2面132於厚度方向z上將基板10之主面101夾於其間而位於與第1元件201相反之側。藉此，複數個第3部13採用包含由第1面131及第2面132規定且自主面101凹陷之槽之構成。第1面131之厚度方向z之尺寸d1，較第1元件201之第1電極21及第2電極22相互離開之方向之第2面132之尺寸b大。
圖10B顯示複數個第3部13之另一構成。於該情形時，第1面131之法線方向m雖相對於厚度方向z交叉，但未相對於厚度方向z正交。第1面131相對於基板10之主面101之傾斜角α為70°以上110°以下。傾斜角α更佳為80°以上100°以下。
複數個連接配線42如圖5及圖7所示，埋入基板10。複數個連接配線42之厚度方向z之兩側自基板10之主面101及背面102露出。複數個連接配線42之各者與第1閘極配線41D、第2閘極配線41E及除第1閘極配線41D以外之複數個配線41之任一者相連。進而複數個連接配線42之各者與複數個端子50之任一者相連。藉此，複數個端子50之各者與複數個配線41中之輸入配線41A、接地配線41B、輸出配線41C及複數個控制配線41G之任一者導通。複數個連接配線42之組成例如包含銅。
複數個端子50如圖4～圖8所示，設置於基板10之背面102上。藉由複數個端子50經由焊料與配線基板導線接合，而將半導體裝置A10安裝於配線基板。複數個端子50包含複數個金屬層。該複數個金屬層係自靠近背面102之側起依序積層鎳層及金(Au)層者。此外，該複數個金屬層亦可為自靠近背面102之側起依序積層鎳層、鈀(Pd)層及金層者。
如圖4所示，複數個端子50包含輸入端子501、接地端子502、輸出端子503及複數個控制端子504。
輸入端子501與輸入配線41A導通。接地端子502與接地配線41B導通。對輸入端子501及接地端子502輸入半導體元件20所要轉換之對象即直流電力。輸入端子501係正極(P端子)。接地端子502係負極(N端子)。
輸出端子503與輸出配線41C導通。於輸出端子503輸出由半導體元件20轉換後之交流電力。
複數個控制端子504經由複數個控制配線41G與IC30導通。對複數個控制端子504之任一者輸入用於驅動IC30之電力。向複數個控制端子504之任一者輸入通往IC30之電性信號。進而自複數個控制端子504之任一者輸出來自IC30之電性信號。
密封樹脂60如圖1、及圖5～圖8所示，覆蓋半導體元件20、IC30及複數個配線41。如圖10A所示，密封樹脂60與基板10之主面101、基板10之複數個第3部13之第1面131及第2面132相接。因此，於半導體裝置A10中，採用密封樹脂60之一部分進入形成複數個第3部13之一部分之槽的構成。
密封樹脂60具有電性絕緣性。密封樹脂60例如由含有黑色環氧樹脂之材料構成。如圖1、及圖5～圖8所示，密封樹脂60具有頂面61。頂面61於厚度方向z上朝向與基板10之主面101相同之側。
第1實施形態之變化例： 接著，基於圖11，對半導體裝置A10之變化例即半導體裝置A11進行說明。此處，圖11之位置與圖10A之位置相同。
半導體裝置A11之基板10之複數個第3部13之構成與半導體裝置A10之該構成不同。如圖11所示，複數個第3部13進而具有第3面133及第4面134。第3面133於厚度方向z上朝向與基板10之主面101相同之側。第4面134朝向相對於厚度方向z正交之方向，且與第3面133及主面101相連。第4面134包含相互離開定位之一對區域。一對區域離開之方向與第1元件201之第1電極21及第2電極22相互離開之方向相同。
如圖11所示，於厚度方向z觀察，複數個第3部13之第3面133自第2面132離開而定位。藉此，複數個第3部13之各者採用包含由第1面131及第2面132規定且自基板10之主面101凹陷之槽、與由第3面133及第4面134規定且自主面101凹陷之槽的構成。
如圖11所示，複數個第3部13之第3面133於厚度方向z上位於基板10之主面101與第2面132之間。藉此，於複數個第3部13中，第4面134之厚度方向z之尺寸d2較第1面131之厚度方向z之尺寸d1小。進而尺寸d2較第1元件201之第1電極21及第2電極22相互離開之方向之第3面133之尺寸大。
接著，對半導體裝置A10之作用效果進行說明。
半導體裝置A10之基板10包含第1部11、第2部12及第3部13。第1部11包含基板10之主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第1電極21重疊。第2部12包含主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第2電極22重疊。第3部13於厚度方向z觀察，位於第1部11與第2部12之間。第3部13具有第1面131，該第1面131之法線方向m相對於厚度方向z交叉。另，於圖所示之例中，法線方向m與厚度方向z相互正交，但本揭示並不限定於此。若採用本構成，則自第1部11至第2部12之基板10之沿面距離(沿基板10之正面之路徑之距離)增加。藉此，即使於為了半導體元件20之小型化而進一步縮短彼此相鄰之第1電極21與第2電極22之間隔之情形時，亦抑制於厚度方向z觀察時自與第1電極21重疊之配線41至與第2電極22重疊之配線41之基板10之沿面距離之縮短。因此，根據半導體裝置A10，可謀求半導體元件20之小型化，且抑制半導體裝置A10之絕緣耐壓之降低。
基板10之第3部13具有：第2面132，其於厚度方向z上朝向與基板10之主面101相同之側。於半導體裝置A10中，第3部13之第1面131及第2面132於厚度方向z上將主面101夾於其間而位於與半導體元件20相反之側。藉此，第3部13包含由第1面131及第2面132規定且自主面101凹陷之槽。於該情形時，圖10A所示之第1面131之厚度方向z之尺寸d1較半導體元件20之第1電極21及第2電極22相互離開之方向之第2面132之尺寸b大。藉由採用本構成，可高效地增加自第1部11至第2部12之基板10之沿面距離。
於半導體裝置A10之製造中將半導體元件20導通接合於配線41時，於接合層29之至少一部分包含焊料之情形，熔融之接合層29有時自配線41溢出。於該情形時，藉由熔融之接合層29流入形成基板10之第3部13之一部分之槽，而限制接合層29之擴展。因此，可防止起因於接合層29之配線41之短路。
於厚度方向z觀察，基板10之第3部13自基板10之主面101之周緣101A離開而定位。藉此，形成第3部13之一部分之槽採用藉由第1面131封閉之構成。若採用本構成，則可抑制基板10之機械強度之降低。
半導體裝置A10進而具備：接合層29，其將配線41、與半導體元件20之第1電極21及第2電極22導通接合。接合層29具有金屬核291、與覆蓋金屬核291之金屬層292。金屬層292之組成包含錫。藉此，採用之構成為，於半導體裝置A10之製造中使半導體元件20導通接合於配線41時，即使於金屬層292熔融之情形，金屬核291亦介存於配線41與第1電極21及第2電極22之間，且支持半導體元件20。因此，可確保配線41與第1電極21及第2電極22之間隔。
半導體裝置A10進而具備覆蓋半導體元件20之密封樹脂60。密封樹脂60與基板10之第3部13之第1面131相接。藉此，可有效地抑制半導體裝置A10之絕緣耐壓之降低。進而密封樹脂60作為基板10之補強構件發揮功能。
半導體裝置A10進而具備設置於基板10之背面102上之端子50、與埋入基板10之連接配線42。連接配線42與配線41及端子50相連。藉此，即使為配線41之整體被密封樹脂60覆蓋之構成，亦可不擴大半導體裝置A10之尺寸而確保自配線41至安裝半導體裝置A10之配線基板之導電路徑。
第2實施形態： 基於圖12及圖13，對本揭示之第2實施形態之半導體裝置A20進行說明。於該等圖中，對與上述半導體裝置A10相同或類似之要件標註相同之符號，並省略重複之說明。此處，圖12之位置與顯示半導體裝置A10之圖8之位置相同。
半導體裝置A20中，基板10之複數個第3部13之構成與半導體裝置A10之該構成不同。
如圖13所示，複數個第3部13之第1面131與基板10之主面101及背面102相連。因此，複數個第3部13不具有第2面132。藉此，如圖12所示，複數個第3部13採用包含由第1面131規定且於厚度方向z貫通基板10之狹縫之構成。
接著，對半導體裝置A20之作用效果進行說明。
半導體裝置A20之基板10包含第1部11、第2部12及第3部13。第1部11包含基板10之主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第1電極21重疊。第2部12包含主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第2電極22重疊。第3部13於厚度方向z觀察，位於第1部11與第2部12之間。第3部13具有第1面131，該第1面131之法線方向m相對於厚度方向z交叉(或正交)。因此，藉由半導體裝置A20，亦可謀求半導體元件20之小型化，且抑制半導體裝置A20之絕緣耐壓之降低。進而，藉由半導體裝置A20具備與半導體裝置A10同樣之構成，即使於半導體裝置A20中亦發揮該構成之作用效果。
於半導體裝置A20中，基板10之第3部13之第1面131與主面101及背面102相連。藉此，第1面131之厚度方向z之尺寸d1較半導體裝置A10之第1面131之尺寸d1大。因此，因自第1部11至第2部12之基板10之沿面距離較半導體裝置A10之情形進一步增加，故可更有效地抑制半導體裝置A20之絕緣耐壓之降低。
於半導體裝置A20中，基板10之第3部13包含由第1面131規定且於厚度方向z貫通基板10之狹縫。此處，於半導體裝置A20之製造中使半導體元件20導通接合於配線41時，於接合層29之至少一部分包含焊料之情形，熔融之接合層29有時自配線41溢出。於該情形時，藉由熔融之接合層29流入形成第3部13之一部分之狹縫，而限制接合層29之擴展。因此，可防止起因於接合層29之配線41之短路。因第1面131之厚度方向z之尺寸d1之不同，故本作用效果較半導體裝置A10所發揮之作用效果大。
第3實施形態： 基於圖14及圖15，對本揭示之第3實施形態之半導體裝置A30進行說明。於該等圖中，對與上述半導體裝置A10相同或類似之要件標註同一符號，並省略重複之說明。此處，圖14之位置與顯示半導體裝置A10之圖8之位置相同。
於半導體裝置A30中，基板10之複數個第3部13之構成與半導體裝置A10之該構成不同。
如圖15所示，複數個第3部13之第1面131及第2面132於厚度方向z上位於基板10之主面101與第1元件201之間。第2面132於厚度方向z上將第1面131夾於其間而位於與主面101相反之側。藉此，如圖14所示，複數個第3部13採用包含由第1面131及第2面132規定且自主面101突出之突條之構成。
如圖15所示，複數個第3部13包含：突起14，其具有第1面131及第2面132。突起14包含作為絕緣體之材料。突起14經由接著層19接合於基板10之主面101。突起14形成包含於複數個第3部13之各者之突條。此外，複數個第3部13亦可為與複數個第1部11及複數個第2部12一起於基板10一體成型者。
如圖15所示，自基板10之主面101至複數個第3部13之第2面132之高度h較複數個配線41之各者之厚度t大。進而高度h較第1元件201之第1電極21及第2電極22相互離開之方向之第2面132之尺寸b大。
第3實施形態之變化例： 接著，基於圖16，對半導體裝置A30之變化例即半導體裝置A31進行說明。此處，圖16之位置與圖15之位置相同。
半導體裝置A31之基板10之複數個第3部13之構成與半導體裝置A30之該構成不同。如圖16所示，複數個第3部13進而具有第3面133、第4面134及第5面135。第3面133及第5面135於厚度方向z上朝向與基板10之主面101相同之側。於厚度方向z觀察，第3面133將第5面135夾於其間而位於與第2面132相反之側。於厚度方向z上，第3面133位於第2面132與第5面135之間。第4面134朝向相對於厚度方向z正交之方向，且與第3面133相連。
如圖16所示，複數個第3部13之第1面131及第4面134各者包含相互離開而定位之2個區域。該等2個區域離開之方向與第1元件201之第1電極21及第2電極22相互離開之方向相同。第1面131之一個區域與第4面134之一個區域相連於第5面135。藉此，複數個第3部13之各者採用包含由第1面131、第2面132及第5面135規定且自基板10之主面101突出之突條、與由第3面133、第4面134及第5面135規定且自主面101突出之突條的構成。
接著，對半導體裝置A30之作用效果進行說明。
半導體裝置A30之基板10包含第1部11、第2部12及第3部13。第1部11包含基板10之主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第1電極21重疊。第2部12包含主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第2電極22重疊。第3部13於厚度方向z觀察，位於第1部11與第2部12之間。第3部13具有第1面131，該第1面131之法線方向m相對於厚度方向z交叉(或正交)。因此，藉由半導體裝置A30，亦可謀求半導體元件20之小型化，且抑制半導體裝置A30之絕緣耐壓之降低。進而，藉由半導體裝置A30具備與半導體裝置A10同樣之構成，即使於半導體裝置A30中亦發揮該構成之作用效果。
於半導體裝置A30中，基板10之第3部13包含由第1面131及第2面132規定且自基板10之主面101突出之突條。此處，於半導體裝置A30之製造中使半導體元件20導通接合於配線41時，於接合層29之至少一部分包含焊料之情形，熔融之接合層29有時自配線41溢出。於該情形時，藉由熔融之接合層29接觸於第1面131，而限制接合層29之擴展。因此，可防止起因於接合層29之配線41之短路。進而，如圖15所示，為了充分發揮本作用效果，較佳為自主面101至第2面132之高度h較複數個配線41之各者之厚度t大。
基板10之第3部13形成自基板10之主面101突出之突條。藉此，於半導體裝置A30之製造中使半導體元件20導通接合於配線41時，藉由第3部13之第2面132接觸於半導體元件20，可確保配線41、與半導體元件20之第1電極21及第1電極21之間隔。
於半導體裝置A31中，基板10之第3部13、複數個第3部13進而具有第3面133、第4面134及第5面135。藉此，因自第1部11至第2部12之基板10之沿面距離較半導體裝置A30之情形進一步增加，故可更有效地抑制半導體裝置A31之絕緣耐壓之降低。
第4實施形態： 基於圖17～圖19，對本揭示之第4實施形態之半導體裝置A40進行說明。於該等圖中，對與上述半導體裝置A10相同或類似之要件標註同一符號，並省略重複之說明。
於半導體裝置A40中，半導體元件20及IC30之構成與半導體裝置A10之該構成不同。
如圖17及圖18所示，半導體元件20(第1元件201及第2元件202)具有露出面24。露出面24於厚度方向z上朝向與基板10之主面101相同之側。露出面24自密封樹脂60之頂面61露出。露出面24與頂面61為齊平面。
如圖17及圖19所示，IC30具有露出面32。露出面32於厚度方向z上朝向與基板10之主面101相同之側。露出面32自密封樹脂60之頂面61露出。露出面32與頂面61為齊平面。因此，於厚度方向z上，露出面32之位置與露出面24之位置相同。
圖19所示之基板10之複數個第3部13之構成與半導體裝置A10之複數個第3部13之構成同樣。此外，複數個第3部13之構成可與半導體裝置A20之複數個第3部13之構成同樣，或與半導體裝置A30之複數個第3部13之構成同樣。
接著，對半導體裝置A40之作用效果進行說明。
半導體裝置A40之基板10包含第1部11、第2部12及第3部13。第1部11包含基板10之主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第1電極21重疊。第2部12包含主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第2電極22重疊。第3部13於厚度方向z觀察，位於第1部11與第2部12之間。第3部13具有第1面131，該第1面131之法線方向m相對於厚度方向z交叉(或正交)。因此，藉由半導體裝置A40，亦可謀求半導體元件20之小型化，且抑制半導體裝置A40之絕緣耐壓之降低。進而，藉由半導體裝置A40具備與半導體裝置A10同樣之構成，即使於半導體裝置A40中亦發揮該構成之作用效果。
於半導體裝置A10中，半導體元件20具有自密封樹脂60之頂面61露出之露出面24。藉此，於半導體裝置A40之使用時，可將自半導體元件20產生之熱高效地放出至外部。進而，藉由採用露出面24與頂面61為齊平面之構成，可進一步減小密封樹脂60之厚度方向z之尺寸。該情況有助於半導體裝置A40之小型化。
半導體元件之安裝構造(第1實施形態) 基於圖20～圖24，對本揭示之第1實施形態之半導體元件之安裝構造(以下稱為「安裝構造B10」)進行說明。於該等圖中，對與上述半導體裝置A10相同或類似之要件標註同一符號，並省略重複之說明。
如圖20所示，安裝構造B10具備配線基板70、半導體元件20、接合層29、及IC30。安裝構造B10藉由半導體元件20將自外部供給至安裝構造B10之直流電力轉換為交流電力。轉換後之交流電力被供給至馬達等驅動對象。
如圖20～圖23所示，配線基板70具有基板10及複數個配線41。複數個配線41中之輸入配線41A及接地配線41B與配置於安裝構造B10之外部之直流電源導通。複數個配線41中之輸出配線41C與配置於安裝構造B10之外部之馬達等之驅動對象導通。複數個配線41中之複數個控制配線41G與設置於配線基板70之控制電路(省略圖示)導通。自控制電路輸出用於驅動IC30之電性信號。並且，來自IC30之電性信號被輸入至控制電路。
如圖23及圖24所示，基板10包含複數個第3部13。複數個第3部13之構成與半導體裝置A10之複數個第3部13之構成同樣。因此，複數個第3部13採用包含由第1面131及第2面132規定、且自基板10之主面101凹陷之槽的構成。此外，複數個第3部13之構成可與半導體裝置A20之複數個第3部13之構成同樣，或與半導體裝置A30之複數個第3部13之構成同樣。
如圖24所示，複數個第3部13之第1面131及第2面132與基板10之主面101皆露出於安裝構造B10之外部。
其次，對安裝構造B10之作用效果進行說明。
安裝構造B10之配線基板70具有基板10及配線41。基板10包含第1部11、第2部12及第3部13。第1部11包含基板10之主面101之一部分，且於厚度方向z觀察，與配線41、及半導體元件20之第1電極21重疊。第2部12包含主面101之一部分，且於厚度方向z觀察，與配線41、及半導體元件20之第2電極22重疊。第3部13於厚度方向z觀察，位於第1部11與第2部12之間。第3部13具有第1面131，該第1面131之法線方向m相對於厚度方向z交叉(或正交)。若採用本構成，則自第1部11至第2部12之基板10之沿面距離增加。由此，即使為了將半導體元件20小型化而進一步縮短彼此相鄰之第1電極21與第2電極22之間隔之情形時，亦抑制於厚度方向z觀察時自與第1電極21重疊之配線41至與第2電極22重疊之配線41之基板10之沿面距離縮短。因此，根據安裝構造B10，可謀求半導體元件20之小型化，且抑制安裝構造B10之絕緣耐壓降低。
於安裝構造B10中，基板10之第3部13包含由第1面131及第2面132規定且自基板10之主面101凹陷之槽。此處，於為了構成安裝構造B10而使半導體元件20導通接合於配線41時，於接合層29之至少一部分包含焊料之情形，熔融之接合層29有時自配線41溢出。於該情形時，藉由熔融之接合層29流入形成第3部13之一部分之槽，而限制接合層29之擴展。因此，可防止起因於接合層29之配線41之短路。
進而，於接合層29之至少一部分包含焊料之情形，使半導體元件20導通接合於配線41時所使用之助熔劑之一部分可能附著於配線基板70。於助熔劑含有金屬粒子，該金屬粒子包含與接合層29所含之金屬元素相同之元素。於如安裝構造B10般基板10之主面101露出至外部之情形時，若電流長時間流動於配線41及半導體元件20、且外部環境為高溫高濕，則有時於配線41產生起因於金屬粒子之離子遷移。離子遷移成為配線41之短路之要因。因此，藉由增加自第1部11至第2部12之基板10之沿面距離，可抑制離子遷移之產生。
半導體元件之安裝構造(第2實施形態) 基於圖25及圖26，對本揭示之第2實施形態之安裝構造B20進行說明。於該等圖中，對與上述半導體裝置A10及安裝構造B10相同或類似之要件標註同一符號，並省略重複之說明。
於安裝構造B20中，進而具備密封樹脂60，但與安裝構造B10不同。
如圖25及圖26所示，密封樹脂60覆蓋半導體元件20及IC30、與複數個配線41之各者之一部分。密封樹脂60之材料例如與用於底部填料之材料相同。密封樹脂60與基板10之複數個第3部13之第1面131相接。於安裝構造B20中，密封樹脂60之一部分進入形成複數個第3部13之一部分之複數個槽。
其次，對安裝構造B20之作用效果進行說明。
安裝構造B20之配線基板70具有基板10及配線41。基板10包含第1部11、第2部12及第3部13。第1部11包含基板10之主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第1電極21重疊。第2部12包含主面101之一部分，且於厚度方向z觀察，與配線41及半導體元件20之第2電極22重疊。第3部13於厚度方向z觀察，位於第1部11與第2部12之間。第3部13具有第1面131，該第1面131之法線方向m相對於厚度方向z交叉(或正交)。因此，藉由安裝構造B20，亦可謀求半導體元件20之小型化，且抑制安裝構造B20之絕緣耐壓之降低。
安裝構造B20進而具備覆蓋半導體元件20之密封樹脂60。藉此，可保護半導體元件20免受外在因子之影響。進而密封樹脂60與第3部13之第1面131相接。藉此，可更有效地抑制上述之離子遷移之產生。
本揭示並非限定於上述實施形態者。本揭示之各部之具體構成可自由進行各種設計變更。
本揭示包含以下附記所記載之實施形態。 附記1. 一種半導體裝置，其具備： 基板，其具有朝向厚度方向之主面； 第1配線及第2配線，其等設置於上述主面上；及 半導體元件，其具有與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極；且 上述第1電極導通接合於上述第1配線； 上述第2電極導通接合於上述第2配線； 上述基板包含第1部、第2部及第3部； 上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊； 上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊； 上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間； 上述第3部具有第1面； 上述第1面之法線方向相對於上述厚度方向交叉。 附記2. 如附記1所記載之半導體裝置，其中上述第3部具有：第2面，其於上述厚度方向上朝向與上述主面相同之側。 附記3. 如附記2所記載之半導體裝置，其中上述第1面及上述第2面於上述厚度方向上將上述主面夾於其間而位於與上述半導體元件相反之側。 附記4. 如附記4所記載之半導體裝置，其中上述第1面之上述厚度方向之尺寸較上述第1電極及上述第2電極相互離開之方向之上述第2面之尺寸大。 附記5. 如附記4所記載之半導體裝置，其中上述第3部具有：第3面，其於上述厚度方向上朝向與上述主面相同之側，且於上述厚度方向觀察自上述第2面離開而定位；且 上述第3面於上述厚度方向上，位於上述主面與上述第2面之間。 附記6. 如附記2所記載之半導體裝置，其中上述第1面及上述第2面於上述厚度方向上位於上述主面與上述半導體元件之間。 附記7. 如附記6所記載之半導體裝置，其中上述第3部具有上述第1面及上述第2面，且包含含有作為絕緣體之材料之突起；且 上述突起接合於上述主面。 附記8. 如附記1至7中任一項所記載之半導體裝置，其中上述第3部於相對於上述厚度方向正交之方向延伸。 附記9. 如附記8所記載之半導體裝置，其中上述第1電極及上述第2電極於相對於上述厚度方向正交之方向延伸。 附記10. 如附記1至9中任一項所記載之半導體裝置，其中於上述厚度方向觀察，上述第3部自上述主面之周緣離開而定位。 附記11. 如附記1至10中任一項所記載之半導體裝置，其進而具備：接合層，其將上述第1配線與上述第1電極導通接合，且將上述第2配線與上述第2電極導通接合；且 上述接合層之組成包含錫。 附記12. 如附記11所記載之半導體裝置，其中上述接合層具有金屬核、與覆蓋上述金屬核之金屬層；且 上述金屬層之組成包含錫。 附記13. 如附記1至12中任一項所記載之半導體裝置，其進而具備：密封樹脂，其覆蓋上述半導體元件；且 上述密封樹脂與上述第1面相接。 附記14. 如附記1至13中任一項所記載之半導體裝置，其進而具備：端子，其與上述第1配線及上述第2配線之任一者導通；且 上述基板具有：背面，其於上述厚度方向上朝向與上述主面相反之側； 上述端子設置於上述背面上。 附記15. 如附記14所記載之半導體裝置，其進而具備：連接配線，其與上述第1配線及上述第2配線之任一者、及上述端子相連；且 上述連接配線埋入上述基板。 附記16. 如附記1至15中任一項所記載之半導體裝置，其進而具備：IC，其與上述第1配線及上述第2配線之任一者導通，驅動上述半導體元件；且 上述半導體元件包含第1元件及第2元件； 上述第2元件之上述第1電極與上述第1元件之上述第2電極導通。 附記17. 一種半導體元件之安裝構造，其具備： 配線基板，其具備具有朝向厚度方向之主面之基板、與設置於上述主面上之第1配線及第2配線；及 半導體元件，其具有與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極；且 上述第1電極導通接合於上述第1配線； 上述第2電極導通接合於上述第2配線； 上述基板包含第1部、第2部及第3部； 上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊； 上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊； 上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間； 上述第3部具有第1面； 上述第1面之法線方向相對於上述厚度方向交叉。 附記18. 如附記17所記載之半導體元件之安裝構造，其進而具備：密封樹脂，其覆蓋上述半導體元件；且 上述密封樹脂與上述第1面相接。
10:基板 11:第1部 12:第2部 13:第3部 13A:第1端 13B:第2端 14:突起 19:接著層 20:半導體元件 21:第1電極 22:第2電極 23:第3電極 24:露出面 29:接合層 30:IC 31:電極 32:露出面 41:配線 41A:輸入配線 41B:接地配線 41C:輸出配線 41D:第1閘極配線 41E:第2閘極配線 41F:電位配線 41G:控制配線 42:連接配線 50:端子 60:密封樹脂 61:頂面 70:配線基板 101:主面 101A:周緣 102:背面 131:第1面 132:第2面 133:第3面 134:第4面 135:第5面 201:第1元件 202:第2元件 291:金屬核 292:金屬層 411:第1基部 412:第1延伸部 412A:第1端緣 413:第2基部 414:第2延伸部 414A:第2端緣 501:輸入端子 502:接地端子 503:輸出端子 504:控制端子 A10,A20,A30,A31,A40:半導體裝置 B10,B20:安裝構造 b:尺寸 d1:尺寸 d2:尺寸 h:高度 m:法線方向 t:厚度 x:第1方向 y:第2方向 z:厚度方向 α:傾斜角
圖1係本揭示之第1實施形態之半導體裝置之俯視圖。 圖2係對應於圖1之俯視圖，省略密封樹脂之圖示。 圖3係對應於圖2之俯視圖，透過半導體元件及IC(Integrated Circuit：積體電路)。 圖4係圖1所示之半導體裝置之仰視圖。 圖5係沿圖2之V-V線之剖視圖。 圖6係沿圖2之VI-VI線之剖視圖。 圖7係沿圖2之VII-VII線之剖視圖。 圖8係沿圖2之VIII-VIII線之剖視圖。 圖9係圖3之部分放大圖。 圖10A係圖8之部分放大圖。 圖10B係對應於圖10A之部分放大剖視圖，顯示基板之另一構成。 圖11係圖1所示之半導體裝置之變化例之部分放大剖視圖。 圖12係本揭示之第2實施形態之半導體裝置之俯視圖。 圖13係圖12之部分放大圖。 圖14係本揭示之第3實施形態之半導體裝置之剖視圖。 圖15係圖14之部分放大圖。 圖16係圖14所示之半導體裝置之變化例之部分放大剖視圖。 圖17係本揭示之第4實施形態之半導體裝置之俯視圖。 圖18係沿圖17之XVIII-XVIII線之剖視圖。 圖19係沿圖17之XIX-XIX線之剖視圖。 圖20係本揭示之第1實施形態之半導體元件之安裝構造之俯視圖。 圖21係沿圖20之XXI-XXI線之剖視圖。 圖22係沿圖20之XXII-XXII線之剖視圖。 圖23係沿圖20之XXIII-XXIII線之剖視圖。 圖24係圖23之部分放大圖。 圖25係本揭示之第2實施形態之半導體元件之安裝構造之俯視圖。 圖26係沿圖25之XXVI-XXVI線之剖視圖。
10:基板
11:第1部
12:第2部
13:第3部
20:半導體元件
21:第1電極
22:第2電極
29:接合層
41:配線
41A:輸入配線
41C:輸出配線
60:密封樹脂
101:主面
102:背面
131:第1面
132:第2面
201:第1元件
291:金屬核
292:金屬層
412:第1延伸部
414:第2延伸部
A10:半導體裝置
b:尺寸
d1:尺寸
m:法線方向
y:第2方向
z:厚度方向
α:傾斜角

Claims (18)

  1. 一種半導體裝置，其具備： 基板，其具有朝向厚度方向之主面； 第1配線及第2配線，其等設置於上述主面上；及 半導體元件，其具有與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極；且 上述第1電極與上述第1配線導通接合； 上述第2電極與上述第2配線導通接合； 上述基板包含第1部、第2部及第3部； 上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊； 上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊； 上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間； 上述第3部具有第1面； 上述第1面之法線方向相對於上述厚度方向交叉。
  2. 如請求項1之半導體裝置，其中上述第3部具有：第2面，其於上述厚度方向上朝向與上述主面相同之側。
  3. 如請求項2之半導體裝置，其中上述第1面及上述第2面於上述厚度方向上隔著上述主面位於與上述半導體元件相反之側。
  4. 如請求項3之半導體裝置，其中上述第1面之上述厚度方向之尺寸大於上述第1電極及上述第2電極相互離開之方向上之上述第2面之尺寸。
  5. 如請求項4之半導體裝置，其中上述第3部具有：第3面，其於上述厚度方向上朝向與上述主面相同之側，且於上述厚度方向觀察位在與上述第2面離開之處；且 上述第3面於上述厚度方向上位於上述主面與上述第2面之間。
  6. 如請求項2之半導體裝置，其中上述第1面及上述第2面於上述厚度方向上位於上述主面與上述半導體元件之間。
  7. 如請求項6之半導體裝置，其中上述第3部具有上述第1面及上述第2面，且包含含有作為絕緣體之材料的突起；且 上述突起接合於上述主面。
  8. 如請求項1至7中任一項之半導體裝置，其中上述第3部於相對於上述厚度方向正交之方向延伸。
  9. 如請求項8之半導體裝置，其中上述第1電極及上述第2電極於相對於上述厚度方向正交之方向延伸。
  10. 如請求項1至7中任一項之半導體裝置，其中於上述厚度方向觀察，上述第3部位在與上述主面之周緣離開之處。
  11. 如請求項1至7中任一項之半導體裝置，其進而具備：接合層，其將上述第1配線與上述第1電極導通接合，且將上述第2配線與上述第2電極導通接合；且 上述接合層之組成包含錫。
  12. 如請求項11之半導體裝置，其中上述接合層具有金屬核、與覆蓋上述金屬核之金屬層；且 上述金屬層之組成包含錫。
  13. 如請求項1至7中任一項之半導體裝置，其進而具備：密封樹脂，其覆蓋上述半導體元件；且 上述密封樹脂與上述第1面相接。
  14. 如請求項1至7中任一項之半導體裝置，其進而具備：端子，其與上述第1配線及上述第2配線之任一者導通；且 上述基板具有：背面，其於上述厚度方向上朝向與上述主面相反之側； 上述端子設置於上述背面上。
  15. 如請求項14之半導體裝置，其進而具備：連接配線，其與上述第1配線及上述第2配線之任一者、及上述端子相連；且 上述連接配線埋入上述基板。
  16. 如請求項1至7中任一項之半導體裝置，其進而具備：IC，其與上述第1配線及上述第2配線之任一者導通，驅動上述半導體元件；且 上述半導體元件包含第1元件及第2元件； 上述第2元件之上述第1電極與上述第1元件之上述第2電極導通。
  17. 一種半導體元件之安裝構造，其具備： 配線基板，其具備：具有朝向厚度方向之主面之基板、與設置於上述主面上之第1配線及第2配線；及 半導體元件，其具有：與上述主面對向之第1電極、及與上述主面對向且位於上述第1電極之鄰近之第2電極；且 上述第1電極與上述第1配線導通接合； 上述第2電極與上述第2配線導通接合； 上述基板包含第1部、第2部及第3部； 上述第1部包含上述主面之一部分，且於上述厚度方向觀察，與上述第1配線及上述第1電極重疊； 上述第2部包含上述主面之一部分，且於上述厚度方向觀察，與上述第2配線及上述第2電極重疊； 上述第3部於上述厚度方向觀察，位於上述第1部與上述第2部之間； 上述第3部具有第1面； 上述第1面之法線方向相對於上述厚度方向交叉。
  18. 如請求項17之半導體元件之安裝構造，其進而具備：密封樹脂，其覆蓋上述半導體元件；且 上述密封樹脂與上述第1面相接。
TW111133885A 2021-09-14 2022-09-07 半導體裝置及半導體元件之安裝構造 TW202320600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149234 2021-09-14
JP2021-149234 2021-09-14

Publications (1)

Publication Number Publication Date
TW202320600A true TW202320600A (zh) 2023-05-16

Family

ID=85602739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133885A TW202320600A (zh) 2021-09-14 2022-09-07 半導體裝置及半導體元件之安裝構造

Country Status (6)

Country Link
US (1) US20240170353A1 (zh)
JP (1) JPWO2023042615A1 (zh)
CN (1) CN117957651A (zh)
DE (1) DE112022003964T5 (zh)
TW (1) TW202320600A (zh)
WO (1) WO2023042615A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247611A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Works Ltd 半導体素子実装基板、半導体素子実装基板の製造方法
JP3919106B2 (ja) * 2003-02-17 2007-05-23 千住金属工業株式会社 ＣｕまたはＣｕ合金ボールの金属核はんだボール
KR102560697B1 (ko) * 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
CN109326571B (zh) * 2018-09-26 2020-12-29 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
CN109545754B (zh) * 2018-11-22 2021-01-26 京东方科技集团股份有限公司 一种芯片的封装结构、封装方法、显示装置

Also Published As

Publication number Publication date
CN117957651A (zh) 2024-04-30
DE112022003964T5 (de) 2024-05-29
US20240170353A1 (en) 2024-05-23
WO2023042615A1 (ja) 2023-03-23
JPWO2023042615A1 (zh) 2023-03-23

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US7271477B2 (en) Power semiconductor device package
US7745913B2 (en) Power semiconductor component with a power semiconductor chip and method for producing the same
JP3737673B2 (ja) 半導体装置
US8575744B2 (en) Semiconductor device and lead frame thereof
WO2021251126A1 (ja) 半導体装置
US11990393B2 (en) Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate
US20220301966A1 (en) Semiconductor device
TW202320600A (zh) 半導體裝置及半導體元件之安裝構造
WO2021193338A1 (ja) 半導体装置
JP7472806B2 (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
WO2021215472A1 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
WO2023162700A1 (ja) 半導体装置
WO2021200138A1 (ja) 半導体装置
WO2023176404A1 (ja) 半導体装置、および半導体装置の製造方法
US20220301965A1 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
WO2023176370A1 (ja) 半導体素子および半導体装置
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
WO2023199808A1 (ja) 半導体装置
WO2023095681A1 (ja) 半導体装置
WO2023223843A1 (ja) 半導体装置