CN117957651A - 半导体装置以及半导体元件的安装结构 - Google Patents

半导体装置以及半导体元件的安装结构 Download PDF

Info

Publication number
CN117957651A
CN117957651A CN202280061514.0A CN202280061514A CN117957651A CN 117957651 A CN117957651 A CN 117957651A CN 202280061514 A CN202280061514 A CN 202280061514A CN 117957651 A CN117957651 A CN 117957651A
Authority
CN
China
Prior art keywords
wiring
electrode
thickness direction
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280061514.0A
Other languages
English (en)
Inventor
馆毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117957651A publication Critical patent/CN117957651A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

半导体装置具备：基板，其具有朝向厚度方向的主面；第一布线和第二布线，其设置在所述主面上；以及半导体元件，其具有与所述主面对置的第一电极、以及与所述主面对置且位于所述第一电极的旁边的第二电极。所述第一电极与所述第一布线导通接合，所述第二电极与所述第二布线导通接合。所述基板包含第一部、第二部及第三部，所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠。所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠。所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间。所述第三部具有第一面，所述第一面的法线方向与所述厚度方向交叉。

Description

半导体装置以及半导体元件的安装结构
技术领域
本公开涉及一种具备倒装安装型的半导体元件的半导体装置和该半导体元件的安装结构。
背景技术
在专利文献1中公开了具备横型结构的半导体元件(HEMT)的半导体装置的一个例子。半导体元件具有第一电极以及第二电极。在该半导体装置中，半导体元件搭载于芯片焊盘。第一电极和第二电极经由导线与位于芯片焊盘的周边的多个端子引线导通。
根据近年来的将半导体装置进一步小型化的要求，有时将专利文献1所示的半导体元件倒装安装于布线基板等。在该情况下，为了实现半导体元件的小型化，有时进一步缩短第一电极与第二电极的间隔。但是，若实现第一电极与第二电极的间隔的缩短，则与半导体元件导通接合的布线的间隔变得更小。由此，安装半导体元件的布线基板等的绝缘耐压降低。因此，在实现半导体元件的小型化的情况下，也期望能有对策来抑制布线基板等的绝缘耐压的降低。
现有技术文献
专利文献
专利文献1：日本特开2020-188085号公报
发明内容
发明所要解决的课题
本公开鉴于上述情况，其一个课题在于提供一种能够实现半导体元件的小型化并且抑制绝缘耐压的降低的半导体装置以及半导体元件的安装结构。
用于解决课题的方案
由本公开的第一方案提供的半导体装置：基板，其具有朝向厚度方向的主面；第一布线和第二布线，其设置在所述主面上；半导体元件，其具有与所述主面对置的第一电极、以及与所述主面对置且位于所述第一电极的旁边的第二电极。所述第一电极与所述第一布线导通接合，所述第二电极与所述第二布线导通接合。所述基板包含第一部、第二部及第三部，所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠。所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠。所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间。所述第三部具有第一面，所述第一面的法线方向与所述厚度方向交叉。
由本公开的第二方案提供的半导体元件的安装结构具备：基板，其具有朝向厚度方向的主面；布线基板，其具有设置在所述主面上的第一布线和第二布线；半导体元件，其具有与所述主面对置的第一电极、以及与所述主面对置且位于所述第一电极的旁边的第二电极。所述第一电极与所述第一布线导通接合，所述第二电极与所述第二布线导通接合。所述基板包含第一部、第二部及第三部，所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠。所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠。所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间。所述第三部具有第一面，所述第一面的法线方向与所述厚度方向交叉。
发明效果
根据本公开的半导体装置以及半导体元件的安装结构，能够实现半导体元件的小型化，并且抑制绝缘耐压的降低。
本公开的其他特征以及优点通过基于附图在以下进行的详细的说明而变得更加明确。
附图说明
图1是根据本公开的第一实施方式的半导体装置的俯视图。
图2是与图1对应的俯视图，省略了封固树脂的图示。
图3是与图2对应的俯视图，透过半导体元件以及IC。
图4是图1所示的半导体装置的仰视图。
图5是沿着图2的V-V线的剖视图。
图6是沿着图2的VI-VI线的剖视图。
图7是沿着图2的VII-VII线的剖视图。
图8是沿着图2的VIII-VIII线的剖视图。
图9是图3的局部放大图。
图10A是图8的局部放大图。
图10B是与图10A对应的局部放大剖视图，示出基板的其他结构。
图11是图1所示的半导体装置的变形例的局部放大剖视图。
图12是根据本公开的第二实施方式的半导体装置的剖视图。
图13是图12的局部放大图。
图14是本公开的第三实施方式的半导体装置的剖视图。
图15是图14的局部放大图。
图16是图14所示的半导体装置的变形例的局部放大剖视图。
图17是根据本公开的第四实施方式的半导体装置的俯视图。
图18是沿着图17的XVIII-XVIII线的剖视图。
图19是沿着图17的XIX-XIX线的剖视图。
图20是本公开的第一实施方式的半导体元件的安装结构的俯视图。
图21是沿着图20的XXI-XXI线的剖视图。
图22是沿着图20的XXII-XXII线的剖视图。
图23是沿着图20的XXIII-XXIII线的剖视图。
图24是图23的局部放大图。
图25是本公开的第二实施方式的半导体元件的安装结构的俯视图。
图26是沿着图25的XXVI-XXVI线的剖视图。
具体实施方式
基于附图对用于实施本公开的方式进行说明。
第一实施方式：
基于图1～图10B，对本公开的第一实施方式的半导体装置A10进行说明。半导体装置A10具备基板10、半导体元件20、接合层29、IC30、多个布线41、多个连接布线42、多个端子50以及封固树脂60。半导体装置A10采用表面安装于布线基板的树脂封装形式。半导体装置A10通过半导体元件20将从外部供给到半导体装置A10的直流电力转换为交流电力。转换后的交流电力被供给到电动机等驱动对象。在此，为了便于理解，图2省略了封固树脂60的图示。为了便于理解，图3相对于图2透过半导体元件20以及IC30。在图3中，用假想线(双点划线)表示透过的半导体元件20以及IC30。
在半导体装置A10的说明中，为了方便，将基板10的厚度方向称为“厚度方向z”。将与厚度方向z正交的方向称为“第一方向x”。将与厚度方向z及第一方向x双方正交的方向称为“第二方向y”。如图1所示，半导体装置A10在沿厚度方向z观察时为矩形状。
如图2～图4所示，基板10支撑多个布线41、多个连接布线42以及多个端子50。基板10具有电绝缘性。基板10由包含树脂的材料构成。作为该树脂的一例，可举出环氧树脂。
如图5～图8所示，基板10具有主面101及背面102。主面101朝向厚度方向z。背面102在厚度方向z上朝向相反侧。背面102露出于半导体装置A10的外部。在将半导体装置A10安装于布线基板时，背面102与布线基板对置。
如图2、图5以及图6所示，半导体元件20与基板10的主面101对置。半导体元件20是主要用于电力转换的晶体管(开关元件)。半导体元件20由包含氮化物半导体的材料构成。在半导体装置A10中，半导体元件20是由包含氮化镓(GaN)的材料构成的HEMT(HighElectron Mobility Transistor：高电子迁移率晶体管)。半导体元件20包括第一元件201和第二元件202。第一元件201以及第二元件202在第一方向x上位于相互分离的位置。
如图2和图8所示，半导体元件20具有多个第一电极21、多个第二电极22和两个第三电极23。多个第一电极21、多个第二电极22以及两个第三电极23与基板10的主面101对置。
如图2所示，多个第一电极21和多个第二电极22在第二方向y上延伸。多个第一电极21及多个第二电极22以交错的方式沿着第一方向x排列。与由半导体元件20转换之前的电力对应的电流流过多个第一电极21。因此，多个第一电极21相当于半导体元件20的漏极。与由半导体元件20转换后的电力对应的电流流过多个第二电极22。因此，多个第二电极22相当于半导体元件20的源极。
如图2所示，两个第三电极23位于半导体元件20的第二方向y的两侧。对两个第三电极23中的任一个施加用于驱动半导体元件20的栅极电压。在厚度方向z上观察，两个第三电极23的面积比多个第一电极21及多个第二电极22各自的面积小。半导体元件20中的多个第一电极21、多个第二电极22以及两个第三电极23的形状以及配置方式是一个例子，并不限定于此。
如图2以及图7所示，IC30与基板10的主面101对置。IC30是对半导体元件20(第一元件201以及第二元件202)的第三电极23施加栅极电压的栅极驱动器。IC30具有多个电极31。多个电极31与主面101对置。
如图3以及图5～图8所示，多个布线41设置在基板10的主面101上。多个布线41的组成例如包含铜(Cu)。多个布线41与多个连接布线42以及多个端子50一起构成半导体元件20以及IC30与安装半导体装置A10的布线基板的导电路径。
如图3所示，多个布线41包括输入布线41A、接地布线41B、输出布线41C、第一栅极布线41D、第二栅极布线41E、电位布线41F以及多个控制布线41G。
如图3所示，输入布线41A及接地布线41B在第一方向x上位于相互分离的位置。输入布线41A和接地布线41B具有第一基部411和多个第一延伸部412。第一基部411在第二方向y上延伸。多个第一延伸部412从第一基部411朝向后述的输出布线41C的第二基部413在第一方向x上延伸。多个第一延伸部412沿着第二方向y排列。
如图5所示，第一元件201的多个第一电极21经由接合层29而与输入布线41A的多个第一延伸部412单独地导通接合。如图6所示，第二元件202的多个第二电极22经由接合层29与接地布线41B的多个第一延伸部412导通接合。接合层29的组成包含锡(Sn)。如图10A所示，接合层29具有金属核291和金属层292。金属层292覆盖金属核291。金属核291的组成包含镍(Ni)。金属层292的组成包含锡。接合层29是所谓的焊料球。
如图3所示，输出布线41C在第一方向x上位于输入布线41A的第一基部411与接地布线41B的第一基部411之间。输出布线41C具有第二基部413以及多个第二延伸部414。第二基部413在第二方向y上延伸。多个第二延伸部414从第二基部413的第一方向x的两侧朝向输入布线41A的第一基部411及接地布线41B的第一基部411沿第一方向x延伸。多个第二延伸部414沿着第二方向y排列。
如图6所示，第一元件201的多个第二电极22经由接合层29而与输出布线41C的多个第二延伸部414单独地导通接合。如图5所示，第二元件202的多个第一电极21经由接合层29与输出布线41C的多个第二延伸部414单独地导通接合。由此，第二元件202的多个第一电极21与第一元件201的多个第二电极22导通。
如图8所示，第一元件201的两个第三电极23中的任一个经由接合层29与第一栅极布线41D导通接合。如图2所示，第二元件202的两个第三电极23中的任一个经由接合层29与第二栅极布线41E导通接合。
如图2以及图3所示，电位布线41F与输出布线41C的第二基部413连接。电位布线41F在IC30设定向第一元件201的第三电极23施加的栅极电压的接地时被利用。
如图2、图7以及图8所示，IC30的多个电极31与第一栅极布线41D、第二栅极布线41E、电位布线41F以及多个控制布线41G单独地导通接合。由此，IC30与第一元件201的第三电极23、第二元件202的第三电极23以及输出布线41C导通。
如图9和图10A所示，基板10包括多个第一部11、多个第二部12和多个第三部13。在厚度方向z上观察时，多个第一部11、多个第二部12及多个第三部13与半导体元件20重叠。在对多个第一部11、多个第二部12和多个第三部13的以后的描述中，以半导体元件20中的与第一元件201重叠的多个第一部11、多个第二部12和多个第三部13为目标。
如图9及图10A所示，多个第一部11包含基板10的主面101的一部分。在厚度方向z上观察时，多个第一部11分别与第一元件201的多个第一电极21中的任一个和输入布线41A的多个第一延伸部412中的任一个重叠。在图9中，与多个第一部11对应的区域由多个斜线表示。
如图9及图10A所示，多个第二部12包含基板10的主面101的一部分。在厚度方向z上观察，多个第二部12分别与第一元件201的多个第二电极22中的任一个和输出布线41C的多个第二延伸部414中的任一个重叠。在图9中，用多个斜线表示相当于多个第二部12的区域。
如图9所示，在沿厚度方向z观察时，多个第三部13分别位于多个第一部11中的任一个与位于其旁边的多个第二部12中的任一个之间。多个第三部13在与厚度方向z正交的方向上延伸。如图3所示，在厚度方向z上观察，多个第三部13位于远离基板10的主面101的周缘101A的位置。
如图9所示，多个第三部13包括第一端13A和第二端13B。第一端13A及第二端13B位于多个第三部13延伸的方向的两侧。在厚度方向z上观察时，第一端13A位于输入布线41A的多个第一延伸部412的第一端缘412A与输出布线41C的第二基部413之间。在厚度方向z上观察时，第二端13B位于输入布线41A的第一基部411与输出布线41C的多个第二延伸部414的第二端缘414A之间。
如图10A所示，多个第三部13具有第一面131和第二面132。第一面131的法线方向m与厚度方向z交叉。在图10A所示的结构中，法线方向m与厚度方向z正交。因此，第一面131相对于基板10的主面101的倾斜角α为90°。第一面131与主面101相连。第一面131包括位于相互分离的位置的一对区域。一对区域分离的方向与第一元件201的第一电极21及第二电极22相互分离的方向相等。第二面132在厚度方向z上朝向与主面101相同的一侧。第二面132与第一面131相连。
如图10A所示，多个第三部13的第一面131及第二面132在厚度方向z上隔着基板10的主面101而位于与第一元件201相反的一侧。由此，多个第三部13成为包含由第一面131及第二面132规定且从主面101凹陷的槽的结构。第一面131的厚度方向z上的尺寸d1比第一元件201的第一电极21以及第二电极22相互分离的方向上的第二面132的尺寸b大。
图10B表示多个第三部13的其他结构。在该情况下，第一面131的法线方向m与厚度方向z交叉，但不与厚度方向z正交。第一面131相对于基板10的主面101的倾斜角α为70°以上且110°以下。更优选的倾斜角α为80°以上且100°以下。
如图5以及图7所示，多个连接布线42埋入基板10。多个连接布线42的厚度方向z的两侧从基板10的主面101以及背面102露出。多个连接布线42分别与除了第一栅极布线41D、第二栅极布线41E以及第一栅极布线41D以外的多个布线41中的任一个连接。并且，多个连接布线42分别与多个端子50中的任一个连接。由此，多个端子50分别与多个布线41中的输入布线41A、接地布线41B、输出布线41C以及多个控制布线41G中的任一个导通。多个连接布线42的组成例如包含铜。
如图4～图8所示，多个端子50设置在基板10的背面102之上。多个端子50经由焊料而导线接合于布线基板，由此将半导体装置A10安装于布线基板。多个端子50包括多个金属层。该多个金属层从靠近背面102的一侧起依次层叠有镍层和金(Au)层。此外，该多个金属层也可以从背面102附近起依次层叠镍层、钯(Pd)层及金层。
如图4所示，多个端子50包括输入端子501、接地端子502、输出端子503以及多个控制端子504。
输入端子501与输入布线41A导通。接地端子502与接地布线41B导通。向输入端子501及接地端子502输入作为半导体元件20转换的对象的直流电力。输入端子501是正极(P端子)。接地端子502是负极(N端子)。
输出端子503与输出布线41C导通。向输出端子503输出由半导体元件20转换后的交流电力。
多个控制端子504经由多个控制布线41G与IC30导通。向多个控制端子504的任一个输入用于驱动IC30的电力。向多个控制端子504的任一个输入向IC30的电信号。进而，从多个控制端子504的任一个输出来自IC30的电信号。
如图1以及图5～图8所示，封固树脂60覆盖半导体元件20、IC30以及多个布线41。如图10A所示，封固树脂60与基板10的主面101、及基板10的多个第三部13的第一面131及第二面132相接。因此，在半导体装置A10中，采用封固树脂60的一部分进入构成多个第三部13的一部分的槽的结构。
封固树脂60具有电绝缘性。封固树脂60例如由包含黑色的环氧树脂的材料构成。如图1及图5～图8所示，封固树脂60具有顶面61。顶面61在厚度方向z上朝向与基板10的主面101相同的一侧。
第一实施方式的变形例：
接着，基于图11，对作为半导体装置A10的变形例的半导体装置A11进行说明。在此，图11的位置与图10A的位置相同。
半导体装置A11的基板10的多个第三部13的结构与半导体装置A10的该结构不同。如图11所示，多个第三部13还具有第三面133以及第四面134。第三面133在厚度方向z上朝向与基板10的主面101相同的一侧。第四面134朝向与厚度方向z正交的方向，且与第三面133及主面101相连。第四面134包含位于相互分离的位置的一对区域。一对区域分离的方向与第一元件201的第一电极21及第二电极22相互分离的方向相等。
如图11所示，在厚度方向z上观察，多个第三部13的第三面133位于远离第二面132的位置。由此，多个第三部13分别采用包括由第一面131及第二面132规定且从基板10的主面101凹陷的槽和由第三面133及第四面134规定且从主面101凹陷的槽的结构。
如图11所示，多个第三部13的第三面133在厚度方向z上位于基板10的主面101与第二面132之间。由此，在多个第三部13中，第四面134的厚度方向z上的尺寸d2小于第一面131的厚度方向z上的尺寸d1。进而，尺寸d2比第一元件201的第一电极21及第二电极22相互离开的方向上的第三面133的尺寸大。
接着，对半导体装置A10的作用效果进行说明。
半导体装置A10的基板10包括第一部11、第二部12和第三部13。第一部11包含基板10的主面101的一部分，且在厚度方向z上观察时与布线41及半导体元件20的第一电极21重叠。第二部12包含主面101的一部分，且在厚度方向z上观察时与布线41和半导体元件20的第二电极22重叠。第三部13在厚度方向z上观察时位于第一部11与第二部12之间。第三部13具有第一面131，该第一面131的法线方向m与厚度方向z交叉。此外，在图示的例子中，法线方向m与厚度方向z相互正交，但本公开并不限定于此。若采用本结构，则从第一部11至第二部12的基板10的爬电距离(沿着基板10的表面的路径的距离)增加。由此，即使在为了半导体元件20的小型化而进一步缩短了彼此相邻的第一电极21与第二电极22的间隔的情况下，也能够抑制从在厚度方向z上观察时与第一电极21重叠的布线41到与第二电极22重叠的布线41的基板10的爬电距离的缩短。因此，根据半导体装置A10，能够实现半导体元件20的小型化，并且抑制半导体装置A10的绝缘耐压的降低。
基板10的第三部13具有在厚度方向z上朝向与基板10的主面101相同的一侧的第二面132。在半导体装置A10中，第三部13的第一面131和第二面132在厚度方向z上隔着主面101位于与半导体元件20相反的一侧。由此，第三部13包含由第一面131及第二面132规定且从主面101凹陷的槽。在该情况下，图10A所示的第一面131的厚度方向z的尺寸d1比半导体元件20的第一电极21以及第二电极22相互分离的方向上的第二面132的尺寸b大。通过采用本结构，能够高效地增加从第一部11到第二部12的基板10的爬电距离。
在半导体装置A10的制造中使半导体元件20与布线41导通接合时，在接合层29的至少一部分包含焊料的情况下，有时熔融的接合层29从布线41溢出。在该情况下，通过熔融的接合层29流入到构成基板10的第三部13的一部分的槽中，接合层29的扩展被限制。因此，能够防止由接合层29引起的布线41的短路。
在厚度方向z上观察时，基板10的第三部13位于远离基板10的主面101的周缘101A的位置。由此，形成第三部13的一部分的槽成为被第一面131封闭的结构。若采用本结构，则能够抑制基板10的机械强度的降低。
半导体装置A10还具备将布线41与半导体元件20的第一电极21和第二电极22导通接合的接合层29。接合层29具有金属核291和覆盖金属核291的金属层292。金属层292的组成包含锡。由此，在半导体装置A10的制造中使半导体元件20与布线41导通接合时，即使在金属层292熔融的情况下，金属核291也介于布线41与第一电极21和第二电极22之间，并且采用支撑半导体元件20的结构。因此，能够确保布线41与第一电极21及第二电极22的间隔。
半导体装置A10还具备覆盖半导体元件20的封固树脂60。封固树脂60与基板10的第三部13的第一面131相接。由此，能够有效地抑制半导体装置A10的绝缘耐压的降低。进而，封固树脂60作为基板10的加强构件发挥功能。
半导体装置A10还具备设置在基板10的背面102上的端子50和埋入基板10的连接布线42。连接布线42与布线41以及端子50连接。由此，即使是布线41整体被封固树脂60覆盖的结构，也能够不扩大半导体装置A10的尺寸而确保从布线41到安装半导体装置A10的布线基板的导电路径。
第二实施方式：
基于图12和图13，对本公开的第二实施方式的半导体装置A20进行说明。在这些图中，对与上述半导体装置A10相同或类似的要素标注相同的附图标记，并省略重复的说明。在此，图12的位置与表示半导体装置A10的图8的位置相同。
在半导体装置A20中，基板10的多个第三部13的结构与半导体装置A10的该结构不同。
如图13所示，多个第三部13的第一面131与基板10的主面101及背面102相连。因此，多个第三部13不具有第二面132。由此，如图12所示，多个第三部13采用包含由第一面131规定且在厚度方向z上贯通基板10的狭缝的结构。
接着，对半导体装置A20的作用效果进行说明。
半导体装置A20的基板10包含第一部11、第二部12及第三部13。第一部11包含基板10的主面101的一部分，且在厚度方向z上观察时与布线41及半导体元件20的第一电极21重叠。第二部12包含主面101的一部分，且在厚度方向z上观察时与布线41和半导体元件20的第二电极22重叠。第三部13在厚度方向z上观察时位于第一部11与第二部12之间。第三部13具有第一面131，该第一面131的法线方向m与厚度方向z交叉(或者正交)。因此，通过半导体装置A20，也能够实现半导体元件20的小型化，并且抑制半导体装置A20的绝缘耐压的降低。进而，通过半导体装置A20具备与半导体装置A10同样的构成，在半导体装置A20中也起到该构成的作用效果。
在半导体装置A20中，基板10的第三部13的第一面131与主面101及背面102相连。由此，第一面131的厚度方向z上的尺寸d1大于半导体装置A10的第一面131的尺寸d1。因此，从第一部11至第二部12的基板10的爬电距离与半导体装置A10的情况相比进一步增加，所以能够更有效地抑制半导体装置A20的绝缘耐压的降低。
在半导体装置A20中，基板10的第三部13包含由第一面131规定且在厚度方向z上贯通基板10的狭缝。在此，在半导体装置A20的制造中使半导体元件20与布线41导通接合时，在接合层29的至少一部分包含焊料的情况下，有时熔融的接合层29从布线41溢出。在该情况下，熔融的接合层29流入构成第三部13的一部分的狭缝，由此限制接合层29的扩展。因此，能够防止由接合层29引起的布线41的短路。根据第一面131的厚度方向z上的尺寸d1的不同，本作用效果大于半导体装置A10所发挥的作用效果。
第三实施方式：
基于图14和图15，对本公开的第三实施方式的半导体装置A30进行说明。在这些图中，对与上述半导体装置A10相同或类似的要素标注相同的附图标记，并省略重复的说明。在此，图14的位置与表示半导体装置A10的图8的位置相同。
在半导体装置A30中，基板10的多个第三部13的结构与半导体装置A10的该结构不同。
如图15所示，多个第三部13的第一面131及第二面132在厚度方向z上位于基板10的主面101与第一元件201之间。第二面132在厚度方向z上隔着第一面131位于与主面101相反的一侧。由此，如图14所示，多个第三部13成为包含由第一面131及第二面132规定且从主面101突出的突条的结构。
如图15所示，多个第三部13包括具有第一面131和第二面132的突起14。突起14由作为绝缘体的材料构成。突起14经由粘接层19与基板10的主面101接合。突起14形成多个第三部13各自所包含的突条。此外，多个第三部13也可以与多个第一部11及多个第二部12一起在基板10上一体成型。
如图15所示，从基板10的主面101至多个第三部13的第二面132的高度h大于多个布线41各自的厚度t。进而，高度h比第一元件201的第一电极21及第二电极22相互离开的方向上的第二面132的尺寸b大。
第三实施方式的变形例：
接着，基于图16，对作为半导体装置A30的变形例的半导体装置A31进行说明。在此，图16的位置与图15的位置相同。
半导体装置A31的基板10的多个第三部13的结构与半导体装置A30的该结构不同。如图16所示，多个第三部13还具有第三面133、第四面134以及第五面135。第三面133以及第五面135在厚度方向z上朝向与基板10的主面101相同的一侧。在厚度方向z上观察，第三面133将第五面135夹在中间而位于与第二面132相反的一侧。在厚度方向z上，第三面133位于第二面132与第五面135之间。第四面134朝向与厚度方向z正交的方向，且与第三面133相连。
如图16所示，多个第三部13的第一面131及第四面134分别包含位于相互分离的位置的两个区域。这两个区域分离的方向与第一元件201的第一电极21以及第二电极22相互分离的方向相等。第一面131的一个区域和第四面134的一个区域与第五面135相连。由此，多个第三部13分别采用包括由第一面131、第二面132以及第五面135规定且从基板10的主面101突出的突条、和由第三面133、第四面134以及第五面135规定且从主面101突出的突条的结构。
接着，对半导体装置A30的作用效果进行说明。
半导体装置A30的基板10包括第一部11、第二部12和第三部13。第一部11包含基板10的主面101的一部分，且在厚度方向z上观察时与布线41及半导体元件20的第一电极21重叠。第二部12包含主面101的一部分，且在厚度方向z上观察时与布线41和半导体元件20的第二电极22重叠。第三部13在厚度方向z上观察时位于第一部11与第二部12之间。第三部13具有第一面131，该第一面131的法线方向m与厚度方向z交叉(或者正交)。因此，通过半导体装置A30，也能够实现半导体元件20的小型化，并且抑制半导体装置A30的绝缘耐压的降低。进而，通过半导体装置A30具备与半导体装置A10同样的构成，在半导体装置A30中也起到该构成的作用效果。
在半导体装置A30中，基板10的第三部13由第一面131及第二面132规定，且包含从基板10的主面101突出的突条。在此，在半导体装置A30的制造中使半导体元件20与布线41导通接合时，在接合层29的至少一部分包含焊料的情况下，有时熔融的接合层29从布线41溢出。在该情况下，通过熔融的接合层29与第一面131接触，接合层29的扩展被限制。因此，能够防止由接合层29引起的布线41的短路。并且，如图15所示，为了充分发挥本作用效果，优选从主面101到第二面132的高度h比多个布线41各自的厚度t大。
基板10的第三部13形成从基板10的主面101突出的突条。由此，在半导体装置A30的制造中使半导体元件20与布线41导通接合时，第三部13的第二面132与半导体元件20接触，由此能够确保布线41与半导体元件20的第一电极21及第一电极21的间隔。
在半导体装置A31中，基板10的第三部13的多个第三部13还具有第三面133、第四面134和第五面135。由此，从第一部11至第二部12的基板10的爬电距离与半导体装置A30的情况相比进一步增加，因此能够更有效地抑制半导体装置A31的绝缘耐压的降低。
第四实施方式：
基于图17～图19，对本发明的第四实施方式的半导体装置A40进行说明。在这些图中，对与上述半导体装置A10相同或类似的要素标注相同的附图标记，并省略重复的说明。
在半导体装置A40中，半导体元件20和IC30的结构与半导体装置A10的该结构不同。
如图17以及图18所示，半导体元件20(第一元件201以及第二元件202)具有露出面24。露出面24在厚度方向z上朝向与基板10的主面101相同的一侧。露出面24从封固树脂60的顶面61露出。露出面24与顶面61共面。
如图17以及图19所示，IC30具有露出面32。露出面32在厚度方向z上朝向与基板10的主面101相同的一侧。露出面32从封固树脂60的顶面61露出。露出面32与顶面61共面。因此，在厚度方向z上，露出面32的位置与露出面24的位置相等。
图19所示的基板10的多个第三部13的结构与半导体装置A10的多个第三部13的结构相同。此外，多个第三部13的结构可以与半导体装置A20的多个第三部13的结构相同，或者与半导体装置A30的多个第三部13的结构相同。
接着，对半导体装置A40的作用效果进行说明。
半导体装置A40的基板10包括第一部11、第二部12和第三部13。第一部11包含基板10的主面101的一部分，且在厚度方向z上观察时与布线41及半导体元件20的第一电极21重叠。第二部12包含主面101的一部分，且在厚度方向z上观察时与布线41和半导体元件20的第二电极22重叠。第三部13在厚度方向z上观察时位于第一部11与第二部12之间。第三部13具有第一面131，该第一面131的法线方向m与厚度方向z交叉(或者正交)。因此，通过半导体装置A40，也能够实现半导体元件20的小型化，并且抑制半导体装置A40的绝缘耐压的降低。进而，通过半导体装置A40具备与半导体装置A10同样的构成，在半导体装置A40中也起到该构成的作用效果。
半导体装置A10中，半导体元件20具有从封固树脂60的顶面61露出的露出面24。由此，在使用半导体装置A40时，能够将从半导体元件20产生的热高效地释放到外部。进而，通过采用露出面24与顶面61共面的结构，能够进一步减小封固树脂60的厚度方向z的尺寸。这有助于半导体装置A40的小型化。
半导体元件的安装结构(第一实施方式)
基于图20～图24，对本公开的第一实施方式的半导体元件的安装结构(以下称为“安装结构B10”)进行说明。在这些图中，对与上述半导体装置A10相同或类似的要素标注相同的附图标记，并省略重复的说明。
如图20所示，安装结构B10具备布线基板70、半导体元件20、接合层29以及IC30。安装结构B10通过半导体元件20将从外部供给到安装结构B10的直流电力转换为交流电力。转换后的交流电力被供给到电动机等驱动对象。
如图20～图23所示，布线基板70具有基板10以及多个布线41。多个布线41中的输入布线41A和接地布线41B与配置于安装结构B10的外部的直流电源导通。多个布线41中的输出布线41C与配置于安装结构B10的外部的电动机等驱动对象导通。多个布线41中的多个控制布线41G与设置于布线基板70的控制电路(省略图示)导通。从控制电路输出用于驱动IC30的电信号。并且，来自IC30的电信号被输入到控制电路。
如图23及图24所示，基板10包含多个第三部13。多个第三部13的结构与半导体装置A10的多个第三部13的结构相同。因此，多个第三部13采用包含由第一面131及第二面132规定且从基板10的主面101凹陷的槽的结构。此外，多个第三部13的结构可以与半导体装置A20的多个第三部13的结构相同，或者与半导体装置A30的多个第三部13的结构相同。
如图24所示，多个第三部13的第一面131以及第二面132与基板10的主面101一起向安装结构B10的外部露出。
接下来，对安装结构B10的作用效果进行说明。
安装结构B10的布线基板70具有基板10以及布线41。基板10包括第一部11、第二部12和第三部13。第一部11包含基板10的主面101的一部分，且在厚度方向z上观察时与布线41及半导体元件20的第一电极21重叠。第二部12包含主面101的一部分，且在厚度方向z上观察时与布线41和半导体元件20的第二电极22重叠。第三部13在厚度方向z上观察时位于第一部11与第二部12之间。第三部13具有第一面131，该第一面131的法线方向m与厚度方向z交叉(或者正交)。根据本结构，从第一部11到第二部12的基板10的爬电距离增加。由此，即使在为了半导体元件20的小型化而进一步缩短了彼此相邻的第一电极21与第二电极22的间隔的情况下，也能够抑制从在厚度方向z上观察时与第一电极21重叠的布线41到与第二电极22重叠的布线41的基板10的爬电距离的缩短。因此，根据安装结构B10，能够实现半导体元件20的小型化，并且抑制安装结构B10的绝缘耐压的降低。
在安装结构B10中，基板10的第三部13包含由第一面131及第二面132规定且从基板10的主面101凹陷的槽。在此，在为了构成安装结构B10而使半导体元件20与布线41导通接合时，在接合层29的至少一部分包含焊料的情况下，有时熔融的接合层29从布线41溢出。在这种情况下，熔融的接合层29流入形成第三部13的一部分的槽，由此限制接合层29的扩展。因此，能够防止由接合层29引起的布线41的短路。
并且，在接合层29的至少一部分包含焊料的情况下，使半导体元件20与布线41导通接合时所使用的焊剂的一部分有可能附着于布线基板70。助焊剂中含有包含与接合层29中所含的金属元素相同的元素的金属粒子。在如安装结构B10那样基板10的主面101向外部露出的情况下，若电流长时间流过布线41以及半导体元件20，并且外部环境为高温高湿，则有时在布线41产生由金属粒子引起的离子迁移。离子迁移成为布线41短路的主要原因。因此，通过增加从第一部11到第二部12的基板10的爬电距离，能够抑制离子迁移的发生。
半导体元件的安装结构(第二实施方式)
基于图25及图26，对本公开的第二实施方式涉及的安装结构B20进行说明。在这些图中，对与上述半导体装置A10和安装结构B10相同或类似的要素标注相同的符号，并省略重复的说明。
在安装结构B20中，与安装结构B10的不同之处在于，还具备封固树脂60。
如图25以及图26所示，封固树脂60覆盖半导体元件20以及IC30和多个布线41各自的一部分。封固树脂60的材料例如与用于底部填充的材料相同。封固树脂60与基板10的多个第三部13的第一面131相接。在安装结构B20中，封固树脂60的一部分进入形成多个第三部13的一部分的多个槽。
接着，对安装结构B20的作用效果进行说明。
安装结构B20的布线基板70具有基板10以及布线41。基板10包括第一部11、第二部12和第三部13。第一部11包含基板10的主面101的一部分，且在厚度方向z上观察时与布线41及半导体元件20的第一电极21重叠。第二部12包含主面101的一部分，且在厚度方向z上观察时与布线41和半导体元件20的第二电极22重叠。第三部13在厚度方向z上观察时位于第一部11与第二部12之间。第三部13具有第一面131，该第一面131的法线方向m与厚度方向z交叉(或者正交)。因此，通过安装结构B20，也能够实现半导体元件20的小型化，并且抑制安装结构B20的绝缘耐压的降低。
安装结构B20还具备覆盖半导体元件20的封固树脂60。由此，能够保护半导体元件20不受外部因素影响。此外，封固树脂60与第三部13的第一面131接触。由此，能够更有效地抑制上述离子迁移的发生。
本公开不限于上述实施方式。本公开的各部分的具体结构能够自由地进行各种设计变更。
本公开包括以下的附记所记载的实施方式。
附记1.
一种半导体装置，具备：
基板，其具有朝向厚度方向的主面；
第一布线和第二布线，其设置在所述主面上；以及
半导体元件，其具有与所述主面对置的第一电极、以及与所述主面对置且位于所述第一电极的旁边的第二电极，
所述第一电极与所述第一布线导通接合，
所述第二电极与所述第二布线导通接合，
所述基板包含第一部、第二部及第三部，
所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠，
所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠，
所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间，
所述第三部具有第一面，
所述第一面的法线方向与所述厚度方向交叉。
附记2.
根据附记1所述的半导体装置，其中，所述第三部具有在所述厚度方向上朝向与所述主面相同的一侧的第二面。
附记3.
根据附记2所述的半导体装置，其中，所述第一面及所述第二面在所述厚度方向上隔着所述主面而位于与所述半导体元件相反的一侧。
附记4.
根据附记4所述的半导体装置，其中，所述第一面的所述厚度方向上的尺寸大于所述第一电极及所述第二电极相互远离的方向上的所述第二面的尺寸。
附记5.
根据附记4所述的半导体装置，其中，所述第三部具有第三面，所述第三面在所述厚度方向上朝向与所述主面相同的一侧，且在所述厚度方向上观察时位于与所述第二面分离的位置，
所述第三面在所述厚度方向上位于所述主面与所述第二面之间。
附记6.
根据附记2所述的半导体装置，其中，所述第一面及所述第二面在所述厚度方向上位于所述主面与所述半导体元件之间。
附记7.
根据附记6所述的半导体装置，其中，所述第三部具有所述第一面以及所述第二面，并且包括由作为绝缘体的材料构成的突起，
所述突起与所述主面接合。
附记8.
根据附记1-7中任一项所述的半导体装置，其中，所述第三部在与所述厚度方向正交的方向上延伸。
附记9.
根据附记8所述的半导体装置，其中，所述第一电极以及所述第二电极在与所述厚度方向正交的方向上延伸。
附记10.
根据附记1-9中任一项所述的半导体装置，其中，在所述厚度方向上观察时，所述第三部位于与所述主面的周缘分离的位置。
附记11.
根据附记1-10中任一项所述的半导体装置，其中，还具备接合层，该接合层将所述第一布线和所述第一电极导通接合，并且将所述第二布线和所述第二电极导通接合，
所述接合层的组成包含锡。
附记12.
根据附记11所述的半导体装置，其中，所述接合层具有金属核和覆盖所述金属核的金属层，
所述金属层的组成包含锡。
附记13.
根据附记1-12中任一项所述的半导体装置，其中，还具备覆盖所述半导体元件的封固树脂，
所述封固树脂与所述第一面相接。
附记14.
根据附记1-13中任一项所述的半导体装置，其中，还具备与所述第一布线以及所述第二布线中的任一个导通的端子，
所述基板具有在所述厚度方向上朝向与所述主面相反的一侧的背面，
所述端子设置在所述背面之上。
附记15.
根据附记14所述的半导体装置，其中，还具备连接布线，该连接布线与所述第一布线及所述第二布线中的任一个和所述端子相连，
所述连接布线埋入于所述基板。
附记16.
根据附记1-15中任一项所述的半导体装置，其中，还具备IC，该IC与所述第一布线以及所述第二布线中的任一个导通，并驱动所述半导体元件，
所述半导体元件包括第一元件以及第二元件，
所述第二元件的所述第一电极与所述第一元件的所述第二电极导通。
附记17.
一种半导体元件的安装结构，具备：
布线基板，其具备：具有朝向厚度方向的主面的基板；以及与设置在所述主面上的第一布线和第二布线；以及
半导体元件，其具备：与所述主面对置的第一电极；以及与所述主面对置且位于所述第一电极的旁边的第二电极，
所述第一电极与所述第一布线导通接合，
所述第二电极与所述第二布线导通接合，
所述基板包含第一部、第二部及第三部，
所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠，
所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠，
所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间，
所述第三部具有第一面，
所述第一面的法线方向与所述厚度方向交叉。
附记18.
根据附记17所述的半导体元件的安装结构，其中，还具备覆盖所述半导体元件的封固树脂，
所述封固树脂与所述第一面相接。
符号说明
A10、A20、A30、A40—半导体装置，B10、B20—安装结构，10—基板，101—主面，101A—周缘，102—背面，11—第一部，12—第二部，13—第三部，131—第一面，132—第二面，133—第三面，134—第四面，135—第五面，14—突起，19—粘接层，20—半导体元件，201—第一元件，202—第二元件，21—第一电极，22—第二电极，23—第三电极，24—露出面，29—接合层，291—金属核，292—金属层，30—IC，31—电极，32—露出面，41—布线，41A—输入布线，41B—接地布线，41C—输出布线，41D—第一栅极布线，41E—第二栅极布线，41F—电位布线，41G—控制布线，411—第一基部，412—第一延伸部，412A—第一端缘，413—第二基部，414—第二延伸部，414A—第二端缘，42—连接布线，50—端子，501—输入端子，502—接地端子，503—输出端子，504—控制端子，60—封固树脂，61—顶面，70—布线基板，z—厚度方向，x—第一方向，y—第二方向，m—法线方向。

Claims (18)

1.一种半导体装置，其特征在于，具备：
基板，其具有朝向厚度方向的主面；
第一布线和第二布线，其设置在所述主面上；以及
半导体元件，其具有与所述主面对置的第一电极、以及与所述主面对置且位于所述第一电极的旁边的第二电极，
所述第一电极与所述第一布线导通接合，
所述第二电极与所述第二布线导通接合，
所述基板包含第一部、第二部及第三部，
所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠，
所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠，
所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间，所述第三部具有第一面，
所述第一面的法线方向与所述厚度方向交叉。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第三部具有在所述厚度方向上朝向与所述主面相同的一侧的第二面。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一面及所述第二面在所述厚度方向上在中间隔着所述主面而位于与所述半导体元件相反的一侧。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一面的所述厚度方向上的尺寸大于所述第一电极及所述第二电极相互远离的方向上的所述第二面的尺寸。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第三部具有第三面，该第三面在所述厚度方向上朝向与所述主面相同的一侧，且在所述厚度方向上观察时位于与所述第二面分离的位置，所述第三面在所述厚度方向上位于所述主面与所述第二面之间。
6.根据权利要求2所述的半导体装置，其特征在于，
所述第一面及所述第二面在所述厚度方向上位于所述主面与所述半导体元件之间。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第三部具有所述第一面以及所述第二面，并且包括由作为绝缘体的材料构成的突起，
所述突起与所述主面接合。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，所述第三部在与所述厚度方向正交的方向上延伸。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一电极以及所述第二电极在与所述厚度方向正交的方向上延伸。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，在所述厚度方向上观察时，所述第三部位于与所述主面的周缘分离的位置。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，
还具备接合层，该接合层将所述第一布线和所述第一电极导通接合，并且将所述第二布线和所述第二电极导通接合，
所述接合层的组成包含锡。
12.根据权利要求11所述的半导体装置，其特征在于，
所述接合层具有金属核和覆盖所述金属核的金属层，
所述金属层的组成包含锡。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，还具备覆盖所述半导体元件的封固树脂，
所述封固树脂与所述第一面相接。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，还具备与所述第一布线以及所述第二布线中的任一个导通的端子，所述基板具有在所述厚度方向上朝向与所述主面相反的一侧的背面，所述端子设置在所述背面之上。
15.根据权利要求14所述的半导体装置，其特征在于，
还具备连接布线，该连接布线与所述第一布线及所述第二布线中的任一个和所述端子相连，
所述连接布线埋入于所述基板。
16.根据权利要求1～15中任一项所述的半导体装置，其特征在于，
还具备IC，该IC与所述第一布线以及所述第二布线中的任一个导通，并驱动所述半导体元件，
所述半导体元件包括第一元件以及第二元件，
所述第二元件的所述第一电极与所述第一元件的所述第二电极导通。
17.一种半导体元件的安装结构，其特征在于，具备：
布线基板，其具有：具有朝向厚度方向的主面的基板；以及设置在所述主面上的第一布线和第二布线；以及
半导体元件，其具有：与所述主面对置的第一电极、以及与所述主面对置且位于所述第一电极的旁边的第二电极，
所述第一电极与所述第一布线导通接合，
所述第二电极与所述第二布线导通接合，
所述基板包含第一部、第二部及第三部，
所述第一部包含所述主面的一部分，且在所述厚度方向上观察时与所述第一布线及所述第一电极重叠，
所述第二部包含所述主面的一部分，且在所述厚度方向上观察时与所述第二布线及所述第二电极重叠，
所述第三部在沿所述厚度方向观察时位于所述第一部与所述第二部之间，所述第三部具有第一面，
所述第一面的法线方向与所述厚度方向交叉。
18.根据权利要求17所述的半导体元件的安装结构，其特征在于，还具备覆盖所述半导体元件的封固树脂，
所述封固树脂与所述第一面相接。
CN202280061514.0A 2021-09-14 2022-08-23 半导体装置以及半导体元件的安装结构 Pending CN117957651A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-149234 2021-09-14
JP2021149234 2021-09-14
PCT/JP2022/031725 WO2023042615A1 (ja) 2021-09-14 2022-08-23 半導体装置、および半導体素子の実装構造

Publications (1)

Publication Number Publication Date
CN117957651A true CN117957651A (zh) 2024-04-30

Family

ID=85602739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280061514.0A Pending CN117957651A (zh) 2021-09-14 2022-08-23 半导体装置以及半导体元件的安装结构

Country Status (3)

Country Link
CN (1) CN117957651A (zh)
TW (1) TW202320600A (zh)
WO (1) WO2023042615A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247611A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Works Ltd 半導体素子実装基板、半導体素子実装基板の製造方法
JP3919106B2 (ja) * 2003-02-17 2007-05-23 千住金属工業株式会社 ＣｕまたはＣｕ合金ボールの金属核はんだボール
KR102560697B1 (ko) * 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
CN109326571B (zh) * 2018-09-26 2020-12-29 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
CN109545754B (zh) * 2018-11-22 2021-01-26 京东方科技集团股份有限公司 一种芯片的封装结构、封装方法、显示装置

Also Published As

Publication number Publication date
WO2023042615A1 (ja) 2023-03-23
TW202320600A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
EP2889902B1 (en) Electric power semiconductor device
US11955411B2 (en) Semiconductor device
CN114080672A (zh) 半导体装置
US20220301966A1 (en) Semiconductor device
CN117957651A (zh) 半导体装置以及半导体元件的安装结构
WO2021193338A1 (ja) 半導体装置
WO2021200166A1 (ja) 半導体装置
TW202226485A (zh) 半導體裝置
JP2021190556A (ja) 半導体装置の実装構造
WO2023162700A1 (ja) 半導体装置
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
WO2022153806A1 (ja) 半導体装置
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
WO2023199808A1 (ja) 半導体装置
CN112805829B (zh) 半导体装置
US20240030080A1 (en) Semiconductor device
WO2024043008A1 (ja) 半導体装置
US20230136604A1 (en) Semiconductor device
WO2023176370A1 (ja) 半導体素子および半導体装置
US20220301965A1 (en) Semiconductor device
WO2022070741A1 (ja) 半導体装置
WO2023176404A1 (ja) 半導体装置、および半導体装置の製造方法
WO2023095681A1 (ja) 半導体装置
CN111316428B (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication