KR20000016849A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20000016849A
KR20000016849A KR1019990012041A KR19990012041A KR20000016849A KR 20000016849 A KR20000016849 A KR 20000016849A KR 1019990012041 A KR1019990012041 A KR 1019990012041A KR 19990012041 A KR19990012041 A KR 19990012041A KR 20000016849 A KR20000016849 A KR 20000016849A
Authority
KR
South Korea
Prior art keywords
pad
contact
wire
contacts
center
Prior art date
Application number
KR1019990012041A
Other languages
English (en)
Other versions
KR100321594B1 (ko
Inventor
가또다까히로
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20000016849A publication Critical patent/KR20000016849A/ko
Application granted granted Critical
Publication of KR100321594B1 publication Critical patent/KR100321594B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

패드에 작용하는 응력에 대하여 강한 구조로 하면서, 패드와 와이어의 접합 강도를 높일 수 있는 반도체 장치를 제공한다.
칩에 형성된 배선(8)과 그 배선(8)에 대하여 층간막(7)을 개재하여 배치되어 본딩 와이어(6)를 접합하는 패드(3)가 콘택트(9)를 통하여 접속되어 있다. 그리고, 패드(3)의 주변부에 콘택트(9)가 형성되고, 패드(3)의 중앙부에 와이어(6)를 접합하는 영역에 대응하는 수의 콘택트(9)가 형성된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치(이하, LSI라 함)에 관한 것이며, 구체적으로는, 패키지 LSI에서 패키지의 외부에 노출하는 리드 전극과 본딩에 의해 와이어를 통하여 접속되는 칩의 입출력 단자(I/O 패드)의 구조에 관한 것이다.
근년의 1C는 고집적화의 요구에 따라 가일층 다층 배선화되고, 점점 미세화가 진행되고 있다. 그 때문에 칩 상면에 형성되는 패드와 배선과의 콘택트도 복잡화·미세화가 진행되어, 패드의 구조가 약해지고 있다. 이와 같이 패드의 구조가 약해지면, 패드가 칩으로부터 박리하는 일이 있어서, 리드 전극과의 접속이 불량하게 될 우려가 있다. 한편, 패드와 와이어의 접합은 확실한 것이 항상 요구되고 있으므로, 근년의 LSI에서는 패드의 구조를 견고하게 하고, 패드와 와이어의 접합을 확실하게 하는 2가지를 양립할 필요가 있게 되었다.
종래에는 칩 상면의 외주부에는 복수의 I/O 패드가 형성되어 있다. 이 패드는 칩 중앙부에 구성되는 내부 논리 회로의 전원 및 신호의 입출력 행하는 것이다. 그리고, 이러한 패드는 패키지의 외부로 노출하는 리드 전극에 대하여 본딩 와이어에 의해 접속된다.
도5는 다층 배선 구조의 칩에서의 I/O 패드부의 일례를 나타낸다. 도5a는 그 평면도이고, 도5b는 도5a의 C-C 단면도이다.
거의 정사각형으로 형성된 패드(11)는 층간막(산화막)(12)상에 형성되고, 그 층간막(12)의 하층에는 배선(13)이 형성되어 있다. 패드(11)는 층간막(12)을 개재하여 배선(13)과 복수의 콘택트(l4)로 접속되어 있다. 그리고, 콘택트(14)는 그 패드(11)의 주변부에서 변을 따라서 l렬로 배치되어 있다.
이와 같이 형성된 패드(11)에는, 도시 하지 않은 자동 와이어 본딩 장치에 의해서 본딩 와이어(15)의 일단이 상기 패드(ll)의 거의 전면에 걸쳐서 접속된다.
여기서, 콘택트(14)가 위치하는 패드(11)의 상면에는, 그 패드(11) 형성시에 근소한 오목부(16)가 발생한다. 그렇지만, 콘택트(14)는 패드(11) 주변부에 배치되 되어 있으므로, 패드(11)의 상면은 평면도가 높아서, 패드(11)와 와이어(15)의 접합이 확실하게 이루어진다.
그런데, 자동 와이어 본딩 장치가 패드(11)에 대하여 상기 와이어(15)를 접속할 때, 상기 패드(11)에는 상기 와이어(15)를 통하여 상향의 응력이 작용한다. 그렇지만, 상기한 패드(11)는 그 주변에만 배치되는 콘택트(14)에 의해서 배선(13)에 접속되어 있으므로, 패드(11)와 배선(13)과의 접속 개소가 적어서, 그 구조가 견고하지 않다. 따라서, 패드(11)에 대하여 응력이 작용하면 상기 패드(11)가 층간막(12)으로부터 또는 층간막(12)이 배선(13)으로부터 박리할 우려가 있다.
특히, 상기 구성의 패드(11)에서는, 그 중앙부가 콘택트(14)가 배치된 위치로부터 떨어져 있으므로 응력에 대하여 약해서, 그 중앙부로부터 패드(11) 전체가 층간막(12)으로부터 박리되기 쉽다.
상기한 상향의 응력에 대하여 높은 강도를 가지는 패드 구조를 도6에 나타낸다. 또 도6a는 그 평면도이고, 도6b는 도6a의 D-D 단면도이다.
도6에 나타낸 패드(11a)에서는, 그 전면에 걸쳐서 콘택트(14)가 등간격으로 조밀하게 배치되고, 콘택트(14)의 수가 증가되어 있다. 이와 같이 하면, 패드(11a)와 배선(13)과의 접속 개소가 증가하으므로, 상기 패드(11a)는 층간막(12)(배선(13))에 대하여 확실하게 고정된다. 따라서, 패드(11a)에 작용하는 응력에 의해 상기 패드(11a)가 층간막(12)으로부터 박리하는 것을 방지할 수 있다.
그런데, 패드(11a)의 전면에 걸쳐서 콘택트(14)를 배치하면, 그들 콘택트(14)에 의한 오목부(16)에 의해서 패드(11a) 상면의 평면도가 낮아진다. 그렇게 되면 패드(11a) 상면과 본딩 와이어(15)와의 접합 면적이 좁아져서, 패드(11a)로부터 와이어(15)가 박리하기 쉬워진다. 이 것은 LSl의 신뢰성을 크게 저하시키는 원인의 하나가 된다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 그 목적은 패드에 작용하는 응력에 대하여 강한 구조로 하면서, 패드와 와이어의 접합 강도를 높일 수 있는 반도체 장치를 제공하는 데 있다.
도l은 본 실시의 형태의 LSI의 개략 구성도.
도2는 본 실시의 형태의 패드부의 확대도.
도3은 다른 예의 패드부의 확대도.
도4는 다른 예의 패드부의 확대도.
도5는 종래의 패드부의 확대도.
도6은 종래의 패드부의 확대도.
[도면 부호의 설명]
l 칩(chip)
3,3a∼3e 패드(pad)
6 본딩 와이어(bonding wire)
7 층간막
8 배선
9 콘택트(contact)
청구항l에 기재의 발명은 칩에 형성된 배선과, 그 배선에 대하여 층간막을 개재하여 배치되며, 본딩 와이어를 접합하는 패드를, 콘택트를 통하여 접속한 반도체 장치로서, 상기 패드의 주변부에 상기 콘택트를 형성함과 동시에, 상기 패드의 중앙부에 상기 와이어를 접합하는 영역에 대응하는 수의 콘택트를 형성하였다.
청구항2에 기재의 발명은 청구항l에 기재의 반도체 장치에 있어서, 상기 패드는 사각형상으로 형성되는 것으로서, 상기 콘택트를 적어도 패드의 4귀퉁이와 중앙부에 조밀하게 배치하였다.
청구항3에 기재의 발명은 청구항l 또는 2에 기재의 반도체 장치에 있어서, 상기 콘택트를 패드의 주변부와 중앙부에 환상 그리고 등간격으로 배치하였다.
청구항4에 기재의 발명은 청구항1 또는 2에 기재의 반도체 장치에 있어서, 상기 콘택트를 패드의 주변부와 중앙부에 환상 그리고 띠형상으로 연속하여 배치하였다.
청구항5에 기재의 발명은 청구항l 내지 4중 어느 한 항의 기재의 반도체 장치에 있어서, 상기 패드의 주변부에 배치되는 콘택트를 상기 패드의 변부를 따라서 배치하였다.
청구항6에 기재의 발명은 청구항l 내지 5중 어느 한 항에 기재의 반도체 장치에 있어서, 중앙부에 배치되는 콘택트의 수를 그 수와 패드의 박리 불량도의 상관 관계와, 그 수와 패드·와이어 간 접합 강도의 상관 관계에 의거하여 결정하였다.
(작용)
청구항l에 기재의 발명에 의하면, 패드의 주변부에 콘택트가 형성됨과 동시에, 그 중앙부에 와이어를 접합하는 영역에 대응하는 수의 콘택트가 형성된다. 따라서 패드와 배선과의 접속 개소가 비교적 많아지으므로, 패드에 작용하는 응력에 대하여 강한 강도를 갖는 구조로 되고, 또한 패드 상면의 평면도가 크게 저하 하지 않으므로, 패드와 와이어의 접합 강도가 높아진다.
청구항2에 기재의 발명에 의하면, 콘택트는 사각 형상의 패드의 적어도 4귀퉁이와 중앙부에 조밀하게 배치 된다. 따라서, 패드와 배선과의 접속 개소가 비교적 많아지으므로, 패드가 응력에 대하여 강한 강도를 갖는 구조로 되고, 또한, 패드 상면의 평면도가 크게 저하하지 않으므로, 패드와 와이어의 접합 강도가 높아진다.
청구항3에 기재의 발명 에 의하면, 콘택트는 패드의 주변부와 중앙부에 환상 그리고 등간격으로 배치 되으므로, 패드는 콘택트에 의해서 층간막(배선)보다 확실하게 고정된다. 따라서, 패드가 응력에 대하여 강한 강도를 갖는 구조로 된다.
청구항4에 기재의 발명에 의하면, 콘택트는 패드의 주변부와 중앙부에 환상 그리고 띠형상으로 연속하여 배치되으므로, 패드는 콘택트에 의하여 층간막(배선)보다 확실하게 고정된다. 따라서, 패드가 응력에 대하여 강한 강도를 갖는 구조로 된다.
청구항5에 기재의 발명에 의하면, 패드의 주변부에 배치되는 콘택트는 상기 패드의 변부를 따라서 배치되으므로, 패드는 콘택트에 의해서 층간막(배선)보다 확실하게 고정된다. 따라서, 패드가 응력에 대하여 강한 강도를 갖는 구조로 된다.
청구항6에 기재의 발명에 의하면, 중앙부에 배치되는 콘택트의 수가 그 수와 패드의 박리 불량도의 상관 관계와, 그 수와 패드·와이어 간 접합 강도의 상관 관계에 의거하여 결정된다. 따라서, 패드가 응력에 대하여 확실하게 강한 강도를 갖는 구조로 되고, 또한, 패드와 와이어의 접합 강도가 확실하게 높아진다.
[실시예]
이하 본 발명을 구체화한 일 실시의 형태를 도1 및 도2에 따라서 설명한다.
도1은 패키지 LSI를 나타낸다. 칩(l)은 다층 배선 구조의 칩으로서, 그 중앙부의 영역(2)에는 내부 논리 회로를 구성하는 소자가 형성되고, 또한 칩(l) 상면의 외주부에는 복수의 I/O 패드(3)가 형성되어 있다. 이 패드(3)는 내부 논리 회로의 전원 및 신호를 입출력하는 것이다. 그리고, 이러한 패드(3)는 패키지(4)의 외부로 노출하는 리드 전극(5)에 대하여 본딩 와이어(6)에 의해 접속된다.
도2는 상기 칩(l)에서의 I/O 패드부를 나타낸다. 또한 도2a는 그 평면도이고, 도2b는 도2a의 A-A 단면도이다.
거의 정사각 형상으로 형성된 패드(3)는 층간막(산화막)(7) 상에 형성되고, 그 층간막(7)의 하층에는 배선(8)이 형성되어 있다. 패드(3)는 층간막(7)을 개재하여 배선(8)과 복수의 콘택트(9)로 접속되어 있다. 그리고, 본 실시 형태에서는, 콘택트(9)가 그 패드(3)의 주변부에서 변부를 따라서 1렬로 배치됨과 동시에, 그 중앙부에 소정의 수(도2에서 4개)만큼 배치 되어 있다. 즉, 본 실시 형태에서는, 콘택트(9)가 패드(3)의 4귀퉁이를 포함한 주변부와 중앙부에 조밀하게 배치되어 있다.
여기서, 본 실시 형태에서는, 패드(3)의 중앙부에 배치되는 콘택트의 수가 그 수와 패드의 박리 불량도의 상관 관계와, 그 수와 패드·와이어 간 접합 강도의 상관 관계에 의거하여 다 같이 양호하게 되는 범위내로 결정되어 있다. 즉, 패드(3)의 중앙부에는 와이어(6)를 접합하는 영역(도2a에 나타내는 파선내의 영역)에 대응하는 수의 콘택트(9)가 배치된다.
도2는 패드(3)에 대한 콘택트(9)의 배치 위치를 모식적으로 나타내고 있다. 단, 패드(3)는 l변이 80[㎛]의 정사각형이다. 또 콘택트(9)는 l변이 0.6[㎛]의 정사각형이다. 또한 인접하는 콘택트(9)의 간격은 1.2[㎛]이다. 따라서, 실제에는 도2에 나타낸 수보다도 많은 콘택트(9)가 패드(3)에 형성되어 있다.
이와 같이 형성된 패드(3)는 그 주변부와 중앙부에 조밀하게 배치되는 콘택트(9)에 의해서 배선(8)에 접속되으므로, 상기 패드(3)는 층간막(7)(배선(8))에 대하여 확실하게 고정된다. 특히, 상기 구성의 패드(3)에서는, 그 주변부 및 중앙부가 응력에 대하여 강한 강도를 갖는, 즉 도5에 나타낸 패드구조에 비하여 강한 구조로 되어 있다. 그 때문에, 와이어(6)를 통하여 패드(3)에 상향의 응력이 작용하여도, 그 응력에 의하여 패드(3)가 층간막(7)으로부터 박리하는 것이 도5의 종래예에 비하여 억제된다.
더구나, 콘택트(9)는 패드(3)의 주변부와 중앙부에만 조밀하게 배치되므로, 패드(3)의 상면에 생기는 오목부(10)를 많게 하는 일이 없이, 그 상면의 평면도를 크게 저하시키는 것은 아니다. 그 때문에, 패드(3)에 대하여 상기 와이어(6)의 일단을 접속할 때, 본 실시의 형태에서는, 패드(3)와 와이어(6)와의 접합 면적이 도6에 나타낸 패드 구조의 접합 면적에 비하여 넓으므로, 패드(3)와 와이어(6)의 접합 강도가 도6의 종래예에 비하여 높아진다. 따라서, 본 실시의 형태에서는, 패드(3)와 와이어(6)는 확실하게 접합된다.
상기한 바와 같이 본 실시의 형태에서는, 이하에 나타낸 작용·효과를 얻을 수 있다.
(l) 본 실시의 형태의 패드(3)는 그 주변부와 중앙부에 조밀하게 배치되는 콘택트(9)에 의해서 배선(8)에 접속되으므로, 패드(3)에 작용하는 응력에 대하여 강한 강도를 갖는다. 더구나, 패드(3) 상면의 평면도가 크게 저하하지 않으므로, 패드(3)와 와이어(6)의 접합 강도가 높다. 따라서, 패드(3)의 층간막(7)으로부터의 박리를 억제할 수 있으며, 또한, 패드(3)와 와이어(6)의 접합을 확실하게 할 수 있다.
(2) 본 실시의 형태에서는, 패드(3)의 중앙부에 배치 되는 콘택트의 수가 그 수와 패드의 박리 불량도의 상관 관계와, 그 수와 패드·와이어 간 접합 강도의 상관 관계에 의거하여 다 같이 양호하게 되는 범위내로 결정하고 있다. 따라서 패드(3)를 응력에 대하여 확실하게 강한 강도를 갖는 구조로 할 수 있고, 또한 패드(3)와 와이어(6)의 접합 강도를 확실하게 높일 수가 있다.
또한, 본 발명의 실시의 형태는 이하와 같이 변경하여도 좋다.
○ 상기 실시의 형태에서는, 도2에 나타낸 바와 같이, 콘택트(9)를 패드(3)의 주변부와 중앙부에만 배치하였지만, 이하와 같이 콘택트(9)를 배치하여도 상기와 같은 작용효과가 있다.
도3a에 나타낸 바와 같이, 콘택트(9)를 패드(3)의 주변부, 특히 4귀퉁이와 중앙부에 조밀하게 배치하고, 또 대각선 상에 등간격으로 배치 하여도 좋다.
도3b에 나타낸 바와 같이, 콘택트(9)를 패드(3)의 주변부와, 중심부를 피한 중앙부에 등간격으로 배치 하여도 좋다.
도3c에 나타낸 바와 같이, 콘택트(9)를 패드(3)의 4귀퉁이와 중앙부에 조밀하게 배치하고, 또 대각선 상에 등간격으로 배치 하여도 좋다.
도3d에 나타낸 바와 같이, 콘택트(9)를 패드(3)의 4귀퉁이와 중앙부에 조밀하게 배치 하여도 좋다.
즉, 콘택트(9)는 적어도 패드(3)의 4귀퉁이와 중앙부에 조밀하게 배치하는 것이 요망된다.
또, 도4(도4a는 그 평면도, 도4b는 도4a의 B-B 단면도)에 나타낸 바와 같이, 콘택트(9)는 패드(3)의 주변부와 중앙부에 환상 그리고 띠형상으로 연속하여 배치하여도 좋다. 이렇게 하여도, 패드(3e)를 층간막(7)(배선(8))에 확실하게 고정 할 수 있다.
○ 상기 실시의 형태에서는, 패드(3)를 정사각형상으로 형성하였지만, 패드(3)를 정사각형 이외의 사각 형상, 또는 사각형 이외의 형상으로 형성하여도 좋다.
이상 상술한 바와 같이, 본 발명에 의하면, 패드에 작용하는 응력에 대하여 강한 구조로 하면서 패드와 와이어의 접합 강도를 높게 할 수 있는 반도체 장치를 제공할 수 있다.

Claims (6)

  1. 칩에 형성된 배선과, 그 배선에 대하여 층간막을 개재하여 배치되며, 본딩 와이어를 접합하는 패드가 콘택트를 통하여 접속된 반도체 장치로서,
    상기 패드의 주변부에 상기 콘택트를 형성함과 동시에, 상기 패드의 중앙부에 상기 와이어를 접합하는 영역에 대응하는 수의 콘택트를 형성한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 패드는 사각형상으로 형성되는 것으로서,
    상기 콘택트를 적어도 패드의 4귀퉁이와 중앙부에 조밀하게 배치한 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 콘택트를 패드의 주변부와 중앙부에 환상 그리고 등간격으로 배치한 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 콘택트를 패드의 주변부와 중앙부에 환상 그리고 띠형상으로 연속하여 배치한 것을 특징으로 하는 반도체 장치.
  5. 제l항 내지 제4항 중 어느 한 항에 있어서,
    상기 패드의 주변부에 배치되는 콘택트를 상기 패드의 변부를 따라서 배치한 것을 특징으로 하는 반도체 장치.
  6. 제l항 내지 제5항 중 어느 한 항에 있어서,
    중앙부에 배치되는 콘택트의 수를 그 수와 패드의 박리 불량도의 상관 관계와, 그 수와 패드·와이어 간 접합 강도의 상관 관계에 의거하여 결정한 것을 특징으로 하는 반도체 장치.
KR1019990012041A 1998-08-06 1999-04-07 반도체 장치 KR100321594B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-223342 1998-08-06
JP22334298A JP3898350B2 (ja) 1998-08-06 1998-08-06 半導体装置

Publications (2)

Publication Number Publication Date
KR20000016849A true KR20000016849A (ko) 2000-03-25
KR100321594B1 KR100321594B1 (ko) 2002-03-18

Family

ID=16796668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012041A KR100321594B1 (ko) 1998-08-06 1999-04-07 반도체 장치

Country Status (4)

Country Link
US (1) US5986346A (ko)
JP (1) JP3898350B2 (ko)
KR (1) KR100321594B1 (ko)
TW (1) TW410451B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164195B2 (en) 2008-10-10 2012-04-24 Hynix Semiconductor, Inc. Pad structure of semiconductor integrated circuit apparatus

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140710A (en) * 1999-05-05 2000-10-31 Lucent Technologies Inc. Power and ground and signal layout for higher density integrated circuit connections with flip-chip bonding
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6703710B1 (en) * 2002-08-15 2004-03-09 National Semiconductor Corporation Dual damascene metal trace with reduced RF impedance resulting from the skin effect
US6864581B1 (en) 2002-08-15 2005-03-08 National Semiconductor Corporation Etched metal trace with reduced RF impendance resulting from the skin effect
US6853079B1 (en) 2002-08-15 2005-02-08 National Semiconductor Corporation Conductive trace with reduced RF impedance resulting from the skin effect
US6740956B1 (en) 2002-08-15 2004-05-25 National Semiconductor Corporation Metal trace with reduced RF impedance resulting from the skin effect
JP4627621B2 (ja) * 2002-10-18 2011-02-09 パナソニック株式会社 半導体集積回路
JP4517843B2 (ja) 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP4646789B2 (ja) * 2005-12-02 2011-03-09 パナソニック株式会社 半導体装置
US8579494B2 (en) * 2008-08-22 2013-11-12 Sara Lee Tm Holdings, Llc System and method for dough extrusion
JP5041088B2 (ja) * 2011-04-15 2012-10-03 富士通セミコンダクター株式会社 半導体装置
JP2016129161A (ja) * 2013-04-24 2016-07-14 パナソニック株式会社 半導体装置
US9984987B2 (en) 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164195B2 (en) 2008-10-10 2012-04-24 Hynix Semiconductor, Inc. Pad structure of semiconductor integrated circuit apparatus

Also Published As

Publication number Publication date
US5986346A (en) 1999-11-16
TW410451B (en) 2000-11-01
JP3898350B2 (ja) 2007-03-28
KR100321594B1 (ko) 2002-03-18
JP2000058583A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
US7629689B2 (en) Semiconductor integrated circuit having connection pads over active elements
KR100321594B1 (ko) 반도체 장치
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US5414637A (en) Intra-module spare routing for high density electronic packages
US5841191A (en) Ball grid array package employing raised metal contact rings
US7119427B2 (en) Stacked BGA packages
US7064449B2 (en) Bonding pad and chip structure
US20030173668A1 (en) Semiconductor device having a bond pad and method therefor
JPH1012667A (ja) パッケージ層の数を削減したフリップチップ・パッケージ
JPH0729934A (ja) バンプを持つ半導体構造
US20080003820A1 (en) Bonding pad structure and method for making the same
CN101615605B (zh) 半导体集成电路
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
US6236114B1 (en) Bonding pad structure
US20080079149A1 (en) Circuit board arrangement and method for producing a circuit board arrangement
US20040016980A1 (en) Semiconductor integrated device
JP4221019B2 (ja) 半導体装置
US20050070050A1 (en) Method of mounting wafer on printed wiring substrate
JPS62183134A (ja) 半導体装置
JP2005064218A (ja) 半導体装置
JP5113509B2 (ja) 半導体装置
JP2007067060A (ja) 回路基板および半導体装置
JP2778357B2 (ja) マルチチップモジュール
JPH10154708A (ja) 半導体デバイスのパッド構造
JP2004265940A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee