JP3725527B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3725527B2 JP3725527B2 JP2003160231A JP2003160231A JP3725527B2 JP 3725527 B2 JP3725527 B2 JP 3725527B2 JP 2003160231 A JP2003160231 A JP 2003160231A JP 2003160231 A JP2003160231 A JP 2003160231A JP 3725527 B2 JP3725527 B2 JP 3725527B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- metal
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体組立工程であるワイヤボンドの衝撃によるパッド直下、特に層間絶縁膜のダメージフリーを実現するパッド構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
近年、情報技術の広がりとともにコンピュータ、携帯電話など電子機器の能力として高速化の要求は高まっている。それに伴い電子機器の性能に大きく影響するシステムLSIに代表される半導体の性能として更なる高速化が必然的に求められている。しかし半導体の高速化に大きな妨げになるのが、MOSトランジスタ自体の遅延とその上層にある配線による配線遅延である。従来はゲート長を短くする微細化技術によりMOSトランジスタ自体の遅延を低減してきた。しかしながら微細化技術の進展によるMOSトランジスタ自体の遅延が小さくなるに従い配線遅延の問題が顕著になってきた。そこで配線間遅延を小さくするため配線間に挟まれている絶縁膜に誘電率の低い絶縁膜（低誘電率膜）を採用しようとしている。
【０００３】
しかしながら、誘電率が3.0以下を実現する低誘電率膜は、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下する。これは半導体の回路形成を担う拡散工程が完了した後の半導体のパッケージングを担う組立工程、特にワイヤボンド工程で問題となる。具体的には次のようなことである。層間絶縁膜の機械的強度が十分でないため半導体に搭載されているパッド上にワイヤボンドを行うと、ワイヤボンドの衝撃荷重がパッドを通じてパッド直下の層間絶縁膜に伝わり、それが層間絶縁膜を大きく変形させる。その変形が層間絶縁膜にクラックを発生させ、パッド剥がれや層間はく離による信頼性不良の原因となる。さらに近年は半導体素子の寸法を縮小しコスト低減を目的に、トランジスタ上にパッドを設置した半導体素子が開発されている。このとき配線間および層間絶縁膜に機械的強度の低い低誘電率膜を用いると、ワイヤボンドの衝撃により低誘電率膜が変形し、トランジスタに衝撃が伝わりやすくなることでトランジスタへダメージを与えてしまい品質不良を引起してしまう。
【０００４】
そこで、従来は図１１に示すようにパッド１００の直下に層間絶縁膜１０１を挟んでメタル層１０２を形成し、そのメタル層１０２とパッド１００をビア１０３で接続することで、ワイヤボンドにより層間絶縁膜１０１へ与えられる衝撃をメタル層１０２が受け止め、さらに衝撃でメタル層１０２が衝撃の印加方向へ変形しようとするのをビア１０３が支えるようになり、パッド直下に成膜された層間絶縁膜１０１の機械的強度の低下を補うようなパッド構造を形成している（例えば特許文献１）。その結果、ワイヤボンドによるトランジスタへのダメージが抑制できる。
【０００５】
【特許文献１】
特開2000-114309号 明細書
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のパッド構造では下記のような問題がある。メタル材料にCuを採用する場合、ダマシンプロセスでCu配線を形成する。つまりCuを電解めっきした後、めっきしたCuを平坦化するため機械的化学研磨（以下、CMPと略す）を行う。しかしながらCuは柔らかいため、Cuを大面積化するとCMPによりCuパターンの中央部はCuが削られ膜厚は非常に薄くなることが知られている。これをディッシングという。更に下層では微細なビア加工を実現するためメタルの膜厚を薄膜化することで、Cuが大面積化した場合、CMP後にCuが完全に削り取られる部分がでてくる。図１１では２層目のメタル層102、すなわちCu形成時に上記の現象が発生する。Cuパターンの中央部が薄くなる、またはCuが削り取られると、層間絶縁膜１０１が受けるワイヤボンドの衝撃が大きくなりクラック発生の可能性が増大する。
【０００７】
本発明は、上記従来の課題を解決するもので、パッド直下の絶縁膜およびトランジスタに対しワイヤボンドによるダメージ防止が可能なパッド構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置は、導電層からなる第１の電極と、前記第１の電極上に形成された導電層からなる外部接続電極と、前記第１の電極の下部に前記第１の電極とスルーホールを介して接続された少なくとも一層の第２の電極とを備え、前記第２の電極の周辺部に多数の凸形状を有することを特徴とするものである。
【０００９】
請求項１記載の半導体装置によれば、ワイヤボンドの衝撃によりパッド直下の配線間および層間の絶縁膜に採用される低誘電率膜の変形またクラック発生を防ぐため最上層メタルと層間絶縁膜で挟まれたメタル層（以下は下層メタルと呼ぶ）をビアで接続した構造にする。このパッド構造を有することによりワイヤボンドの衝撃に対し最上層メタルは下層メタルに支えられ、ワイヤボンドの衝撃を受けても最上層メタルは変形しない。その結果、パッド直下の層間絶縁膜、つまり低誘電率膜に伝わるワイヤボンドの衝撃は抑えられ低誘電率膜の変形およびクラックを防ぐことができる。
【００１０】
更に下層メタルの大面積化によるCMPのディッシングを防ぐため、下層メタルの周辺部に多くの凸形状を設ける。凸形状を設けることにより下層メタルの表面積が拡大され、層間膜との密着性を高めることで、ワイヤボンドの衝撃によるトランジスタへのダメージおよび層間絶縁膜のクラックが低減される。
【００１３】
請求項２記載の半導体装置は、導電層からなる第１の電極と、前記第１の電極上に形成された導電層からなる外部接続電極と、前記第１の電極の下部に前記第１の電極とスルーホールを介して接続された少なくとも一層の第２の電極とを備え、前記第２の電極の周辺部に多数の凸形状を有し、前記第２の電極下面の層間絶縁膜を凹凸にしたことを特徴とするものである。
【００１４】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、電極下面の層間絶縁膜を凹凸にすることで、アンカー効果により電極および特に配線絶縁膜との密着性を高めることができる。
【００１５】
請求項３記載の半導体装置は、請求項１または請求項２において、第１の電極と第２の電極の導電材料は銅からなり、前記外部接続電極の導電材料はアルミニウムからなるものである。
【００１６】
請求項３記載の半導体装置によれば、請求項１または請求項２と同様な効果がある。
【００１７】
請求項４記載の半導体装置は、請求項１、請求項２または請求項３において、第２の電極が２層以上で形成され、各層の周辺部に多数の凸形状を有するものである。
【００１８】
請求項４記載の半導体装置によれば、請求項１、請求項２または請求項３と同様な効果のほか、メタルの積層数を３層以上に増やすことで、パッド直下には機械的強度の低い低誘電率膜の占有面積が減少することでワイヤボンドの衝撃がトランジスタに伝わることを抑制できる。
【００２１】
【発明の実施の形態】
以下、本発明のパッド構造について実施形態の図面を参照にしながら説明する。
【００２２】
図１において、１は第１の層間絶縁膜、２は第１の配線間絶縁膜、３は下層メタル、４は第２の層間絶縁膜、５はビア、６は第２の配線間絶縁膜、７は最上層メタル、８は第１の保護膜、９は外部端子、１０は第２の保護膜を示す。
【００２３】
図１に示すとおり、本発明における実施形態のパッド構造は、第１の配線間絶縁膜２に埋め込まれた下層メタル３と第２の配線間絶縁膜６に埋め込まれた最上層メタル７を第２の層間絶縁膜４を貫通したスルーホールのビア５で接続したものである。効果として、ワイヤボンドの衝撃を外部端子９を通して最上層メタル７に伝わることによる最上層メタル７の変形を低減し、その結果として第２の層間絶縁膜４の変形およびダメージを抑えることができる。これは第２の層間絶縁膜４が機械的強度の低い低誘電率膜を採用しても下層メタル３がビア５を通して最上層メタル７を支えているためである。更にメタル材料にCuを採用する場合には、Cu配線を形成するためダマシンプロセスを用いる。このダマシンプロセスにはCuを平坦化するCMPも含まれており、Cuパターンが大面積化するとパターン中央部が薄く削り取られるディッシングが発生する。また、微細なビア加工を実現するため下層ではメタルは薄膜となる。従って下層メタル３は最上層メタル７と比較し薄膜化されており、ディッシングの影響が顕著になる。
【００２４】
そこで下層メタル３の周辺部に凸形状３ａを設ける。効果としては、下層メタル３の周辺部に図１（ｂ）に示すように凸形状３ａを多数設けることにより接触面積を増やすことでクラック防止および剥がれを防ぐことが可能になる。また下層メタル３の表面積が増えることで耐クラック性を向上させる。
【００２５】
図２から図５には本発明における一実施形態の製造方法を示す。図２（a）は第１の層間絶縁膜１の上に第１の配線間絶縁膜２を化学気相堆積法（以下、CVDと略す）により成膜する。図２（b）は第１の配線間絶縁膜２にドライエッチング法により配線溝１４を形成する。図２（c）は配線溝１４に電解めっきによりメタル１５を埋め込む。図２（d）は図２（c）で埋め込んだ第１のメタル１５をCMPにより第１の配線間絶縁膜２が露出するまで平坦化を進め、下層メタル３を形成する。図２（e）はCVDにより第２の層間絶縁膜４を成膜し、第２の層間絶縁膜４の上に第２の配線間絶縁膜６をCVDにより成膜する。図３（ａ）および（ｂ）は第２の層間絶縁膜４にビア溝１６と第２の配線間絶縁膜６に配線溝１７をドライエッチング法により形成する。図３（ｃ）はビア溝１６と配線溝１７へ電解めっきにより第２のメタル１８を埋め込む。図３（ｄ）は図３（ｃ）で埋め込んだ第２のメタル１８をCMPにより第２の配線間絶縁膜６が露出するまで平坦化を進め、最上層メタル７を形成する。図４（ａ）はウェハ全面にCVDを用いて第１の保護膜８を成膜する。保護膜材料はSiNが採用される。図４（ｂ）は図４（ａ）で成膜した第１の保護膜８をドライエッチング法により最上層メタル７の上のみ開口する。図４（ｃ）はウェハ全面にCVDを用いて外部端子９の材料となるメタルを成膜する。外部端子９の材料にはAlが用いられる。図５（ａ）はドライエッチング法により図４（ｃ）で成膜した外部端子９のメタルを外部端子９の形状に形成する。図５（ｂ）はウェハ全面にCVDを用いて第２の保護膜１０を成膜する。保護膜材料はSiNが採用される。図５（ｃ）は外部端子９上の第２の保護膜１０をドライエッチング法により開口する。以上の工程を経て本発明の上記実施形態の半導体装置を製造する。
【００２６】
図６は別の実施の形態であり、図１のパッド構造において、第１の層間絶縁膜１の表面をスパッタすることで非常に小さな凹凸を設けている。これにより、下層メタル３や第１の配線間絶縁膜２との密着性をアンカー効果により高めている。特に層間絶縁膜１、４や配線間絶縁膜２、６の機械的強度が低い低誘電率膜になると、その効果は顕著になる。なお、この実施の形態において、下層メタル３の周囲は凸形状３ａがない場合もある。
【００２７】
図７から図１０には本発明における図６の実施形態の製造方法を示す。
【００２８】
図７（ｂ）は図７（ａ）の第１の層間絶縁膜１にスパッタ１９をかけることで図７（ｃ）のように表面に微小な凹凸形状を作成させる。次に図７（ｄ）は第１の層間絶縁膜１の上に第１の配線間絶縁膜２を化学気相堆積法（以下、CVDと略す）により成膜する。この時、第１の配線間絶縁膜１の表面凹凸がアンカー効果により、密着強度を著しく強化する。図７（ｅ）以下は、図２（ｂ）以下と同様である。
【００２９】
なお、この発明において、下層メタル３は２層以上で形成されてもよく、その場合各層の周辺部に多数の凸形状を設けてもよい。
【００３０】
以上のような本実施形態をとることにより、ワイヤボンドの衝撃に対し配線および層間絶縁膜の耐クラック性とトランジスタの耐ダメージ性の向上を図ることができる。また、パッド構造としてパッド直下の機械的強度を高めたことにより絶縁膜には機械的強度が低い絶縁膜を採用できる。その結果、半導体の特性を向上することが可能となる。
【００３１】
【発明の効果】
請求項１記載の半導体装置によれば、ワイヤボンドの衝撃によりパッド直下の配線間および層間の絶縁膜に採用される低誘電率膜の変形またクラック発生を防ぐため最上層メタルと層間絶縁膜で挟まれたメタル層をビアで接続した構造にする。このパッド構造を有することによりワイヤボンドの衝撃に対し最上層メタルは下層メタルに支えられ、ワイヤボンドの衝撃を受けても最上層メタルは変形しない。その結果、パッド直下の層間絶縁膜、つまり低誘電率膜に伝わるワイヤボンドの衝撃は抑えられ低誘電率膜の変形およびクラックを防ぐことができる。
【００３２】
更に下層メタルの大面積化によるCMPのディッシングを防ぐため、下層メタルの周辺部に多くの凸形状を設ける。凸形状を設けることにより下層メタルの表面積が拡大され、層間膜との密着性を高めることで、ワイヤボンドの衝撃によるトランジスタへのダメージおよび層間絶縁膜のクラックが低減される。
【００３４】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、電極下面の層間絶縁膜を凹凸にすることで、アンカー効果により電極および特に配線絶縁膜との密着性を高めることができる。
【００３５】
請求項３記載の半導体装置によれば、請求項１または請求項２と同様な効果がある。
【００３６】
請求項４記載の半導体装置によれば、請求項１、請求項２または請求項３と同様な効果のほか、メタルの積層数を３層以上に増やすことで、パッド直下には機械的強度の低い低誘電率膜の占有面積が減少することでワイヤボンドの衝撃がトランジスタに伝わることを抑制できる。
【図面の簡単な説明】
【図１】本発明における一実施形態を示し、（ａ）は断面図、（ｂ）はそのＡ−Ａ′線断面図、（ｃ）はＢ−Ｂ′線断面図である。
【図２】本発明における一実施形態の製造方法の一部を工程順に示す工程断面図である。
【図３】図２に続く工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】本発明における別の実施形態を示し、（ａ）は断面図、（ｂ）はその部分拡大図、（ｃ）は（ａ）のＡ−Ａ′線断面図、（ｄ）はＢ−Ｂ′線断面図である。
【図７】本発明における別の実施形態の製造方法の一部を工程順に示す工程断面図である。
【図８】図７に続く工程断面図である。
【図９】図８に続く工程断面図である。
【図１０】図９に続く工程断面図である。
【図１１】従来のパッド構造の断面図である。
【符号の説明】
１ 第１の層間絶縁膜
２ 第２の配線間絶縁膜
３ 下層メタル
４ 第２の層間絶縁膜
５ ビア
６ 第２の配線間絶縁膜
７ 最上層メタル
８ 第１の保護膜
９ 外部端子
１０ 第２の保護膜
１４ 配線溝
１５ 第１のメタル
１６ ビア溝
１７ 配線溝
１８ 第２のメタル
１９ スパッタ
【発明の属する技術分野】
本発明は、半導体組立工程であるワイヤボンドの衝撃によるパッド直下、特に層間絶縁膜のダメージフリーを実現するパッド構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
近年、情報技術の広がりとともにコンピュータ、携帯電話など電子機器の能力として高速化の要求は高まっている。それに伴い電子機器の性能に大きく影響するシステムLSIに代表される半導体の性能として更なる高速化が必然的に求められている。しかし半導体の高速化に大きな妨げになるのが、MOSトランジスタ自体の遅延とその上層にある配線による配線遅延である。従来はゲート長を短くする微細化技術によりMOSトランジスタ自体の遅延を低減してきた。しかしながら微細化技術の進展によるMOSトランジスタ自体の遅延が小さくなるに従い配線遅延の問題が顕著になってきた。そこで配線間遅延を小さくするため配線間に挟まれている絶縁膜に誘電率の低い絶縁膜（低誘電率膜）を採用しようとしている。
【０００３】
しかしながら、誘電率が3.0以下を実現する低誘電率膜は、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下する。これは半導体の回路形成を担う拡散工程が完了した後の半導体のパッケージングを担う組立工程、特にワイヤボンド工程で問題となる。具体的には次のようなことである。層間絶縁膜の機械的強度が十分でないため半導体に搭載されているパッド上にワイヤボンドを行うと、ワイヤボンドの衝撃荷重がパッドを通じてパッド直下の層間絶縁膜に伝わり、それが層間絶縁膜を大きく変形させる。その変形が層間絶縁膜にクラックを発生させ、パッド剥がれや層間はく離による信頼性不良の原因となる。さらに近年は半導体素子の寸法を縮小しコスト低減を目的に、トランジスタ上にパッドを設置した半導体素子が開発されている。このとき配線間および層間絶縁膜に機械的強度の低い低誘電率膜を用いると、ワイヤボンドの衝撃により低誘電率膜が変形し、トランジスタに衝撃が伝わりやすくなることでトランジスタへダメージを与えてしまい品質不良を引起してしまう。
【０００４】
そこで、従来は図１１に示すようにパッド１００の直下に層間絶縁膜１０１を挟んでメタル層１０２を形成し、そのメタル層１０２とパッド１００をビア１０３で接続することで、ワイヤボンドにより層間絶縁膜１０１へ与えられる衝撃をメタル層１０２が受け止め、さらに衝撃でメタル層１０２が衝撃の印加方向へ変形しようとするのをビア１０３が支えるようになり、パッド直下に成膜された層間絶縁膜１０１の機械的強度の低下を補うようなパッド構造を形成している（例えば特許文献１）。その結果、ワイヤボンドによるトランジスタへのダメージが抑制できる。
【０００５】
【特許文献１】
特開2000-114309号 明細書
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のパッド構造では下記のような問題がある。メタル材料にCuを採用する場合、ダマシンプロセスでCu配線を形成する。つまりCuを電解めっきした後、めっきしたCuを平坦化するため機械的化学研磨（以下、CMPと略す）を行う。しかしながらCuは柔らかいため、Cuを大面積化するとCMPによりCuパターンの中央部はCuが削られ膜厚は非常に薄くなることが知られている。これをディッシングという。更に下層では微細なビア加工を実現するためメタルの膜厚を薄膜化することで、Cuが大面積化した場合、CMP後にCuが完全に削り取られる部分がでてくる。図１１では２層目のメタル層102、すなわちCu形成時に上記の現象が発生する。Cuパターンの中央部が薄くなる、またはCuが削り取られると、層間絶縁膜１０１が受けるワイヤボンドの衝撃が大きくなりクラック発生の可能性が増大する。
【０００７】
本発明は、上記従来の課題を解決するもので、パッド直下の絶縁膜およびトランジスタに対しワイヤボンドによるダメージ防止が可能なパッド構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置は、導電層からなる第１の電極と、前記第１の電極上に形成された導電層からなる外部接続電極と、前記第１の電極の下部に前記第１の電極とスルーホールを介して接続された少なくとも一層の第２の電極とを備え、前記第２の電極の周辺部に多数の凸形状を有することを特徴とするものである。
【０００９】
請求項１記載の半導体装置によれば、ワイヤボンドの衝撃によりパッド直下の配線間および層間の絶縁膜に採用される低誘電率膜の変形またクラック発生を防ぐため最上層メタルと層間絶縁膜で挟まれたメタル層（以下は下層メタルと呼ぶ）をビアで接続した構造にする。このパッド構造を有することによりワイヤボンドの衝撃に対し最上層メタルは下層メタルに支えられ、ワイヤボンドの衝撃を受けても最上層メタルは変形しない。その結果、パッド直下の層間絶縁膜、つまり低誘電率膜に伝わるワイヤボンドの衝撃は抑えられ低誘電率膜の変形およびクラックを防ぐことができる。
【００１０】
更に下層メタルの大面積化によるCMPのディッシングを防ぐため、下層メタルの周辺部に多くの凸形状を設ける。凸形状を設けることにより下層メタルの表面積が拡大され、層間膜との密着性を高めることで、ワイヤボンドの衝撃によるトランジスタへのダメージおよび層間絶縁膜のクラックが低減される。
【００１３】
請求項２記載の半導体装置は、導電層からなる第１の電極と、前記第１の電極上に形成された導電層からなる外部接続電極と、前記第１の電極の下部に前記第１の電極とスルーホールを介して接続された少なくとも一層の第２の電極とを備え、前記第２の電極の周辺部に多数の凸形状を有し、前記第２の電極下面の層間絶縁膜を凹凸にしたことを特徴とするものである。
【００１４】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、電極下面の層間絶縁膜を凹凸にすることで、アンカー効果により電極および特に配線絶縁膜との密着性を高めることができる。
【００１５】
請求項３記載の半導体装置は、請求項１または請求項２において、第１の電極と第２の電極の導電材料は銅からなり、前記外部接続電極の導電材料はアルミニウムからなるものである。
【００１６】
請求項３記載の半導体装置によれば、請求項１または請求項２と同様な効果がある。
【００１７】
請求項４記載の半導体装置は、請求項１、請求項２または請求項３において、第２の電極が２層以上で形成され、各層の周辺部に多数の凸形状を有するものである。
【００１８】
請求項４記載の半導体装置によれば、請求項１、請求項２または請求項３と同様な効果のほか、メタルの積層数を３層以上に増やすことで、パッド直下には機械的強度の低い低誘電率膜の占有面積が減少することでワイヤボンドの衝撃がトランジスタに伝わることを抑制できる。
【００２１】
【発明の実施の形態】
以下、本発明のパッド構造について実施形態の図面を参照にしながら説明する。
【００２２】
図１において、１は第１の層間絶縁膜、２は第１の配線間絶縁膜、３は下層メタル、４は第２の層間絶縁膜、５はビア、６は第２の配線間絶縁膜、７は最上層メタル、８は第１の保護膜、９は外部端子、１０は第２の保護膜を示す。
【００２３】
図１に示すとおり、本発明における実施形態のパッド構造は、第１の配線間絶縁膜２に埋め込まれた下層メタル３と第２の配線間絶縁膜６に埋め込まれた最上層メタル７を第２の層間絶縁膜４を貫通したスルーホールのビア５で接続したものである。効果として、ワイヤボンドの衝撃を外部端子９を通して最上層メタル７に伝わることによる最上層メタル７の変形を低減し、その結果として第２の層間絶縁膜４の変形およびダメージを抑えることができる。これは第２の層間絶縁膜４が機械的強度の低い低誘電率膜を採用しても下層メタル３がビア５を通して最上層メタル７を支えているためである。更にメタル材料にCuを採用する場合には、Cu配線を形成するためダマシンプロセスを用いる。このダマシンプロセスにはCuを平坦化するCMPも含まれており、Cuパターンが大面積化するとパターン中央部が薄く削り取られるディッシングが発生する。また、微細なビア加工を実現するため下層ではメタルは薄膜となる。従って下層メタル３は最上層メタル７と比較し薄膜化されており、ディッシングの影響が顕著になる。
【００２４】
そこで下層メタル３の周辺部に凸形状３ａを設ける。効果としては、下層メタル３の周辺部に図１（ｂ）に示すように凸形状３ａを多数設けることにより接触面積を増やすことでクラック防止および剥がれを防ぐことが可能になる。また下層メタル３の表面積が増えることで耐クラック性を向上させる。
【００２５】
図２から図５には本発明における一実施形態の製造方法を示す。図２（a）は第１の層間絶縁膜１の上に第１の配線間絶縁膜２を化学気相堆積法（以下、CVDと略す）により成膜する。図２（b）は第１の配線間絶縁膜２にドライエッチング法により配線溝１４を形成する。図２（c）は配線溝１４に電解めっきによりメタル１５を埋め込む。図２（d）は図２（c）で埋め込んだ第１のメタル１５をCMPにより第１の配線間絶縁膜２が露出するまで平坦化を進め、下層メタル３を形成する。図２（e）はCVDにより第２の層間絶縁膜４を成膜し、第２の層間絶縁膜４の上に第２の配線間絶縁膜６をCVDにより成膜する。図３（ａ）および（ｂ）は第２の層間絶縁膜４にビア溝１６と第２の配線間絶縁膜６に配線溝１７をドライエッチング法により形成する。図３（ｃ）はビア溝１６と配線溝１７へ電解めっきにより第２のメタル１８を埋め込む。図３（ｄ）は図３（ｃ）で埋め込んだ第２のメタル１８をCMPにより第２の配線間絶縁膜６が露出するまで平坦化を進め、最上層メタル７を形成する。図４（ａ）はウェハ全面にCVDを用いて第１の保護膜８を成膜する。保護膜材料はSiNが採用される。図４（ｂ）は図４（ａ）で成膜した第１の保護膜８をドライエッチング法により最上層メタル７の上のみ開口する。図４（ｃ）はウェハ全面にCVDを用いて外部端子９の材料となるメタルを成膜する。外部端子９の材料にはAlが用いられる。図５（ａ）はドライエッチング法により図４（ｃ）で成膜した外部端子９のメタルを外部端子９の形状に形成する。図５（ｂ）はウェハ全面にCVDを用いて第２の保護膜１０を成膜する。保護膜材料はSiNが採用される。図５（ｃ）は外部端子９上の第２の保護膜１０をドライエッチング法により開口する。以上の工程を経て本発明の上記実施形態の半導体装置を製造する。
【００２６】
図６は別の実施の形態であり、図１のパッド構造において、第１の層間絶縁膜１の表面をスパッタすることで非常に小さな凹凸を設けている。これにより、下層メタル３や第１の配線間絶縁膜２との密着性をアンカー効果により高めている。特に層間絶縁膜１、４や配線間絶縁膜２、６の機械的強度が低い低誘電率膜になると、その効果は顕著になる。なお、この実施の形態において、下層メタル３の周囲は凸形状３ａがない場合もある。
【００２７】
図７から図１０には本発明における図６の実施形態の製造方法を示す。
【００２８】
図７（ｂ）は図７（ａ）の第１の層間絶縁膜１にスパッタ１９をかけることで図７（ｃ）のように表面に微小な凹凸形状を作成させる。次に図７（ｄ）は第１の層間絶縁膜１の上に第１の配線間絶縁膜２を化学気相堆積法（以下、CVDと略す）により成膜する。この時、第１の配線間絶縁膜１の表面凹凸がアンカー効果により、密着強度を著しく強化する。図７（ｅ）以下は、図２（ｂ）以下と同様である。
【００２９】
なお、この発明において、下層メタル３は２層以上で形成されてもよく、その場合各層の周辺部に多数の凸形状を設けてもよい。
【００３０】
以上のような本実施形態をとることにより、ワイヤボンドの衝撃に対し配線および層間絶縁膜の耐クラック性とトランジスタの耐ダメージ性の向上を図ることができる。また、パッド構造としてパッド直下の機械的強度を高めたことにより絶縁膜には機械的強度が低い絶縁膜を採用できる。その結果、半導体の特性を向上することが可能となる。
【００３１】
【発明の効果】
請求項１記載の半導体装置によれば、ワイヤボンドの衝撃によりパッド直下の配線間および層間の絶縁膜に採用される低誘電率膜の変形またクラック発生を防ぐため最上層メタルと層間絶縁膜で挟まれたメタル層をビアで接続した構造にする。このパッド構造を有することによりワイヤボンドの衝撃に対し最上層メタルは下層メタルに支えられ、ワイヤボンドの衝撃を受けても最上層メタルは変形しない。その結果、パッド直下の層間絶縁膜、つまり低誘電率膜に伝わるワイヤボンドの衝撃は抑えられ低誘電率膜の変形およびクラックを防ぐことができる。
【００３２】
更に下層メタルの大面積化によるCMPのディッシングを防ぐため、下層メタルの周辺部に多くの凸形状を設ける。凸形状を設けることにより下層メタルの表面積が拡大され、層間膜との密着性を高めることで、ワイヤボンドの衝撃によるトランジスタへのダメージおよび層間絶縁膜のクラックが低減される。
【００３４】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、電極下面の層間絶縁膜を凹凸にすることで、アンカー効果により電極および特に配線絶縁膜との密着性を高めることができる。
【００３５】
請求項３記載の半導体装置によれば、請求項１または請求項２と同様な効果がある。
【００３６】
請求項４記載の半導体装置によれば、請求項１、請求項２または請求項３と同様な効果のほか、メタルの積層数を３層以上に増やすことで、パッド直下には機械的強度の低い低誘電率膜の占有面積が減少することでワイヤボンドの衝撃がトランジスタに伝わることを抑制できる。
【図面の簡単な説明】
【図１】本発明における一実施形態を示し、（ａ）は断面図、（ｂ）はそのＡ−Ａ′線断面図、（ｃ）はＢ−Ｂ′線断面図である。
【図２】本発明における一実施形態の製造方法の一部を工程順に示す工程断面図である。
【図３】図２に続く工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】本発明における別の実施形態を示し、（ａ）は断面図、（ｂ）はその部分拡大図、（ｃ）は（ａ）のＡ−Ａ′線断面図、（ｄ）はＢ−Ｂ′線断面図である。
【図７】本発明における別の実施形態の製造方法の一部を工程順に示す工程断面図である。
【図８】図７に続く工程断面図である。
【図９】図８に続く工程断面図である。
【図１０】図９に続く工程断面図である。
【図１１】従来のパッド構造の断面図である。
【符号の説明】
１ 第１の層間絶縁膜
２ 第２の配線間絶縁膜
３ 下層メタル
４ 第２の層間絶縁膜
５ ビア
６ 第２の配線間絶縁膜
７ 最上層メタル
８ 第１の保護膜
９ 外部端子
１０ 第２の保護膜
１４ 配線溝
１５ 第１のメタル
１６ ビア溝
１７ 配線溝
１８ 第２のメタル
１９ スパッタ
Claims (4)
- 導電層からなる第１の電極と、前記第１の電極上に形成された導電層からなる外部接続電極と、前記第１の電極の下部に前記第１の電極とスルーホールを介して接続された少なくとも一層の第２の電極とを備え、前記第２の電極の周辺部に多数の凸形状を有することを特徴とする半導体装置。
- 導電層からなる第１の電極と、前記第１の電極上に形成された導電層からなる外部接続電極と、前記第１の電極の下部に前記第１の電極とスルーホールを介して接続された少なくとも一層の第２の電極と、前記第２の電極の下面の層間絶縁膜とを備え、前記第２の電極の周辺部に多数の凸形状を有し、前記層間絶縁膜の表面を凹凸にしたことを特徴とする半導体装置。
- 第１の電極と第２の電極の導電材料は銅からなり、前記外部接続電極の導電材料はアルミニウムからなる請求項１または請求項２記載の半導体装置。
- 第２の電極が２層以上で形成され、各層の周辺部に多数の凸形状を有する請求項１、請求項２または請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160231A JP3725527B2 (ja) | 2003-06-05 | 2003-06-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160231A JP3725527B2 (ja) | 2003-06-05 | 2003-06-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363340A JP2004363340A (ja) | 2004-12-24 |
| JP3725527B2 true JP3725527B2 (ja) | 2005-12-14 |
Family
ID=34053066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003160231A Expired - Fee Related JP3725527B2 (ja) | 2003-06-05 | 2003-06-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3725527B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667316B2 (en) | 2006-10-31 | 2010-02-23 | Panasonic Corporation | Semiconductor integrated circuit and method for manufacturing the same |
| US7687900B2 (en) | 2007-02-28 | 2010-03-30 | Panasonic Corporation | Semiconductor integrated circuit device and fabrication method for the same |
| US8138615B2 (en) | 2006-12-01 | 2012-03-20 | Panasonic Corporation | Semiconductor integrated circuit providing for wire bonding directly above an active circuit region, and manufacturing method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695994B1 (ko) | 2005-12-22 | 2007-03-16 | 매그나칩 반도체 유한회사 | 반도체 장치의 본딩 패드 구조 |
| JP4553892B2 (ja) * | 2006-12-27 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2010093161A (ja) | 2008-10-10 | 2010-04-22 | Panasonic Corp | 半導体装置 |
-
2003
- 2003-06-05 JP JP2003160231A patent/JP3725527B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667316B2 (en) | 2006-10-31 | 2010-02-23 | Panasonic Corporation | Semiconductor integrated circuit and method for manufacturing the same |
| US8138615B2 (en) | 2006-12-01 | 2012-03-20 | Panasonic Corporation | Semiconductor integrated circuit providing for wire bonding directly above an active circuit region, and manufacturing method thereof |
| US7687900B2 (en) | 2007-02-28 | 2010-03-30 | Panasonic Corporation | Semiconductor integrated circuit device and fabrication method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363340A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727590B2 (en) | Semiconductor device with internal bonding pad | |
| US7768075B2 (en) | Semiconductor die packages using thin dies and metal substrates | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| JP4946436B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1064945A (ja) | 半導体装置およびその製造方法 | |
| JP2006196668A (ja) | 半導体装置及びその製造方法 | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP2000340569A (ja) | 半導体装置の配線構造及びその形成方法 | |
| CN100463190C (zh) | Soi衬底及其制造方法 | |
| KR20000018729A (ko) | 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법 | |
| JP3725527B2 (ja) | 半導体装置 | |
| US20090184428A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7772701B2 (en) | Integrated circuit having improved interconnect structure | |
| KR19990052264A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 | |
| JP2002222811A (ja) | 半導体装置およびその製造方法 | |
| KR101589690B1 (ko) | 반도체 소자의 본딩 패드 및 그의 제조방법 | |
| JP4021376B2 (ja) | パッド構造 | |
| KR100495288B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2005142351A (ja) | 半導体装置およびその製造方法 | |
| JP2000332111A (ja) | 配線形成方法、多層配線基板及び半導体装置 | |
| JP2005005565A (ja) | 半導体装置 | |
| JP2006165054A (ja) | 半導体装置 | |
| TW201110299A (en) | Multilayer semiconductor device and method for manufacturing multilayer semiconductor device | |
| JP2004235586A (ja) | 半導体装置 | |
| KR20000009043A (ko) | 다층 패드를 구비한 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050623 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050628 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090930 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090930 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100930 |
|
| LAPS | Cancellation because of no payment of annual fees |