WO2024004211A1 - 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 - Google Patents

半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 Download PDF

Info

Publication number
WO2024004211A1
WO2024004211A1 PCT/JP2022/026493 JP2022026493W WO2024004211A1 WO 2024004211 A1 WO2024004211 A1 WO 2024004211A1 JP 2022026493 W JP2022026493 W JP 2022026493W WO 2024004211 A1 WO2024004211 A1 WO 2024004211A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
organic insulating
integrated circuit
circuit element
semiconductor device
Prior art date
Application number
PCT/JP2022/026493
Other languages
English (en)
French (fr)
Inventor
唯史 奥田
敏明 白坂
志津 福住
智章 柴田
一行 満倉
Original Assignee
株式会社レゾナック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社レゾナック filed Critical 株式会社レゾナック
Priority to PCT/JP2022/026493 priority Critical patent/WO2024004211A1/ja
Publication of WO2024004211A1 publication Critical patent/WO2024004211A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Definitions

  • the present disclosure relates to a method for manufacturing a semiconductor device, a semiconductor device, an integrated circuit element, and a method for manufacturing an integrated circuit element.
  • Patent Document 1 discloses an example of a hybrid bonding method that is a three-dimensional integration technology for semiconductors.
  • the hybrid bonding method an organic insulating film is formed around the electrodes on each bonding surface of a pair of integrated circuit elements, and the electrodes are bonded together, and the insulating films are bonded together. Similar techniques are also disclosed in Patent Documents 2 and 3.
  • Integrated circuit elements to be bonded by the above-described hybrid bonding method include, for example, preparing a laminate including an electrode and an organic insulating film disposed on a semiconductor substrate, curing the organic insulating film, and then separating the laminate into individual pieces. It is obtained by When the organic insulating film is cured, the organic insulating film may shrink and the laminate may warp. If warpage occurs in the laminate, the warp will remain in the integrated circuit elements obtained by dividing the laminate into pieces, and there is a risk that a bonding failure will occur when the integrated circuit elements are bonded together.
  • An object of the present disclosure is to provide a method for manufacturing a semiconductor device, a semiconductor device, a method for manufacturing an integrated circuit element, and an integrated circuit element that can suppress the occurrence of poor bonding between integrated circuit elements.
  • the present disclosure relates, as one aspect, to a method for manufacturing a semiconductor device.
  • This method of manufacturing a semiconductor device includes a stacked layer including a semiconductor base material, an electrode disposed on the main surface of the semiconductor base material, and an organic insulating film disposed on the main surface containing a curable resin material. a step of preparing a laminate, a step of curing an organic insulating film, a step of cutting the laminate along a planned cutting line to obtain at least one integrated circuit element, and a step of cutting the laminate along a planned cutting line to obtain at least one integrated circuit element, and cutting the obtained integrated circuit element into another integrated circuit. and a step of joining to the element.
  • the method for manufacturing a semiconductor device includes, before the step of curing the organic insulating film, removing at least a portion of a portion of the organic insulating film to be cut corresponding to a line to be cut.
  • the portion of the organic insulating film to be cut corresponding to the planned cutting line is removed before the step of curing the organic insulating film.
  • the volume of the organic insulating film is reduced by removing at least a portion of the portion to be cut, it is possible to reduce warping of the laminate due to curing shrinkage when the organic insulating film is cured. Therefore, it is possible to reduce warping of the integrated circuit element obtained by cutting the laminate. Further, the portion to be cut will be located at the end of the integrated circuit element that has been cut into pieces.
  • a groove may be formed in the organic insulating film along the line to be cut. In this case, the portion to be cut can be removed more reliably.
  • the depth of the groove may be 20% or more of the thickness of the organic insulating film.
  • the volume of the organic insulating film can be further reduced, and the warping of the laminate due to curing shrinkage that occurs when the organic insulating film is cured can be further reduced. This reduces warping of the integrated circuit elements obtained by cutting the laminate, and further suppresses the occurrence of bonding defects between the integrated circuit elements.
  • the aspect ratio of the width to the depth of the groove may be 15:20 to 0.8:300.
  • a groove of an appropriate size can be formed in the organic insulating film.
  • the resin material is photosensitive, and in the step of removing at least a portion of the portion to be cut, the organic insulating film is exposed to light and developed. A portion may be removed. In this case, at least a portion of the portion to be cut can be easily removed while maintaining the flatness of the surface of the organic insulating film. Further, it is also possible to remove minute portions to be cut.
  • the above method for manufacturing a semiconductor device may further include a step of pre-baking and semi-curing the organic insulating film before the step of removing at least a portion of the portion to be cut. In this case, it is possible to accurately remove at least a portion of the portion to be cut (eg, form a groove) while the organic insulating film is semi-cured.
  • the entire portion to be cut may be thinned or removed.
  • the volume of the organic insulating film can be further reduced, and the warping of the laminate due to curing shrinkage that occurs when the organic insulating film is cured can be further reduced. This reduces warping of the integrated circuit elements obtained by cutting the laminate, and further suppresses the occurrence of bonding defects between the integrated circuit elements.
  • the stacked body in the step of obtaining integrated circuit elements, may be cut with a dicing blade.
  • burrs may be generated when cutting a laminate with a dicing blade, it is possible to prevent burrs from protruding from the bonding surfaces of integrated circuit elements for the reasons described above. Therefore, occurrence of poor bonding between integrated circuit elements can be suppressed.
  • This semiconductor device includes an integrated circuit element and another integrated circuit element bonded to the integrated circuit element.
  • the integrated circuit element includes a semiconductor substrate, and an electrode and an organic insulating film disposed on a main surface of the semiconductor substrate. The thickness of the outer edge portion of the organic insulating film is thinner than the thickness of other portions of the organic insulating film, or the organic insulating film is not disposed on the outer edge portion of the semiconductor substrate.
  • the thickness of the outer edge portion of the organic insulating film included in the integrated circuit element is thinner than the thickness of other portions of the organic insulating film, or the organic insulating film is disposed on the outer edge portion of the semiconductor substrate. do not have.
  • the volume of the organic insulating film before being cut can be reduced, and the laminate having the organic insulating film can be cured by curing shrinkage when the organic insulating film is cured. It is possible to suppress the This can reduce warpage of the integrated circuit element.
  • the portion where the organic insulating film is thinner or where the organic insulating film is not disposed is at the end of the integrated circuit element.
  • the influence on the bonding between integrated circuit elements due to the thinness of the organic insulating film or the absence of the organic insulating film can be suppressed. Furthermore, in the above semiconductor device, even if burrs are formed on the outer edge of the organic insulating film or the outer edge of the semiconductor substrate, the burrs can be prevented from protruding from the bonding surface of the integrated circuit element. . Therefore, according to this semiconductor device, it is possible to suppress the occurrence of bonding defects between integrated circuit elements.
  • the present disclosure relates to a method of manufacturing an integrated circuit element.
  • This method for manufacturing an integrated circuit element includes a semiconductor base material, an electrode disposed on the main surface of the semiconductor base material, and an organic insulating film containing a curable resin material disposed on the main surface.
  • the method includes a step of preparing a laminate, a step of curing an organic insulating film, and a step of cutting the laminate along a planned cutting line to obtain an integrated circuit element.
  • the method for manufacturing an integrated circuit element includes, before the step of curing the organic insulating film, removing at least a portion of a portion of the organic insulating film to be cut corresponding to a line to be cut.
  • the method for manufacturing an integrated circuit element described above includes, before the step of curing the organic insulating film, removing at least a portion of the portion of the organic insulating film to be cut corresponding to the planned cutting line. In this case, similarly to the method for manufacturing a semiconductor device described above, it is possible to suppress the occurrence of bonding defects between integrated circuit elements.
  • the present disclosure relates to integrated circuit elements.
  • This integrated circuit element includes a semiconductor substrate, and an electrode and an organic insulating film arranged on the main surface of the semiconductor substrate.
  • the thickness of the outer edge portion of the organic insulating film is thinner than the thickness of other portions of the organic insulating film, or the organic insulating film is not disposed on the outer edge portion of the semiconductor substrate.
  • the thickness of the outer edge portion of the organic insulating film is thinner than the thickness of other portions of the organic insulating film, or the organic insulating film is not disposed on the outer edge portion of the semiconductor substrate. In this case, similarly to the semiconductor device described above, it is possible to suppress the occurrence of bonding defects between integrated circuit elements.
  • FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device manufactured by the manufacturing method according to the present embodiment.
  • FIG. 2 is a plan view of an integrated circuit element included in the semiconductor device.
  • FIG. 3 is a plan view of the laminate.
  • FIG. 4 is a cross-sectional view showing a method of manufacturing an integrated circuit element.
  • FIG. 5 is a cross-sectional view showing a method of manufacturing an integrated circuit element.
  • FIG. 6 is a cross-sectional view showing a method of manufacturing an integrated circuit element.
  • FIG. 7 is a cross-sectional view showing a method of manufacturing an integrated circuit element.
  • FIG. 8 is a diagram showing the measurement results of warpage of the laminate.
  • FIG. 9 is a diagram showing an example of a warped laminate.
  • FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device manufactured by the manufacturing method according to the present embodiment.
  • FIG. 2 is a plan view of an integrated circuit element included in the
  • FIG. 10 is a diagram showing another example of a warped laminate.
  • FIG. 11 is a photograph of burrs formed on the integrated circuit element according to Example 3.
  • FIG. 12 is a photograph of burrs formed on the integrated circuit element according to Comparative Example 2.
  • FIG. 13 is a cross-sectional view schematically showing a semiconductor device according to a modification.
  • the numerical range indicated using “ ⁇ ” includes the numerical values written before and after " ⁇ " as the minimum value and maximum value, respectively.
  • the upper limit or lower limit described in one numerical range may be replaced with the upper limit or lower limit of another numerical range described step by step.
  • the upper limit or lower limit of the numerical range may be replaced with the values shown in the Examples.
  • FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device manufactured by the manufacturing method according to the present embodiment.
  • FIG. 2 is a plan view of an integrated circuit element included in the semiconductor device.
  • the semiconductor device 1 includes an integrated circuit element 10 and an integrated circuit element 20 bonded to the integrated circuit element 10.
  • the integrated circuit element 20 includes a semiconductor substrate 21 and a wiring layer 22 disposed on the semiconductor substrate 21.
  • the integrated circuit element 10 and the integrated circuit element 20 have similar configurations.
  • the integrated circuit element 10 includes a semiconductor substrate 11 and a wiring layer 12 disposed on the semiconductor substrate 11.
  • the semiconductor substrate 11 includes, for example, a semiconductor element (not shown) that constitutes a functional circuit corresponding to a semiconductor chip such as an LSI (Large scale Integrated Circuit) chip or a CMOS (Complementary Metal Oxide Semiconductor) sensor. ing.
  • the semiconductor substrate 11 has a main surface 11a and a main surface 11b opposite to the main surface 11a, and is configured to have the plurality of semiconductor elements described above on the main surface 11b or inside the semiconductor substrate 11.
  • the semiconductor substrate 11 is made of, for example, SiO 2 . In this embodiment, the semiconductor substrate 11 is formed into a rectangular plate shape.
  • the wiring layer 12 includes a plurality of electrodes 13 and an organic insulating film 14.
  • the electrode 13 is disposed on the main surface 11a of the semiconductor substrate 11 and is electrically connected to a semiconductor element provided on the semiconductor substrate 11.
  • the electrode 13 penetrates the organic insulating film 14 in the thickness direction of the semiconductor substrate 11.
  • the diameter of the electrode 13 may be, for example, 0.005 ⁇ m or more and 20 ⁇ m or less.
  • the electrode 13 is made of a conductive metal such as copper (Cu), for example.
  • the organic insulating film 14 is arranged on the main surface 11a of the semiconductor substrate 11 so as to cover the side surfaces of the electrodes 13.
  • the organic insulating film 14 is made of, for example, an organic insulating material.
  • the organic insulating material may be a polyimide, a polyimide precursor (eg, a polyimiamic ester or a polyamic acid), a polyamideimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or a PBO precursor.
  • the organic insulating material included in the organic insulating film 14 may include a photosensitive resin and a thermosetting resin.
  • the organic insulating material included in the organic insulating film 14 has a lower elastic modulus than inorganic materials such as silicon oxide (SiO 2 ).
  • the elastic modulus of the organic insulating material is, for example, 7.0 GPa or less, preferably 5.0 GPa or 3.0 GPa or less.
  • the elastic modulus here means Young's modulus.
  • a recess 15 is formed in the organic insulating film 14 and is recessed toward the semiconductor substrate 11 from the surface 14a of the organic insulating film 14 on the side opposite to the semiconductor substrate 11. As shown in FIG. 2, the recess 15 is formed at the outer edge of the organic insulating film 14. In this embodiment, the recess 15 is formed in a continuous rectangular ring shape along the outer edge portion of the organic insulating film 14 . The recess 15 is formed at a different position from the electrode 13 in the organic insulating film 14 and is spaced apart from the electrode 13 . As a result, the electrode 13 is not exposed in the recess 15.
  • the bottom surface 15a of the recess 15 is spaced apart from the semiconductor substrate 11. As a result, the main surface 11a of the semiconductor substrate 11 is not exposed at the bottom surface 15a of the recess 15. Due to the formation of the recess 15, the thickness T1 of the outer edge part of the organic insulating film 14 (the part where the recess 15 is formed) is equal to the thickness T1 of the other part of the organic insulating film 14 (the part inside the recess 15). is thinner than the thickness T2.
  • the thickness T1 of the outer edge portion of the organic insulating film 14 is the thickness of a portion where a burr 16, which will be described later, is not formed.
  • the recess 15 may be formed, for example, by a photolithography process (exposure and development).
  • the organic insulating film 14 is formed including a photosensitive resin material.
  • the recess 15 may be formed by imprinting or the like.
  • a burr 16 is formed at the outer edge portion of the organic insulating film 14.
  • the burr 16 protrudes from the bottom surface 15a of the recess 15.
  • the burrs 16 are discontinuously (partially) formed on all sides of the organic insulating film 14, but only on some sides of the organic insulating film 14. It may be formed or may be formed continuously over all sides of the organic insulating film 14.
  • the burr 16 protrudes in a direction substantially perpendicular to the bottom surface 15a, and has a shape that tapers toward the tip.
  • the protruding height of the burr 16 is lower than the surface 14a of the organic insulating film 14, so that the burr 16 is located within the recess 15. ing.
  • the burr 16 is formed, for example, at the outer edge portion of the organic insulating film 14 when the integrated circuit element 10 is cut out from a wafer or the like using a dicing blade or the like.
  • the integrated circuit element 20 has a semiconductor substrate 21 and a wiring layer 22 arranged on the semiconductor substrate 21.
  • the semiconductor substrate 21 is, for example, a semiconductor element that constitutes a functional circuit corresponding to a semiconductor chip such as an LSI (Large scale Integrated Circuit) chip or a CMOS (Complementary Metal Oxide Semiconductor) sensor. (not shown).
  • the semiconductor substrate 21 has a main surface 21a and a main surface 21b opposite to the main surface 21a, and is configured to have the above-described semiconductor element on the main surface 21b or inside the semiconductor substrate 21.
  • the semiconductor substrate 21 is made of, for example, SiO 2 . In this embodiment, the semiconductor substrate 21 is formed into a rectangular plate shape.
  • the wiring layer 22 includes a plurality of electrodes 23 and an organic insulating film 24.
  • the electrode 23 is arranged on the main surface 21a of the semiconductor substrate 21 and is electrically connected to the semiconductor element provided on the semiconductor substrate 21.
  • the electrode 23 penetrates the organic insulating film 24 in the thickness direction of the semiconductor substrate 21 .
  • the diameter of the electrode 23 may be, for example, 0.005 ⁇ m or more and 20 ⁇ m or less.
  • the electrode 23 is made of a conductive metal such as copper (Cu), for example.
  • the organic insulating film 24 is arranged on the main surface 21 a of the semiconductor substrate 21 so as to cover the side surfaces of the electrodes 23 .
  • the organic insulating film 24 is made of, for example, an organic insulating material.
  • the organic insulating material may be a polyimide, a polyimide precursor (eg, a polyimiamic ester or a polyamic acid), a polyamideimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or a PBO precursor.
  • the organic insulating material included in the organic insulating film 24 may include a photosensitive resin and a thermosetting resin.
  • the organic insulating material included in the organic insulating film 24 has a lower elastic modulus than inorganic materials such as silicon oxide (SiO 2 ).
  • the elastic modulus of the organic insulating material is, for example, 7.0 GPa or less, preferably 5.0 GPa or 3.0 GPa or less.
  • the elastic modulus here means Young's modulus.
  • a recess 25 is formed in the organic insulating film 24 and is depressed toward the semiconductor substrate 21 from the surface 24a of the organic insulating film 24 on the opposite side to the semiconductor substrate 21.
  • the recess 25 is formed at the outer edge of the organic insulating film 24 .
  • the recess 25 is formed in a continuous rectangular ring shape along the outer edge portion of the organic insulating film 24.
  • the recess 25 is formed at a different position from the electrode 23 in the organic insulating film 24 and is spaced apart from the electrode 23 . As a result, the electrode 23 is not exposed in the recess 25.
  • the bottom surface 25a of the recess 25 is spaced apart from the semiconductor substrate 21. As a result, the main surface 21a of the semiconductor substrate 21 is not exposed at the bottom surface 25a of the recess 25. Due to the formation of the recess 25, the thickness T3 of the outer edge portion of the organic insulating film 24 (the portion where the recess 25 is formed) is equal to the thickness T3 of the other portion of the organic insulating film 24 (the portion inside the recess 25). Thinner than the thickness T4. Here, the thickness T3 of the outer edge portion of the organic insulating film 24 is the thickness of a portion where a burr 26, which will be described later, is not formed.
  • the recess 25 may be formed, for example, by a photolithography process (exposure and development).
  • the organic insulating film 24 is formed containing a photosensitive resin material.
  • the recess 25 may be formed by imprinting or the like.
  • a burr 26 is formed on the outer edge portion of the organic insulating film 24.
  • the burr 26 protrudes from the bottom surface 25a of the recess 25.
  • the burrs 26 are discontinuously (partially) formed on all sides of the organic insulating film 24, but are formed only on some sides of the organic insulating film 24. or may be formed continuously over all sides of the organic insulating film 24.
  • the burr 26 protrudes in a direction substantially perpendicular to the bottom surface 25a, and has a shape that tapers toward the tip.
  • the protruding height of the burr 26 is lower than the surface 24a of the organic insulating film 24, so that the burr 26 is located within the recess 25. are doing.
  • the burr 26 is formed, for example, at the outer edge portion of the organic insulating film 24 when the integrated circuit element 20 is cut out from a wafer or the like using a dicing blade or the like.
  • the wiring layer 12 of the integrated circuit element 10 and the wiring layer 22 of the integrated circuit element 20 are bonded to each other via the bonding surface 10a and the bonding surface 20a.
  • the bonding surface 10a is constituted by the surface 13a of the electrode 13 and the surface 14a of the organic insulating film 14.
  • the bonding surface 20a is constituted by a surface 23a of the electrode 23 and a surface 24a of the organic insulating film 24.
  • the electrode 13 is bonded to the electrode 23, and the organic insulating film 14 is bonded to the organic insulating film 24.
  • the burrs 16 formed on the organic insulating film 14 are separated from the burrs 26 formed on the organic insulating film 24 and do not contact them.
  • the semiconductor device 1 can be manufactured, for example, through the following steps (a) to (f).
  • Step (a) includes a semiconductor base material 111, a plurality of electrodes 13 disposed on the main surface 111a of the semiconductor base material 111, and an organic insulating film 114 containing a curable resin material disposed on the main surface 111a.
  • the resin material used here is an uncured resin material.
  • the stacked body 100 may be prepared, for example, as a circular plate-shaped semiconductor wafer as shown in FIG.
  • step (a) as shown in FIG. 4, first, a semiconductor substrate 111 having a plurality of electrodes 13 arranged on its main surface 111a is prepared.
  • the semiconductor base material 111 is provided with a plurality of semiconductor elements (not shown) that constitute a functional circuit.
  • the semiconductor substrate 111 has a plurality of portions that will become the semiconductor substrate 11 of the integrated circuit element 10 after a step of cutting the stacked body 100 described later.
  • an uncured resin material forming the organic insulating film 114 is applied onto the main surface 111a and spread over the semiconductor substrate 111 by, for example, spin coating.
  • the applied resin material has photosensitivity.
  • the organic insulating film 114 to be formed may be a polyimide film having a glass transition point (Tg) of about 250° C. and a thickness of about 5 ⁇ m, for example. Further, the organic insulating film 114 may be formed such that the electrode 13 protrudes from the organic insulating film 114 by 60 to 80 nm.
  • the organic insulating film 114 has a plurality of portions that will become the organic insulating film 14 of the integrated circuit element 10 after the stack 100 is cut.
  • Step (b) is a step of pre-baking and semi-curing the organic insulating film 114.
  • the organic insulating film 114 is semi-cured by heating the resin material spread on the semiconductor substrate 111 at a temperature of, for example, 50 to 150°C.
  • Step (c) is a step of removing at least a portion of the planned cutting portion 117 corresponding to the planned cutting line L in the organic insulating film 114.
  • a plurality of scheduled cutting lines L are set in the laminate 100.
  • the planned cutting line L is an imaginary line indicating a location where the laminate 100 will be cut (diced) in the subsequent step (e).
  • the plurality of scheduled cutting lines L are set in a grid pattern at a predetermined pitch.
  • a rectangular portion surrounded by a plurality of scheduled cutting lines L corresponds to the integrated circuit element 10. That is, a plurality of integrated circuit elements 10 are obtained by cutting the laminate 100 along the planned cutting line L and dividing it into pieces.
  • step (c) a part of the planned cutting portion 117 corresponding to the planned cutting line L in the organic insulating film 114 is removed, and a groove 115 is formed along the planned cutting line L.
  • the portion 117 to be cut is thinned.
  • the entire portion 117 to be cut is thinned. That is, when viewed from the thickness direction of the semiconductor base material 111, the entire portion 117 to be cut is removed.
  • the groove 115 may be formed, for example, by a photolithography process (exposure and development).
  • the groove 115 may be formed by forming a negative or positive mask pattern on the organic insulating film 114 and removing a portion of the portion 117 to be cut by performing exposure and development.
  • the grooves 115 may be formed by laser ablation, imprinting, or the like.
  • the groove 115 is formed from the surface 114a of the organic insulating film 114 on the side opposite to the semiconductor base material 111 toward the semiconductor base material 111.
  • the groove 115 is formed in a slit shape.
  • the depth D of the groove 115 with respect to the thickness T5 of the organic insulating film 114 may be, for example, 5.3% or more, 20% or more, 40% or more, It may be 60% or more.
  • the thickness T5 may be, for example, 15 ⁇ m or less.
  • the depth D may be, for example, 0.8 ⁇ m or more.
  • the aspect ratio of the width W of the groove 115 to the depth D of the groove 115 may be, for example, 15:20 to 0.8:300. That is, the width W/depth D may be 1.3 to 375.
  • the width W of the groove 115 may be larger than the cutting margin (dicing width) in the subsequent step of cutting the stacked body 100 (step (e)).
  • the width W may be larger than the width of the dicing blade used in blade dicing.
  • the width W of the groove 115 may be, for example, 20 to 300 ⁇ m or 20 to 40 ⁇ m.
  • the groove 115 is composed of a plurality of grooves formed in a grid pattern at a predetermined pitch.
  • the pitch A between adjacent grooves (for example, the groove (first groove) 115A and the groove (second groove) 115B shown in FIG. 6) is, for example, 40 mm or less.
  • Step (d) is a step of curing the organic insulating film 114 (Cure step).
  • the organic insulating film 114 is cured by heating.
  • the heating temperature may be, for example, 150 to 375°C.
  • the heating temperature in step (d) may be higher than the heating temperature used to semi-cure the organic insulating film 114 in step (b).
  • CMP chemical mechanical polishing
  • Step (e) is a step of cutting the laminate 100 along the planned cutting line L to obtain the integrated circuit element 10. That is, in step (e), the stacked body 100 is cut along the grooves 115 formed in the organic insulating film 114 to obtain the integrated circuit element 10.
  • the laminate 100 is cut by blade dicing. At this time, dicing may be performed while performing two-fluid cleaning.
  • the two-fluid cleaning method is a cleaning method that uses a mixed cleaning fluid in which a compressed gas (for example, clean air) is mixed with a liquid (for example, pure water) to form a mist.
  • burrs 16 may be formed at the ends of the organic insulating film 14 depending on the cutting method. For example, if blade dicing is used, burrs 16 may occur. In the example of FIG.
  • the burr 16 is located in the recess 50 and extends from the bonding surface 10a (surface 14a of the organic insulating film 14). Not outstanding.
  • Step (f) is a step of joining the integrated circuit element 10 and the integrated circuit element 20.
  • Integrated circuit element 20 is obtained by a method similar to the method for manufacturing integrated circuit element 10 described above.
  • step (f) after removing organic matter etc. adhering to the surfaces of the bonding surface 10a of the integrated circuit element 10 and the bonding surface 20a of the integrated circuit element 20, as shown in FIG.
  • the electrodes 13 of the integrated circuit element 10 and the electrodes 23 of the integrated circuit element 20 are aligned.
  • the organic insulating film 14 of the integrated circuit element 10 and the organic insulating film 24 of the integrated circuit element 20 are bonded.
  • the organic insulating film 14 and the organic insulating film 24 may be bonded together by thermocompression bonding.
  • the heating temperature when bonding the organic insulating film 14 and the organic insulating film 24 may be, for example, about 250° C. or higher.
  • the electrode 13 of the integrated circuit element 10 and the electrode 23 of the integrated circuit element 20 are bonded by applying predetermined heat, pressure, or both.
  • the electrode 13 and the corresponding electrode 23 are bonded, and the electrode 13 and the electrode 23 are mechanically and electrically bonded.
  • the electrode 13 and the electrode 23 are bonded after the organic insulating film 14 and the organic insulating film 24 are bonded together, but may be bonded simultaneously with the bonding of the organic insulating film 14 and the organic insulating film 24.
  • the method for manufacturing the semiconductor device 1 before the step of curing the organic insulating film 114, a part of the planned cutting portion 117 corresponding to the planned cutting line L in the organic insulating film 114 is removed.
  • the volume of the organic insulating film 114 is reduced by removing a portion of the portion to be cut 117, warping of the laminate 100 due to curing shrinkage when the organic insulating film 114 is cured can be reduced. Therefore, it is possible to reduce warping of the integrated circuit element 10 obtained by cutting the laminate 100.
  • the portion to be cut 117 will be located at the end of the integrated circuit element 10 that has been cut into pieces.
  • the recess 15 is formed at the end of the integrated circuit element 10 by removing the portion 117 to be cut, the difference is greater than when the recess 15 is formed, for example, at the center of the integrated circuit element 10. , the influence on the bonding between the integrated circuit elements 10 and 20 can be suppressed to a small level. Further, even if burrs 16 are generated when cutting the laminate 100, the burrs 16 are located in the space (recess 15) created by removing a portion of the portion to be cut 117, so that the integrated circuit element It is possible to suppress the burr 16 from protruding from the joint surface 10a of the joint surface 10a.
  • the groove 115 is formed in the organic insulating film 114 along the line L to be cut, so that the cutting is performed. Part of the planned portion 117 is removed. Thereby, the portion to be cut 117 can be removed more reliably.
  • the depth D of the groove 115 is 20% or more of the thickness of the organic insulating film 114.
  • the volume of the organic insulating film 114 can be further reduced, and the warpage of the laminate 100 due to curing shrinkage that occurs when the organic insulating film 114 is cured can be further reduced.
  • the warpage of the integrated circuit element 10 obtained by cutting the laminate 100 is reduced, and the occurrence of bonding defects between the integrated circuit elements 10 and 20 can be further suppressed.
  • the aspect ratio of the width W to the depth D of the groove 115 is 15:20 to 0.8:300.
  • a groove 115 of an appropriate size can be formed in the organic insulating film 114.
  • the groove 115 has a groove 115A and a groove 115B that are adjacent to each other, and the pitch A between the groove 115A and the groove 115B is 40 mm or less.
  • the volume of the organic insulating film 114 can be further reduced, and the stacked body 100 is warped due to curing shrinkage that occurs when the organic insulating film 114 is cured. can be further reduced. Thereby, the warpage of the integrated circuit element 10 obtained by cutting the laminate 100 is reduced, and the occurrence of bonding defects between the integrated circuit elements 10 and 20 can be further suppressed.
  • the resin material is photosensitive, and in the step of removing at least a portion of the portion to be cut 117, the organic insulating film 114 is exposed to light and developed. By doing so, a part of the portion to be cut 117 is removed. Thereby, part of the portion 117 to be cut can be easily removed while maintaining the flatness of the surface 114a of the organic insulating film 114. Further, it is also possible to remove the minute portion 117 to be cut.
  • the method for manufacturing the semiconductor device 1 according to the present embodiment further includes a step of pre-baking and semi-curing the organic insulating film 114 before the step of removing at least a portion of the portion to be cut 117.
  • a step of pre-baking and semi-curing the organic insulating film 114 before the step of removing at least a portion of the portion to be cut 117.
  • the entire portion to be cut 117 is thinned.
  • the volume of the organic insulating film 114 can be further reduced, and the warping of the laminate 100 due to curing shrinkage that occurs when the organic insulating film 114 is cured can be further reduced.
  • the warpage of the integrated circuit element 10 obtained by cutting the laminate 100 is reduced, and the occurrence of bonding defects between the integrated circuit elements 10 and 20 can be further suppressed.
  • the stacked body 100 is cut with a dicing blade.
  • burrs 16 may be generated when cutting the stacked body 100 with a dicing blade, it is possible to prevent the burrs 16 from protruding from the bonding surface 10a of the integrated circuit element 10 for the reason described above. Therefore, occurrence of poor bonding between the integrated circuit elements 10 and 20 can be suppressed.
  • the thickness T1 of the outer edge portion of the organic insulating film 14 included in the integrated circuit element 10 is thinner than the thickness T2 of the other portion of the organic insulating film 14.
  • the volume of the organic insulating film 114 that becomes the organic insulating film 14 can be reduced, and the stacked body 100 having the organic insulating film 114 can be Warping due to curing shrinkage can be suppressed. Thereby, warpage of the integrated circuit element 10 can be reduced.
  • the portion where the organic insulating film 14 is thinner is the end portion of the integrated circuit element 10.
  • the influence of the thinner organic insulating film 14 on the bonding between the integrated circuit elements 10 and 20 can be suppressed. Furthermore, in the semiconductor device 1, even if the burr 16 is formed on the outer edge portion of the organic insulating film 14, it is possible to suppress the burr 16 from protruding from the bonding surface 10a of the integrated circuit element 10. Therefore, according to this semiconductor device 1, it is possible to suppress the occurrence of bonding defects between the integrated circuit elements 10 and 20.
  • “Film thickness ( ⁇ m)” in FIG. 8 indicates the thickness of the organic insulating film that each laminate has.
  • a groove corresponding to the groove 115
  • Exposure amount (mJ) indicates the exposure amount at that time.
  • “Groove depth ( ⁇ m)” in FIG. 8 indicates the depth of the groove formed in the organic insulating film. The groove depth ( ⁇ m) corresponds to the depth D shown in FIG.
  • “Groove depth (%)” in Figure 8 is the ratio of the groove depth ( ⁇ m) to the film thickness ( ⁇ m), and can be calculated by dividing the film thickness ( ⁇ m) by the groove depth ( ⁇ m) and multiplying by 100. Calculated.
  • the groove depth (%) in Example 1 was 30.2%, and the groove depth (%) in Example 2 was 51.2%.
  • the width of the groove was 245 ⁇ m.
  • the aspect ratio of the width to the depth of the groove in Example 1 was 3.2:245, and the aspect ratio in Example 2 was 4.2:245. That is, the groove width/groove depth in Example 1 was 76.6, and the groove width/groove depth in Example 2 was 58.4.
  • the pitch between adjacent grooves was 7.15 mm.
  • “Max ( ⁇ m)” in Figure 8 is the distance between the reference plane and the farthest point from the reference plane in the laminate after warpage, assuming a reference plane parallel to a flat laminate before warping. It shows the distance to the part. For example, in a stacked body that is warped as shown in FIG. 9, if the position of the reference plane is set to "0", the position of the end of the stacked body is Max. On the other hand, in the case of a warped stacked body as shown in FIG.
  • “Waviness ( ⁇ m)” in FIG. 8 indicates the degree of warpage of the laminate, and is calculated by subtracting Min ( ⁇ m) from Max ( ⁇ m). As shown in FIG. 8, the waviness of the laminates according to Examples 1 and 2 in which grooves were formed in the organic insulating film is smaller than that of the laminate according to Comparative Example 1, in which no grooves were formed. . In this way, by forming grooves in the organic insulating film and removing at least a portion of the organic insulating film before curing, it is possible to reduce warping of the laminate when the organic insulating film is cured. It could be confirmed.
  • FIG. 11 is a photograph of burrs formed on the integrated circuit element according to Example 3
  • FIG. 12 is a photograph of burrs formed on the integrated circuit element according to Comparative Example 2.
  • the integrated circuit element according to Comparative Example 2 did not have the recess 15 formed therein.
  • the integrated circuit element according to Example 3 had the same configuration as the integrated circuit element 10 of the above embodiment, and a recess 15 was formed.
  • FIGS. 11 and 12 are photographs of the integrated circuit element taken from a direction perpendicular to the thickness direction of the semiconductor substrate included in the integrated circuit element.
  • the white convex portions surrounded by circles are burrs.
  • the background of the burr is shown in black in FIG. 11, the surface of the organic insulating film forming the recess actually exists on the back side of the burr.
  • the burr is formed on the bottom surface of the recess (the surface indicated by reference numeral 35a in FIG. 11), is located within the recess, and is located on the bonding surface of the integrated circuit element. It didn't stand out from the rest.
  • the burr protruded from the joint surface of the integrated circuit element (the surface indicated by reference numeral 30a in FIG. 12). It was thus confirmed that the formation of the recesses suppressed the protrusion of burrs from the bonding surfaces of the integrated circuit elements.
  • the semiconductor device 1 may be configured, for example, like a semiconductor device 1A according to a modification example shown in FIG. 13.
  • FIG. 13 is a cross-sectional view schematically showing a semiconductor device according to a modification.
  • the semiconductor device 1A includes an integrated circuit element 10A and an integrated circuit element 20.
  • the organic insulating film 14 is not disposed on the outer edge portion of the semiconductor substrate 11. That is, when viewed from the thickness direction of the semiconductor substrate 11, the outer edge of the organic insulating film 14 is located inside the outer edge of the semiconductor substrate 11.
  • a burr 18 is formed on the outer edge portion of the main surface 11a. In the example of FIG. 13, the burr 18 does not protrude from the bonding surface 10a of the integrated circuit element 10A.
  • the integrated circuit element 10A is formed by removing the portion 117 to be cut until the semiconductor base material 111 is exposed in step (c) of the method for manufacturing the semiconductor device 1 described above.
  • the semiconductor base material 111 can be exposed.
  • burrs 18 are formed on the outer edge portions of the semiconductor substrate 11 in the integrated circuit elements 10A that have been cut into individual pieces.
  • the integrated circuit element 20A according to this modification has the same configuration as the integrated circuit element 10A, and can be manufactured by the same manufacturing process as the integrated circuit element 10A.
  • the wiring layer 12 of the integrated circuit element 10A and the wiring layer 22 of the integrated circuit element 20A are bonded to each other via the bonding surface 10a and the bonding surface 20a.
  • the burr 18 formed on the semiconductor substrate 11 of the integrated circuit element 10A and the burr 28 formed on the semiconductor substrate 21 of the integrated circuit element 20A are not in contact with each other.
  • the semiconductor device 1A according to this modification can also suppress the occurrence of bonding defects between integrated circuit elements.
  • the portion 117 to be cut is removed until the semiconductor base material 111 is exposed. Therefore, compared to the above embodiment, the volume of the organic insulating film 114 can be further reduced. Therefore, it is advantageous in that the warpage of the laminate 100 due to curing shrinkage when the organic insulating film 114 is cured can be further reduced.
  • the present disclosure is not limited to the above embodiments and modifications.
  • the entire portion to be cut 117 does not need to be removed when viewed from the thickness direction of the semiconductor substrate 111. That is, when viewed from the thickness direction of the semiconductor base material 111, it is sufficient that a portion of the portion 117 to be cut is removed.
  • the portion to be cut 117 may be partially removed so that the removed portion is discontinuous. Specifically, a plurality of recesses (grooves) or through holes may be formed in the portion 117 to be cut. Alternatively, only the scheduled cutting portions 117 corresponding to some of the scheduled cutting lines L among the plurality of scheduled cutting lines L may be removed.
  • the present invention is applied to C2C (Chip to Chip) hybrid bonding, but the present invention may also be applied to C2W (Chip to Wafer).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導体装置の製造方法が開示される。この半導体装置の製造方法は、半導体基材と、半導体基材の主面に配置された電極と、主面に配置されており、硬化性を有する樹脂材料を含む有機絶縁膜と、を備える積層体を準備する工程と、有機絶縁膜を硬化させる工程と、切断予定ラインに沿って積層体を切断して少なくとも一つの集積回路要素を取得する工程と、取得した集積回路要素を他の集積回路要素に接合する工程と、を備えている。半導体装置の製造方法は、有機絶縁膜を硬化させる工程の前に、有機絶縁膜における切断予定ラインに対応する切断予定部分の少なくとも一部を除去する工程を備えている。

Description

半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素
　本開示は、半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法に関する。
　特許文献１には、半導体の三次元集積技術であるハイブリッド接合方法の一例が開示されている。ハイブリッド接合方法では、一対の集積回路要素の各接合面において電極の周囲に有機絶縁膜を形成し、電極と電極とを接合すると共に、絶縁膜と絶縁膜とを接合する。特許文献２及び３にも同様の技術が開示されている。
米国特許出願公開第２０１９／０１５７３３３号明細書 特開２０１２－０６９５８５号公報 国際公開第２０２０／０８５１８３号
　上述したハイブリッド接合方法によって接合される集積回路要素は、例えば、半導体基材上に配置された電極及び有機絶縁膜を備える積層体を準備し、有機絶縁膜を硬化させた後に積層体を個片化することにより取得される。有機絶縁膜を硬化させる際、有機絶縁膜が収縮し積層体に反りが生じることがある。積層体に反りが生じた場合、積層体を個片化して取得される集積回路要素にも反りが残り、集積回路要素同士を接合する際に接合不良が発生するおそれがある。
　本開示は、集積回路要素同士の接合不良の発生を抑制することができる、半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素を提供することを目的とする。
　本開示は、一側面として、半導体装置の製造方法に関する。この半導体装置の製造方法は、半導体基材と、半導体基材の主面に配置された電極と、主面に配置されており、硬化性を有する樹脂材料を含む有機絶縁膜と、を備える積層体を準備する工程と、有機絶縁膜を硬化させる工程と、切断予定ラインに沿って積層体を切断して少なくとも一つの集積回路要素を取得する工程と、取得した集積回路要素を他の集積回路要素に接合する工程と、を備えている。半導体装置の製造方法は、有機絶縁膜を硬化させる工程の前に、有機絶縁膜における切断予定ラインに対応する切断予定部分の少なくとも一部を除去する工程を備えている。
　この製造方法では、有機絶縁膜を硬化させる工程の前に、有機絶縁膜における切断予定ラインに対応する切断予定部分の少なくとも一部を除去する。この場合、切断予定部分の少なくとも一部の除去によって有機絶縁膜のボリュームが減少するので、有機絶縁膜を硬化させる際の硬化収縮による積層体の反りを低減することができる。そのため、積層体を切断して取得される集積回路要素の反りを低減することができる。また、切断予定部分は、切断して個片化された集積回路要素の端部に位置することになる。そのため、切断予定部分を除去することにより集積回路要素の端部に例えば凹部が形成された場合であっても、集積回路要素の例えば中央に凹部が形成された場合と比べて、集積回路要素同士の接合に与える影響を小さく抑えることができる。さらに、積層体の切断時にバリが生じた場合であっても、切断予定部分の少なくとも一部を除去することにより生じた空間にバリが位置することで、集積回路要素の接合面からバリが突出することを抑制することができる。よって、この半導体装置の製造方法によれば、集積回路要素同士の接合不良の発生を抑制することができる。
　上記の半導体装置の製造方法において、切断予定部分の少なくとも一部を除去する工程では、切断予定ラインに沿って有機絶縁膜に溝を形成してもよい。この場合、切断予定部分の除去をより確実に行うことができる。
　上記の半導体装置の製造方法において、溝の深さは、有機絶縁膜の厚さに対して２０％以上であってもよい。この場合、有機絶縁膜のボリュームを一層減少させることができ、有機絶縁膜を硬化させる際に生じる硬化収縮による積層体の反りを更に低減することができる。これにより、積層体を切断して取得される集積回路要素の反りが低減し、集積回路要素同士の接合不良の発生を一層抑制することができる。
　上記の半導体装置の製造方法において、溝の深さに対する幅のアスペクト比が１５：２０～０．８：３００であってもよい。この場合、適切なサイズの溝を有機絶縁膜に形成することができる。
　上記の半導体装置の製造方法において、溝は、互いに隣り合う第１の溝と第２の溝とを有し、第１の溝と第２の溝との間のピッチが４０ｍｍ以下であってもよい。この場合、多くの溝が有機絶縁膜に形成されるため、有機絶縁膜のボリュームを一層減少させることができ、有機絶縁膜を硬化させる際に生じる硬化収縮による積層体の反りを更に低減することができる。これにより、積層体を切断して取得される集積回路要素の反りが低減し、集積回路要素同士の接合不良の発生を一層抑制することができる。
　上記の半導体装置の製造方法では、樹脂材料は、感光性を有し、切断予定部分の少なくとも一部を除去する工程では、有機絶縁膜に対して露光及び現像を行うことにより切断予定部分の少なくとも一部を除去してもよい。この場合、有機絶縁膜の表面の平坦性を維持しつつ、切断予定部分の少なくとも一部の除去を容易に行うことができる。また、微細な切断予定部分の除去も可能となる。
　上記の半導体装置の製造方法は、切断予定部分の少なくとも一部を除去する工程の前に、有機絶縁膜をプリベイクして半硬化させる工程を更に備えていてもよい。この場合、有機絶縁膜が半硬化した状態で切断予定部分の少なくとも一部の除去（例えば溝の形成等）を精度よく行うことができる。
　上記の半導体装置の製造方法において、切断予定部分の少なくとも一部を除去する工程では、切断予定部分の全体を薄化又は除去してもよい。この場合、有機絶縁膜のボリュームを一層減少させることができ、有機絶縁膜を硬化させる際に生じる硬化収縮による積層体の反りを更に低減することができる。これにより、積層体を切断して取得される集積回路要素の反りが低減し、集積回路要素同士の接合不良の発生を一層抑制することができる。
　上記の半導体装置の製造方法において、集積回路要素を取得する工程では、積層体をダイシングブレードによって切断してもよい。ダイシングブレードによって積層体の切断を行う場合にはバリが発生し得るが、上述した理由によって、集積回路要素の接合面からバリが突出することを抑制することができる。したがって、集積回路要素同士の接合不良の発生を抑制することができる。
　本開示は、別の側面として、半導体装置に関する。この半導体装置は、集積回路要素と、集積回路要素に接合された他の集積回路要素と、を備えている。集積回路要素は、半導体基板と、半導体基板の主面に配置された電極及び有機絶縁膜と、を有している。有機絶縁膜の外縁部分の厚さは有機絶縁膜における他の部分の厚さよりも薄い、又は、有機絶縁膜は半導体基板の外縁部分上に配置されていない。
　上記の半導体装置では、集積回路要素が有する有機絶縁膜の外縁部分の厚さが有機絶縁膜における他の部分の厚さよりも薄い、又は、有機絶縁膜が半導体基板の外縁部分上に配置されていない。この場合、上記の半導体装置を製造する過程において、切断される前の有機絶縁膜のボリュームを減少させることができ、有機絶縁膜を有する積層体が有機絶縁膜を硬化させる際の硬化収縮によって反ることを抑制することができる。これにより、集積回路要素の反りを低減することができる。また、上記の半導体装置において、有機絶縁膜の厚さが薄くなっている、又は有機絶縁膜が配置されていない箇所は集積回路要素の端部である。そのため、有機絶縁膜の厚さが薄くなっていること、又は有機絶縁膜が配置されていないことによる集積回路要素同士の接合への影響を小さく抑えることができる。さらに、上記の半導体装置では、有機絶縁膜の外縁部分又は半導体基板の外縁部分にバリが生じている場合であっても、集積回路要素の接合面からバリが突出することを抑制することができる。よって、この半導体装置によれば、集積回路要素同士の接合不良の発生を抑制することができる。
　上記の半導体装置では、有機絶縁膜の外縁部分、又は半導体基板の外縁部分に、バリが形成されていてもよい。有機絶縁膜の外縁部分又は半導体基板の外縁部分にバリが生じている場合であっても、上記の理由から、集積回路要素の接合面からバリが突出することを抑制することができ、集積回路要素同士の接合不良の発生を抑制することができる。
　本開示は、更に別の側面として、集積回路要素の製造方法に関する。この集積回路要素の製造方法は、半導体基材と、半導体基材の主面に配置された電極と、主面に配置されており、硬化性を有する樹脂材料を含む有機絶縁膜と、を備える積層体を準備する工程と、有機絶縁膜を硬化させる工程と、切断予定ラインに沿って積層体を切断して集積回路要素を取得する工程と、を備えている。集積回路要素の製造方法は、有機絶縁膜を硬化させる工程の前に、有機絶縁膜における切断予定ラインに対応する切断予定部分の少なくとも一部を除去する工程を備えている。
　上記の集積回路要素の製造方法は、有機絶縁膜を硬化させる工程の前に、有機絶縁膜における切断予定ラインに対応する切断予定部分の少なくとも一部を除去する工程を備えている。この場合、上記半導体装置の製造方法と同様に、集積回路要素同士の接合不良の発生を抑制することができる。
　本開示は、更に別の側面として、集積回路要素に関する。この集積回路要素は、半導体基板と、半導体基板の主面に配置された電極及び有機絶縁膜と、を備えている。有機絶縁膜の外縁部分の厚さは有機絶縁膜における他の部分の厚さよりも薄い、又は、有機絶縁膜は半導体基板の外縁部分上に配置されていない。
　上記の集積回路要素では、有機絶縁膜の外縁部分の厚さが有機絶縁膜における他の部分の厚さよりも薄い、又は、有機絶縁膜が半導体基板の外縁部分上に配置されていない。この場合、上記半導体装置と同様に、集積回路要素同士の接合不良の発生を抑制することができる。
　本開示の一側面によれば、集積回路要素同士の接合不良の発生を抑制することができる。
図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。 図２は、半導体装置が備える集積回路要素の平面図である。 図３は、積層体の平面図である。 図４は、集積回路要素の製造方法を示す断面図である。 図５は、集積回路要素の製造方法を示す断面図である。 図６は、集積回路要素の製造方法を示す断面図である。 図７は、集積回路要素の製造方法を示す断面図である。 図８は、積層体の反りの測定結果を示す図である。 図９は、反りが生じた積層体の一例を示す図である。 図１０は、反りが生じた積層体の他の例を示す図である。 図１１は、実施例３に係る集積回路要素に形成されたバリの写真である。 図１２は、比較例２に係る集積回路要素に形成されたバリの写真である。 図１３は、変形例に係る半導体装置を模式的に示す断面図である。
　以下、必要により図面を参照しながら本開示のいくつかの実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
　本明細書において「～」を用いて示された数値範囲には、「～」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。本明細書に段階的に記載されている数値範囲において、一つの数値範囲で記載された上限値又は下限値は、他の段階的な記載の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
（半導体装置の構成）
　図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図２は、半導体装置が備える集積回路要素の平面図である。図１及び図２に示されるように、半導体装置１は、集積回路要素１０と、集積回路要素１０に接合された集積回路要素２０と、を備えている。集積回路要素２０は、半導体基板２１と、半導体基板２１に配置された配線層２２と、を備えている。本実施形態では、集積回路要素１０と集積回路要素２０とは、互いに同様の構成を備えている。集積回路要素１０は、半導体基板１１と、半導体基板１１に配置された配線層１２と、を有している。
　半導体基板１１は、例えば、ＬＳＩ（Large　scale　Integrated　Circuit:大規模集積回路）チップ又はＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）センサ等の半導体チップに対応する機能回路を構成する半導体素子（不図示）を有している。半導体基板１１は、主面１１ａ及び主面１１ａに対向する主面１１ｂを有しており、上述した複数の半導体素子を主面１１ｂ又は半導体基板１１の内部に有するように構成されている。半導体基板１１は、例えばＳｉＯ２によって形成されている。本実施形態では、半導体基板１１は、長方形板状に形成されている。
　配線層１２は、複数の電極１３と、有機絶縁膜１４と、を有している。電極１３は、半導体基板１１の主面１１ａに配置されており、半導体基板１１に設けられた半導体素子に電気的に接続されている。電極１３は、半導体基板１１の厚さ方向において有機絶縁膜１４を貫通している。これにより、電極１３における半導体基板１１とは反対側の表面１３ａは、有機絶縁膜１４から露出している。電極１３の径は、例えば０．００５μｍ以上２０μｍ以下であってもよい。電極１３は、例えば、銅（Ｃｕ）等の導電金属から形成されている。
　有機絶縁膜１４は、電極１３の側面を覆うように半導体基板１１の主面１１ａに配置されている。有機絶縁膜１４は、例えば有機絶縁材料から形成されている。有機絶縁材料は、ポリイミド、ポリイミド前駆体（例えばポリイミアミックエステル又はポリアミック酸）、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体であってもよい。有機絶縁膜１４に含まれる有機絶縁材料は、感光性樹脂、熱硬化性樹脂を含んでいてもよい。有機絶縁膜１４に含まれる有機絶縁材料は、酸化シリコン（ＳｉＯ２）等の無機材料に比べて低い弾性率を有している。有機絶縁材料の弾性率は、例えば７．０ＧＰａ以下であり、好ましくは５．０ＧＰａ又は３．０ＧＰａ以下である。ここでいう弾性率はヤング率を意味する。
　有機絶縁膜１４には、有機絶縁膜１４における半導体基板１１とは反対側の表面１４ａから半導体基板１１に向かって窪む凹部１５が形成されている。図２に示されるように、凹部１５は、有機絶縁膜１４の外縁部分に形成されている。本実施形態では、凹部１５は、有機絶縁膜１４の外縁部分に沿って連続した矩形環状に形成されている。凹部１５は、有機絶縁膜１４における電極１３の配置箇所とは異なる位置に形成されており、電極１３から離間している。これにより、凹部１５において電極１３が露出していない。
　凹部１５の底面１５ａは、半導体基板１１から離間している。これにより、凹部１５の底面１５ａにおいて、半導体基板１１の主面１１ａが露出していない。凹部１５が形成されていることにより、有機絶縁膜１４の外縁部分（凹部１５が形成されている部分）の厚さＴ１は、有機絶縁膜１４における他の部分（凹部１５よりも内側の部分）の厚さＴ２よりも薄い。ここで、有機絶縁膜１４の外縁部分の厚さＴ１とは、後述するバリ１６が形成されていない部分の厚さである。
　凹部１５は、例えば、フォトリソグラフィプロセス（露光及び現像）によって形成されてもよい。この場合、有機絶縁膜１４は、感光性樹脂材料を含んで形成される。フォトリソグラフィプロセスの代わりに、インプリント等によって凹部１５が形成されてもよい。
　有機絶縁膜１４の外縁部分には、バリ１６が形成されている。バリ１６は、例えば、凹部１５の底面１５ａから突出している。本実施形態では図２に示されるように、バリ１６は、有機絶縁膜１４の全ての辺に不連続に（部分的に）形成されているが、有機絶縁膜１４の一部の辺にのみ形成されていてもよいし、有機絶縁膜１４の全ての辺にわたって連続的に形成されていてもよい。本実施形態では、バリ１６は、底面１５ａに略垂直な方向に突出しており、先端に向かって先細りとなる形状を有している。半導体基板１１の厚さ方向に垂直な方向から見た場合に、バリ１６の突出高さは有機絶縁膜１４の表面１４ａよりも低くなっており、これにより、バリ１６が凹部１５内に位置している。バリ１６は、例えば、ダイシングブレード等を用いて集積回路要素１０をウエハ等から切り出す際に有機絶縁膜１４の外縁部分に形成される。
　集積回路要素２０は、半導体基板２１と、半導体基板２１に配置された配線層２２と、を有している。半導体基板２１は、半導体基板１１と同様に、例えば、ＬＳＩ（Large　scale　Integrated　Circuit:大規模集積回路）チップ又はＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）センサ等の半導体チップに対応する機能回路を構成する半導体素子（不図示）を有している。半導体基板２１は、主面２１ａ及び主面２１ａに対向する主面２１ｂを有しており、上述した半導体素子を主面２１ｂ又は半導体基板２１の内部に有するように構成されている。半導体基板２１は、例えばＳｉＯ２によって形成されている。本実施形態では、半導体基板２１は、長方形板状に形成されている。
　配線層２２は、複数の電極２３と、有機絶縁膜２４と、を有している。電極２３は、半導体基板２１の主面２１ａに配置されており、半導体基板２１に設けられた半導体素子に電気的に接続されている。電極２３は、半導体基板２１の厚さ方向において有機絶縁膜２４を貫通している。これにより、電極２３における半導体基板２１とは反対側の表面２３ａは、有機絶縁膜２４から露出している。電極２３の径は、例えば０．００５μｍ以上２０μｍ以下であってもよい。電極２３は、例えば、銅（Ｃｕ）等の導電金属から形成されている。
　有機絶縁膜２４は、電極２３の側面を覆うように半導体基板２１の主面２１ａに配置されている。有機絶縁膜２４は、例えば有機絶縁材料から形成されている。有機絶縁材料は、ポリイミド、ポリイミド前駆体（例えばポリイミアミックエステル又はポリアミック酸）、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体であってもよい。有機絶縁膜２４に含まれる有機絶縁材料は、感光性樹脂、熱硬化性樹脂を含んでいてもよい。有機絶縁膜２４に含まれる有機絶縁材料は、酸化シリコン（ＳｉＯ２）等の無機材料に比べて低い弾性率を有している。有機絶縁材料の弾性率は、例えば７．０ＧＰａ以下であり、好ましくは５．０ＧＰａ又は３．０ＧＰａ以下である。ここでいう弾性率はヤング率を意味する。
　有機絶縁膜２４には、有機絶縁膜２４における半導体基板２１とは反対側の表面２４ａから半導体基板２１に向かって窪む凹部２５が形成されている。凹部２５は、有機絶縁膜２４の外縁部分に形成されている。本実施形態では、凹部２５は、凹部１５と同様に、有機絶縁膜２４の外縁部分に沿って連続した矩形環状に形成されている。凹部２５は、有機絶縁膜２４における電極２３の配置箇所とは異なる位置に形成されており、電極２３から離間している。これにより、凹部２５において電極２３が露出していない。
　凹部２５の底面２５ａは、半導体基板２１から離間している。これにより、凹部２５の底面２５ａにおいて、半導体基板２１の主面２１ａが露出していない。凹部２５が形成されていることにより、有機絶縁膜２４における外縁部分（凹部２５が形成されている部分）の厚さＴ３は、有機絶縁膜２４における他の部分（凹部２５よりも内側の部分）の厚さＴ４よりも薄い。ここで、有機絶縁膜２４の外縁部分の厚さＴ３とは、後述するバリ２６が形成されていない部分の厚さである。
　凹部２５は、例えば、フォトリソグラフィプロセス（露光及び現像）によって形成されてもよい。この場合、有機絶縁膜２４は、感光性樹脂材料を含んで形成される。フォトリソグラフィプロセスの代わりに、インプリント等によって凹部２５が形成されてもよい。
　有機絶縁膜２４の外縁部分には、バリ２６が形成されている。バリ２６は、例えば、凹部２５の底面２５ａから突出している。本実施形態では、バリ２６は、バリ１６と同様に、有機絶縁膜２４の全ての辺に不連続に（部分的に）形成されているが、有機絶縁膜２４の一部の辺にのみ形成されていてもよいし、有機絶縁膜２４の全ての辺にわたって連続的に形成されていてもよい。本実施形態では、バリ２６は、底面２５ａに略垂直な方向に突出しており、先端に向かって先細りとなる形状を有している。半導体基板２１の厚さ方向とは垂直な方向から見た場合に、バリ２６の突出高さは有機絶縁膜２４の表面２４ａよりも低くなっており、これにより、バリ２６が凹部２５内に位置している。バリ２６は、例えば、ダイシングブレード等を用いて集積回路要素２０をウエハ等から切り出す際に有機絶縁膜２４の外縁部分に形成される。
　半導体装置１では、集積回路要素１０の配線層１２と集積回路要素２０の配線層２２とが、接合面１０ａ及び接合面２０ａを介して互いに接合されている。接合面１０ａは、電極１３の表面１３ａ及び有機絶縁膜１４の表面１４ａによって構成されている。接合面２０ａは、電極２３の表面２３ａ及び有機絶縁膜２４の表面２４ａによって構成されている。半導体装置１では、電極１３は電極２３に接合され、有機絶縁膜１４は有機絶縁膜２４に接合されている。有機絶縁膜１４に形成されたバリ１６は、有機絶縁膜２４に形成されたバリ２６から離れており、接触していない。
（半導体装置の製造方法）
　次に、半導体装置１の製造方法について、図３～図７を参照して説明する。図３は、積層体の平面図である。図４～図７は、半導体装置を製造する際に用いられる集積回路要素の製造方法を示す断面図である。
　半導体装置１は、例えば、以下の工程（ａ）～工程（ｆ）を経て製造することができる。
（ａ）半導体基材１１１と、複数の電極１３と、硬化性を有する樹脂材料を含む有機絶縁膜１１４と、を備える積層体１００を準備する工程。
（ｂ）有機絶縁膜１１４をプリベイクして半硬化させる工程。
（ｃ）有機絶縁膜１１４における切断予定ラインＬに対応する切断予定部分１１７の少なくとも一部を除去する工程。
（ｄ）有機絶縁膜１１４を硬化させる工程。
（ｅ）積層体１００を切断して少なくとも一つの集積回路要素１０を取得する工程。
（ｆ）集積回路要素１０と集積回路要素２０とを接合する工程。
［工程（ａ）］
　工程（ａ）は、半導体基材１１１と、半導体基材１１１の主面１１１ａに配置された複数の電極１３と、主面１１１ａに配置された硬化性を有する樹脂材料を含む有機絶縁膜１１４と、を備える積層体１００を準備する工程である。ここで用いる樹脂材料は、未硬化の樹脂材料である。積層体１００は、例えば、図３に示されるような円形板状の半導体ウエハとして準備されてもよい。工程（ａ）では、図４に示されるように、まず主面１１１ａに複数の電極１３が配置された半導体基材１１１を準備する。半導体基材１１１には、機能回路を構成する複数の半導体素子（不図示）が設けられている。半導体基材１１１は、後述する積層体１００の切断工程の後に集積回路要素１０の半導体基板１１になる複数の部分を有している。
　続いて、図５に示されるように、有機絶縁膜１１４を形成する未硬化の樹脂材料を主面１１１ａ上に塗布し、例えばスピンコートにより半導体基材１１１上に広げる。本実施形態では、塗布される樹脂材料は感光性を有している。形成される有機絶縁膜１１４は、例えばガラス転移点（Ｔｇ）が約２５０℃であり、厚さが約５μｍのポリイミド膜であってもよい。また、有機絶縁膜１１４から電極１３が６０～８０ｎｍだけ突出するように有機絶縁膜１１４が形成されてもよい。有機絶縁膜１１４は、積層体１００の切断工程の後に集積回路要素１０の有機絶縁膜１４になる複数の部分を有している。
［工程（ｂ）］
　工程（ｂ）は、有機絶縁膜１１４をプリベイクして半硬化させる工程である。工程（ｂ）では、半導体基材１１１上に広げられた樹脂材料を、例えば５０～１５０℃の温度で加熱することによって有機絶縁膜１１４を半硬化させる。
［工程（ｃ）］
　工程（ｃ）は、有機絶縁膜１１４における切断予定ラインＬに対応する切断予定部分１１７の少なくとも一部を除去する工程である。図３に示されるように、積層体１００には、複数の切断予定ラインＬが設定されている。切断予定ラインＬとは、後の工程（ｅ）において積層体１００が切断（ダイシング）される箇所を示す仮想線である。複数の切断予定ラインＬは、格子状に所定のピッチで設定されている。複数の切断予定ラインＬによって囲まれた矩形部分が集積回路要素１０に対応する。すなわち、積層体１００を切断予定ラインＬにおいて切断して個片化することにより、複数の集積回路要素１０が得られる。
　工程（ｃ）では、図６に示されるように、有機絶縁膜１１４における切断予定ラインＬに対応する切断予定部分１１７の一部を除去し、切断予定ラインＬに沿って溝１１５を形成する。これにより、切断予定部分１１７を薄化する。本実施形態では、切断予定部分１１７の全体を薄化する。すなわち、半導体基材１１１の厚さ方向から見た場合に、切断予定部分１１７の全体にわたって除去が行われる。溝１１５は、例えば、フォトリソグラフィプロセス（露光及び現像）によって形成されてもよい。例えば、有機絶縁膜１１４に対してネガ型又はポジ型のマスクパターンを形成し、露光及び現像を行うことにより切断予定部分１１７の一部を除去して、溝１１５を形成してもよい。フォトリソグラフィプロセスの代わりに、レーザアブレーション及びインプリント等によって溝１１５が形成されてもよい。
　溝１１５は、有機絶縁膜１１４における半導体基材１１１とは反対側の表面１１４ａから半導体基材１１１に向かって形成される。溝１１５は、スリット状に形成されている。有機絶縁膜１１４の厚さＴ５に対する溝１１５の深さＤは、例えば５．３％以上であってもよいし、２０％以上であってもよいし、４０％以上であってもよいし、６０％以上であってもよい。厚さＴ５は、例えば１５μｍ以下であってもよい。深さＤは、例えば０．８μｍ以上であってもよい。溝１１５の深さＤに対する溝１１５の幅Ｗのアスペクト比は、例えば１５：２０～０．８：３００であってもよい。すなわち、幅Ｗ／深さＤは、１．３～３７５であってもよい。溝１１５の幅Ｗは、後の積層体１００の切断工程（工程（ｅ））における切断しろ（ダイシング幅）よりも大きくてもよい。例えば工程（ｅ）においてブレードダイシングを用いる場合、幅Ｗは、ブレードダイシングで使用されるダイシングブレードの幅よりも大きくてもよい。溝１１５の幅Ｗは、例えば２０～３００μｍであってもよいし、２０～４０μｍであってもよい。溝１１５は、格子状に所定のピッチで形成された複数の溝から構成されている。互いに隣り合う溝（例えば図６に示される溝（第１の溝）１１５Ａと溝（第２の溝）１１５Ｂ）同士の間のピッチＡは、例えば４０ｍｍ以下である。
［工程（ｄ）］
　工程（ｄ）は、有機絶縁膜１１４を硬化させる工程（Ｃｕｒｅ工程）である。本実施形態では、有機絶縁膜１１４を加熱することにより硬化させる。加熱温度は、例えば１５０～３７５℃であってもよい。工程（ｄ）での加熱温度は、工程（ｂ）において有機絶縁膜１１４を半硬化させる際の加熱温度よりも高くてもよい。有機絶縁膜１１４を硬化させた後、複数の電極１３と有機絶縁膜１１４とを化学機械研磨法（ＣＭＰ法）にて研磨する。
［工程（ｅ）］
　工程（ｅ）は、切断予定ラインＬに沿って積層体１００を切断して集積回路要素１０を取得する工程である。すなわち、工程（ｅ）では、有機絶縁膜１１４に形成された溝１１５に沿って積層体１００を切断して集積回路要素１０を取得する。本実施形態では、ブレードダイシングによって積層体１００を切断する。このとき、二流体洗浄を行いながらダイシングしてもよい。二流体洗浄方法とは、圧縮した気体（例えば清浄な空気）を液体（例えば純水）に混合してミスト状となった混合洗浄流体を用いて行う洗浄方法である。二流体洗浄方法では、微小な液体を高速で対象物にぶつけることでより高い洗浄能力を実現できる一方、高圧な洗浄水が不要であるため、対象物にかかる衝撃を低減することができる。衝撃が低減されるため、対象物が破損等してデブリの原因となることも低減される。
　積層体１００を切断する手法としては、ブレードダイシングに代えて、例えば、プラズマダイシング、ステルスダイシング又はレーザーダイシングを用いることができる。ブレードダイシングで使用されるダイシングブレードの幅は、例えば５０μｍ程度であってもよい。積層体１００に形成されていた溝１１５は、図７に示されるように、切断後の集積回路要素１０において凹部１５を構成する。積層体１００を切断する際、切断手法によっては有機絶縁膜１４の端部にバリ１６が形成されることがある。例えば、ブレードダイシングを使用した場合には、バリ１６が生じ得る。図７の例では、半導体基板１１の厚さ方向に垂直な方向から集積回路要素１０を見た場合に、バリ１６が凹部５０に位置し、接合面１０ａ（有機絶縁膜１４の表面１４ａ）から突出していない。
［工程（ｆ）］
　工程（ｆ）は、集積回路要素１０と集積回路要素２０とを接合する工程である。集積回路要素２０は、上述した集積回路要素１０の製造方法と同様の方法により取得される。工程（ｆ）では、集積回路要素１０の接合面１０ａ及び集積回路要素２０の接合面２０ａの表面に付着した有機物等を除去した後、図７に示されるように、接合面１０ａと接合面２０ａとを対面させると共に、集積回路要素１０の電極１３と集積回路要素２０の電極２３との位置合わせを行う。位置合わせが終了すると、集積回路要素１０の有機絶縁膜１４と集積回路要素２０の有機絶縁膜２４とを接合する。この際、有機絶縁膜１４と有機絶縁膜２４とを熱圧着により接合してもよい。有機絶縁膜１４と有機絶縁膜２４とを接合する際の加熱温度は、例えば２５０℃程度以上であってもよい。
　その後、所定の熱又は圧力若しくはその両方を付与して、集積回路要素１０の電極１３と集積回路要素２０の電極２３とを接合する。この接合処理により、電極１３とそれに対応する電極２３とが接合されて、電極１３と電極２３とが機械的且つ電気的に接合される。電極１３と電極２３との接合は、一例として、有機絶縁膜１４と有機絶縁膜２４との接合後に行われるが、有機絶縁膜１４と有機絶縁膜２４との接合と同時に行われてもよい。工程（ｆ）による集積回路要素１０と集積回路要素２０との接合が終了すると、半導体装置１を得ることができる。
　以上、本実施形態に係る半導体装置１の製造方法では、有機絶縁膜１１４を硬化させる工程の前に、有機絶縁膜１１４における切断予定ラインＬに対応する切断予定部分１１７の一部を除去する。この場合、切断予定部分１１７の一部の除去によって有機絶縁膜１１４のボリュームが減少するので、有機絶縁膜１１４を硬化させる際の硬化収縮による積層体１００の反りを低減することができる。そのため、積層体１００を切断して取得される集積回路要素１０の反りを低減することができる。また、切断予定部分１１７は、切断して個片化された集積回路要素１０の端部に位置することになる。そのため、切断予定部分１１７を除去することにより集積回路要素１０の端部に例えば凹部１５が形成された場合であっても、集積回路要素１０の例えば中央に凹部１５が形成された場合と比べて、集積回路要素１０，２０同士の接合に与える影響を小さく抑えることができる。さらに、積層体１００の切断時にバリ１６が生じた場合であっても、切断予定部分１１７の一部を除去することにより生じた空間（凹部１５）にバリ１６が位置することで、集積回路要素１０の接合面１０ａからバリ１６が突出することを抑制することができる。さらに、切断予定部分１１７の一部が予め除去されていることにより、積層体１００の切断（ダイシング）によるデブリの発生を抑制することができる。よって、半導体装置１の製造方法によれば、集積回路要素１０，２０同士の接合不良の発生を抑制することができる。
　また、本実施形態に係る半導体装置１の製造方法では、切断予定部分１１７の少なくとも一部を除去する工程において、切断予定ラインＬに沿って有機絶縁膜１１４に溝１１５を形成することにより、切断予定部分１１７の一部を除去する。これにより、切断予定部分１１７の除去をより確実に行うことができる。
　また、本実施形態に係る半導体装置１の製造方法では、溝１１５の深さＤは、有機絶縁膜１１４の厚さに対して２０％以上である。この場合、有機絶縁膜１１４のボリュームを一層減少させることができ、有機絶縁膜１１４を硬化させる際に生じる硬化収縮による積層体１００の反りを更に低減することができる。これにより、積層体１００を切断して取得される集積回路要素１０の反りが低減し、集積回路要素１０，２０同士の接合不良の発生を一層抑制することができる。
　また、本実施形態に係る半導体装置１の製造方法では、溝１１５の深さＤに対する幅Ｗのアスペクト比が１５：２０～０．８：３００である。この場合、適切なサイズの溝１１５を有機絶縁膜１１４に形成することができる。
　また、本実施形態に係る半導体装置１の製造方法では、溝１１５は、互いに隣り合う溝１１５Ａと溝１１５Ｂとを有し、溝１１５Ａと溝１１５Ｂとの間のピッチＡが４０ｍｍ以下である。この場合、多くの溝１１５が有機絶縁膜１１４に形成されるため、有機絶縁膜１１４のボリュームを一層減少させることができ、有機絶縁膜１１４を硬化させる際に生じる硬化収縮による積層体１００の反りを更に低減することができる。これにより、積層体１００を切断して取得される集積回路要素１０の反りが低減し、集積回路要素１０，２０同士の接合不良の発生を一層抑制することができる。
　また、本実施形態に係る半導体装置１の製造方法では、樹脂材料は、感光性を有し、切断予定部分１１７の少なくとも一部を除去する工程では、有機絶縁膜１１４に対して露光及び現像を行うことにより切断予定部分１１７の一部を除去する。これにより、有機絶縁膜１１４の表面１１４ａの平坦性を維持しつつ、切断予定部分１１７の一部の除去を容易に行うことができる。また、微細な切断予定部分１１７の除去も可能となる。
　また、本実施形態に係る半導体装置１の製造方法は、切断予定部分１１７の少なくとも一部を除去する工程の前に、有機絶縁膜１１４をプリベイクして半硬化させる工程を更に備えている。これにより、有機絶縁膜１１４が半硬化した状態で切断予定部分１１７の一部の除去（例えば溝１１５の形成等）を精度よく行うことができる。
　また、本実施形態に係る半導体装置１の製造方法において、切断予定部分１１７の少なくとも一部を除去する工程では、切断予定部分１１７の全体を薄化する。これにより、有機絶縁膜１１４のボリュームを一層減少させることができ、有機絶縁膜１１４を硬化させる際に生じる硬化収縮による積層体１００の反りを更に低減することができる。これにより、積層体１００を切断して取得される集積回路要素１０の反りが低減し、集積回路要素１０，２０同士の接合不良の発生を一層抑制することができる。
　また、本実施形態に係る半導体装置１の製造方法において、集積回路要素１０を取得する工程では、積層体１００をダイシングブレードによって切断する。ダイシングブレードによって積層体１００の切断を行う場合にはバリ１６が発生し得るが、上述した理由によって、集積回路要素１０の接合面１０ａからバリ１６が突出することを抑制することができる。したがって、集積回路要素１０，２０同士の接合不良の発生を抑制することができる。
　上記の半導体装置１では、集積回路要素１０が有する有機絶縁膜１４の外縁部分の厚さＴ１が有機絶縁膜１４における他の部分の厚さＴ２よりも薄い。この場合、半導体装置１を製造する過程において、有機絶縁膜１４となる有機絶縁膜１１４のボリュームを減少させることができ、有機絶縁膜１１４を有する積層体１００が有機絶縁膜１１４を硬化させる際の硬化収縮によって反ることを抑制することができる。これにより、集積回路要素１０の反りを低減することができる。また、半導体装置１において、有機絶縁膜１４の厚さが薄くなっている箇所は集積回路要素１０の端部である。そのため、有機絶縁膜１４の厚さが薄くなっていることによる集積回路要素１０，２０同士の接合への影響を小さく抑えることができる。さらに、半導体装置１では、有機絶縁膜１４の外縁部分にバリ１６が生じている場合であっても、集積回路要素１０の接合面１０ａからバリ１６が突出することを抑制することができる。よって、この半導体装置１によれば、集積回路要素１０，２０同士の接合不良の発生を抑制することができる。
　以下、実施例を挙げて本発明についてさらに具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
　（積層体の反りの測定）
　比較例１及び実施例１，２に係る積層体を形成し、各積層体に生じた反りを測定した。図８に示されるように、本測定では、比較例１及び実施例１，２として三つの積層体を用意した。比較例１に係る積層体には、上記実施形態の積層体１００と異なり、溝１１５が形成されていなかった。実施例１，２に係る積層体は、上記実施形態の積層体１００と同様の構成を有しており、溝１１５が形成されていた。
　図８の「膜厚（μｍ）」は、各積層体が有する有機絶縁膜の厚さを示している。本実施例では、図８に示される膜厚を有する有機絶縁膜に対してフォトリソグラフィプロセス（露光及び現像）によって溝（溝１１５に相当）を形成した。図８の「露光量（ｍJ）」は、その際の露光量を示している。図８の「溝深さ（μｍ）」は、有機絶縁膜に形成された溝の深さを示している。溝深さ（μｍ）は、図６に示される深さＤに相当する。図８の「溝深さ（％）」は、膜厚（μｍ）に対する溝深さ（μｍ）の割合であり、膜厚（μｍ）を溝深さ（μｍ）で割って１００を乗じることで算出される。実施例１での溝深さ（％）は３０．２％であり、実施例２での溝深さ（％）は５１．２％であった。実施例１，２において、溝の幅は２４５μｍであった。また、実施例１での溝の深さに対する幅のアスペクト比は３．２：２４５であり、実施例２でのアスペクト比は４．２：２４５であった。すなわち、実施例１における溝の幅／溝の深さは、７６．６であり、実施例２における溝の幅／溝の深さは、５８．４であった。隣り合う溝同士のピッチは、７.１５ｍｍであった。
　溝を形成した後に有機絶縁膜を加熱することにより硬化させ、硬化収縮による積層体の反りを測定した。図８の「Ｍａｘ（μｍ）」は、反りが生じる前の平坦な積層体に平行な基準面を想定した場合において、基準面と、反りが生じた後の積層体における基準面から最も離れた部分との距離を示している。例えば、図９に示されるような反りが生じている積層体では、基準面の位置を「０」とすると、積層体の端部の位置がＭａｘとなる。これに対して、図１０に示されるような反りが生じている積層体では、基準面の位置を「０」とすると、積層体における中央の凸部の頂点の位置がＭａｘとなる。図８の「Ｍｉｎ（μｍ）」は、反りが生じる前の平坦な積層体に平行な基準面を想定した場合において、基準面と、反りが生じた後の積層体における基準面から最も近い部分との距離を示している。例えば、図９に示されるような反りが生じている積層体では、基準面の位置を「０」とすると、積層体における凸部の頂点の位置がＭｉｎとなる。これに対して、図１０に示されるような反りが生じている積層体では、基準面の位置を「０」とすると、積層体における端部側の凸部の頂点の位置がＭｉｎとなる。
　図８の「うねり（μｍ）」は、積層体の反りの程度を示しており、Ｍａｘ（μｍ）からＭｉｎ（μｍ）を減じることにより算出される。図８に示されるように、有機絶縁膜に溝が形成されていた実施例１，２に係る積層体のうねりは、溝が形成されていなかった比較例１に係る積層体のうねりよりも小さい。このように、有機絶縁膜に溝が形成される等して有機絶縁膜の少なくとも一部が硬化前に除去されることで、有機絶縁膜を硬化させた際の積層体の反りを低減できることが確認できた。
（バリの観察）
　比較例２及び実施例３に係る集積回路要素を形成し、集積回路要素に形成されたバリを観察した。図１１は、実施例３に係る集積回路要素に形成されたバリの写真であり、図１２は、比較例２に係る集積回路要素に形成されたバリの写真である。比較例２に係る集積回路要素には、上記実施形態の集積回路要素１０と異なり、凹部１５が形成されていなかった。実施例３に係る集積回路要素は、上記実施形態の集積回路要素１０と同様の構成を有しており、凹部１５が形成されていた。
　図１１及び図１２は、集積回路要素が有する半導体基板の厚さ方向に垂直な方向から集積回路要素を撮影した写真である。図１１及び図１２において円で囲まれた白い凸部がバリである。図１１ではバリの背景が黒色になっているが、実際には凹部を構成する有機絶縁膜の表面がバリの奥側に存在している。図１１に示される実施例３の集積回路要素では、バリは、凹部の底面（図１１の符号３５ａで示される面）上に形成され、凹部内に位置しており、集積回路要素の接合面から突出していなかった。これに対して、図１２に示される比較例２では、バリは、集積回路要素の接合面（図１２の符号３０ａで示される面）から突出していた。このように、凹部が形成されることによって、集積回路要素の接合面からのバリの突出が抑制されることが確認できた。
　以上、本開示の実施形態について詳細に説明してきたが、本発明は上記実施形態に限定されるものではない。半導体装置１は、例えば、図１３に示される変形例に係る半導体装置１Ａのように構成されていてもよい。図１３は、変形例に係る半導体装置を模式的に示す断面図である。半導体装置１Ａは、集積回路要素１０Ａと、集積回路要素２０と、を備えている。集積回路要素１０Ａでは、上述した集積回路要素１０とは異なり、有機絶縁膜１４が半導体基板１１の外縁部分上に配置されていない。すなわち、半導体基板１１の厚さ方向から見た場合に、有機絶縁膜１４の外縁が半導体基板１１の外縁よりも内側に位置している。半導体基板１１の主面１１ａにおける外縁部分が有機絶縁膜１４から露出している。主面１１ａにおける外縁部分には、バリ１８が形成されている。図１３の例では、バリ１８が集積回路要素１０Ａの接合面１０ａから突出していない。
　集積回路要素１０Ａは、上述した半導体装置１の製造方法の工程（ｃ）において、半導体基材１１１が露出するまで切断予定部分１１７を除去することにより形成される。換言すると、有機絶縁膜１１４の厚さＴ５と等しい深さＤを有する溝１１５を形成することにより、半導体基材１１１を露出させることができる。本変形例では、切断予定ラインＬに沿って積層体１００を切断する際、切断予定ラインＬ上に有機絶縁膜１１４は存在しないため、半導体基材１１１のみが切断される。これにより、切断されて個片化された集積回路要素１０Ａでは、半導体基板１１の外縁部分にバリ１８が形成される。
　本変形例に係る集積回路要素２０Ａは、集積回路要素１０Ａと同様の構成を有しており、集積回路要素１０Ａと同様の製造工程によって製造可能である。半導体装置１Ａでは、集積回路要素１０Ａの配線層１２と集積回路要素２０Ａの配線層２２とが、接合面１０ａ及び接合面２０ａを介して互いに接合されている。集積回路要素１０Ａの半導体基板１１に形成されたバリ１８と、集積回路要素２０Ａの半導体基板２１に形成されたバリ２８とは、互いに接触していない。
　本変形例に係る半導体装置１Ａによっても、上記実施形態に係る半導体装置１と同様に、集積回路要素同士の接合不良の発生を抑制することができる。特に、本変形例では、半導体装置１Ａの製造工程において、半導体基材１１１が露出するまで切断予定部分１１７を除去する。そのため、上記実施形態と比べて、有機絶縁膜１１４のボリュームをより減少させることができる。よって、有機絶縁膜１１４を硬化させる際の硬化収縮による積層体１００の反りを一層低減することができる点で有利である。
　本開示は、上記実施形態及び変形例に限られない。例えば、切断予定部分１１７の少なくとも一部を除去する工程では、半導体基材１１１の厚さ方向から見た場合に、切断予定部分１１７の全体にわたって除去が行われなくてもよい。すなわち、半導体基材１１１の厚さ方向から見た場合に、切断予定部分１１７の一部が除去されていればよい。例えば、除去された部分が不連続となるように、切断予定部分１１７を部分的に除去してもよい。具体的には、切断予定部分１１７に複数の凹部（溝）又は貫通孔を形成してもよい。また、複数の切断予定ラインＬのうち、一部の切断予定ラインＬに対応する切断予定部分１１７のみに対して除去が行われてもよい。
　上記実施形態及び変形例では、Ｃ２Ｃ（Chip　to　Chip）でのハイブリットボンディングに本発明を適用した場合を例示したが、Ｃ２Ｗ（Chip　to　Wafer）に本発明を適用してもよい。
　１，１Ａ…半導体装置、１０，１０Ａ，２０，２０Ａ…集積回路要素、１１，２１…半導体基板、１１ａ，２１ａ，１１１ａ…主面、１３，２３…電極、１４…有機絶縁膜、１６，１８，２６，２８…バリ、２４…有機絶縁膜、１００…積層体、１１１…半導体基材、１１４…有機絶縁膜、１１５，１１５Ａ，１１５Ｂ…溝、１１７…切断予定部分、Ｌ…切断予定ライン。

 

Claims (13)

  1. 　半導体基材と、前記半導体基材の主面に配置された電極と、前記主面に配置されており、硬化性を有する樹脂材料を含む有機絶縁膜と、を備える積層体を準備する工程と、
    　前記有機絶縁膜を硬化させる工程と、
    　切断予定ラインに沿って前記積層体を切断して少なくとも一つの集積回路要素を取得する工程と、
    　取得した集積回路要素を他の集積回路要素に接合する工程と、を備える半導体装置の製造方法であって、
    　前記有機絶縁膜を硬化させる工程の前に、前記有機絶縁膜における前記切断予定ラインに対応する切断予定部分の少なくとも一部を除去する工程を備える、半導体装置の製造方法。
  2. 　前記切断予定部分の少なくとも一部を除去する工程では、前記切断予定ラインに沿って前記有機絶縁膜に溝を形成する、
    請求項１に記載の半導体装置の製造方法。
  3. 　前記溝の深さは、前記有機絶縁膜の厚さに対して２０％以上である、
    請求項２に記載の半導体装置の製造方法。
  4. 　前記溝の深さに対する幅のアスペクト比が１５：２０～０．８：３００である、
    請求項２又は３に記載の半導体装置の製造方法。
  5. 　前記溝は、互いに隣り合う第１の溝と第２の溝とを有し、
    　前記第１の溝と前記第２の溝との間のピッチが４０ｍｍ以下である、
    請求項２～４のいずれか一項に記載の半導体装置の製造方法。
  6. 　前記樹脂材料は、感光性を有し、
    　前記切断予定部分の少なくとも一部を除去する工程では、前記有機絶縁膜に対して露光及び現像を行うことにより前記切断予定部分の少なくとも一部を除去する、請求項１～５のいずれか一項に記載の半導体装置の製造方法。
  7. 　前記切断予定部分の少なくとも一部を除去する工程の前に、前記有機絶縁膜をプリベイクして半硬化させる工程を更に備える、請求項１～６のいずれか一項に記載の半導体装置の製造方法。
  8. 　前記切断予定部分の少なくとも一部を除去する工程では、前記切断予定部分の全体を薄化又は除去する、請求項１～７のいずれか一項に記載の半導体装置の製造方法。
  9. 　前記集積回路要素を取得する工程では、前記積層体をダイシングブレードによって切断する、請求項１～８のいずれか一項に記載の半導体装置の製造方法。
  10. 　集積回路要素と、
    　前記集積回路要素に接合された他の集積回路要素と、を備え、
    　前記集積回路要素は、半導体基板と、前記半導体基板の主面に配置された電極及び有機絶縁膜と、を有し、
    　前記有機絶縁膜の外縁部分の厚さは前記有機絶縁膜における他の部分の厚さよりも薄い、又は、前記有機絶縁膜は前記半導体基板の外縁部分上に配置されていない、半導体装置。
  11. 　前記有機絶縁膜の前記外縁部分、又は前記半導体基板の外縁部分に、バリが形成されている、請求項１０に記載の半導体装置。
  12. 　半導体基材と、前記半導体基材の主面に配置された電極と、前記主面に配置されており、硬化性を有する樹脂材料を含む有機絶縁膜と、を備える積層体を準備する工程と、
    　前記有機絶縁膜を硬化させる工程と、
    　切断予定ラインに沿って前記積層体を切断して少なくとも一つの集積回路要素を取得する工程と、を備える集積回路要素の製造方法であって、
    　前記有機絶縁膜を硬化させる工程の前に、前記有機絶縁膜における前記切断予定ラインに対応する切断予定部分の少なくとも一部を除去する工程を備える、集積回路要素の製造方法。
  13. 　半導体基板と、
    　前記半導体基板の主面に配置された電極及び有機絶縁膜と、を備え、
    　前記有機絶縁膜の外縁部分の厚さは前記有機絶縁膜における他の部分の厚さよりも薄い、又は、前記有機絶縁膜は前記半導体基板の外縁部分上に配置されていない、集積回路要素。

     
PCT/JP2022/026493 2022-07-01 2022-07-01 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 WO2024004211A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/026493 WO2024004211A1 (ja) 2022-07-01 2022-07-01 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/026493 WO2024004211A1 (ja) 2022-07-01 2022-07-01 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素

Publications (1)

Publication Number Publication Date
WO2024004211A1 true WO2024004211A1 (ja) 2024-01-04

Family

ID=89381812

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/026493 WO2024004211A1 (ja) 2022-07-01 2022-07-01 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素

Country Status (1)

Country Link
WO (1) WO2024004211A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196856A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置用バンプ形成方法
JP2001284376A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 半導体チップの製造方法
JP2007189066A (ja) * 2006-01-13 2007-07-26 Murata Mfg Co Ltd 電子部品の製造方法及び電子部品の基板集合体
JP2013120856A (ja) * 2011-12-07 2013-06-17 Disco Abrasive Syst Ltd 分割方法
JP2014045034A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
JP2016143671A (ja) * 2015-01-29 2016-08-08 日立化成株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196856A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置用バンプ形成方法
JP2001284376A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 半導体チップの製造方法
JP2007189066A (ja) * 2006-01-13 2007-07-26 Murata Mfg Co Ltd 電子部品の製造方法及び電子部品の基板集合体
JP2013120856A (ja) * 2011-12-07 2013-06-17 Disco Abrasive Syst Ltd 分割方法
JP2014045034A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
JP2016143671A (ja) * 2015-01-29 2016-08-08 日立化成株式会社 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US11049902B2 (en) Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
JP5537515B2 (ja) 積層型半導体装置の製造方法と製造装置
JP5289484B2 (ja) 積層型半導体装置の製造方法
US9343498B2 (en) Semiconductor device, imaging device and semiconductor device manufacturing method
TW200804172A (en) Semiconductor apparatus and method for manufacturing the same
JP2004165227A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
TW201231258A (en) Lens assembly and method for forming the same
JP2012195095A (ja) 荷電粒子線レンズの製造方法
WO2024004211A1 (ja) 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素
TWI584361B (zh) 晶圓級相機、用於晶圓級相機的晶圓間隔層及其製造方法
JP5449041B2 (ja) 光デバイスの製造方法
JP2008203851A (ja) ウエハーの接着工程を用いるグレースケールマスクの製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
TWI792193B (zh) 半導體裝置之製造方法及半導體裝置
JP4881337B2 (ja) 半導体装置
JP4379902B2 (ja) 光導波路デバイスの製造方法
JP6349121B2 (ja) 積層デバイスの製造方法
JP2018110150A (ja) 配線基板の個片化方法及びパッケージ用基板
JP2022164271A (ja) 積層デバイスチップの製造方法
CN114649219A (zh) 半导体器件及其制造方法
CN109417266B (zh) 硅光子学中的iii-v芯片制备和集成
JP2008235723A (ja) ウェハー構造体及びその製造方法
US20230343606A1 (en) Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process
US20230317753A1 (en) Methods Of Forming Optical Modules
JP4641806B2 (ja) 半導体装置の製造方法及び半導体基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22949484

Country of ref document: EP

Kind code of ref document: A1