JP4641806B2

JP4641806B2 - 半導体装置の製造方法及び半導体基板

Info

Publication number: JP4641806B2
Application number: JP2005012515A
Authority: JP
Inventors: 義克石月; 延弘今泉; 正孝水越
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-01-20
Filing date: 2005-01-20
Publication date: 2011-03-02
Anticipated expiration: 2025-01-20
Also published as: JP2006202953A

Description

本発明は、表面が樹脂により封止された半導体基板及び半導体装置の製造方法に関する。

半導体ウェハ上に多数の半導体チップを形成した後には、各々の半導体チップに対して検査が行われる。検査した半導体チップが不良チップであるか否かを、後の段階で識別できるようにするため、不良チップにはマーキングを行う必要がある。不良チップにマーキングを行う技術として、不良チップに対してインクを滴下することが提案されている（特許文献１参照）。

一方、近時では、半導体チップのパッケージ技術として、ウェハレベルパッケージが提案されている。かかる技術では、半導体ウェハ上に多数の半導体チップを形成した後に、半導体ウェハの表面が樹脂等により封止される。この後、半導体ウェハのダイシングが行われ、多数の半導体チップが得られる。ウェハレベルパッケージは、半導体装置の小型化等に寄与し得るため、大きな注目を集めている。
特開平８−１９５３６２号公報

しかしながら、ウェハレベルパッケージでは、ダイシング前に検査した半導体チップの不良を、後の段階で識別することが困難であった。

例えばインクを滴下することにより不良チップをマーキングした場合、マークが樹脂により覆われて見えなくなってしまう。ここで、レーザを用いて不良チップの裏面にマークを刻印することも考えられる。しかし、この方法では、半導体ウェハを裏返してレーザによる刻印を行う必要があり、プロセスが煩雑なものとなる。

本発明の目的は、半導体ウェハの表面を樹脂により封止する場合であっても、ダイシングした後の段階で不良チップを容易に識別し得る半導体装置の製造方法及び半導体基板を提供することにある。

本発明の一観点によれば、半導体ウェハ上に、複数の半導体チップを形成する工程と、前記半導体チップ上に電極を形成する工程と、前記複数の半導体チップの各々に対して検査を行う工程と、前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、前記半導体ウェハを覆うように、前記構造物と色彩が異なる樹脂層を形成する工程と、前記樹脂層の表層部とともに前記電極の上部を除去することにより、前記構造物の上面と前記電極の上面を前記樹脂層の表面から露出させる工程とを有することを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の観点によれば、半導体ウェハ上に、複数の半導体チップを形成する工程と、前記複数の半導体チップの各々に対して検査を行う工程と、前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、前記半導体ウェハを覆うように、前記構造物と色彩が異なる樹脂層を形成する工程と、前記樹脂層の表層部を研磨又は切削することにより、前記構造物の上面を前記樹脂層の表面から露出させる工程とを有することを特徴とする半導体装置の製造方法が提供される。
また、本発明の更に他の観点によれば、半導体ウェハ上に、複数の半導体チップを形成する工程と、前記複数の半導体チップの各々に対して検査を行う工程と、前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、前記半導体ウェハを覆うように、前記構造物と色彩が異なり、感光性樹脂よりなる樹脂層を形成する工程と、前記樹脂層を露光及び現像することにより、前記構造物の上面を前記樹脂層の表面から露出させる工程とを有することを特徴とする半導体装置の製造方法が提供される。

また、本発明の更に他の観点によれば、半導体ウェハ上に形成された複数の半導体チップと、前記複数の半導体チップのうちの不良チップ上に形成された構造物と、前記半導体ウェハを覆うように形成された樹脂層とを有し、前記構造物の色彩が前記樹脂層の色彩と異なっており、前記構造物の上面が前記樹脂層の表面から露出している半導体基板が提供される。

本発明によれば、複数の半導体チップが形成された半導体ウェハの表面を封止する樹脂層と色彩が異なる構造物を不良チップに形成しておき、樹脂層で封止した後に樹脂層の表層部を研磨することにより、構造物の上面を露出させる。このため、本発明によれば、構造物により不良チップを容易に識別することができる。

しかも、本発明では、半導体ウェハの表面を封止する樹脂層の表面の高さを低くすることにより、電極の上部を樹脂層の表面の上方に突出させるので、電極の上面のみならず電極の側面にも接するように半田バンプを形成することができる。従って、本発明によれば、半田バンプを電極に確実に固定することができ、信頼性の高い半導体装置を提供することができる。

［第１実施形態］
本発明の第１実施形態による半導体基板及び半導体装置の製造方法について図１乃至図８を用いて説明する。図１は本実施形態による半導体基板の構造を示す概略図、図２は本実施形態による半導体基板の半田バンプが形成された状態を示す断面図、図３乃至図８は本実施形態による半導体装置の製造方法を示す工程図である。

まず、本実施形態による半導体基板について図１及び図２を用いて説明する。図１（ａ）は本実施形態による半導体基板の構造を示す平面図、図１（ｂ）は本実施形態による半導体基板の構造を示す断面図である。

本実施形態による半導体基板８は、半導体チップ１２が形成された半導体ウェハ１０の表面が樹脂層により封止されたウェハレベルパッケージ基板である。

図１（ａ）に示すように、半導体ウェハ１０には、複数の半導体チップ１２がマトリクス状に配列されている。半導体ウェハ１０は、例えばシリコンウェハである。半導体チップ１２には、半導体素子（図示せず）、配線（図示せず）等が形成され、所定の集積回路（図示せず）が構成されている。複数の半導体チップ１２のうち、半導体チップ１２の良・不良を判定する検査工程により不良と判定された不良チップ１２_ＮＧには、不良チップマーク１４が形成されている。なお、検査工程では、欠陥検査、電気的特性の検査等が行われる。

図１（ｂ）は、半導体基板８における半導体チップ１２（不良チップ１２_ＮＧ）が形成された部分を示す断面図である。

半導体ウェハ１０上には、トランジスタ等の半導体素子（図示せず）が形成されている。半導体素子が形成された半導体ウェハ１０上には、複数層に亘って層間絶縁膜（図示せず）が形成されている。層間絶縁膜中、層間絶縁膜上には、導体プラグ（図示せず）、配線（図示せず）がそれぞれ形成されている。図１（ｂ）では、複数層に亘って形成されている配線のうち、最上層の層間絶縁膜上、すなわち半導体チップ１２の表面に形成された配線（電極パッド）１６のみを示している。電極パッド１６は、半導体ウェハ１０上に形成された集積回路（図示せず）と外部とを電気的に接続するためのものである。電極パッド１６は、導体プラグ（図示せず）、配線（図示せず）を介して半導体素子（図示せず）等に電気的に接続されている。電極パッド１６の材料としては、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）等が用いられている。

電極パッド１６上には、導電体よりなる電極１８が形成されている。電極１８は、半導体ウェハ１０上に形成された集積回路と外部とを電気的に接続するためのものである。電極１８は、電極パッド１６、導体プラグ（図示せず）、配線（図示せず）を介して半導体素子（図示せず）等に電気的に接続されている。電極１８は、例えば、Ｃｒ膜とＣｕ膜とが順次積層されてなる積層膜１８ａと、積層膜１８ａ上に形成されたＣｕ膜１８ｂとにより構成されている。積層膜１８ａは、後述するように、Ｃｕ膜１８ｂを電解めっき法により形成する際のシード層として用いられたものである。電極１８の高さは、半導体ウェハ１０の表面から例えば１０μｍとなっている。

また、不良チップ１２_ＮＧにおける最上層の層間絶縁膜（図示せず）上には、樹脂よりなる不良チップマーク１４が形成されている。不良チップマーク１４の材料としては、例えばエポキシ樹脂が用いられている。不良チップマーク１４は、図１（ａ）に示すように、不良チップ１２_ＮＧのそれぞれについて形成されている。

電極１８及び不良チップマーク１４が形成された半導体ウェハ１０上には、半導体チップ１２が形成された半導体ウェハ１０の表面を封止する樹脂層２０が形成されている。樹脂層２０により、電極１８及び不良チップマーク１４が埋め込まれている。樹脂層２０の材料としては、例えばポリイミド樹脂が用いられている。

電極１８の上部は、樹脂層２０の表面から突出している。樹脂層２０の表面から電極１８の上部が突出する高さ、すなわち樹脂層２０の表面から電極１８の上面までの高さは、例えば１μｍとなっている。

不良チップマーク１４の上面は、樹脂層２０の表面から露出している。不良チップマーク１４の上面の高さは、樹脂層２０の表面の高さと同じ又は樹脂層２０の表面の高さよりも僅かに高くなっている。不良チップマーク１４の色彩は、樹脂層２０の色彩と異なる色彩に設定されている。不良チップマーク１４の色彩が樹脂層２０の色彩と異なっており、しかも不良チップマーク１４の上面が樹脂層２０の表面から露出しているため、図１（ａ）に示すように、樹脂層２０が形成された半導体ウェハ１０の上方から不良チップ１２_ＮＧを識別することが可能となる。

こうして、本実施形態による半導体基板８では、不良チップマーク１４により不良チップ１２_ＮＧに対してマーキングが施されている。

本実施形態による半導体基板は、不良チップ１２_ＮＧ上に形成された不良チップマーク１４の色彩が、半導体ウェハ１０の表面を封止する樹脂層２０の色彩と異なっており、不良チップマーク１４の上面が樹脂層２０の表面から露出していることに主たる特徴がある。

樹脂層２０と色彩が異なる不良チップマーク２０の上面が樹脂層２０の表面から露出しているため、不良チップマーク１４を半導体ウェハ１０の上方から容易に識別することができる。

また、個々の不良チップ１２_ＮＧに不良チップマーク１４が直接形成されているため、半導体基板８をダイシングした後においても、不良チップ１２_ＮＧを容易に識別することができる。

さらに、本実施形態による半導体基板８は、半導体ウェハ１０上に形成された集積回路と外部とを電気的に接続するための電極１８の上部が、半導体ウェハ１０の表面を封止する樹脂層２０の表面から突出していることにも特徴がある。

図２は、本実施形態による半導体基板８の半田バンプ２２が形成された状態を示す断面図である。なお、図２は、不良チップマーク１４によるマーキングが施されていない半導体チップ１２が形成された部分を示している。

図示するように、本実施形態による半導体基板８には、電極１８上及びその周囲の樹脂層２０上に、ダイシングされた半導体チップ１２が実装される際に用いられる半田バンプ２２が形成される。電極１８の上部が樹脂層２０の表面から突出しているため、半田バンプ２２は、電極１８の上面のみならず、電極１８の側面をも覆うように形成されることとなる。電極１８の上面と樹脂層２０の上面とが同じ高さになっている場合には、半田バンプ２２は電極１８の上面にのみ接触した状態となるが、本実施形態では、半田バンプ２２は電極１８の上面のみならず側面にも接触した状態となる。このため、本実施形態によれば、電極１８の上面と樹脂層２０の表面とが互いにほぼ同じ高さになっている場合と比較して、電極１８に半田バンプ２２をより強固に固定することができ、電極１８と半田バンプ２２とを互いに確実に電気的に接続することができる。

次に、本実施形態による半導体装置の製造方法について図３乃至図８を用いて説明する。図３、図６及び図８は平面図であり、図４、図５及び図７は断面図である。

まず、シリコンウェハ等の半導体ウェハ１０上に、トランジスタ等の半導体素子（図示せず）を形成する。次いで、半導体素子が形成された半導体ウェハ１０上に、層間絶縁膜（図示せず）を形成する。次いで、層間絶縁膜に、半導体素子の電極等に達する開口部を形成し、開口部内に、半導体素子の電極等に電気的に接続された導体プラグ（図示せず）を形成する。次いで、層間絶縁膜上に、導体プラグに電気的に接続された配線（図示せず）を形成する。このような層間絶縁膜、導体プラグ、及び配線を形成する工程を繰り返すことにより、半導体ウェハ１０上に複数層に亘って層間絶縁膜を形成し、層間絶縁膜中、層間絶縁膜上にはそれぞれ導体プラグ（図示せず）、配線（図示せず）を形成する。

こうして、所定の集積回路（図示せず）が構成されている複数の半導体チップ１２が形成された半導体基板８を形成する（図３、図４（ａ）参照）。なお、図４（ａ）では、複数層に亘って形成された配線のうち、最上層の層間絶縁膜上、すなわち半導体チップ１２の表面に形成された配線（電極パッド）１６のみを示している。

次いで、電極パッド１６が形成されている半導体基板８上に、例えばスパッタ法により、例えば膜厚５０ｎｍのＣｒ膜を形成する。次いで、Ｃｒ膜上に、例えばスパッタ法により、例えば膜厚５００ｎｍのＣｕ膜を形成する。こうして、電極パッド１６が形成されている半導体基板８表面の全面に、Ｃｒ膜とＣｕ膜とが順次積層されてなる積層膜１８ａを形成する（図４（ｂ）参照）。

次いで、積層膜１８ａ上に、例えばスピンコート法により、フォトレジスト膜２４を形成する（図４（ｃ）参照）。

次いで、フォトリソグラフィ技術を用い、積層膜１８ａが形成された電極パッド１６に達する開口部２６をフォトレジスト膜２４に形成する（図４（ｄ）参照）。開口部２６は、Ｃｕ膜１８ｂ（図５（ａ）参照）を形成するためのものである。

次いで、電解めっき法により、積層膜１８ａをシード層として、開口部２６内に、例えば膜厚５００ｎｍのＣｕ膜１８ｂを形成する。

こうして、積層膜１８ａとＣｕ膜１８ｂとにより構成される例えば高さ２０μｍの電極１８が形成される（図５（ａ）参照）。電極１８を形成した後、フォトレジスト膜２４を除去する。

次いで、電極１８をマスクとして、積層膜１８ａのうちの露出している部分をエッチング除去する（図５（ｂ）参照）。

次いで、半導体チップ１２の良・不良を判定する検査工程により、半導体ウェハ１０上に形成された多数の半導体チップ１２のそれぞれに対して検査を行う。検査工程では、欠陥検査、電気的特性の検査等を行う。

次いで、検査工程により不良と判定された不良チップ１２_ＮＧにおける最上層の層間絶縁膜上に、樹脂よりなる不良チップマーク１４を形成する（図５（ｃ）、図６参照）。不良チップマーク１４の高さは、電極１８の高さと同程度に又は電極１８の高さよりも高くなるように設定し、例えば２０μｍとする。不良チップマーク１４の色彩は、この後に形成する樹脂層２０とは異なる色彩に設定する。不良チップマーク１４の材料として、例えば、エポキシ樹脂を用いる。

次いで、電極１８、不良チップマーク１４が形成された半導体基板８表面の全面に、例えばスピンコート法により、ポリイミド樹脂よりなる樹脂層２０を形成する。樹脂層２０の材料としては、例えば、日立化成デュポンマイクロシステムズ株式会社製のポリイミド樹脂（型番：ＨＤ−７０００）を用いる。

次いで、熱処理を行うことにより、樹脂層２０を乾燥させる。熱処理には、例えばホットプレートを用いる。熱処理温度は例えば９０℃とし、熱処理時間は例えば１０分とする。

次いで、熱処理を行うことにより、樹脂層２０を半硬化させる。熱処理には、例えばオーブンを用いる。熱処理温度は例えば１５０℃とし、熱処理時間は例えば６０分とする。

こうして、例えば膜厚３０μｍのポリイミド樹脂よりなる半硬化状態の樹脂層２０が形成される。樹脂層２０により半導体ウェハ１０の表面が封止され、電極１８、不良チップマーク１４が樹脂層２０に埋め込まれる（図５（ｄ）参照）。

次いで、例えばＣＭＰ（Chemical Mechanical Polishing）法により、樹脂層２０の高さが例えば１０μｍになるまで、樹脂層２０の表層部、不良チップマーク１４の上部、及び電極１８の上部を研磨する（図７（ａ）参照）。これにより、電極１８の上面、不良チップマーク１４の上面が樹脂層２０の表面から露出する。

次いで、再度、熱処理を行うことにより、樹脂層２０を十分に硬化させる。熱処理には、例えばオーブンを用いる。熱処理温度は例えば２５０℃とし、熱処理時間は例えば６０分とする。半硬化状態の樹脂層２０に対して更に熱処理を行うことにより、樹脂層２０は収縮し、樹脂層２０の表面の高さが電極１８の上面の高さよりも低くなる（図７（ｂ）参照）。こうして、電極１８の上部が、樹脂層２０の表面から突出することとなる。樹脂層２０の表面から電極１８の上面までの高さは、例えば１μｍとなるようにする。

こうして、不良チップ１２_ＮＧに対して不良チップマーク１４によるマーキングが施された図８に示す半導体基板８が製造される。

次いで、電極１８上及びその周囲の樹脂層２０上に、半田バンプ２２を形成する（図７（ｃ）参照）。電極１８の上部が、樹脂層２０の表面から突出しているため、半田バンプ２２は、電極１８の上面のみならず、電極１８の側面をも覆うように形成されることとなる。このため、電極１８の上面と樹脂層２０の表面とが互いにほぼ同じ高さになっている場合と比較して、電極１８に半田バンプ２２をより強固に固定することができ、電極１８と半田バンプ２２とを互いに確実に電気的に接続することができる。

こうして半田バンプ２２までが形成された半導体基板８は、ダイシング工程により、個々の半導体チップ１２にダイシングされる。不良チップ１２_ＮＧに対しては不良チップマーク１４により直接マーキングが施されているので、ダイシングされた複数の半導体チップ１２において、不良チップ１２_ＮＧを容易に識別することができる。

このように、本実施形態では、半導体ウェハ１０の表面を封止する樹脂層２０と色彩が異なる不良チップマーク１４を不良チップ１２_ＮＧに形成しておき、樹脂層２０で封止した後に樹脂層２０の表層部を研磨することにより、不良チップマーク１４の上面を露出させる。このため、本実施形態によれば、不良チップ１２_ＮＧを容易に識別することができる。

しかも、本実施形態では、樹脂層２０を熱処理により収縮させ、これにより、電極１８の上部を樹脂層２０の表面の上方に突出させる。このため、本実施形態によれば、電極１８の上面のみならず電極１８の側面にも接するように半田バンプ２２を形成することができる。従って、本実施形態によれば、半田バンプ２２を電極１８に確実に固定することができ、信頼性の高い半導体装置を提供することができる。

［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図９を用いて説明する。図９は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体基板及び半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。

本実施形態による半導体装置の製造方法は、半導体ウェハ１０の表面を封止する樹脂層２０の材料として感光性樹脂を用い、フォトグラフィ技術により、電極１８の上部を露出させることに主たる特徴がある。

不良チップマーク１４を形成するまでの工程は、図３、図４（ａ）乃至図５（ｃ）、及び図６に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。なお、本実施形態では、不良チップマーク１４の材料として感光性樹脂を用い、後述するように、フォトリソグラフィ技術により、樹脂層２０とともに不良チップマーク１４の上部を除去できるようにしておく。具体的には、不良チップマーク１４の材料として、例えばエポキシ樹脂を用いる。

次いで、電極１８、不良チップマーク１４が形成された半導体基板８表面の全面に、例えばスピンコート法により、感光性樹脂よりなる樹脂層２０を形成する。樹脂層２０の材料としては、例えば感光性ポリイミド樹脂（ＨＤ７０００）を用いる。

次いで、熱処理を行うことにより、樹脂層２０を乾燥させる。熱処理には、例えばホットプレートを用いる。熱処理温度は例えば８０℃とし、熱処理時間は例えば２分とする。

次いで、熱処理を行うことにより、樹脂層２０を半硬化させる。熱処理には、例えばオーブンを用いる。熱処理温度は例えば１２０℃とし、熱処理時間は例えば２分とする。

こうして、例えば膜厚１０μｍの感光性樹脂よりなる半硬化状態の樹脂層２０が形成される。樹脂層２０により半導体ウェハ１０の表面が封止され、電極１８、不良チップマーク１４が樹脂層２０に埋め込まれる（図９（ａ）参照）。

次いで、フォトリソグラフィ技術を用い、電極１８上の樹脂層２０、不良チップマーク１４上の樹脂層２０、及び不良チップマーク１４の上部を部分的に除去する。

樹脂層２０及び不良チップマーク１４の材料としてポジ型の感光性樹脂を用いた場合、電極１８が形成された領域及び不良チップマーク１４が形成された領域を露出し、他の領域を覆うマスクを介して、電極１８上の樹脂層２０、不良チップマーク１４上の樹脂層２０、及び不良チップマーク１４の上部を露光する。次いで、現像液により、露光された電極１８上の樹脂層２０、不良チップマーク１４上の樹脂層２０、及び不良チップマーク１４の上部を部分的に除去する。

樹脂層２０及び不良チップマーク１４の材料としてネガ型の感光性樹脂を用いた場合、電極１８が形成された領域及び不良チップマーク１４が形成された領域を覆い、他の領域を露出するマスクを介して、他の領域における樹脂層２０を露光する。次いで、現像液により、未露光の電極１８上の樹脂層２０、不良チップマーク１４上の樹脂層２０、及び不良チップマーク１４の上部を部分的に除去する。

こうして、電極１８の上面及び不良チップマーク１４の上面が樹脂層２０の表面から露出する（図９（ｂ）参照）。

次いで、再度、熱処理を行うことにより、樹脂層２０を十分に硬化させる。熱処理には、例えばオーブンを用いる。熱処理温度は例えば３５０℃とし、熱処理時間は例えば６０分とする。半硬化状態の樹脂層２０に対して更に熱処理を行うことにより、樹脂層２０は収縮し、樹脂層２０の表面の高さが電極１８の上面の高さよりも低くなる（図９（ｃ）参照）。こうして、電極１８の上部が、樹脂層２０の表面から突出することとなる。樹脂層２０の表面から電極１８の上面までの高さは、例えば１μｍとなるようにする。

こうして、本実施形態による半導体基板８が製造される。

次いで、電極１８上及びその周囲の樹脂層２０上に、半田バンプ２２を形成する（図９（ｄ）参照）。

半田バンプ２２までが形成された半導体基板８は、ダイシング工程により、個々の半導体チップ１２にダイシングされる。

本実施形態による半導体装置の製造方法のように、半導体ウェハ１０の表面を封止する樹脂層２０の材料として感光性樹脂を用い、フォトグラフィ技術により、電極１８の上面及び不良チップマーク１４の上面を樹脂層２０の表面から露出させるようにしてもよい。

なお、本実施形態では、不良チップマーク１４の材料として感光性樹脂を用い、フォトリソグラフィ技術により、不良チップマーク１４の上部をも除去したが、必ずしも不良チップマーク１４の材料として感光性樹脂を用いる必要はない。フォトリソグラフィ技術により不良チップマーク１４上の樹脂層２０を除去することにより、不良チップマーク１４の上面を樹脂層２０の表面から露出させることができればよい。

［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図１０及び図１１を用いて説明する。図１０及び図１１は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体基板及び半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。

本実施形態による半導体装置の製造方法は、電極１８を形成する工程に先立って不良チップマーク１４を形成し、電解めっき法により電極１８を形成するために用いた樹脂層を、半導体ウェハ１０の表面を封止する樹脂層２０としてそのまま用いることに主たる特徴がある。

電極パッド１６を形成するまでの工程は、図３及び図４（ａ）に示す第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。

次いで、検査工程により不良と判定された不良チップ１２_ＮＧにおいて、最上層の層間絶縁膜上に、樹脂よりなる不良チップマーク１４を形成する（図１０（ａ）参照）。不良チップマーク１４の高さは、例えば２０μｍとする。不良チップマーク１４の色彩は、この後に形成する樹脂層２０とは異なる色彩に設定する。不良チップマーク１４の材料として、例えばエポキシ樹脂を用いる。

次いで、不良チップマーク１４が形成された半導体基板８表面の全面に、例えばスピンコート法により、膜厚３０μｍの感光性樹脂よりなる樹脂層２０を形成する（図１０（ｂ）参照）。樹脂層２０の材料としては、例えば感光性ポリイミド樹脂（ＨＤ７０００）を用いる。

次いで、フォトリソグラフィ技術を用い、電極パッド１６に達する開口部２８を樹脂層２０に形成する（図４（ｄ）参照）。

次いで、樹脂層２０が形成された半導体基板８表面の全面に、例えばスパッタ法により、例えば膜厚５０ｎｍのＣｒ膜を形成する。次いで、Ｃｒ膜上に、例えばスパッタ法により、例えば膜厚５００ｎｍのＣｕ膜を形成する。こうして、樹脂層２０上、樹脂層２０の開口部２８に露出した側面、及び開口部２８に露出した電極パッド１０上に、Ｃｒ膜とＣｕ膜とが順次積層されてなる積層膜１８ａを形成する（図１０（ｃ）参照）。

次いで、電解めっき法により、積層膜１８ａをシード層として、開口部２６内及び樹脂層２０上に、例えば膜厚５００ｎｍのＣｕ膜１８ｂを形成する（図１１（ａ）参照）。

次いで、例えばＣＭＰ法により、樹脂層２０の厚さが例えば１５μｍになるまで、Ｃｕ膜１８ｂ、積層膜１８ｂ、樹脂層２０の表層部、不良チップマーク１４の上部を研磨する。これにより、開口部２８内に、積層膜１８ａとＣｕ膜１８ｂとにより構成される電極１８が形成される。また、不良チップマーク１４の上面が樹脂層２０の表面から露出する（図１１（ｂ）参照）。

次いで、熱処理を行うことにより、樹脂層２０を十分に硬化させる。熱処理には、例えばオーブンを用いる。熱処理温度は例えば３５０℃とし、熱処理時間は例えば６０分とする。樹脂層２０に対して熱処理を行うことにより、樹脂層２０は収縮し、樹脂層２０の表面の高さが電極１８の上面の高さよりも低くなる（図１１（ｃ）参照）。こうして、電極１８の上部を、樹脂層２０の表面から突出させる。樹脂層２０の表面から電極１８の上面までの高さは、例えば１μｍとなるようにする。

こうして、本実施形態による半導体基板８が製造される。

次いで、電極１８上及びその周囲の樹脂層２０上に、半田バンプ２２を形成する（図１１（ｄ）参照）。

上述のように、本実施形態による半導体装置の製造方法では、電極１８を形成する工程に先立って不良チップマーク１４を形成し、電解めっき法により電極１８を形成するために用いた樹脂層を、半導体ウェハ１０の表面を封止する樹脂層２０としてそのまま用いている。このため、第１実施形態による半導体装置の製造方法のように電極１８を形成するためのフォトレジスト膜２４を別途形成する必要がない。したがって、本実施形態によれば、第１実施形態による場合と比較して、より簡略な工程で半導体基板８を製造することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、スピンコート法により樹脂層２０を形成する場合を例に説明したが、樹脂層２０の形成方法はスピンコート法に限定されるものではない。例えば、樹脂層２０の形成方法として、スプレーコート法、スロットコート法、カーテンコート法、蒸着法、スパッタ法等を用いてもよい。

また、上記実施形態では、熱処理を行うことにより樹脂層２０を収縮させ、電極１８を樹脂層２０の表面から突出させる場合を例に説明したが、電極１８を突出させる方法は、熱処理による方法に限定されるものではない。例えば、電極１８の上面を樹脂層２０の表面から露出させた後に、プラズマ、レーザ光、紫外線等を照射することにより樹脂層２０の表層部を分解除去し、電極１８の上部を樹脂層２０の表面から突出させてもよい。また、熱により樹脂層２０の表層部を分解除去し、電極１８の上部を樹脂層２０の表面から突出させてもよい。

また、上記実施形態では、樹脂層２０の表層部、電極１８の上部、及び不良チップマーク１４の上部をＣＭＰ法により研磨し、電極１８の上部及び不良チップマーク１４の上部を樹脂層２０の表面から露出させる場合を例に説明したが、電極１８の上部及び不良チップマーク１４の上部を露出させる方法は、ＣＭＰ法に限定されるものではない。例えば、樹脂層２０の表層部、電極１８の上部、及び不良チップマーク１４の上部をダイヤモンドよりなるバイト等を用いて切削することによりこれらを除去し、電極１８の上部及び不良チップマーク１４の上部を樹脂層２０の表面から露出させてもよい。

ダイヤモンドよりなるバイトを用いた樹脂層２０の表層部等の切削は、例えば以下のようにして行うことができる。

例えば図５（ｄ）に示すように樹脂層２０までを形成した後、半導体基板８を、超精密旋盤のチャックテーブル上に、真空吸着により固定する。チャックテーブルとは、基板等を加工する際に、基板等を固定するための台のことである。半導体基板８をチャックテーブル上に固定する際には、半導体基板８の裏面側、即ち、電極１８や樹脂層２０が形成されていない側の面をチャックテーブルに固定する。なお、半導体基板８をチャックテーブル上に固定する際には、ピンチャックを用いることが好ましい。

次いで、半導体基板８を回転させながら、ダイヤモンドよりなるバイトを用いて、樹脂層２０の表層部、電極１８の上部、及び不良チップマーク１４の上部を切削する。

樹脂層２０の表層部、電極１８の上部、及び不良チップマーク１４を切削する際の条件は、例えば以下の通りとする。

バイトのすくい角を例えば１０度とする。なお、すくい角とは、被切削物の切削面に対して垂直な面と、工具刃先の進行方向の前面（すくい面）とのなす角度のことである。一般に、すくい角が大きくなる程切れ具合は良くなるが、その反面で刃先へのダメージが大きくなり刃先の寿命が短くなる傾向がある。チャックテーブルの回転数は、例えば２０００ｒｐｍ程度とする。バイトの切り込み量は、例えば２μｍ程度とする。なお、切り込み量とは、切削を行う際におけるバイトの切り込み深さのことである。バイトの送りは、例えば５０ｍｍ／分とする。なお、送りとは、切削を行う際にチャックテーブルの半径方向、即ち、チャックテーブルにおける外縁の一点と回転中心とを結ぶ方向にバイトを進めていく速度のことである。なお、切削条件は上記に限定されるものではない。

また、上記実施形態では、電極１８の上部が樹脂層２０の表面から突出している場合を例に説明したが、電極１８は、上部が樹脂層２０の表面から突出している場合に限定されるものではなく、電極１８の上面が樹脂層２０の表面から露出していればよい。

また、上記実施形態では、樹脂層２０の表層部及び不良チップマーク１４の上部を除去することにより、不良チップマーク１４の上面を樹脂層２０の表面から露出させる場合を例に説明したが、不良チップマーク１４の上面が樹脂層２０の表面から露出するまで樹脂層２０の表層部を除去すれば、不良チップマーク１４の上部は除去しなくてもよい。

また、上記実施形態では、電解めっき法により電極１８を形成する場合を例に説明したが、電極１８を形成する方法は電解めっき法に限定されるものではなく、あらゆる方法を用いることができる。

以上詳述したように、本発明の特徴をまとめると以下のようになる。

（付記１）
半導体ウェハ上に、複数の半導体チップを形成する工程と、
前記複数の半導体チップの各々に対して検査を行う工程と、
前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、
前記半導体ウェハを覆うように、前記構造物と色彩が異なる樹脂層を形成する工程と、
前記樹脂層の表層部を除去することにより、前記構造物の上面を前記樹脂層の表面から露出させる工程と
を有することを特徴とする半導体装置の製造方法。

（付記２）
付記１記載の半導体装置の製造方法において、
前記樹脂層を形成する工程の前に、前記半導体チップ上に電極を形成する工程を更に有し、
前記構造物の上面を前記樹脂層の表面から露出させる工程では、前記樹脂層の表層部とともに前記電極の上部をも除去することにより、前記電極の上面をも前記樹脂層の表面から露出させる
ことを特徴とする半導体装置の製造方法。

（付記３）
付記１又は２記載の半導体装置の製造方法において、
前記構造物の上面を前記樹脂層の表面から露出させる工程では、前記樹脂層の表層部を研磨又は切削することにより、前記構造物の上面を前記樹脂層の表面から露出させる
ことを特徴とする半導体装置の製造方法。

（付記４）
付記１又は２記載の半導体装置の製造方法において、
前記樹脂層を形成する工程では、感光性樹脂よりなる前記樹脂層を形成し、
前記構造物の上面を前記樹脂層の表面から露出させる工程では、前記樹脂層を露光及び現像することにより、前記構造物の上面を前記樹脂層の表面から露出させる
ことを特徴とする半導体装置の製造方法。

（付記５）
付記１記載の半導体装置の製造方法において、
前記樹脂層を形成する工程の後、前記構造物の上面を前記樹脂層の表面から露出させる工程の前に、前記半導体チップに達する開口部を前記樹脂層に形成する工程と、前記開口部内及び前記樹脂層上に導体膜を形成する工程とを更に有し、
前記構造物の上面を前記樹脂層の表面から露出させる工程では、少なくとも前記構造物の上面が露出するまで前記導体膜及び前記樹脂層を研磨除去することにより、前記開口部内に前記導体膜よりなる電極を形成する
ことを特徴とする半導体装置の製造方法。

（付記６）
付記１乃至５のいずれかに記載の半導体装置の製造方法において、
前記構造物の上面を前記樹脂層の表面から露出させる工程では、前記樹脂層の表層部及び前記構造物の上部を除去することにより、前記構造物の上面を前記樹脂層の表面から露出させる
ことを特徴とする半導体装置の製造方法。

（付記７）
付記２又は５記載の半導体装置の製造方法において、
前記構造物の上面を前記樹脂層の表面から露出させる工程の後、前記樹脂層の表面の高さを低くすることにより、前記電極の上部を前記樹脂層の表面から突出させる工程を更に有する
ことを特徴とする半導体装置の製造方法。

（付記８）
付記７記載の半導体装置の製造方法において、
前記電極の上部を前記樹脂層の表面から突出させる工程では、熱処理を行うことにより前記樹脂層を収縮させて、前記樹脂層の表面の高さを低くする
ことを特徴とする半導体装置の製造方法。

（付記９）
付記７記載の半導体装置の製造方法において、
前記電極の上部を前記樹脂層の表面から突出させる工程では、前記樹脂層の表層部を除去することにより、前記樹脂層の表面の高さを低くする
ことを特徴とする半導体装置の製造方法。

（付記１０）
付記７乃至９のいずれかに記載の半導体装置の製造方法において、
前記電極の上部を前記樹脂層の表面から突出させる工程の後、前記電極の上部に接続された半田バンプを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。

（付記１１）
半導体ウェハ上に形成された複数の半導体チップと、
前記複数の半導体チップのうちの不良チップ上に形成された構造物と、
前記半導体ウェハを覆うように形成された樹脂層とを有し、
前記構造物の色彩が前記樹脂層の色彩と異なっており、
前記構造物の上面が前記樹脂層の表面から露出している
ことを特徴とする半導体基板。

（付記１２）
付記１１記載の半導体基板において、
前記半導体チップ上に形成され、上面が前記樹脂層の表面から露出した電極を更に有する
ことを特徴とする半導体基板。

（付記１３）
付記１２記載の半導体基板において、
前記電極の上部は、前記樹脂層の表面から突出している
ことを特徴とする半導体基板。

（付記１４）
付記１３記載の半導体基板において、
前記電極の上部に接続された半田バンプを更に有する
ことを特徴とする半導体基板。

本発明の第１実施形態による半導体基板の構造を示す概略図である。本発明の第１実施形態による半導体基板の半田バンプが形成された状態を示す断面図である。本発明の第１実施形態による半導体装置の製造方法を示す工程図（その１）である。本発明の第１実施形態による半導体装置の製造方法を示す工程図（その２）である。本発明の第１実施形態による半導体装置の製造方法を示す工程図（その３）である。本発明の第１実施形態による半導体装置の製造方法を示す工程図（その４）である。本発明の第１実施形態による半導体装置の製造方法を示す工程図（その５）である。本発明の第１実施形態による半導体装置の製造方法を示す工程図（その６）である。本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。

符号の説明

８…半導体基板
１０…半導体ウェハ
１２…半導体チップ
１２_ＮＧ…不良チップ
１４…不良チップマーク
１６…配線（電極パッド）
１８…電極
１８ａ…積層膜
１８ｂ…Ｃｕ膜
２０…樹脂層
２２…半田バンプ
２４…フォトレジスト膜
２６…開口部
２８…開口部

Claims

半導体ウェハ上に、複数の半導体チップを形成する工程と、
前記半導体チップ上に電極を形成する工程と、
前記複数の半導体チップの各々に対して検査を行う工程と、
前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、
前記半導体ウェハを覆うように、前記構造物と色彩が異なる樹脂層を形成する工程と、
前記樹脂層の表層部とともに前記電極の上部を除去することにより、前記構造物の上面と前記電極の上面を前記樹脂層の表面から露出させる工程と
を有することを特徴とする半導体装置の製造方法。
半導体ウェハ上に、複数の半導体チップを形成する工程と、
前記複数の半導体チップの各々に対して検査を行う工程と、
前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、
前記半導体ウェハを覆うように、前記構造物と色彩が異なる樹脂層を形成する工程と、
前記樹脂層の表層部を研磨又は切削することにより、前記構造物の上面を前記樹脂層の表面から露出させる工程と
を有することを特徴とする半導体装置の製造方法。
半導体ウェハ上に、複数の半導体チップを形成する工程と、
前記複数の半導体チップの各々に対して検査を行う工程と、
前記複数の半導体チップのうちの不良チップ上に、構造物を形成する工程と、
前記半導体ウェハを覆うように、前記構造物と色彩が異なり、感光性樹脂よりなる樹脂層を形成する工程と、
前記樹脂層を露光及び現像することにより、前記構造物の上面を前記樹脂層の表面から露出させる工程と
を有することを特徴とする半導体装置の製造方法。
半導体ウェハ上に形成された複数の半導体チップと、
前記複数の半導体チップのうちの不良チップ上に形成された構造物と、
前記半導体ウェハを覆うように形成された樹脂層とを有し、
前記構造物の色彩が前記樹脂層の色彩と異なっており、
前記構造物の上面が前記樹脂層の表面から露出している
ことを特徴とする半導体基板。
請求項４記載の半導体基板において、
前記半導体チップ上に形成され、上面が前記樹脂層の表面から露出した電極を更に有する
ことを特徴とする半導体基板。
請求項５記載の半導体基板において、
前記電極の上部は、前記樹脂層の表面から突出している
ことを特徴とする半導体基板。
請求項６記載の半導体基板において、
前記電極の上部に接続された半田バンプを更に有する
ことを特徴とする半導体基板。