KR100552988B1 - 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 - Google Patents

반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 Download PDF

Info

Publication number
KR100552988B1
KR100552988B1 KR1019997011032A KR19997011032A KR100552988B1 KR 100552988 B1 KR100552988 B1 KR 100552988B1 KR 1019997011032 A KR1019997011032 A KR 1019997011032A KR 19997011032 A KR19997011032 A KR 19997011032A KR 100552988 B1 KR100552988 B1 KR 100552988B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
base metal
semiconductor device
Prior art date
Application number
KR1019997011032A
Other languages
English (en)
Other versions
KR20010013055A (ko
Inventor
노자와가즈히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010013055A publication Critical patent/KR20010013055A/ko
Application granted granted Critical
Publication of KR100552988B1 publication Critical patent/KR100552988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

기판 소재의 선택이나 접속후에 공정을 추가하지 않고서 접속 신뢰성을 확보하면서, 직접 기판에 접속할 수 있고, 또한, 전자기기를 소형화, 경량화할 수 있는 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기이다. 반도체 장치는, 전극(104)을 갖는 반도체 소자(100)와, 전극(104)에 접속되는 배선층(120)과, 전극(104)을 피하는 위치에서 배선층(120)에 형성되는 도통층(122)과, 도통층(122)의 외주 윤곽을 넘는 크기로 도통층(122)의 위에 형성되어 도통층(122)보다도 변형하기 쉬운 하지 금속층(124)과, 하지 금속층(124)의 위에 설치되는 범프(200)와, 도통층(122)의 주위에 형성되는 수지층(126)을 포함한다.
하지 금속층, 배선층

Description

반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기{Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus}
본 발명은 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기에 관한 것이다.
종래의 땜납 범프의 하지 금속은, 전극(통상은 알루미늄)의 바로 위에 거의 동일 사이즈로 형성된 배리어 메탈 박막과, 그 바로 위에 거의 동일 사이즈로 형성되는 동시에 땜납이 젖기 쉬운 금속 박막으로 구성되어 있다. 또한, 반도체 칩상에 배선층이 형성되는 구조에서도, 같은 구조였다.
최근, 전자기기의 소형화에 따라 땜납 범프를 갖는 반도체 장치를 기판에 직접 접속하고, 또한, 전자기기를 소형화, 경량화하고자 하는 움직임이 활발해지고 있다. 이러한 상황하에서, 반도체 소자와는 열팽창 계수가 크게 다른 기판으로의 접속 신뢰성의 요구가 높아져 왔다. 예를 들면, 특공평 7-105586 호 공보에 개시되어 있는 바와 같이, 땜납 범프와 거의 같은 크기의 하지 금속을, 다층의 금속층으로 하여, 응력 완화를 도모하는 구조가 제안되어 있다.
그러나, 반도체 장치의 실제의 접속 시에는, 열팽창 계수가 반도체 칩에 가까운 한정된 기판에 실장하거나, 또는 반도체 칩의 사이즈를 한정하거나, 또는 접속후에 공정을 추가하여 수지를 주입하는 등, 공정이 복잡하게 되거나 재료 비용이 드는 문제가 있었다.
본 발명은 이러한 문제점을 해결하는 것으로, 그 목적은, 기판 소재의 선택이나, 접속후에 공정을 추가하는 일없이 접속 신뢰성을 확보하면서, 직접 기판에 접속할 수 있고, 또한, 전자기기를 소형화, 경량화할 수 있는 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기를 제공하는 것에 있다.
(1) 본 발명에 관계되는 반도체 장치는, 전극을 갖는 반도체 소자와,
상기 전극에 접속되는 배선층과,
상기 전극을 피하는 위치에서 상기 배선층에 형성되는 도통층과,
상기 도통층의 외주 윤곽을 넘는 크기로 상기 도통층의 위에 형성되고, 상기 도통층보다도 변형하기 쉬운 하지 금속층과,
상기 하지 금속층의 위에 설치되는 범프와,
상기 도통층의 주위에 형성되는 수지층(절연 보호층)을 포함한다.
본 발명에 의하면, 열 응력에 의해 도통층이 변형하는 동시에, 하지 금속층도 변형한다. 도통층의 주위에는 수지층이 형성되어 있기 때문에, 열 응력의 대부분은 도통층보다도 하지 금속층에 가해져서, 하지 금속층은 크게 변형할 수 있기 때문에, 열 응력을 흡수할 수 있다. 그 결과, 열 응력의 도통층에 걸리는 힘이 경감하고, 도통층의 전단에 의한 도통 불량을 억제할 수 있다.
(2) 본 반도체 장치에 있어서,
상기 범프는, 상기 도통층의 외주 윤곽을 넘는 크기로 형성되고,
상기 범프와 상기 하지 금속층이 접촉하는 영역의 투영 면적이, 상기 하지 금속층과 상기 도통층이 접촉하는 영역의 투영 면적보다도 커도된다.
(3) 본 반도체 장치에 있어서,
상기 수지층은, 상기 하지 금속층의 하면의 적어도 일부에 접촉해도 된다.
(4) 본 반도체 장치에 있어서,
상기 수지층은, 상기 하지 금속층의 하면으로부터 떨어져 형성되어도 된다.
(5) 본 반도체 장치에 있어서,
상기 하지 금속층의 하면과 상기 수지층과의 사이에 접착제가 형성되어도 된다.
(6) 본 반도체 장치에 있어서,
상기 도통층은, 높이가 12 내지 300μm 정도이고, 직경이 20 내지 100μm 정도라도 된다.
이것에 의하면, 도통층이 변형하기 쉽기 때문에 열 응력을 효율 높게 흡수할 수 있다.
(7) 본 발명에 관계되는 회로 기판에는, 상기 반도체 장치가 실장되어 있다.
(8) 본 발명에 관계되는 전자기기는, 상기 반도체 장치를 구비한다.
(9) 본 발명에 관계되는 반도체 장치의 제조 방법은, 전극과 상기 전극에 접속된 배선층이 형성된 반도체 소자를 준비하는 공정과,
상기 전극을 피하는 위치에서 상기 배선층에 도통층을 형성하는 공정과,
상기 도통층의 외주 윤곽을 넘는 크기로, 또한, 상기 도통층보다도 변형하기 쉬운 하지 금속층을 상기 도통층의 위에 형성하는 공정과,
상기 하지 금속층의 위에 범프를 설치하는 공정과,
상기 도통층의 주위에 수지층을 형성하는 공정을 포함한다.
본 발명에 의해서 제조되는 반도체 장치에 의하면, 열 응력에 의해 도통층이 변형하는 동시에, 하지 금속층도 변형한다. 도통층의 주위에는 수지층이 형성되어 있기 때문에, 열 응력의 대부분은 도통층보다도 하지 금속층에 가해져서, 하지 금속층은 크게 변형할 수 있기 때문에, 열 응력을 흡수할 수 있다. 그 결과, 열 응력의 도통층에 걸리는 힘이 경감하고, 도통층의 전단에 의한 도통 불량을 억제할 수 있다.
(10) 본 반도체 장치의 제조 방법에 있어서,
상기 도통층 및 상기 수지층을 형성하는 공정은,
상기 배선상에서 상기 도통층의 형성 영역을 개구부로서 개구시키고, 상기 수지층을 형성하는 제 1 공정과,
인쇄에 의해서 상기 개구부에, 바인더에 도전 필러가 분산되어 이루어지는 도전 페이스트를 충전하는 제 2 공정과,
상기 도전 페이스트를 가열하여, 상기 바인더를 경화시켜 상기 배선에 밀착시키는 제 3 공정을 포함해도 된다.
이것에 의하면, 인쇄에 의해서 도전 페이스트를, 수지층의 개구부에 간단히 충전할 수 있다.
(11) 본 반도체 장치의 제조 방법에 있어서,
상기 제 3 공정에서, 상기 도전 필러를 녹여 상기 배선에 밀착시켜도 된다.
이것에 의하면, 도전 필러를 용융시키기 때문에, 배선에 밀착한 도통층을 형성할 수 있다.
(12) 본 반도체 장치의 제조 방법에 있어서,
상기 하지 금속층을 형성하는 공정은, 상기 도통층 및 상기 수지층을 형성한 후에, 상기 도통층과의 접촉부분을 피하여 접착제가 형성된 금속박을 상기 도통층 및 상기 수지층상에 진공하에서 접착하고, 대기압하에서 상기 도통층과 상기 금속박과의 사이의 공간을 진공으로 하여, 상기 도통층과 상기 금속박을 밀착시키는 제 1 공정과,
상기 금속박을, 상기 하지 금속층의 형상으로 패터닝하는 제 2 공정을 포함해도 된다.
이것에 의하면, 금속박을 접착하여 패터닝하는 것으로, 간단히 하지 금속층을 형성할 수 있다.
(13) 본 반도체 장치의 제조 방법에 있어서,
상기 도통층 및 상기 하지 금속층을 형성하는 공정은,
상기 도통층의 형성 영역을 포함하는 영역에, 제 1 도전 재료를 형성하는 제 1 공정과,
상기 도통층의 형성 영역에 대응하는 동시에 상기 제 1 도전 재료상에 위치하는 제 1 개구부가 형성된 제 1 레지스트층을 형성하는 제 2 공정과,
상기 제 1 개구부내에서 상기 제 1 도전 재료상에 제 2 도전 재료를 형성하는 제 3 공정과,
상기 하지 금속층의 형성 영역에 대응하는 제 2 개구부가 형성된 제 2 레지스트층을, 상기 제 1 레지스트층상에 형성하는 제 4 공정과,
상기 제 2 개구부에 금속 재료를 형성하여 상기 하지 금속층을 형성하는 제 5 공정과,
상기 제 1 및 제 2 레지스트층을 제거하여, 상기 제 1 도전 재료를 패터닝하고, 상기 제 1 도전 재료의 일부 및 상기 제 2 도전 재료로부터 상기 도통층을 형성하는 제 6 공정을 포함해도 된다.
도 1은 본 발명의 제 1 실시 형태에 관계되는 반도체 장치를 도시하는 도면.
도 2는 본 발명의 제 1 실시 형태의 변형예에 관계되는 반도체 장치를 도시하는 도면.
도 3은 본 발명의 제 1 실시 형태의 변형예에 관계되는 반도체 장치를 도시 하는 도면.
도 4a 내지 도 4c는 본 발명의 제 2 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면.
도 5a 내지 도 5c는 본 발명의 제 2 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면.
도 6a 및 도 6b는 본 발명의 제 2 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면.
도 7a 내지 도 7c는 본 발명의 제 3 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면
도 8a 내지 도 8c는 본 발명의 제 3 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면
도 9는 본 실시 형태에 관계되는 반도체 장치가 실장된 회로 기판을 도시하는 도면.
도 10은 본 실시 형태에 관계되는 반도체 장치를 구비하는 전자기기를 도시하는 도면.
이하, 본 발명의 적합한 실시 형태에 대해서 도면을 참조하여 설명한다.
(제 1 실시 형태)
도 1은 본 발명의 제 1 실시 형태에 관계되는 반도체 장치를 도시하는 도면이다. 도 1에 도시하는 반도체 장치는, 반도체 소자(반도체 칩)(100)에, 응력 완화기능을 통하여 범프(200)가 설치된 것이다. 이 형태는, 응력 완화 기능을 갖는 플립 칩이라고 말할 수 있지만, CSP(Chip Size/Scale Package)로 분류할 수도 있다.
반도체 소자(100)는, 게이트 등으로 구성되는 소자군(도시하지 않음)을 갖는다. 반도체 소자(100)에는, 복수의 전극(104)이 형성되어 있다. 반도체 소자(100)에 있어서의 전극(104)이 형성된 면에는, 전극(104)을 피하여, 절연층(106)이 형성되어 있다. 실리콘의 산화막으로 절연층(106)을 형성할 수 있다. 또한, 다른 예로서는 실리콘의 질화막이나 폴리이미드 등을 사용하는 것도 가능하다. 전극(104)에는 배선층(120)이 접속되고, 전극(104)을 피하는 영역에 도달할 때까지 배선층(120)이 연장되어 있다. 배선층(120)은, 절연층(106)상에 형성되어 있다.
배선층(120)에 있어서의 전극(104)을 피하는 위치(부분 또는 영역)에, 도통층(122)이 형성되어 있다. 도통층(122)은, Ni를 포함하는 합금, Cu를 포함하는 합금, Cu, Ni, Sn, 땜납(solder), Au, Ag, Fe, Zn, Cr 및 Co 중 어느 하나로 형성할 수 있다. 도통층(122)의 높이는, 약 12μm 이상, 바람직하게는 약 15μm 이상, 더욱 바람직하게는 20μm이다. 도통층(122)의 높이는, 약 300μm 이하, 바람직하게는 약 200μm 이하이고, 약 100μm 이하이면 간단한 방법으로 제조할 수 있다. 도통층(122)은, 원주형을 이루고 있어도 되며, 그 직경은, 20 내지 100μm 정도인 것이 바람직하다. 도통층(122)은, 직경 60μm 정도이고, 높이 50μm 정도의 원주형이라도 된다. 도통층(122)이 변형하기 쉬운 형상을 하는 것으로, 그 전단에 의한 도통 불량이 없어진다. 도통층(122)의 제조 방법으로서, 전해 도금을 적용할 수 있다.
도통층(122)의 위에는, 예를 들면 구리 등으로 하지 금속층(124)이 형성되어 있다. 하지 금속층(124)은, 도통층(122)의 외주 윤곽을 넘는 크기로 형성되며, 도통층(122)보다도 변형하기 쉽다(탄성계수가 낮다). 변형하기 쉽게 하기 위해서, 하지 금속층(124)은, 도통층(122)보다도 얇은(높이가 낮다) 형상인 것이 바람직하다. 또는, 하지 금속층(124)을 변형하기 쉬운 재료로 형성해도 된다. 하지 금속층(124)은, 원주형을 이루어도 되며, 그 경우에는 직경 60μm 정도이고 높이 50μm 정도라도 된다. 하지 금속층(124)의 제조 방법으로서, 전해 도금을 적용할 수 있다.
배선층(120)상에는, 예를 들어 폴리이미드 수지로 이루어지는 수지층(126)이 형성되어 있다. 수지층(126)은, 배선층(120)의 보호막이 되는 절연 보호층이다. 수지층(126)은, 도통층(122)의 주위에 형성되어 있다. 수지층(126)은, 하지 금속층(124)의 하면의 전면에 접촉하도록 형성해도 된다. 그 경우에는, 하지 금속층(124)에 가해지는 열 응력이, 하지 금속층(124)의 하면의 전면에서 수지층(126)에 흡수된다.
또는, 도 2에 도시하는 변형예와 같이, 수지층(125)이 하지 금속층(124)으로부터 떨어져 형성되어도 된다. 그 경우에는, 하지 금속층(124)이 변형하기 쉽다. 또한, 도 2에 있어서, 절연층(106)상에 다른 절연층(108)이 형성되어 있다. 절연층(106)을 실리콘 산화막에 의해서 형성하며, 절연층(108)을 폴리이미드 수지로 형성해도 된다.
또는, 도 3에 도시하는 변형예와 같이, 수지층(127)이 하지 금속층(124)의 일부에 접촉해도 된다. 이 경우에는, 하지 금속층(124)의 하면에 있어서의 도통층(122)과의 접합 부분의 주위에 수지층(127)이 접촉하고, 하지 금속층(124)의 외주 단부에 수지층(127)이 접촉하지 않는 구성이어도 된다. 이와 같이, 하지 금속층(124)의 하면의 일부에 수지층(127)이 접촉하는 구성에 의하면, 수지층(127)에 의한 열 응력의 흡수와, 하지 금속층(124)의 변형의 용이함과의 조화를 도모할 수 있다.
하지 금속층(124)의 위에는 범프(200)가 설치된다. 범프(200)는, 땜납 범프인 것이 많다. 예를 들면, 크림 땜납 등의 땜납을 하지 금속층(124)에 놓고 가열하여, 땜납을 용융하여, 볼형의 범프(200)를 형성할 수 있다. 크림 땜납의 공급에는, 땜납 인쇄에 의한 방식을 적용할 수 있다. 범프(200)는, 도통층(122)의 외주 윤곽을 넘는 크기로 형성되는 것이 많다. 범프(200)와 하지 금속층(124)이 접촉하는 영역의 투영 면적이, 하지 금속층(124)과 도통층(122)이 접촉하는 영역의 투영 면적보다도 큰 것이 많다.
본 실시 형태에 의하면, 열 응력에 의해 도통층(122)이 변형하는 동시에, 하지 금속층(124)도 변형한다. 도통층(122)의 주위에는 수지층(126)이 형성되어 있기 때문에, 열 응력의 대부분은 도통층(122)보다도 하지 금속층(124)에 가해져서, 하지 금속층(124)은 크게 변형할 수 있기 때문에, 열 응력을 흡수할 수 있다. 그 결과, 열 응력의 도통층(122)에 걸리는 힘이 경감하고, 도통층(122)의 전단에 의한 도통 불량을 억제할 수 있다.
(제 2 실시 형태)
도 4a 내지 도 6b는, 본 발명의 제 2 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면이다. 본 실시 형태에서는, 도 4a에 도시하는 바와 같이, 전극(104)과, 이 전극(104)에 접속된 배선층(120)이 형성된 반도체 소자(100)를 준비한다. 또한, 반도체 소자(100)에는, 절연층(106)이 형성되어 있고, 절연층(106)상에 배선층(120)이 형성되어 있다.
다음에, 전극(104)을 피하는 위치에서 배선층(120)에 도통층을 형성하고, 도통층상에 하지 금속층을 형성한다. 상세하게는, 이하의 제 1 공정 내지 제 6 공정을 행한다.
(제 1 공정)
도 4a에 도시하는 바와 같이, 적어도 배선(120)상에서, 적어도 도통층의 형성 영역을 포함하는 영역에, 제 1 도전 재료(130)를 형성한다. 제 1 도전 재료(130)는, 반도체 소자(100)에 있어서의 전극(104)이 형성된 면의 전면에 형성해도 된다. 금속막(130)을 형성하는 방법으로서, 증착법이나 무전해 도금 등을 적용해도 되지만, 스퍼터링법이 바람직하다.
(제 2 공정)
도 4b에 도시하는 바와 같이, 도통층의 형성 영역에 대응하는 동시에 제 1 도전 재료(130)상에 위치하는 제 1 개구부(132)가 형성된 제 1 레지스트층(134)을 형성한다. 제 1 레지스트층(134)으로서 감광성 수지(포토레지스트)를 사용할 수 있다. 또한, 제 1 개구부(132)를 형성하는 방법으로서, 마스크를 개재시켜 노광, 현상하는 리소그래피(포토리소그래피)를 적용할 수 있다. 또는, 스크린 인쇄나 전사인쇄에 의해, 제 1 개구부(132)가 형성된 제 1 레지스트층(134)을 형성해도 된다.
(제 3 공정)
도 4c에 도시하는 바와 같이, 제 1 개구부(132)내에서 제 1 도전 재료(130)상에 제 2 도전 재료(136)를 형성한다. 예를 들어, 제 1 도전 재료(130)를 전극으로서, 제 1 개구부(132)의 내면을 도금액에 담그는 것으로, 제 2 도전 재료(136)를 형성할 수 있다. 이 경우, 전극의 취득 쪽으로서, 제 1 개구부(132)의 내면에 접촉침을 접촉하는 방법, 제 1 레지스트층(134)을 돌파하도록 접촉침을 접촉하는 방법 등이 있다. 또는, 증착, 스퍼터링 또는 무전해 도금에 의해서 제 2 도전 재료(136)를 형성해도 된다.
(제 4 공정)
도 5a에 도시하는 바와 같이, 하지 금속층의 형성 영역에 대응하는 제 2 개구부(142)가 형성된 제 2 레지스트층(144)을, 제 1 레지스트층(134)상에 형성한다. 제 2 레지스트층(144)은, 제 1 레지스트층(134)으로서 사용할 수 있는 재료로부터 선택할 수 있다. 제 2 개구부(142)의 형성 방법은, 제 1 레지스트층(134)의 제 1 개구부(132)의 형성 방법을 적용할 수 있다.
(제 5 공정)
도 5b에 도시하는 바와 같이, 제 2 개구부(142)에 금속 재료를 형성하여 하지 금속층(146)을 형성한다. 하지 금속층(146)을 형성하는 방법은, 제 2 도전 재료(136)를 형성할 때의 방법을 적용할 수 있다.
(제 6 공정)
도 5c에 도시하는 바와 같이, 제 1 및 제 2 레지스트층(134, 144)을 제거하여, 제 1 도전 재료(130)를 패터닝하고, 제 1 도전 재료(130)의 일부 및 제 2 도전 재료(136)로 도통층(148)을 형성한다. 제 1 도전 재료(130)를 패터닝하는 방법으로서, 용제를 사용하는 방법, 박리액을 사용하는 방법, 플라즈마에 의한 방법, 에칭에 의한 방법, 또는 이들을 조합한 방법이 있다.
이상의 공정이 끝나면, 도 6a에 도시하는 바와 같이, 도통층(148)의 주위에 수지층(150)을 형성한다. 수지층(150)은, 폴리이미드, 에폭시, 실리콘, 벤조사이클로부텐 등의 수지로 형성할 수 있다. 그 형성 방법으로서, 침적법, 로울 피복법, 스프레이법, 증착법, 포팅(potting)법 등을 적용해도 되지만, 회전 도포법을 적용하는 것이 바람직하다. 또한, 수지가 부착하지 않는 개소, 예를 들면 하지 금속층(146)의 상면 등에 부착한 경우는, 용제, 플라즈마, 에칭 등에서 선택적으로 수지를 제거할 수 있다. 또는, 수지로 하지 금속층(146)의 전면을 일단 덮은 후, 하지 금속층(146)의 상면이 노출할 때까지 수지를 제거해도 된다. 또는, 기계적으로 수지를 연마, 연삭하여, 하지 금속층(146)의 상면을 노출시켜도 된다.
다음에, 도 6b에 도시하는 바와 같이, 하지 금속층(146)상에 범프(200)를 설치한다. 예를 들면, 스크린 인쇄나 개별 공급 방법으로 크림 땜납을 하지 금속층(146)상에 놓고, 이것을 가열하여, 볼형의 범프(200)를 형성해도 된다. 또는, 용융 땜납을 개별로 공급하거나, 볼형의 땜납을 공급하여 가열해도 된다.
이상의 공정에 의해서 제조되는 반도체 장치에 의하면, 열 응력에 의해 도통층(148)이 변형하는 동시에, 하지 금속층(146)도 변형한다. 도통층(148)의 주위에는 수지층(150)이 형성되어 있기 때문에, 열 응력의 대부분은 도통층(148)보다도 하지 금속층(146)에 가해져서, 하지 금속층(146)은 크게 변형할 수 있기 때문에, 열 응력을 흡수할 수 있다. 그 결과, 열 응력의 도통층(148)에 걸리는 힘이 경감하고, 도통층(148)의 전단에 의한 도통 불량을 억제할 수 있다.
(제 3 실시 형태)
도 7a 내지 도 8c는, 본 발명의 제 3 실시 형태에 관계되는 반도체 장치의 제조 방법을 도시하는 도면이다.
(도통층 및 상기 수지층을 형성하는 공정)
(제 1 공정)
도 7a에 도시하는 바와 같이, 배선(120)상에서 도통층의 형성 영역을 개구부(162)로서 개구시켜, 수지층(160)을 형성한다.
(제 2 공정)
도 7a 및 도 7b에 도시하는 바와 같이, 스텐실의 개구부를 개구부(162)에 맞추어서, 스퀴지(166)에 의해서 도전 페이스트(168)를 개구부(162)에 충전한다. 즉, 스크린 인쇄를 행한다. 여기서, 도전 페이스트(168)는, 바인더에 도전 필러가 분산되어 이루어진다. 스크린 인쇄에 의하면, 복수의 개구부(162)에 일괄로 도전 페이스트(168)를 충전할 수 있다. 또는, 디스펜스 인쇄를 행해도 된다. 디스펜스 인쇄는, 개구부(162)가 깊을 때에 적합하다.
(제 3 공정)
도 7c에 도시하는 바와 같이, 도전 페이스트(168)를 가열하여, 바인더를 경화시킨다. 또한, 바인더를 소성해도 되고, 도전 필러를 용융시켜도 된다. 예컨대, 도전 페이스트(168)에 레이저를 조사해도 된다. 이로써, 도전 페이스트(168)가 배선(120)에 면 접촉하기 때문에, 배선(120)상에 밀착한 도통층(170)이 형성된다. 이상의 공정에 의하면, 도금 공정 없이 도통층(170)을 형성할 수 있다.
(하지 금속층을 형성하는 공정)
(제 1 공정)
도 8a에 도시하는 바와 같이, 도통층(170)과의 접촉부분을 피하여 접착제가 형성된 금속박(172)을, 도통층(170) 및 수지층(160)상에 접착한다. 이 공정을 진공하에서 행한다. 다음에, 기압을 대기압으로 하고, 도 8b에 도시하는 바와 같이, 도통층(170)과 금속박(172)과의 사이의 공간을 진공으로 하여, 도통층(170)과 금속박(172)을 밀착시킨다. 이렇게 함으로써, 도통층(170)과 금속박(172)과의 사이의 저항치가 내려간다.
(제 2 공정)
도 8c에 도시하는 바와 같이, 금속박(172)을 하지 금속층(176)의 형상으로 패터닝한다. 그 후, 하지 금속층(176)의 위에 범프를 설치한다. 도통층(170)은 도전 페이스트로 구성되어 있지만, 하지 금속층(176)이 개재하기 때문에, 도전 페이스트와 범프가 직접 접촉하지 않는다. 따라서, 예를 들면 도전 페이스트로서 은 페이스트를 사용하고, 범프의 재료로서 땜납을 사용하여, 열에 의해서 양자가 용융하더라도 혼합되지 않도록 되어 있다. 본 실시 형태에 의하면, 금속박(172)을 접착하여 패터닝하는 것으로, 간단히 하지 금속층(176)을 형성할 수 있다.
도 9에는, 본 실시 형태에 관계되는 반도체 장치(1)를 실장한 회로 기판(1000)이 도시되어 있다. 회로 기판(1000)에는 예를 들면 유리 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판(1000)에는 예를 들어 구리로 이루어지는 배선 패턴(1100)이 원하는 회로가 되도록 형성되어 있고, 그것들의 배선 패턴과 반도체 장치(1)의 외부단자가 되는 범프(200)를 기계적으로 접속함으로써 그것들의 전기적 도통을 도모한다. 반도체 장치(1)는, 회로 기판(1000)의 열팽창 계수와, 반도체 소자의 열팽창 계수와의 차에 의해서 생기는 열 응력을 완화하는 기능을 갖추고 있다.
도 10에는, 본 발명을 적용한 반도체 장치(1)를 갖는 전자기기(1200)로서, 노트형 퍼서널 컴퓨터가 도시되어 있다.
또한, 상기 본 발명의 구성 요건 「반도체 소자」를 「전자 소자」로 교체하고, 반도체 칩과 같이 전자 소자(능동 소자가 수동 소자인지를 묻지 않는다)를, 기판에 실장하여 전자 부품을 제조하는 것도 가능하다. 이러한 전자 소자를 사용하여 제조되는 전자 부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터(thermistor), 배리스터(varistor), 볼륨 또는 퓨즈 등이 있다.

Claims (22)

  1. 전극을 갖는 반도체 소자와,
    상기 전극 중 하나에 접속되는 전기적 배선층과,
    상기 전기적 배선층에 설치되는 도통층과,
    상기 도통층의 위에 설치되고, 상기 반도체 소자의 주면에 평행한 크기가 상기 도통층의 외주 윤곽보다 크며, 상기 도통층보다도 변형하기 쉬운 하지 금속층과,
    상기 하지 금속층의 위에 설치되는 범프와,
    상기 도통층의 주위에 설치되는 수지층을 포함하며,
    상기 반도체 소자의 주면에 평행한 면으로의 상기 도통층과 상기 전극의 각각의 투영은 겹치지 않는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 범프는, 상기 도통층의 외주 윤곽을 넘는 크기로 형성되고,
    상기 범프와 상기 하지 금속층이 접촉하는 영역의 투영 면적이, 상기 하지 금속층과 상기 도통층이 접촉하는 영역의 투영 면적보다도 큰, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 수지층은 상기 하지 금속층의 하면의 적어도 일부에 접촉하는, 반도체 장치.
  4. 제 2 항에 있어서,
    상기 수지층은 상기 하지 금속층의 하면의 적어도 일부에 접촉하는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 수지층은 상기 하지 금속층의 하면으로부터 떨어져 설치되어 있는, 반도체 장치.
  6. 제 2 항에 있어서,
    상기 수지층은 상기 하지 금속층의 하면으로부터 떨어져 설치되어 있는, 반도체 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 하지 금속층의 하면과 상기 수지층과의 사이에 접착제가 설치되어 있는, 반도체 장치.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 도통층은, 높이가 12 내지 300μm 이고, 직경이 20 내지 100μm 정도인, 반도체 장치.
  9. 제 7 항에 있어서,
    상기 도통층은, 높이가 12 내지 300μm 이고, 직경이 20 내지 100μm 정도인, 반도체 장치.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 반도체 장치가 실장된 회로 기판.
  11. 제 7 항에 따른 반도체 장치가 실장된 회로 기판.
  12. 제 8 항에 따른 반도체 장치가 실장된 회로 기판.
  13. 제 9 항에 따른 반도체 장치가 실장된 회로 기판.
  14. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 반도체 장치를 구비하는 전자기기.
  15. 제 7 항에 따른 반도체 장치를 구비하는 전자기기.
  16. 제 8 항에 따른 반도체 장치를 구비하는 전자기기.
  17. 제 9 항에 따른 반도체 장치를 구비하는 전자기기.
  18. 전극과 상기 전극 중 하나에 접속된 전기적 배선층이 형성된 반도체 소자를 준비하는 공정과,
    상기 전기적 배선층에 도통층을 설치하는 공정과,
    상기 반도체 소자의 주면에 평행한 크기가 상기 도통층의 외주 윤곽보다 크며, 또한, 상기 도통층보다도 변형하기 쉬운 하지 금속층을 상기 도통층의 위에 설치하는 공정과,
    상기 하지 금속층의 위에 범프를 설치하는 공정과,
    상기 도통층의 주위에 수지층을 설치하는 공정을 포함하며,
    상기 반도체 소자의 주면에 평행한 면으로의 상기 도통층과 상기 전극의 각각의 투영은 겹치지 않는, 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 도통층 및 상기 수지층을 설치하는 공정은,
    상기 전기적 배선층 상에서 상기 도통층의 형성 영역을 개구부로서 개구시키고, 상기 수지층을 형성하는 제 1 공정과,
    인쇄에 의해서 상기 개구부에, 바인더에 도전 필러가 분산되어 되는 도전 페이스트를 충전하는 제 2 공정과,
    상기 도전 페이스트를 가열하여, 상기 바인더를 경화시켜 상기 전기적 배선층에 밀착시키는 제 3 공정을 포함하는, 반도체 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제 3 공정에서, 상기 도전 필러를 녹여 상기 전기적 배선층에 밀착시키는, 반도체 장치의 제조 방법.
  21. 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 하지 금속층을 설치하는 공정은, 상기 도통층 및 상기 수지층을 설치한 후에, 상기 도통층과의 접촉부분을 피하여 접착제가 설치된 금속박을 상기 도통층 및 상기 수지층상에 진공하에서 접착하고, 대기압하에서 상기 도통층과 상기 금속박과의 사이의 공간을 진공으로 하여, 상기 도통층과 상기 금속박을 밀착시키는 제 1 공정과,
    상기 금속박을, 상기 하지 금속층의 형상으로 패터닝하는 제 2 공정을 포함하는, 반도체 장치의 제조 방법.
  22. 제 18 항에 있어서,
    상기 도통층 및 상기 하지 금속층을 설치하는 공정은,
    상기 도통층의 형성 영역을 포함하는 영역에, 제 1 도전 재료를 설치하는 제 1 공정과,
    상기 도통층의 형성 영역에 대응하는 동시에 상기 제 1 도전 재료상에 위치하는 제 1 개구부가 형성된 제 1 레지스트층을 형성하는 제 2 공정과,
    상기 제 1 개구부내에서 상기 제 1 도전 재료상에 제 2 도전 재료를 설치하는 제 3 공정과,
    상기 하지 금속층의 형성 영역에 대응하는 제 2 개구부가 형성된 제 2 레지스트층을, 상기 제 1 레지스트층상에 형성하는 제 4 공정과,
    상기 제 2 개구부에 금속 재료를 설치하여 상기 하지 금속층을 형성하는 제 5 공정과,
    상기 제 1 및 제 2 레지스트층을 제거하고, 상기 제 1 도전 재료를 패터닝하여, 상기 제 1 도전 재료의 일부 및 상기 제 2 도전 재료로부터 상기 도통층을 형성하는 제 6 공정을 포함하는, 반도체 장치의 제조 방법.
KR1019997011032A 1998-03-27 1999-03-19 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 KR100552988B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-82265 1998-03-27
JP8226598 1998-03-27
PCT/JP1999/001410 WO1999050907A1 (en) 1998-03-27 1999-03-19 Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus

Publications (2)

Publication Number Publication Date
KR20010013055A KR20010013055A (ko) 2001-02-26
KR100552988B1 true KR100552988B1 (ko) 2006-02-15

Family

ID=13769656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997011032A KR100552988B1 (ko) 1998-03-27 1999-03-19 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기

Country Status (6)

Country Link
US (2) US6181010B1 (ko)
EP (1) EP1005082A4 (ko)
KR (1) KR100552988B1 (ko)
CN (1) CN1236489C (ko)
TW (1) TW452868B (ko)
WO (1) WO1999050907A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
EP1005082A4 (en) * 1998-03-27 2001-08-16 Seiko Epson Corp SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
JP2001196524A (ja) * 2000-01-12 2001-07-19 Seiko Epson Corp 接続用基板の製造方法および接続用基板、ならびに半導体装置の製造方法および半導体装置
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US20060163729A1 (en) * 2001-04-18 2006-07-27 Mou-Shiung Lin Structure and manufacturing method of a chip scale package
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6841874B1 (en) 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
US6912805B2 (en) * 2003-06-24 2005-07-05 Chi Lung Ngan Magnetized card holder
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
TWI242253B (en) * 2004-10-22 2005-10-21 Advanced Semiconductor Eng Bumping process and structure thereof
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8611090B2 (en) * 2010-09-09 2013-12-17 International Business Machines Corporation Electronic module with laterally-conducting heat distributor layer
TWI493668B (zh) * 2011-05-23 2015-07-21 Via Tech Inc 接墊結構、線路載板及積體電路晶片
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN104952743A (zh) * 2015-05-19 2015-09-30 南通富士通微电子股份有限公司 晶圆级芯片封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196856A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置用バンプ形成方法
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789244A (en) * 1980-11-26 1982-06-03 Ricoh Co Ltd Formation of protruded electrode
JPS641257A (en) * 1987-06-23 1989-01-05 Fujitsu Ltd Semiconductor device
JPH01209746A (ja) 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH07105586B2 (ja) 1992-09-15 1995-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップ結合構造
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5463229A (en) * 1993-04-07 1995-10-31 Mitsui Toatsu Chemicals, Incorporated Circuit board for optical devices
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
EP1005082A4 (en) * 1998-03-27 2001-08-16 Seiko Epson Corp SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196856A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置用バンプ形成方法
US5554887A (en) * 1993-06-01 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package

Also Published As

Publication number Publication date
US6181010B1 (en) 2001-01-30
CN1262785A (zh) 2000-08-09
WO1999050907A1 (en) 1999-10-07
EP1005082A4 (en) 2001-08-16
US20010000080A1 (en) 2001-03-29
KR20010013055A (ko) 2001-02-26
US6414390B2 (en) 2002-07-02
EP1005082A1 (en) 2000-05-31
CN1236489C (zh) 2006-01-11
TW452868B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
KR100552988B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
US7420285B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR100425391B1 (ko) 반도체 장치 및 그 제조 방법, 회로기판 및 전자기기
US6180504B1 (en) Method for fabricating a semiconductor component with external polymer support layer
US6475896B1 (en) Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US6756253B1 (en) Method for fabricating a semiconductor component with external contact polymer support layer
JPH10163368A (ja) 半導体装置の製造方法及び半導体装置
JP5000071B2 (ja) 半導体装置用基板及び半導体装置
JP2002134545A (ja) 半導体集積回路チップ及び基板、並びにその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JPH05152376A (ja) 半導体装置の接続構造
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
JP2000216179A (ja) 半導体集積回路装置およびその製造方法ならびに該製造方法に用いる金型
JP2009290174A (ja) 半導体装置および半導体モジュール
KR20010012830A (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee