JP2000188357A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000188357A JP2000188357A JP36423898A JP36423898A JP2000188357A JP 2000188357 A JP2000188357 A JP 2000188357A JP 36423898 A JP36423898 A JP 36423898A JP 36423898 A JP36423898 A JP 36423898A JP 2000188357 A JP2000188357 A JP 2000188357A
- Authority
- JP
- Japan
- Prior art keywords
- metal post
- metal
- layer
- post
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Abstract
(57)【要約】
【課題】チップサイズパッケージの信頼性を向上させ
る。 【解決手段】 Ｃｕより成る配線層７、メタルポスト８
を被覆する絶縁樹脂層Ｒは、硬化の際に大幅にその膜厚
が減少する収縮性の樹脂を採用する。この事で、絶縁樹
脂層を研磨してメタルポストの頭出しをする工程が不要
となる。しかもメタルポストの頭出しが可能であるた
め、バリアメタル１０、１１は、設定通りの膜厚に形成
できる。
る。 【解決手段】 Ｃｕより成る配線層７、メタルポスト８
を被覆する絶縁樹脂層Ｒは、硬化の際に大幅にその膜厚
が減少する収縮性の樹脂を採用する。この事で、絶縁樹
脂層を研磨してメタルポストの頭出しをする工程が不要
となる。しかもメタルポストの頭出しが可能であるた
め、バリアメタル１０、１１は、設定通りの膜厚に形成
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ（Chip S
iz e Package）は、ＣＳＰとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、ＣＳ
Ｐに採用されるメタルポスト頭部の露出に関するもので
ある。
その製造方法に関し、特にチップサイズパッケージとそ
の製造方法に関する。チップサイズパッケージ（Chip S
iz e Package）は、ＣＳＰとも呼ばれ、チップサイズと
同等か、わずかに大きいパッケージの総称であり、高密
度実装を目的としたパッケージである。本発明は、ＣＳ
Ｐに採用されるメタルポスト頭部の露出に関するもので
ある。
【０００２】
【従来の技術】従来、この分野では、一般にＢＧＡ（Ba
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
ll Grid Array）と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチＢＧＡと呼ば
れ、ＢＧＡのボールピッチをさらに狭ピッチにして外形
がチップサイズに近くなった構造等が知られている。
【０００３】また、最近では、「日経マイクロデバイ
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
ス」１９９８年８月号 ４４頁〜７１頁に記載されたウ
エハーＣＳＰがある。このウエハーＣＳＰは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス（前工程）で作り込むＣＳＰである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス（後工程）が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
【０００４】ウエーハＣＳＰの種類には、封止樹脂型と
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上にメタルポストを形成し、その周囲を封止樹脂
で固める構造である。
【０００５】一般にパッケージをプリント基板に搭載す
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
ると、プリント基板との熱膨張差によって発生した応力
がメタルポストに集中すると言われているが、樹脂封止
型では、メタルポストが長くなるため、応力が分散され
ると考えられている。
【０００６】一方、再配線型は、図１０に示すように、
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
封止樹脂を使わず、再配線を形成した構造である。つま
りチップ５１の表面にＡｌ電極５２、配線層５３、絶縁
層５４が積層され、配線層５３上にはメタルポスト５５
が形成され、その上に半田ボール５６が形成されてい
る。配線層５３は、半田ボール５６をチップ上に所定の
アレイ状に配置するための再配線として用いられる。
【０００７】封止樹脂型は、メタルポストを１００μｍ
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
程度と長くし、これを封止樹脂で補強することにより、
高い信頼性が得られる。しかしながら、封止樹脂を形成
するプロセスは、後工程において金型を用いて実施する
必要があり、プロセスが複雑になる。
【０００８】一方、再配線型では、プロセスは比較的単
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
純であり、しかも殆どの工程をウエーハプロセスで実施
できる利点がある。しかし、なんらかの方法で応力を緩
和し信頼性を高めることが必要とされている。
【０００９】また図１１は、図１０の配線層５３を省略
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
したものであり、Ａｌ電極５２が露出した開口部を形成
し、この開口部には、メタルポスト５５とアルミ電極５
２との間にバリアメタル５８を少なくとも一層形成し、
このメタルポスト５５の上に半田ボール５６が形成され
ている。
【００１０】
【発明が解決しようとする課題】しかし図１０では、メ
タルポスト５５を完全に覆うようにポリイミド樹脂を塗
布し、硬化後にその上面を研磨して、前記メタルポスト
の頭部を露出させていた。しかしこの研磨工程は、その
制御が非常に難しく、半田ボール５６の半田付け性、半
田ボールの高さの均一性が悪化する問題もあった。
タルポスト５５を完全に覆うようにポリイミド樹脂を塗
布し、硬化後にその上面を研磨して、前記メタルポスト
の頭部を露出させていた。しかしこの研磨工程は、その
制御が非常に難しく、半田ボール５６の半田付け性、半
田ボールの高さの均一性が悪化する問題もあった。
【００１１】これを図で示したものが図９である。メタ
ルポストを形成し、この後、メタルポストの頭部が厚く
かぶるように絶縁樹脂層を塗布し、硬化後に研磨する
と、ウェハの平坦性や研磨機の当接面のフラット性等
で、あるメタルポストは、頭部のバリアメタルが削れ、
あるメタルポストの頭部は未だに絶縁樹脂層が残存して
いるようなことが発生する。従って半田ボールや半田バ
ンプが形成できない問題があった。
ルポストを形成し、この後、メタルポストの頭部が厚く
かぶるように絶縁樹脂層を塗布し、硬化後に研磨する
と、ウェハの平坦性や研磨機の当接面のフラット性等
で、あるメタルポストは、頭部のバリアメタルが削れ、
あるメタルポストの頭部は未だに絶縁樹脂層が残存して
いるようなことが発生する。従って半田ボールや半田バ
ンプが形成できない問題があった。
【００１２】本発明は、前記問題点を解決するものであ
る。
る。
【００１３】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第１に、メタルポストの周囲の主表面が前
記メタルポストの頭部より下端に位置できる熱硬化型の
樹脂を採用すれば、この絶縁樹脂層から露呈する前記メ
タルポストには、簡単にバリア層が形成できる。
みてなされ、第１に、メタルポストの周囲の主表面が前
記メタルポストの頭部より下端に位置できる熱硬化型の
樹脂を採用すれば、この絶縁樹脂層から露呈する前記メ
タルポストには、簡単にバリア層が形成できる。
【００１４】従ってバリア層の膜厚や形状は精度高くま
た再現性良く形成できるので、半田ボールや半田バンプ
の信頼性が向上する。
た再現性良く形成できるので、半田ボールや半田バンプ
の信頼性が向上する。
【００１５】第２に熱硬化により発生する熱収縮により
その膜厚が大幅に減少する樹脂材料を採用すれば、メタ
ルポストの頭部を前記樹脂から露出させることができ、
しかも露出部に簡単にバリア層を形成できる。
その膜厚が大幅に減少する樹脂材料を採用すれば、メタ
ルポストの頭部を前記樹脂から露出させることができ、
しかも露出部に簡単にバリア層を形成できる。
【００１６】第３に、メタルポストは、Ｃｕから成るの
で、耐酸化性の膜をメタルポストの露出部に被覆するこ
とで、酸化防止が可能となる。また酸化銅が表面に残存
したまま半田を形成するとその機械的強度が落ちるが、
本願ではこれも防止できる。
で、耐酸化性の膜をメタルポストの露出部に被覆するこ
とで、酸化防止が可能となる。また酸化銅が表面に残存
したまま半田を形成するとその機械的強度が落ちるが、
本願ではこれも防止できる。
【００１７】第４に、耐酸化性の膜を、下層にＮｉ、上
層にＡｕとすることで、Ｎｉはメタルポストの酸化を防
止し、またＡｕの接着性の向上と同時にＮｉ自身の酸化
も防止できる。
層にＡｕとすることで、Ｎｉはメタルポストの酸化を防
止し、またＡｕの接着性の向上と同時にＮｉ自身の酸化
も防止できる。
【００１８】第５に、アミック酸より成る絶縁樹脂層を
採用すると、その膜厚の減少率が大きいため、良好にメ
タルポストの頭部を露出させることができる。
採用すると、その膜厚の減少率が大きいため、良好にメ
タルポストの頭部を露出させることができる。
【００１９】第６に、Ｃｕより成る配線層を形成し、前
記配線層上にＣｕから成るメタルポストを形成し、絶縁
樹脂層を被覆し、前記メタルポスト周囲の主表面を前記
メタルポストの頭部より下降させて、メタルポストの頭
部を露出させ、露呈しているメタルポストにバリア層を
形成し、前記メタルポスト上に半田ボールを形成する事
で解決するものである。
記配線層上にＣｕから成るメタルポストを形成し、絶縁
樹脂層を被覆し、前記メタルポスト周囲の主表面を前記
メタルポストの頭部より下降させて、メタルポストの頭
部を露出させ、露呈しているメタルポストにバリア層を
形成し、前記メタルポスト上に半田ボールを形成する事
で解決するものである。
【００２０】第７に、絶縁層は、塗布型またはフィルム
型で、アミック酸より成り、熱処理により前記メタルポ
ストの頭部より下降する材料で解決するものである。
型で、アミック酸より成り、熱処理により前記メタルポ
ストの頭部より下降する材料で解決するものである。
【００２１】特にフィルム型では、シートがメタルポス
トの頭部に当接するよう押圧しているので、硬化後シー
トを剥がすことでメタルポストの頭部露出が可能とな
る。
トの頭部に当接するよう押圧しているので、硬化後シー
トを剥がすことでメタルポストの頭部露出が可能とな
る。
【００２２】
【発明の実施の形態】次に、本発明の実施形態について
説明する。
説明する。
【００２３】図８に於いて、図番１は、通常のワイヤボ
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
ンディングタイプのＩＣチップに於いて、最上層のメタ
ル（ボンディングパッドとしても機能する部分）の部分
であり、このＡｌ電極１のコンタクトホールＣが形成さ
れる層間絶縁膜を図番２で示す。
【００２４】またこのコンタクトホールＣの下層には、
メタルが複数層で形成され、例えばトランジスタ（ＭＯ
Ｓ型のトランジスタまたはＢＩＰ型のトランジスタ）、
拡散領域、ポリＳｉゲートまたはポリＳｉ等とコンタク
トしている。
メタルが複数層で形成され、例えばトランジスタ（ＭＯ
Ｓ型のトランジスタまたはＢＩＰ型のトランジスタ）、
拡散領域、ポリＳｉゲートまたはポリＳｉ等とコンタク
トしている。
【００２５】ここで、本実施例は、ＭＯＳ型で説明して
いるが、ＢＩＰでも実施できる事は言うまでもない。ま
た本構造は、一般には一層メタル、２層メタル…と呼ば
れるＩＣである。
いるが、ＢＩＰでも実施できる事は言うまでもない。ま
た本構造は、一般には一層メタル、２層メタル…と呼ば
れるＩＣである。
【００２６】更には、パッシベーション膜を図番３で示
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒは、
後述するようにフラット性を実現し、配線層７をフラッ
トにすることで半田ボールの高さを一定にしている。特
にシート付きの収縮樹脂を採用する場合、硬化前のフィ
ルムを板状の加圧装置で加圧した際、メタルポスト８頭
部の高さが均一となるので全てのメタルポスト頭部を加
圧部に当接できるため、精度の高いメタル露出が可能と
なる。詳細はプロセスにて説明する。
す。ここでパッシベーション膜３は、Ｓｉ窒化膜、エポ
キシ樹脂またはポリイミド等でなり、更にこの上には、
絶縁樹脂層ｒが被覆されている。この絶縁樹脂層ｒは、
後述するようにフラット性を実現し、配線層７をフラッ
トにすることで半田ボールの高さを一定にしている。特
にシート付きの収縮樹脂を採用する場合、硬化前のフィ
ルムを板状の加圧装置で加圧した際、メタルポスト８頭
部の高さが均一となるので全てのメタルポスト頭部を加
圧部に当接できるため、精度の高いメタル露出が可能と
なる。詳細はプロセスにて説明する。
【００２７】またＡｌ電極１上には、窒化Ｔｉ膜５が形
成されている。
成されている。
【００２８】パッシベーション膜３と絶縁樹脂層ｒは、
窒化Ｔｉ膜５を露出する開口部Ｋが形成され、ここに
は、配線層のメッキ電極（シード層）としてＣｕの薄膜
層６が形成される。そしてこの上には、Ｃｕメッキによ
り形成される配線層７が形成される。
窒化Ｔｉ膜５を露出する開口部Ｋが形成され、ここに
は、配線層のメッキ電極（シード層）としてＣｕの薄膜
層６が形成される。そしてこの上には、Ｃｕメッキによ
り形成される配線層７が形成される。
【００２９】そして、配線層７を含むチップ全面には、
樹脂から成る樹脂層Ｒが形成される。ただし、図面上で
は省略しているが、樹脂層Ｒと配線層７、樹脂層Ｒとメ
タルポスト８の界面にはＳｉ3Ｎ4膜が設けられても良
い。
樹脂から成る樹脂層Ｒが形成される。ただし、図面上で
は省略しているが、樹脂層Ｒと配線層７、樹脂層Ｒとメ
タルポスト８の界面にはＳｉ3Ｎ4膜が設けられても良
い。
【００３０】樹脂層Ｒは、熱硬化性、熱可塑性樹脂であ
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド、エポキシ系の樹脂が好まし
い。また熱可塑性樹脂であれば、熱可塑性ポリマー（日
立化成：ハイマル）等が好ましい。またアミック酸フィ
ルムは３０〜５０％の収縮率である。ここで樹脂Ｒは、
液状のアミック酸を主材料としたものが用意され、ウェ
ハ全面にスピンオンされる。厚さは２０〜６０μｍ程度
である。その後、この樹脂Ｒは、熱硬化反応により重合
される。温度は、３００°Ｃ以上である。しかし熱硬化
前のアミック酸より成る樹脂は、前記温度の基で非常に
活性に成り、Ｃｕと反応し、その界面を悪化させる問題
がある。しかし、配線層の表面にＳｉ3Ｎ4膜を被覆する
事により、このＣｕとの反応を防止することができる。
ここでＳｉ3Ｎ4膜の膜厚は、１０００〜３０００Å程度
である。
れば実施可能であり、特に熱硬化性樹脂として、アミッ
ク酸フィルム、ポリイミド、エポキシ系の樹脂が好まし
い。また熱可塑性樹脂であれば、熱可塑性ポリマー（日
立化成：ハイマル）等が好ましい。またアミック酸フィ
ルムは３０〜５０％の収縮率である。ここで樹脂Ｒは、
液状のアミック酸を主材料としたものが用意され、ウェ
ハ全面にスピンオンされる。厚さは２０〜６０μｍ程度
である。その後、この樹脂Ｒは、熱硬化反応により重合
される。温度は、３００°Ｃ以上である。しかし熱硬化
前のアミック酸より成る樹脂は、前記温度の基で非常に
活性に成り、Ｃｕと反応し、その界面を悪化させる問題
がある。しかし、配線層の表面にＳｉ3Ｎ4膜を被覆する
事により、このＣｕとの反応を防止することができる。
ここでＳｉ3Ｎ4膜の膜厚は、１０００〜３０００Å程度
である。
【００３１】またＳｉ3Ｎ4膜は、バリア性が優れた絶縁
膜で良いが、ＳｉＯ２膜は、バリア性に劣る。しかしＳ
ｉＯ２膜を採用する場合は、Ｓｉ3Ｎ4膜よりもその膜厚
を厚くする必要がある。またＳｉ3Ｎ4膜は、プラズマＣ
ＶＤ法で形成できるので、そのステップカバレージも優
れ、好ましい。更に、メタルポスト８を形成した後、樹
脂層Ｒを被覆するので、前記Ｓｉ3Ｎ4膜を形成するとＣ
ｕから成る配線層７とアミック酸を主材料とする樹脂層
の反応を防止するばかりでなく、Ｃｕから成るメタルポ
スト８とアミック酸を主材料とする樹脂層Ｒの反応も防
止できる。
膜で良いが、ＳｉＯ２膜は、バリア性に劣る。しかしＳ
ｉＯ２膜を採用する場合は、Ｓｉ3Ｎ4膜よりもその膜厚
を厚くする必要がある。またＳｉ3Ｎ4膜は、プラズマＣ
ＶＤ法で形成できるので、そのステップカバレージも優
れ、好ましい。更に、メタルポスト８を形成した後、樹
脂層Ｒを被覆するので、前記Ｓｉ3Ｎ4膜を形成するとＣ
ｕから成る配線層７とアミック酸を主材料とする樹脂層
の反応を防止するばかりでなく、Ｃｕから成るメタルポ
スト８とアミック酸を主材料とする樹脂層Ｒの反応も防
止できる。
【００３２】前記樹脂層Ｒは、本発明の特徴となる膜で
ある。この樹脂Ｒは、図５の状態（硬化前の流動性を有
する状態）の樹脂層Ｒを硬化すると、硬化の際中に収縮
し、図６の様に大幅にその膜厚が減少するものである。
従って樹脂層Ｒの表面は、メタルポスト８の頭部よりも
下端に位置し、メタルポスト８が露出されることにな
る。従って、樹脂層Ｒを削り、頭部を露出させる必要が
ない。またこの研磨工程で頭部を均一に露出させること
は、非常に難しい制御を必要とするが、樹脂の収縮によ
り簡単に露出させることができる。
ある。この樹脂Ｒは、図５の状態（硬化前の流動性を有
する状態）の樹脂層Ｒを硬化すると、硬化の際中に収縮
し、図６の様に大幅にその膜厚が減少するものである。
従って樹脂層Ｒの表面は、メタルポスト８の頭部よりも
下端に位置し、メタルポスト８が露出されることにな
る。従って、樹脂層Ｒを削り、頭部を露出させる必要が
ない。またこの研磨工程で頭部を均一に露出させること
は、非常に難しい制御を必要とするが、樹脂の収縮によ
り簡単に露出させることができる。
【００３３】従って、配線層７の端部にメタルポスト８
の頭部が顔を出し、メタルポスト８の頭部にバリアメタ
ルを形成することができる。特にここでは、Ｎｉ１０、
Ａｕ１１が無電解メッキで形成されている。
の頭部が顔を出し、メタルポスト８の頭部にバリアメタ
ルを形成することができる。特にここでは、Ｎｉ１０、
Ａｕ１１が無電解メッキで形成されている。
【００３４】Ｃｕから成るメタルポスト８の上に直接半
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
田ボールが形成されると、酸化されたＣｕが原因で半田
ボールとの接続強度が劣化する。また酸化防止のために
Ａｕを直接形成すると、Ａｕが拡散されるため、間にＮ
ｉが挿入されている。ＮｉはＣｕの酸化防止をし、また
ＡｕはＮｉの酸化防止をしている。従って半田ボールの
劣化および強度の劣化は抑制される。
【００３５】最後には、メタルポスト８の頭部に、半田
ボール１２が形成される。
ボール１２が形成される。
【００３６】ここで半田ボールと半田バンプの違いにつ
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
いて説明する。半田ボールは、予めボール状の半田が別
途用意され、メタルポスト８に固着されるものであり、
半田バンプは、配線層７、メタルポスト８を介して電解
メッキで形成されるものである。半田バンプは、最初は
厚みを有した膜として形成され、後熱処理により球状に
形成されるものである。
【００３７】ここでは、図４から図５の工程でシード層
が取り除かれるので、電解メッキでは形成できず、実際
は半田ボールが用意される。
が取り除かれるので、電解メッキでは形成できず、実際
は半田ボールが用意される。
【００３８】続いて図８の構造について図１より簡単に
その製造方法について説明する。
その製造方法について説明する。
【００３９】まず、Ａｌ電極１を有するＬＳＩが形成さ
れた半導体基板（ウエーハ）を準備する。ここでは、前
述したように１層メタル、２層メタル・・のＩＣで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たＡｌ電極１が２層目のメタルとして形成されている。
れた半導体基板（ウエーハ）を準備する。ここでは、前
述したように１層メタル、２層メタル・・のＩＣで、例
えばトランジスタのソース電極、ドレイン電極が一層目
のメタルとして形成され、ドレイン電極とコンタクトし
たＡｌ電極１が２層目のメタルとして形成されている。
【００４０】ここではドレイン電極が露出する層間絶縁
膜２の開口部Ｃを形成した後、ウェハ全面にＡｌを主材
料とする電極材料、窒化Ｔｉ膜５を形成し、ホトレジス
トをマスクとして、Ａｌ電極１と窒化Ｔｉ膜５を所定の
形状にドライエッチングしている。
膜２の開口部Ｃを形成した後、ウェハ全面にＡｌを主材
料とする電極材料、窒化Ｔｉ膜５を形成し、ホトレジス
トをマスクとして、Ａｌ電極１と窒化Ｔｉ膜５を所定の
形状にドライエッチングしている。
【００４１】ここでは、パシベーション膜３を形成し、
この後開口した開口部Ｃの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ｔｉ膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
この後開口した開口部Ｃの上からバリアメタルを形成す
るのと違い、バリアメタルとしての窒化Ｔｉ膜も含めて
ホトレジストで一度に形成でき、工程数の簡略が可能と
なる。
【００４２】また窒化Ｔｉ膜５は、後に形成するＣｕの
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で発生する
ストレスが発生する。
薄膜層６のバリアメタルとして機能している。しかも窒
化Ｔｉ膜は、反射防止膜として有効であることにも着目
している。つまりパターニングの際に使用されるレジス
トのハレーション防止としても有効である。ハレーショ
ン防止として最低１２００Å〜１３００Å程度必要であ
り、またこれにバリアメタルの機能を兼ね備えるために
は、２０００Å〜３０００Å程度が好ましい。これ以上
厚く形成されると、今度は窒化Ｔｉ膜が原因で発生する
ストレスが発生する。
【００４３】またＡｌ電極１と窒化Ｔｉ膜５がパターニ
ングされた後、全面にパッシベーション膜３が被覆され
る。パッシベーション膜として、ここではＳｉ3Ｎ4膜が
採用されているが、ポリイミド等も可能である。（以上
図１参照） 続いて、パッシベーション膜３の表面に絶縁樹脂層ｒが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約３〜５μｍ程度が被覆
されている。そして開口部Ｋが形成される。この感光性
ポリイミド膜を採用することで、図２の開口部Ｋのパタ
ーニングに於いて、別途ホトレジストを形成して開口部
Ｋを形成する必要が無くなり、ガラス製のホトマスク、
メタルマスクの採用により工程の簡略化が実現できる。
もちろんホトレジストでも可能である。しかもこのポリ
イミド膜は、平坦化の目的でも採用されている。つまり
半田ボール１２の高さが全ての領域において均一である
為には、メタルポスト８の高さが全て於いて均一である
必要があり、配線層７もフラットに精度良く形成される
必要がある。その為にポリイミド樹脂を塗布し、ある粘
度を有した流動性を有する樹脂である故、その表面をフ
ラットにしている。
ングされた後、全面にパッシベーション膜３が被覆され
る。パッシベーション膜として、ここではＳｉ3Ｎ4膜が
採用されているが、ポリイミド等も可能である。（以上
図１参照） 続いて、パッシベーション膜３の表面に絶縁樹脂層ｒが
被覆される。この絶縁樹脂層は、ここでは、ポジ型の感
光性ポリイミド膜が採用され、約３〜５μｍ程度が被覆
されている。そして開口部Ｋが形成される。この感光性
ポリイミド膜を採用することで、図２の開口部Ｋのパタ
ーニングに於いて、別途ホトレジストを形成して開口部
Ｋを形成する必要が無くなり、ガラス製のホトマスク、
メタルマスクの採用により工程の簡略化が実現できる。
もちろんホトレジストでも可能である。しかもこのポリ
イミド膜は、平坦化の目的でも採用されている。つまり
半田ボール１２の高さが全ての領域において均一である
為には、メタルポスト８の高さが全て於いて均一である
必要があり、配線層７もフラットに精度良く形成される
必要がある。その為にポリイミド樹脂を塗布し、ある粘
度を有した流動性を有する樹脂である故、その表面をフ
ラットにしている。
【００４４】ここでＡｌ電極１はＬＳＩの外部接続用の
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照） 続いて全面にＣｕの薄膜層６を形成する。このＣｕの薄
膜層６は、後に配線層７のメッキ電極となり、例えばス
パッタリングにより約１０００〜２０００Å程度の膜厚
で形成される。
パッドも兼ね、半田ボール（半田バンプ）から成るチッ
プサイズパッケージとして形成しない時は、ワイヤボン
ディングパッドとして機能する部分である。（以上図２
参照） 続いて全面にＣｕの薄膜層６を形成する。このＣｕの薄
膜層６は、後に配線層７のメッキ電極となり、例えばス
パッタリングにより約１０００〜２０００Å程度の膜厚
で形成される。
【００４５】続いて、全面に例えばホトレジスト層ＰＲ
１を塗布し、配線層７に対応するホトレジストＰＲ１を
取り除く。（以上図３参照） 続いて、このホトレジストＰＲ１の開口部に露出するＣ
ｕの薄膜層６をメッキ電極とし、配線層７を形成する。
この配線層７は機械的強度を確保するために２〜５μｍ
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。
１を塗布し、配線層７に対応するホトレジストＰＲ１を
取り除く。（以上図３参照） 続いて、このホトレジストＰＲ１の開口部に露出するＣ
ｕの薄膜層６をメッキ電極とし、配線層７を形成する。
この配線層７は機械的強度を確保するために２〜５μｍ
程度に厚く形成する必要がある。ここでは、メッキ法を
用いて形成したが、蒸着やスパッタリング等で形成して
も良い。
【００４６】この後、ホトレジスト層ＰＲ１を除去す
る。（以上図４参照） 続いて、メタルポスト８が形成される領域を露出したホ
トレジストが形成され、この露出部に電解メッキでＣｕ
のメタルポスト８が形成される。これもＣｕの薄膜層６
がメッキ電極として活用される。このメタルポストは、
３０〜４０μｍ程度の高さに形成される。
る。（以上図４参照） 続いて、メタルポスト８が形成される領域を露出したホ
トレジストが形成され、この露出部に電解メッキでＣｕ
のメタルポスト８が形成される。これもＣｕの薄膜層６
がメッキ電極として活用される。このメタルポストは、
３０〜４０μｍ程度の高さに形成される。
【００４７】ここでも電解メッキメッキ以外の方法とし
て、スパッタリングが考えられる。
て、スパッタリングが考えられる。
【００４８】続いて、ホトレジストを除去し、配線層７
をマスクとしてＣｕの薄膜層６を除去する。
をマスクとしてＣｕの薄膜層６を除去する。
【００４９】次に示す工程は、図面では省略したが、配
線層７、メタルポスト８も含めて全表面にプラズマＣＶ
Ｄ法でＳｉ3Ｎ4膜被着しても良い。
線層７、メタルポスト８も含めて全表面にプラズマＣＶ
Ｄ法でＳｉ3Ｎ4膜被着しても良い。
【００５０】これは、後の工程で形成される硬化前の樹
脂ＲとＣｕが熱により反応する。そのためこの界面が劣
化する問題を有している。従って配線層７、メタルポス
ト８は、全てこのＳｉ3Ｎ4膜でカバーする必要がある。
このＳｉ3Ｎ4膜は、界面の劣化が発生しない場合は、も
ちろん省略が可能である。
脂ＲとＣｕが熱により反応する。そのためこの界面が劣
化する問題を有している。従って配線層７、メタルポス
ト８は、全てこのＳｉ3Ｎ4膜でカバーする必要がある。
このＳｉ3Ｎ4膜は、界面の劣化が発生しない場合は、も
ちろん省略が可能である。
【００５１】また、メタルポスト８を形成した後に、Ｓ
ｉ3Ｎ4膜を形成すれば、配線層７、メタルポスト８も含
めてカバーすることができる。またパターニングされて
露出している側面Ｍも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にＳｉ3Ｎ4膜を被覆
するので、側面Ｍも一緒に保護される。
ｉ3Ｎ4膜を形成すれば、配線層７、メタルポスト８も含
めてカバーすることができる。またパターニングされて
露出している側面Ｍも一緒に保護する必要があるが、こ
こでは、両者をパターニングした後にＳｉ3Ｎ4膜を被覆
するので、側面Ｍも一緒に保護される。
【００５２】続いて樹脂層Ｒを全面に塗布する。（以上
図５参照） この樹脂は、最初は流動性のあるもので、熱硬化反応が
終わるとその膜厚が大きく減少するものである。
図５参照） この樹脂は、最初は流動性のあるもので、熱硬化反応が
終わるとその膜厚が大きく減少するものである。
【００５３】この樹脂は、流動性があるため硬化前に於
いてフラット性を実現でき、また膜厚の減少故に、矢印
に示すように、メタルポスト頭部より下端に位置され
る。
いてフラット性を実現でき、また膜厚の減少故に、矢印
に示すように、メタルポスト頭部より下端に位置され
る。
【００５４】また絶縁樹脂層Ｒ、ｒは、次のメリットも
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
ある。一般に粘性のある樹脂をディスペンサで塗布する
と、脱泡してあっても中に気泡を取り込んでしまう問題
がある。気泡を取り込んだまま焼結すると、これからの
工程やユーザー側での高温雰囲気使用で気泡が破裂する
問題がある。
【００５５】本工程では、スピンオンで塗布し、一回の
スピンで２０〜３０μｍ程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
スピンで２０〜３０μｍ程度の膜厚に形成できるように
その粘性を調整してある。この結果、この膜厚よりも大
きな気泡は、膜の厚みが薄い故に弾けて消える。またこ
の膜厚よりも小さい気泡も、スピンオンの遠心力で外部
へ飛ばされる樹脂と一緒に外に飛ばされ、気泡無しの膜
が形成できる。
【００５６】また絶縁樹脂層Ｒは、膜厚として５０μｍ
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成することができる。
程度を必要とし、この場合、前述した原理を採用し、ス
ピンオンで複数回に分けて塗布し、気泡を取り除きなが
ら形成することができる。
【００５７】もちろんスピンオンを採用せずに、ディス
ペンサで塗布しても良い。
ペンサで塗布しても良い。
【００５８】更に、本絶縁樹脂層Ｒは、本発明の特徴と
すべき点がある。それは、硬化の際に収縮することであ
る。一般に樹脂は、硬化後に於いて、ある程度の収縮を
している。しかし本絶縁樹脂層Ｒは、矢印で示したよう
に、ベークした後に大幅に収縮し、絶縁樹脂層Ｒの表面
がメタルポスト８の頭部よりも下端に位置される。従っ
てメタルポスト８の頭部が露出されるので、半田ボール
の固着が可能となる。
すべき点がある。それは、硬化の際に収縮することであ
る。一般に樹脂は、硬化後に於いて、ある程度の収縮を
している。しかし本絶縁樹脂層Ｒは、矢印で示したよう
に、ベークした後に大幅に収縮し、絶縁樹脂層Ｒの表面
がメタルポスト８の頭部よりも下端に位置される。従っ
てメタルポスト８の頭部が露出されるので、半田ボール
の固着が可能となる。
【００５９】また半田ボールの強度を高めるためには、
メタルポスト８の側面も含めて露出率を大きくする必要
があるが、これも絶縁樹脂層Ｒの塗布量をコントロール
することで露出率をコントロールすることができる。
メタルポスト８の側面も含めて露出率を大きくする必要
があるが、これも絶縁樹脂層Ｒの塗布量をコントロール
することで露出率をコントロールすることができる。
【００６０】また硬化した後、メタルポスト８の頭部に
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨すればよい。特に前述したようにメタル
ポストの高さが均一になっているので、フラット性のあ
る研磨板を採用すれば、全ての頭部をクリーンにでき
る。
極薄い膜が残存する場合もあるが、この場合は、簡単に
その表面を研磨すればよい。特に前述したようにメタル
ポストの高さが均一になっているので、フラット性のあ
る研磨板を採用すれば、全ての頭部をクリーンにでき
る。
【００６１】また絶縁樹脂層Ｒを被覆した後、研磨でき
る程度に半硬化し、メタルポスト８の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト８の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Ｒの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト８の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定してメタルポストを露出さ
せればよい。（以上図６参照） また前記Ｓｉ3Ｎ4膜が形成される場合は、メタルポスト
の頭部にＳｉ3Ｎ4膜が形成されているので、この場合
は、ウエットエッチング、ドライエッチングまたは研磨
で取り除かれる。
る程度に半硬化し、メタルポスト８の頭部近傍まで研磨
してから、完全に硬化しても良い。この場合、メタルポ
スト８の頭部には極薄い膜しか残存しないので、絶縁樹
脂層Ｒの収縮率が小さくても、絶縁樹脂層の収縮でメタ
ルポストを露出させることができる。つまり樹脂の収縮
率により、メタルポスト８の上に配置できる膜厚が決ま
るため、それに応じて研磨するか、しなくてすむか、ま
たどの程度研磨するかを決定してメタルポストを露出さ
せればよい。（以上図６参照） また前記Ｓｉ3Ｎ4膜が形成される場合は、メタルポスト
の頭部にＳｉ3Ｎ4膜が形成されているので、この場合
は、ウエットエッチング、ドライエッチングまたは研磨
で取り除かれる。
【００６２】更に露出したメタルポスト８にＮｉ１０と
Ａｕがメッキされる。ここではＣｕの薄膜層６が配線層
７をマスクとして取り除かれているので、無電解メッキ
が採用され、Ｎｉが約１μｍ、Ａｕ１１が約５０００Å
で形成される。
Ａｕがメッキされる。ここではＣｕの薄膜層６が配線層
７をマスクとして取り除かれているので、無電解メッキ
が採用され、Ｎｉが約１μｍ、Ａｕ１１が約５０００Å
で形成される。
【００６３】本工程は、本発明のポイントである。図９
で説明したように、メタルポスト頭部の上層まで絶縁樹
脂層を塗布し、これを研磨してゆくと、メタルポストの
頭出しが非常に難しい。またＡｕは、５０００Å程度で
最上層にあるため、フラットな研磨が実現されなけれ
ば、あるポストはＡｕが出ており、また別のポストは、
Ａｕの上に絶縁樹脂層がかぶさり、また別のポストはＡ
ｕが削られている状態を作ってしまう。つまりＮｉの酸
化も兼ねているため、半田ボールの固着ができている
所、弱い所、全くできない所が発生する。
で説明したように、メタルポスト頭部の上層まで絶縁樹
脂層を塗布し、これを研磨してゆくと、メタルポストの
頭出しが非常に難しい。またＡｕは、５０００Å程度で
最上層にあるため、フラットな研磨が実現されなけれ
ば、あるポストはＡｕが出ており、また別のポストは、
Ａｕの上に絶縁樹脂層がかぶさり、また別のポストはＡ
ｕが削られている状態を作ってしまう。つまりＮｉの酸
化も兼ねているため、半田ボールの固着ができている
所、弱い所、全くできない所が発生する。
【００６４】本発明は、メタルポスト８が露出している
ので、バリアメタル１０、１１が精度高く形成でき、半
田ボール１２の固着性も良好になる。（以上図７参照） 最後に、用意した半田ボール１２を位置合わせして搭載
し、リフローする。そして、半導体基板をダイシング工
程により、スクライブラインに沿ってチップに分割し、
チップサイズ・パッケージとして完成する。
ので、バリアメタル１０、１１が精度高く形成でき、半
田ボール１２の固着性も良好になる。（以上図７参照） 最後に、用意した半田ボール１２を位置合わせして搭載
し、リフローする。そして、半導体基板をダイシング工
程により、スクライブラインに沿ってチップに分割し、
チップサイズ・パッケージとして完成する。
【００６５】ここで半田を溶融するタイミングは、ダイ
シングの後である。
シングの後である。
【００６６】絶縁樹脂層Ｒを硬化した後、ウェハ全面に
保護シートを貼り付け、表面を保護しながらバックグラ
インドをする。
保護シートを貼り付け、表面を保護しながらバックグラ
インドをする。
【００６７】半田ボールを形成した後に保護シートを貼
ると、半田ボールと保護シートとで形成される隙間にバ
ックグラインド時に流れる水が入り保護シールが剥がれ
てしまう問題があるからである。また高温度雰囲気にさ
らされると、バックグラインド時の熱歪みが原因で、傷
を介して割れる恐れがある。そのため、できる限り後の
工程、ここでは、バリアメタル１０、１１の形成が終わ
った後で、保護シートを貼り合わせてバックグラインド
する。従って、バリアメタルの酸化も防止でき、水の侵
入もなく、更には熱歪みによるクラック等の防止も実現
できる。
ると、半田ボールと保護シートとで形成される隙間にバ
ックグラインド時に流れる水が入り保護シールが剥がれ
てしまう問題があるからである。また高温度雰囲気にさ
らされると、バックグラインド時の熱歪みが原因で、傷
を介して割れる恐れがある。そのため、できる限り後の
工程、ここでは、バリアメタル１０、１１の形成が終わ
った後で、保護シートを貼り合わせてバックグラインド
する。従って、バリアメタルの酸化も防止でき、水の侵
入もなく、更には熱歪みによるクラック等の防止も実現
できる。
【００６８】以上、本発明は、再配線型で説明してきた
が、樹脂封止型でも実施できることは言うまでもない。
が、樹脂封止型でも実施できることは言うまでもない。
【００６９】また本願では、絶縁樹脂層Ｒとしてシート
３０付きのフィルムＦを採用しても良い。
３０付きのフィルムＦを採用しても良い。
【００７０】以下簡単にその説明をする。図１２は、メ
タルポスト８がウェハ全体にある様子を示し、図６の構
成を模式的に示している。上層には、例えばテフロンシ
ート３０にアミック酸から成る絶縁樹脂層３１が塗布さ
れてフィルムＦとなっている。図１２に於いて太線がシ
ート３０である。前記フィルムＦをウェハ全面に配置
し、上から平坦なプレス板を当接して押圧すると、絶縁
樹脂層３１は、硬化前なので柔らかいため、前記メタル
ポスト全てを前記絶縁樹脂層３１で覆うことができる。
（以上図１３参照） 更に前記フィルムＦを前記プレス板で押圧し、シート３
０がメタルポスト８に当接したら、その押圧をやめる。
この状態では、メタルポストの頭部とシート３０との間
は、前記絶縁樹脂層３１が押しのけられている。
タルポスト８がウェハ全体にある様子を示し、図６の構
成を模式的に示している。上層には、例えばテフロンシ
ート３０にアミック酸から成る絶縁樹脂層３１が塗布さ
れてフィルムＦとなっている。図１２に於いて太線がシ
ート３０である。前記フィルムＦをウェハ全面に配置
し、上から平坦なプレス板を当接して押圧すると、絶縁
樹脂層３１は、硬化前なので柔らかいため、前記メタル
ポスト全てを前記絶縁樹脂層３１で覆うことができる。
（以上図１３参照） 更に前記フィルムＦを前記プレス板で押圧し、シート３
０がメタルポスト８に当接したら、その押圧をやめる。
この状態では、メタルポストの頭部とシート３０との間
は、前記絶縁樹脂層３１が押しのけられている。
【００７１】そして前実施例と同様に、熱を加えて硬化
させる。この硬化により絶縁樹脂層３１は収縮し、その
表面がメタルポスト８の頭部よりも下端に位置すること
になる。ちょうど図８の状態にシート３０が付いている
状態である。（以上図１４参照） そして図１５の様に、シート３０を剥がせば、図６の構
造が実現できる。
させる。この硬化により絶縁樹脂層３１は収縮し、その
表面がメタルポスト８の頭部よりも下端に位置すること
になる。ちょうど図８の状態にシート３０が付いている
状態である。（以上図１４参照） そして図１５の様に、シート３０を剥がせば、図６の構
造が実現できる。
【００７２】ここでのポイントは、二つある。一つは、
図１２の状態の時、真空排気することである。つまりフ
ィルムを貼り合わせるので、気泡が混入するからであ
る。二つ目は、前記プレス板で押圧するため、シート３
０とメタルポスト８の間の絶縁樹脂層３１を排除できる
ことである。従って硬化後シート３０を剥がせば、メタ
ルポスト８の頭部が露出できる。
図１２の状態の時、真空排気することである。つまりフ
ィルムを貼り合わせるので、気泡が混入するからであ
る。二つ目は、前記プレス板で押圧するため、シート３
０とメタルポスト８の間の絶縁樹脂層３１を排除できる
ことである。従って硬化後シート３０を剥がせば、メタ
ルポスト８の頭部が露出できる。
【００７３】この場合でも、メタルポスト８の頭部に薄
く絶縁樹脂層３１が残存する可能性があるが、その量は
微量であるため、簡単に研磨すれば完全に除去できる。
しかも絶縁樹脂層ｒ、Ｒを採用し、ウェハ全体がフラッ
トでありメタルポスト８頭部の高さも均一であるため、
前記研磨でウェハ全域に在るメタルポスト８の頭部を清
浄にできる。
く絶縁樹脂層３１が残存する可能性があるが、その量は
微量であるため、簡単に研磨すれば完全に除去できる。
しかも絶縁樹脂層ｒ、Ｒを採用し、ウェハ全体がフラッ
トでありメタルポスト８頭部の高さも均一であるため、
前記研磨でウェハ全域に在るメタルポスト８の頭部を清
浄にできる。
【００７４】図１５のシート剥がし後、工程は図７のバ
リアメタルの形成工程にはいる。
リアメタルの形成工程にはいる。
【００７５】
【発明の効果】本発明によれば、膜厚が大きく減少する
絶縁樹脂を採用すると、前記メタルポストの周囲の主表
面が前記メタルポストの頭部より下端に位置できる。従
ってメタルポストの頭部を露出でき、実質的に絶縁樹脂
層の研磨をすることでの頭出しは不要となる。
絶縁樹脂を採用すると、前記メタルポストの周囲の主表
面が前記メタルポストの頭部より下端に位置できる。従
ってメタルポストの頭部を露出でき、実質的に絶縁樹脂
層の研磨をすることでの頭出しは不要となる。
【００７６】一般に熱硬化型の樹脂は、硬化することに
より収縮するが、本発明で採用する樹脂は、その収縮率
が大幅に大きく、その膜厚が大きく減少する。従って硬
化のためのベークをすることで、図８、図１４に示すよ
うに、その表面をメタルポストの下端に位置させること
ができる。従って全てのメタルポストの露出が可能とな
り、この露出部にバリアメタルが目的の膜厚通り形成で
きる。
より収縮するが、本発明で採用する樹脂は、その収縮率
が大幅に大きく、その膜厚が大きく減少する。従って硬
化のためのベークをすることで、図８、図１４に示すよ
うに、その表面をメタルポストの下端に位置させること
ができる。従って全てのメタルポストの露出が可能とな
り、この露出部にバリアメタルが目的の膜厚通り形成で
きる。
【００７７】またフィルムの表面には、前記絶縁層と材
料を異にするシートが設けられ、硬化の後にシートを剥
がせば、やはりメタルポストの頭部を露出でき、精度の
高い研磨作業が不要となる。
料を異にするシートが設けられ、硬化の後にシートを剥
がせば、やはりメタルポストの頭部を露出でき、精度の
高い研磨作業が不要となる。
【００７８】また配線層とポリイミド樹脂層Ｒとの界面
に、Ｓｉ3Ｎ4膜が設けられてあるので、硬化前のイミド
樹脂とＣｕとの反応を防止することができる。またメタ
ルポスト、Ｃｕの薄膜層の側面もＳｉ3Ｎ4膜でカバーさ
れ、前記反応を防止することができる。
に、Ｓｉ3Ｎ4膜が設けられてあるので、硬化前のイミド
樹脂とＣｕとの反応を防止することができる。またメタ
ルポスト、Ｃｕの薄膜層の側面もＳｉ3Ｎ4膜でカバーさ
れ、前記反応を防止することができる。
【００７９】従って、Ｃｕの配線層、Ｃｕの薄膜層とポ
リイミド樹脂との界面は、反応もなく安定した状態で形
成されるため、耐湿性、膨れ等を防止することができ、
歩留まりの向上を実現できる。
リイミド樹脂との界面は、反応もなく安定した状態で形
成されるため、耐湿性、膨れ等を防止することができ、
歩留まりの向上を実現できる。
【図１】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図３】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図４】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図５】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図６】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図７】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図８】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図９】 本発明の実施形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図１０】 従来のチップサイズパッケージを説明する
図である。
図である。
【図１１】 従来のチップサイズパッケージを説明する
図である。
図である。
【図１２】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１３】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１４】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
【図１５】 シート付きの絶縁樹脂層フィルムを採用し
た製造方法を説明する図である。
た製造方法を説明する図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠木 裕之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F033 HH07 HH08 HH11 HH13 HH33 JJ08 JJ11 KK01 KK04 KK08 KK11 KK33 MM05 NN06 NN19 PP15 PP19 PP27 PP28 QQ11 QQ19 QQ27 QQ37 QQ46 QQ74 QQ91 RR06 RR21 RR22 RR27 SS00 SS22 TT04 VV07 XX01 XX12 5F044 QQ03 QQ04 QQ05
Claims (8)
- 【請求項１】 金属材料から成る金属電極パッドに接続
され、チップ表面に延在するＣｕを主材料とする配線層
と、 前記配線層の一領域に形成されたメタルポストと、 前記配線層を含むチップ表面を被覆し、前記メタルポス
トの周囲の主表面が前記メタルポストの頭部より下端に
位置する熱硬化型の樹脂から成る絶縁層と、 前記絶縁層表面から露呈する前記メタルポストに形成さ
れたバリア層と、前記メタルポストに固着された半田バ
ンプとを具備する事を特徴とする半導体装置。 - 【請求項２】 金属材料から成る金属電極パッドに接続
され、チップ表面に延在するＣｕを主材料とする配線層
と、 前記配線層の一領域に形成されたメタルポストと、 前記配線層を含むチップ表面を被覆し、前記メタルポス
トの周囲の主表面が熱硬化により発生する熱収縮により
前記メタルポストの頭部より下端に位置する熱硬化型の
樹脂から成る絶縁層と、 前記絶縁層表面から露呈する前記メタルポストに形成さ
れたバリア層と、 前記メタルポストに固着された半田バンプとを具備する
事を特徴とする半導体装置。 - 【請求項３】 前記バリア層は、耐酸化性の膜より成る
請求項１または請求項２に記載の半導体装置。 - 【請求項４】 前記耐酸化性の膜は、下層にＮｉ、上層
にＡｕが積層される請求項３に記載の半導体装置。 - 【請求項５】 前記絶縁層は、アミック酸より成る請求
項１、請求項２、請求項３または請求項５に記載の半導
体装置。 - 【請求項６】 金属材料からなる金属電極パッドの一部
を露出する第１の開口部を有した第１の絶縁層を形成
し、 前記第１の開口部から露出する前記金属電極パッドと接
続され、チップ表面に延在するＣｕより成る配線層を形
成し、 前記配線層上にＣｕから成るメタルポストを形成し、 前記第１の絶縁層、前記配線層および前記メタルポスト
を含むチップ表面に樹脂から成る絶縁層を被覆し、前記
メタルポスト周囲の主表面を前記メタルポストの頭部よ
り下降させ、 前記絶縁層表面から上層に位置する前記メタルポストに
バリア層を形成し、 前記メタルポスト上に半田ボールを形成する事を特徴と
する半導体装置の製造方法。 - 【請求項７】 前記絶縁層は、塗布型またはフィルム型
で、アミック酸より成り、熱処理により前記メタルポス
トの頭部より下降する請求項６に記載の半導体装置の製
造方法。 - 【請求項８】 前記バリア層は、ＮｉとＡｕより成り、
無電解メッキで形成する請求項６または請求項７に記載
の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36423898A JP3439144B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置およびその製造方法 |
| US09/468,414 US6479900B1 (en) | 1998-12-22 | 1999-12-20 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36423898A JP3439144B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188357A true JP2000188357A (ja) | 2000-07-04 |
| JP3439144B2 JP3439144B2 (ja) | 2003-08-25 |
Family
ID=18481327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36423898A Expired - Fee Related JP3439144B2 (ja) | 1998-12-22 | 1998-12-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439144B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2003086690A (ja) * | 2001-09-04 | 2003-03-20 | Megic Corp | ポストパッシベーション法を使用した高性能システムオンチップ |
| JP2006287049A (ja) * | 2005-04-01 | 2006-10-19 | Rohm Co Ltd | 半導体装置 |
| JP2007059937A (ja) * | 2006-10-26 | 2007-03-08 | Fujitsu Ltd | 外部接続端子 |
| WO2007040229A1 (ja) * | 2005-10-03 | 2007-04-12 | Rohm Co., Ltd. | 半導体装置 |
| JP2007129207A (ja) * | 2005-10-03 | 2007-05-24 | Rohm Co Ltd | 半導体装置 |
| JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
| US7417311B2 (en) | 2003-11-25 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2009088467A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro Mech Co Ltd | ウェハーをパッケージングする方法 |
| KR100922704B1 (ko) * | 2001-11-30 | 2009-10-22 | 프리스케일 세미컨덕터, 인크. | 반도체 전력 소자 |
| JP2010263208A (ja) * | 2009-04-30 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路構造 |
| JP2012099860A (ja) * | 2012-02-06 | 2012-05-24 | Nec Corp | 金属ポストを有する配線基板、半導体装置及び半導体装置モジュール |
| JP2012156543A (ja) * | 2007-06-18 | 2012-08-16 | Tap Development Ltd Liability Co | ポリマー薄膜における自己整合ビアホールの形成 |
| US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| US8461045B2 (en) | 2008-10-09 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| JP2014033053A (ja) * | 2012-08-02 | 2014-02-20 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| JP2017017300A (ja) * | 2015-07-01 | 2017-01-19 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | チップパッケージ |
-
1998
- 1998-12-22 JP JP36423898A patent/JP3439144B2/ja not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2003086690A (ja) * | 2001-09-04 | 2003-03-20 | Megic Corp | ポストパッシベーション法を使用した高性能システムオンチップ |
| KR100922704B1 (ko) * | 2001-11-30 | 2009-10-22 | 프리스케일 세미컨덕터, 인크. | 반도체 전력 소자 |
| US7417311B2 (en) | 2003-11-25 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7468292B2 (en) | 2003-11-25 | 2008-12-23 | Shinko Electric Industries Co., Ltd. | Method of making wafer level package structure by grinding the backside thereof and then forming metal layer on the ground side |
| US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| JP2006287049A (ja) * | 2005-04-01 | 2006-10-19 | Rohm Co Ltd | 半導体装置 |
| WO2007040229A1 (ja) * | 2005-10-03 | 2007-04-12 | Rohm Co., Ltd. | 半導体装置 |
| JP2007129207A (ja) * | 2005-10-03 | 2007-05-24 | Rohm Co Ltd | 半導体装置 |
| US8659174B2 (en) | 2005-10-03 | 2014-02-25 | Rohm Co., Ltd. | Semiconductor device |
| US8063495B2 (en) | 2005-10-03 | 2011-11-22 | Rohm Co., Ltd. | Semiconductor device |
| US8432046B2 (en) | 2005-10-03 | 2013-04-30 | Rohm Co., Ltd. | Semiconductor device |
| JP2007059937A (ja) * | 2006-10-26 | 2007-03-08 | Fujitsu Ltd | 外部接続端子 |
| JP4597940B2 (ja) * | 2006-10-26 | 2010-12-15 | 富士通セミコンダクター株式会社 | 外部接続端子 |
| JP2012156543A (ja) * | 2007-06-18 | 2012-08-16 | Tap Development Ltd Liability Co | ポリマー薄膜における自己整合ビアホールの形成 |
| JP2009088467A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro Mech Co Ltd | ウェハーをパッケージングする方法 |
| JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
| US8461045B2 (en) | 2008-10-09 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US9349699B2 (en) | 2008-12-11 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| JP2010263208A (ja) * | 2009-04-30 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路構造 |
| US8759949B2 (en) | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| JP2012099860A (ja) * | 2012-02-06 | 2012-05-24 | Nec Corp | 金属ポストを有する配線基板、半導体装置及び半導体装置モジュール |
| JP2014033053A (ja) * | 2012-08-02 | 2014-02-20 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| JP2017017300A (ja) * | 2015-07-01 | 2017-01-19 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | チップパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3439144B2 (ja) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US6326701B1 (en) | Chip size package and manufacturing method thereof | |
| US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| JP3548061B2 (ja) | 半導体装置の製造方法 | |
| WO2000044043A1 (fr) | Dispositif a semi-conducteurs et son procede de fabrication | |
| JP2003051580A (ja) | 半導体装置及びその製造方法 | |
| JP2000216184A (ja) | 半導体装置およびその製造方法 | |
| JP2000243754A (ja) | 半導体装置 | |
| JP3813367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
| US6329288B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001168126A (ja) | 半導体装置とその製造方法 | |
| WO2015123952A1 (zh) | 半导体封装结构及其形成方法 | |
| JP3723364B2 (ja) | 半導体装置の製造方法 | |
| JP2001110828A (ja) | 半導体装置の製造方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP2000243774A (ja) | 半導体装置の製造方法 | |
| US7498676B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |