JP2014154815A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】研削前に接着される接着シートに幅の広い大きな凹凸が生じにくく、半導体ウェハの表面側に形成された段差に起因してウェハ厚が不均一になることを抑制する。
【解決手段】半導体ウェハ１１の一方面１１Ａ側に形成された導電層１３の上層側に保護層１４を形成する際に、それぞれのチップ部１２における導電層１３上の位置に、導電層１３を部分的に覆う構成で保護層１４によるサポートパターン１６を形成し且つ保護層１４の厚さ方向に貫通する構成で開口部１５を形成する。その後、サポートパターン１６によって接着シート２０を支持する構成で半導体ウェハ１１に接着シート２０を接着してなる接着体１７を形成し、接着シート２０の外面２０Ｂを支持部材４０の支持面４０Ａによって受けつつ、支持部材４０に支持された半導体ウェハ１１に対して導電層１３とは反対側の面１１Ｂに研削加工を施す。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関するものである。

半導体装置の製造過程では、半導体ウェハの薄板化を図るために半導体ウェハの裏面側をグラインダで研削する工程が行われている。例えば特許文献１の技術では、基材フィルムの片面に粘着材層が設けられてなる粘着シートを半導体ウェハの凹凸形状の表面に貼り合わせ、このように半導体ウェハ表面に貼り合わせた粘着シートの基材フィルムを研磨している。その後、半導体ウェハ表面に粘着シートを貼り合わせた状態で半導体ウェハの裏面を研削する工程を行っている。

特開２００５−１９６６６号公報

通常の半導体ウェハで一般的に行われるバックグラインド工程では、凹凸形状で構成された半導体ウェハの表面側にバックグラインドテープ（接着シート）を接着している。そして、このテープをステージで吸着・支持しつつそのテープとは反対側（即ち、半導体ウェハの裏面側）をグラインダによって研削することで半導体ウェハの薄板化を図っている。

しかしながら、従来の方法では、半導体ウェハの表面側にバックグラインドテープを接着したとき、そのテープにウェハ表面側の凹凸が転写されてしまい、バックグラインドテープに大きな凹凸が生じてしまっていた。そして、このような凹凸状態のバックグラインドテープを吸着・保持しながら反対側（即ち、半導体ウェハの裏面側）を研削することになるため、研削時にはウェハ裏面全体に圧力が均一に加わりにくく、加工後に得られるウェハの厚みが不均一になってしまうという問題があった。そして、このようにウェハの厚み精度が悪いと、素子の均一動作が阻害され、例えば耐量の低下やウェハの割れ等を招くことが懸念されていた。

このような問題に関し、特許文献１では、半導体ウェハの表面に貼り合わせた粘着シート（接着シート）の基材フィルム表面を研磨することで、粘着シートに反映された表面パターンの凹凸を抑制することを試みている。しかしながら、一般的に半導体ウェハの表面パターンと粘着シートは弾性率の差が大きく、凹凸状態のシート表面（研磨面）全体に均一な圧力を加えながら研磨加工を施すことは困難であり、この方法では、粘着シート（接着シート）の表面を高精度に平坦化することはできなかった。

本発明は、上述した課題を解決するためになされたものであり、研削前に接着される接着シートに幅の広い大きな凹凸が生じにくく、半導体ウェハの表面側に形成された段差に起因してウェハ厚が不均一になることを効果的に抑制しうる方法を提供することを目的とする。

第１の発明に係る製造方法は、
製品チップとなるべきチップ部（１２）を複数備えた半導体ウェハ（１１）に対し、それぞれの前記チップ部（１２）の一方面（１１Ａ）側に導電層（１３）を形成する工程と、
前記半導体ウェハ（１１）の前記一方面（１１Ａ）側に形成された前記導電層（１３）の上層側に保護層（１４）を形成し、前記保護層（１４）を形成する際に、それぞれの前記チップ部（１２）における前記導電層（１３）上の位置に、前記導電層（１３）を部分的に覆う構成で前記保護層（１４）によるサポートパターン（１６）を形成し且つ前記保護層（１４）の厚さ方向に貫通する構成で開口部（１５）を形成する工程と、
前記半導体ウェハ（１１）の前記一方面（１１Ａ）側に形成された前記導電層（１３）及び前記保護層（１４）を覆う構成で接着シート（２０）を配置し、複数の前記チップ部上にそれぞれ形成された前記サポートパターン（１６）によって前記接着シート（２０）を支持する構成で前記半導体ウェハ（１１）に前記接着シート（２０）を接着してなる接着体（１７）を形成する工程と、
平坦な支持面（４０Ａ）が構成された支持部材（４０）を用い、前記接着体（１７）における前記接着シート（２０）の外面（２０Ｂ）を前記支持部材（４０）の前記支持面（４０Ａ）によって受けつつ、前記支持部材（４０）に支持された前記半導体ウェハ（１１）に対して前記導電層（１３）とは反対側の面（１１Ｂ）に研削加工を施す工程と、
を含むことを特徴とする。

上記第１の発明では、半導体ウェハの一方面側に形成された導電層の上層側に保護層を形成する際に、それぞれのチップ部における導電層上の位置に、導電層を部分的に覆う構成で保護層によるサポートパターンを形成し且つ保護層の厚さ方向に貫通する構成で開口部を形成する方法を用いている。即ち、この方法では、各チップ部に保護層を形成する際に、導電層全体に亘る開口を形成して導電層全体を露出させるのではなく、導電層上にサポートパターンを形成し、このサポートパターンにより、接着シートが保護層に形成された段差内に入り込み過ぎないように支持している。このような方法によれば、接着シートが接着された接着体において接着シートの外面に幅の大きな凹部が生じにくく、支持部材によって接着シートを全体的に均一の圧力で支持しながらウェハ裏面を研削することができる。よって、加工後に得られるウェハの厚みが不均一になることを効果的に抑制することができる。

図１は、本発明の第１実施形態に係る半導体装置の製造方法を概略的に説明する説明図である。 図２は、第１実施形態の製造方法で用いられる半導体ウェハを概略的に例示する平面図である。 図３は、図２の半導体ウェハの１つのチップ部を概略的に例示する平面図である。 図４は、図３のチップ部のＢ−Ｂ位置の断面外略図である。 図５は、図４の構成を得た後に接着シートを接着する工程を説明する説明図である。 図６は、図５の構成を得た後に半導体ウェハの裏面側を研削する工程を説明する説明図である。 図７は、図６の研削工程後の接着体を説明する説明図である。 図８は、第１実施形態の効果を説明するための比較例のデータを示すグラフである。 図９は、第１実施形態に係る構成で得られたデータ１を説明するグラフである。 図１０は、第１実施形態に係る構成で得られたデータ２を説明するグラフである。 図１１は、第１実施形態に係る構成で得られたデータ３を説明するグラフである。 図１２は、第１実施形態に係る構成で得られたデータ４を説明するグラフである。 図１３は、本発明の第２実施形態に係る半導体装置の製造方法を概略的に説明する説明図である。 図１４は、図３のサポートパターン及び開口部の形状とは異なる別例１、２、３を概略的に示す平面図である。 図１５は、図３のサポートパターン及び開口部の形状とは異なる別例４、５を概略的に示す平面図である。 図１６は、図３のサポートパターン及び開口部の形状とは異なる別例６、７を概略的に示す平面図である。 図１７は、図３のサポートパターン及び開口部の形状とは異なる別例８、９、１０を概略的に示す平面図である。 図１８は、図３のサポートパターン及び開口部の形状とは異なる別例１１、１２を概略的に示す平面図である。 図１９は、図３のサポートパターン及び開口部の形状とは異なる別例１３、１４、１５を概略的に示す平面図である。 図２０は、図３のサポートパターン及び開口部の形状とは異なる別例１６、１７を概略的に示す平面図である。 図２１は、図３のサポートパターン及び開口部の形状とは異なる別例１８、１９、２０を概略的に示す平面図である。 図２２は、図３のサポートパターン及び開口部の形状とは異なる別例２１、２２を概略的に示す平面図である。 図２３は、図３のサポートパターン及び開口部の形状とは異なる別例２３、２４、２５を概略的に示す平面図である。

[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
本実施形態に係る製造方法は、例えば図１に示すような流れで半導体装置が製造される。製造対象となる半導体装置は、例えばＤＭＯＳ等のＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード等の半導体デバイスである。なお、図１では、主として、半導体ウェハ１１上に導電層１３及び保護層１４を形成する工程と、その形成工程での形成物に接着シート２０を接着する工程と、その接着工程で得られた接着体１７において半導体ウェハ１１の裏面（他方面１１Ｂ）側を研磨する工程とを概念的に説明しており、これら工程以外の工程は、公知の工程を用いることができる。

まず、図１（Ａ）に示す工程では、図２に示す半導体ウェハ１１を公知の方法で形成する。半導体ウェハ１１は、例えばシリコンウェハとして構成され、図２に示すように、製品チップとなるべきチップ部１２を複数備えた構成となっている。この半導体ウェハ１１では、表面となる一方面１１Ａ側に例えばＭＯＳＦＥＴ、ＩＧＢＴ、ダイオードなどとして機能する素子領域が形成され、更に、図１（Ａ）、図４のように、半導体ウェハ１１において、各チップ部１２の一方面１１Ａの上層側には、電極として機能する導電層１３が形成される。なお、導電層１３は、例えば、アルミニウム等の金属材料などによって構成されている。

そして、半導体ウェハ１１の表面（一方面１１Ａ）側に導電層１３を形成した後には、導電層１３の上層側に保護層１４を形成する。この保護層１４は、例えばポリイミド系樹脂であるＰＩＱ（登録商標）などの樹脂材料からなり、例えば一般的な樹脂膜の成膜方法により形成される。この保護層１４を形成する工程では、図１（Ａ）、図３、図４のように、それぞれのチップ部１２における導電層１３上の位置に、導電層１３を部分的に覆う構成で保護層１４によるサポートパターン（ダミーパターン）１６を形成し且つ保護層１４の厚さ方向に貫通する構成で開口部１５を形成する。

具体的には、図３のように、各チップ部１２における導電層１３上の位置に、複数の開口部１５を分散させて形成する。また、この工程では、例えばいずれの開口部１５の幅Ｗも０ｍｍより大きく且つ２ｍｍ以下とする構成で保護層１４を形成することが望ましい。ここでいう開口部１５の幅Ｗは、開口部１５において最も狭くなる位置の幅であり、図３に示すような平面視円形の開口形状となる開口部１５では、サポートパターン１６の表面に形成された開口部１５の開口端の直径が「開口部１５の幅Ｗ」に相当し、この幅Ｗを２ｍｍ以下とすることが望ましい。また、図４に示すように、導電層１３の表面と、保護層１４の表面の段差の高さＴ（即ち、保護層１４における導電層１３上の部分の厚さ）は、例えば、６μｍ〜２０μｍとされている。なお、この高さＴは、開口部１５の孔の長さにも相当する。

また、図３の構成では、導電層１３上のサポートパターン１６において、複数の開口部１５が複数行且つ複数列で並んで配置されており、これら開口部１５の群における複数行の行間には、サポートパターン１６がそれぞれ配されている。また、開口部１５の群における複数列の列間にも、サポートパターン１６がそれぞれ配されている。

なお、図３の例では、チップ部１２を平面視したときの一辺の方向が複数の開口部１５の行方向であり、その行方向と直交する方向が列方向となっている。また、図３では、行方向をＸ軸方向として表し、列方向をＹ軸方向として表している。更に、導電層１３が形成された領域を一点鎖線ＡＲで示しており、保護層１４の下層側において一点鎖線ＡＲで囲まれた枠内に導電層１３が配置されている。

また、この構成では、サポートパターン１６において開口部群の行間に配されるそれぞれの部分は、導電層１３のＸ軸方向全体に亘って連続的に配されている。また、サポートパターン１６において開口部群の列間に配されるそれぞれの部分は、導電層１６のＹ軸方向全体に亘って連続的に配されている。更に、複数の開口部１５においてＸ軸方向に並ぶ各行は、隣り合う開口部１５の間にサポートパターン１６が配されており、各行の位置では、サポートパターン１６における開口部間の部分がＸ軸方向に断続的に並んでいる。同様に、複数の開口部１５においてＹ軸方向に並ぶ各列は、隣り合う開口部１５の間にサポートパターン１６が配されており、各列の位置では、サポートパターン１６における開口部間の部分がＹ軸方向に断続的に並んでいる。

図１（Ａ）、図３、図４のように保護層１４を形成した後には、図１（Ｂ）のように、接着シート２０を接着する工程を行う。この工程では、図１（Ｂ）、図５のように、半導体ウェハ１１の一方面１１Ａ側に形成された導電層１３及び保護層１４を覆う構成で接着シート２０を配置し、複数のチップ部１２の上部にそれぞれ形成されたサポートパターン１６によって接着シート２０を支持する構成で半導体ウェハ１１に接着シート２０を接着してなる接着体１７を形成する。

接着シート２０は、公知のバックグラインドテープとして構成されており、半導体ウェハ１１に貼り付ける側に粘着層が配され、外側にテープ基材（基材フィルム）が設けられている。そして、半導体ウェハ１１の一方面１１Ａ側に形成された導電層１３及び保護層１４側に粘着層を配し、テープ基材によって導電層１３及び保護層１４によって形成された凹凸パターンを覆うように接着シート２０を接着する。このとき、接着シート２０の外面（即ち、テープ基材における粘着層とは反対側の面）は導電層１３及び保護層１４によって形成された凹凸パターンの形状が若干は反映されるため、微小な凹凸が形成されるが、サポートパターン１６が存在しない場合に比べて、接着シート２０の外面に形成される凹部の幅は小さくなる。

図１（Ｂ）、図５のように接着体１７を形成した後には、図１（Ｃ）のように、半導体ウェハ１１の裏面１１Ｂ側を研削側、接着シート２０側を支持側とするように配置転換し、図１（Ｄ）、図６のように、接着シート２０に支持部材４０を吸着させる。支持部材４０は、少なくとも片面側が平坦な支持面４０Ａとして構成されており、このような支持部材４０の支持面４０Ａにより、接着体１７における接着シート２０の外面２０Ｂを受けつつ、接着体１７を吸着させ、支持部材４０に支持された半導体ウェハ１１に対して導電層１３とは反対側の面１１Ｂに研削加工を施すようにバックグラインド工程を行う。

このバックグラインド工程で用いる支持部材４０は、公知のポーラスステージ（多孔質吸着ステージ）であり、表面に平坦な支持面４０Ａが構成され、この支持面４０Ａに多数の孔が形成されている。そして、図示しない負圧発生装置により支持部材４０の内部側に負圧を生じさせて支持面４０Ａの孔から支持部材４０の内部側に空気を吸引することで、接着体１７の接着シート２０側を支持面４０Ａに吸着し、接着体１７を支持部材４０上に保持する。

そして、図１（Ｄ）、図６のように支持部材４０上に接着体１７を吸着保持しながら、公知のバックグラインダ等の研削装置３０によって半導体ウェハ１１の裏面１１Ｂを研削する。特に、本発明に係る製造方法は、研削後の半導体ウェハ１１の厚さが例えば５００μｍ以下となる半導体デバイスに適用すると有効であり、この場合、半導体ウェハ１１の厚さが５００μｍ以下となるように研削加工を施すことになる。

図１（Ｄ）、図６のような研削加工によって半導体ウェハ１１の裏面１１Ｂを研削することで、図１（Ｅ）、図７のような薄板化された形成物が得られることになる。そして、この形成物に対しては、公知の方法で裏面拡散層の形成、接着シート２０の除去、裏面電極の形成等を行い、更にダイシングカット等の工程を行うことで半導体ウェハ１１を各チップ部１２の領域毎に分割する。このように各チップ部１２の領域毎に個片化された構造体が、その後に半導体装置となる。

（第１実施形態の主な効果）
上述した第１実施形態の方法では、各チップ部１２に保護層１４を形成する際に、導電層１３全体に亘る開口を形成して導電層１３全体を露出させるのではなく、導電層１３上にサポートパターン１６を形成し、このサポートパターン１６により、接着シート２０が保護層１４に形成された段差内に入り込み過ぎないように支持している。このような方法によれば、接着シート２０が接着された接着体１７において接着シート２０の外面２０Ｂに幅の大きな凹部が生じにくく、支持部材４０によって接着シート２０を全体的に均一の圧力で支持しながらウェハ裏面を研削することができる。よって、加工後に得られるウェハの厚みが不均一になることを効果的に抑制することができ、素子の不均一動作に起因する電流集中による耐量の低下や、局所的な基板厚の偏りに起因する素子剛性低下によるウェハの割れ等をより確実に回避することができる。

また、保護層１４を形成する工程では、チップ部１２における導電層１３上の位置に、複数の開口部１５を分散させて形成している。このように分散させて形成することで、導電層１３上に満遍なくサポートパターン１６を配置する一方で、導電層１３に通じるある程度の開口領域を確保することができる。

ここで、本実施形態に係る製造方法の効果について詳述する。
図８のグラフは、各チップ部１２を図３のような構成とせずに保護層１４において領域ＡＲ内を全体的に開口状態とした場合（即ち、サポートパターン１６を設けない場合）の半導体ウェハ１１における厚さの分布（具体的には、領域ＡＲ内を全体的に開口状態とした場合の図２のＡ−Ａ位置の厚さの分布）を示すものである。なお、図８の例では、縦軸を半導体ウェハ１１の厚さ（図８ではＳｉ厚と略称）を示し、横軸は図２のＡ−Ａ位置における測定位置を示している。また、図８のグラフでは、図２のＡ−Ａ位置の厚さの分布における厚さの中心値を０（中心値）とし、Ａ−Ａに沿った各位置の厚さについての中心値との差を縦軸としている。また、図８のグラフの横軸では、図２に示す半導体ウェハ１１のＡ−Ａ位置における中心位置を基準となる０ｍｍの位置とし、この位置からＡ−Ａの線に沿った一方側（図２において左側）を負の距離とし、この位置からＡ−Ａに沿った他方側（図２において右側）を正の距離としている。また、このグラフは、導電層１３の表面と保護層１４の表面との段差Ｔ（図４）が１０μｍである場合の結果である。

図８に示す結果では、グラフにおいて１４個の山が生じており、各山の位置は各チップ部１２の位置に相当している。この結果では、チップ部毎に厚さの大きな変化を示す山が生じ、いずれのチップ部の位置でも４〜５μｍ程度の範囲で厚さのばらつきが生じている。この結果により、各チップ部の外周に設けられた保護層１４に起因して各チップ部のウェハ厚に大きなばらつきが生じていることが把握できる。また、図８の結果では、全体として７〜８μｍ程度の範囲で厚さのばらつきが生じている。従って、半導体ウェハ１１には、局所的に非常に薄くなった部分や非常に厚くなった部分が生じていることが把握できる。

一方、図９のグラフは、各チップ部１２における保護層１４の構成を、第１実施形態で説明した図３、図４等に示す構成とした場合の半導体ウェハ１１内における厚さの分布（具体的には、図２のＡ−Ａ位置の厚さの分布）を示すものである。なお、図９の例でも、縦軸を半導体ウェハ１１の厚さ（図９ではＳｉ厚と略称）とし、横軸は図２のＡ−Ａ位置における測定位置を示している。図９のグラフでも、図２のＡ−Ａ位置の厚さの分布における厚さの中心値を０（中心値）とし、Ａ−Ａに沿った各位置の厚さについての中心値との差を縦軸としている。また、図９のグラフの横軸では、図２に示す半導体ウェハ１１のＡ−Ａ位置における中心位置を基準となる０ｍｍの位置とし、この位置からＡ−Ａの線に沿った一方側（図２において左側）を負の距離とし、この位置からＡ−Ａに沿った他方側（図２において右側）を正の距離としている。また、このグラフも、導電層１３の表面と保護層１４の表面との段差が１０μｍである場合の結果である。

図９に示す結果では、各チップ部１２の位置毎に大きな山は生じておらず、半導体ウェハ１１内における厚さの分布は、チップ部１２の位置が把握できない程の微小な変化となっている。特に、半導体ウェハ１１全体として、Ａ−Ａ位置での段差（最も厚い部分と最も薄い部分の差）は２．０２μｍとなっており、厚さが極めて均一であることが把握できる。

次に、図１０を用いて開口部１５の幅Ｗと、図２のＡ−Ａ位置における半導体ウェハ１１の厚さの範囲との関係を説明する。図１０では、横軸を開口部１５の幅Ｗ（図３、図４参照）の値（図１０ではパターン間隔と略称）とし、縦軸を図２のＡ−Ａ位置における半導体ウェハ１１の厚さの範囲としている。なお、半導体ウェハ１１の厚さの範囲とは、即ち、半導体ウェハ１１のＡ−Ａ位置における最も厚い部分と最も薄い部分の厚さの差であり、図１０では、Ｓｉ段差と略称している。また、図１０の例では、図４に示すような導電層１３の表面と保護層１４の表面との段差Ｔを、６μｍ、１０μｍ、２０μｍとした場合の各例をそれぞれ示している。図１０に示すように、いずれの例でも、開口部１５の幅Ｗが２ｍｍとなったときに半導体ウェハ１１の段差（最も厚い部分と最も薄い部分の厚さの差）が急激に低減しており、開口部１５の幅Ｗが２ｍｍ以下であれば、半導体ウェハ１１の段差（Ｓｉ段差）は、２μｍ程度或いは２μｍ以下となることが把握できる。

次に、図１１を用いて、導電層１３の表面と保護層１４の表面との段差Ｔと、半導体ウェハ１１の段差（最も厚い部分と最も薄い部分の厚さの差）との関係を説明する。図１１では、縦軸を、図２のＡ−Ａ位置における半導体ウェハ１１の厚さの範囲（半導体ウェハ１１の最も厚い部分と最も薄い部分の厚さの差であり、図１０では、Ｓｉ段差と略称）としている。また、横軸を、導電層１３の表面と保護層１４の表面との段差Ｔ（図４）の値とし、表面パターン段差と略称している。また、図１１では、開口部１５の幅Ｗ（パターン間隔と略称）を、１１ｍｍ、３ｍｍ、２．６ｍｍ、２．５ｍｍ、１．５ｍｍ、１．２ｍｍ、０．６ｍｍ、０ｍｍとしたときの上記段差Ｔ（図４）と、半導体ウェハ１１の段差（最も厚い部分と最も薄い部分の厚さの差）との関係をそれぞれ示している。図１１のグラフに示す結果では、表面パターンの段差Ｔが６μｍ〜２０μｍの範囲であれば、開口部の幅Ｗ（パターン間隔）が１．５ｍｍ、１．２ｍｍ、０．６ｍｍのいずれの場合でも、図２のＡ−Ａ位置における半導体ウェハ１１の段差（最も厚い部分と最も薄い部分の厚さの差）が２μｍ以下となることが把握できる。また、開口部１５の幅Ｗ（パターン間隔）が２．５ｍｍであっても、表面パターンの段差Ｔが６μｍであれば半導体ウェハ１１の段差（最も厚い部分と最も薄い部分の厚さの差）は２μｍ以下となる。

また、図１２は、１チップ内でのＳｉ段差（１チップ内での基板のばらつき）と、公知の方法でスイッチング耐量を試験した場合のＳＷ耐量の関係を示すグラフである。なお、図１２の例では、縦軸をスイッチング耐量の値とし、横軸を１チップ内でのＳｉ段差（最も厚い部分と最も薄い部分の厚さの差）としている。また、縦軸の値については、表面パターンの段差Ｔ（図４）が１０μｍであり、１チップ内のＳｉ段差（最も厚い部分と最も薄い部分の厚さの差）が８μｍのときのスイッチング耐量を１００とする相対値を示している。図１２に示すように、表面パターンの段差Ｔ（図４）が６μｍ、１０μｍ、２０μｍのいずれの場合でも、Ｓｉ段差（最も厚い部分と最も薄い部分の厚さの差）が２μｍのときにスイッチング耐量が大幅に上昇しており、Ｓｉ段差を２μｍ程度或いは２μｍ以下とすることでスイッチング耐量を大幅に増加させ得ることが把握できる。従って、上述したように、半導体ウェハ１１の段差（最も厚い部分と最も薄い部分の厚さの差）を２μｍ程度或いは２μｍ以下とすることができるように開口部１５の幅Ｗを２ｍｍ以下とすれば、スイッチング耐量を向上する上で極めて有効である。

［第２実施形態］
次に、第２実施形態に係る製造方法について説明する。
第２実施形態に係る製造方法では、第１実施形態に係る製造方法に加え、図１３（Ｃ）のような接着シート２０の切削工程を行っている。なお、接着シート２０の切削工程以外は第１実施形態と同一であるため、詳細な説明は省略する。

図１３（Ａ）に示すように、第２実施形態では、第１実施形態と同様の方法で、導電層１３を形成する工程及び保護層１４を形成する工程を行い、更に、図１３（Ｂ）に示すように、その工程で形成された形成体に接着シート２０を接着して第１実施形態と同様の接着体１７を得る。そして、接着体１７を形成する工程の後に、接着体１７における接着シート２０の厚さ方向の所定位置で接着シート２０を切削し、接着体１７に接着された接着シート２０の外面２０Ｂを平坦化する工程を行う。この切削工程では、例えば刃物等の公知の切断部材２０１を用い、接着シート２０における厚さ方向の所定位置を切断位置Ｃとするように、接着シート２０を厚さ方向中間位置で切断する。このとき、切断によって切り離された部分は除去され、接着体１７に残っている接着シート２０の切断面が新たな外面２０Ｂとなる。

接着シート２０を切断した後の工程は第１実施形態と同一であり、半導体ウェハ１１を研削する工程では、図１３（Ｄ）のように接着シート２０の外面２０Ｂを平坦化する工程を行った後の当該外面２０Ｂを支持部材４０の支持面４０Ａによって受けつつ、支持部材４０に支持された半導体ウェハ１１に対して導電層１３とは反対側の面１１Ｂに研削加工を施す。この場合も、図１３（Ｄ）のように支持部材４０上に接着体１７を吸着保持しながら、公知のバックグラインダ等の研削装置３０によって半導体ウェハ１１の裏面１１Ｂを研削する。そして、このように薄板化された形成物（図１３（Ｅ）参照）に対し、公知の方法で裏面拡散層の形成、接着シート２０の除去、裏面電極の形成等を行い、更にダイシングカット等の工程を行うことで半導体ウェハ１１を各チップ部１２の領域毎に分割する。このように各チップ部１２の領域毎に個片化された構造体が、その後に半導体装置となる。

以上のような第２実施形態の方法でも、第１実施形態の方法と同様の効果を奏する。
更に第２実施形態の方法では、接着体１７を形成する工程の後に、接着体１７における接着シート２０の厚さ方向の所定位置で接着シート２０を切削し、接着体１７に接着された接着シート２０の外面２０Ｂを平坦化する工程を行っているため、接着シート２０の外面２０Ｂをより平坦化した状態でウェハ裏面の研削加工を施すことができる。特に、シートの平坦化に際し、接着シート２０を切断部材２０１によって切断する方法を用いているため、接着シート２０の外面に研磨加工を施して平坦化する方法と比べてより高い平坦化効果が得られる。従って、半導体ウェハにおいて厚さのばらつきが一層低減されることになり、スイッチング耐量を一層高め、ウェハ割れ等をより一層抑制することができる。

［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

第２実施形態では、第１実施形態と同様のサポートパターン１６を形成していたが、このようなサポートパターン１６を形成しなくてもよく、図３、図４に示す幅Ｗを２ｍｍ以上としてもよい。

第２実施形態では、接着シート２０の厚さ方向の所定位置で接着シート２０を切削し、接着体１７に接着された接着シート２０の外面２０Ｂを平坦化していたが、サポートパターン１６を形成することが前提であれば、接着シート２０の外面に研磨加工を施して外面２０Ｂを平坦化してもよい。

上述した第１、第２実施形態のいずれの方法でも、或いは第１実施形態又は第２実施形態を変更したいずれの方法でも、各チップ部におけるサポートパターンの形状や開口部の形状を、図１４〜図２３のような形状、或いはその他の様々な形状に変更することができる。なお、図１４〜図２３の例は、開口部の形状を第１、第２実施形態の例と異ならせているだけであり、それ以外の構成、製造方法は第１、第２実施形態又はこれらの変更例と同一とすることができる。例えば、図１４（Ａ）（Ｂ）（Ｃ）の例では、複数の開口部１５が所定方向（チップの一辺の方向）に延びる長手状（平面視長方形状）の開口部として構成されており、これら開口部１５の間の領域は、開口部１５が延びる方向と同方向に長手状に延びる直線状のサポートパターン１６として構成されている。また、図１５（Ａ）（Ｂ）の例では、複数の開口部１５が所定方向（チップの一辺に対して傾斜した方向）に延びる長手状（平面視長方形状）の開口部として構成されており、これら開口部１５の間の領域が直線状のサポートパターン１６として構成されている。図１４、図１５のいずれの場合でも、長方形状の開口部１５の短手方向の幅が開口部の幅Ｗとされており、この幅Ｗを例えば２ｍｍ以下で形成することが望ましい。

図１６（Ａ）（Ｂ）の例では、図３で示す開口部１５に代えて平面視多角形状（具体的には正方形状）の開口部が用いられ、これら開口部１５が例えば所定行及び所定列で並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。また、図１７（Ａ）（Ｂ）（Ｃ）の例でも、平面視多角形状（具体的には正方形状）の開口部１５が用いられ、これら開口部１５が例えば千鳥状に並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。これら図１６、図１７の例でも、開口部１５の幅Ｗが２ｍｍ以下となっている。また、これらの例では、開口部１５の長さＬも２ｍｍ以下となっている。なお、図１６、図１７の例では、チップの所定の一辺の方向が開口部１５の幅方向となっており、その幅方向と直交する方向（チップの別の一辺の方向）が開口部１５の長さ方向となっている。

また、図１８（Ａ）（Ｂ）及び図１９（Ａ）（Ｂ）（Ｃ）では、図３と同様の平面視円形形状の開口部１５が用いられており、図１８（Ａ）（Ｂ）の例では、複数の開口部１５が所定行及び所定列で並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。また、図１９（Ａ）（Ｂ）（Ｃ）の例では、複数の開口部１５が千鳥状に並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。そして、図１８、図１９のいずれの場合でも、開口部１５の幅Ｗ（開口部１５を平面視したときの直径）が２ｍｍ以下となっている。

また、図２０（Ａ）（Ｂ）及び図２１（Ａ）（Ｂ）（Ｃ）では、平面視六角形状の開口部１５が用いられており、図２０（Ａ）（Ｂ）の例では、複数の開口部１５が所定行及び所定列で並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。図２１（Ａ）（Ｂ）（Ｃ）の例では、複数の開口部１５が千鳥状に並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。そして、図２０、図２１のいずれの場合でも、開口部１５の幅Ｗ（開口部１５の直径）が２ｍｍ以下となっている。また、これらの例では、開口部１５の長さＬも２ｍｍ以下となっている。なお、図２０、図２１では、チップの所定の一辺の方向（図２０、図２１での縦方向）が開口部１５の幅方向（開口部１５において、最も間隔が狭くなる方向）となっている。そして、この幅方向と直交する方向（チップの別の一辺の方向）を開口部１５の長さ方向としている。

また、図２２（Ａ）（Ｂ）及び図２３（Ａ）（Ｂ）（Ｃ）では、平面視三角形状の開口部１５が用いられており、図２２（Ａ）（Ｂ）の例では、複数の開口部１５が所定行及び所定列で並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。図２３（Ａ）（Ｂ）（Ｃ）の例では、複数の開口部１５が千鳥状に並んでいる。そして、このように分散して配置される開口部１５の開口領域以外の領域がサポートパターン１６として構成されている。そして、図２２、図２３のいずれの場合でも、開口部１５の幅Ｗ（開口部１５の直径）が２ｍｍ以下となっている。また、これらの例では、開口部１５の長さＬも２ｍｍ以下となっている。なお、図２２、図２３の例では、チップの所定の一辺の方向が開口部１５の幅方向となっており、その幅方向と直交する方向（チップの別の一辺の方向）が開口部１５の長さ方向となっている。

なお、上述したいずれの場合でも、開口部１５において最も狭い部分の間隔方向を幅方向とし、この幅方向と直交する方向を長さ方向としている。

１１…半導体ウェハ
１２…チップ部
１３…導電層
１４…保護層
１５…開口部
１６…サポートパターン
１７…接着体
２０…接着シート
４０…支持部材

Claims (5)

1. 製品チップとなるべきチップ部（１２）を複数備えた半導体ウェハ（１１）に対し、それぞれの前記チップ部（１２）の一方面（１１Ａ）側に導電層（１３）を形成する工程と、
   前記半導体ウェハ（１１）の前記一方面（１１Ａ）側に形成された前記導電層（１３）の上層側に保護層（１４）を形成し、前記保護層（１４）を形成する際に、それぞれの前記チップ部（１２）における前記導電層（１３）上の位置に、前記導電層（１３）を部分的に覆う構成で前記保護層（１４）によるサポートパターン（１６）を形成し且つ前記保護層（１４）の厚さ方向に貫通する構成で開口部（１５）を形成する工程と、
   前記半導体ウェハ（１１）の前記一方面（１１Ａ）側に形成された前記導電層（１３）及び前記保護層（１４）を覆う構成で接着シート（２０）を配置し、複数の前記チップ部上にそれぞれ形成された前記サポートパターン（１６）によって前記接着シート（２０）を支持する構成で前記半導体ウェハ（１１）に前記接着シート（２０）を接着してなる接着体（１７）を形成する工程と、
   平坦な支持面（４０Ａ）が構成された支持部材（４０）を用い、前記接着体（１７）における前記接着シート（２０）の外面（２０Ｂ）を前記支持部材（４０）の前記支持面（４０Ａ）によって受けつつ、前記支持部材（４０）に支持された前記半導体ウェハ（１１）に対して前記導電層（１３）とは反対側の面（１１Ｂ）に研削加工を施す工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記保護層（１４）を形成する工程では、前記チップ部（１２）における前記導電層（１３）上の位置に、複数の前記開口部（１５）を分散させて形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記保護層（１４）を形成する工程では、前記開口部（１５）の幅を２ｍｍ以下とする構成で前記保護層（１４）を形成することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
4. 前記接着体（１７）を形成する工程の後に、前記接着体（１７）における前記接着シート（２０）の厚さ方向の所定位置で前記接着シート（２０）を切削し、前記接着体（１７）に接着された前記接着シート（２０）の外面（２０Ｂ）を平坦化する工程を行い、
   前記半導体ウェハ（１１）を研削する工程では、前記接着シート（２０）の外面（２０Ｂ）を平坦化する工程を行った後の当該外面（２０Ｂ）を前記支持部材（４０）の前記支持面（４０Ａ）によって受けつつ、前記支持部材（４０）に支持された前記半導体ウェハ（１１）に対して前記導電層（１３）とは反対側の面（１１Ｂ）に研削加工を施すことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
5. 製品チップとなるべきチップ部（１２）を複数備えた半導体ウェハ（１１）に対し、それぞれの前記チップ部（１２）の一方面（１１Ａ）側に導電層（１３）を形成する工程と、
   前記半導体ウェハの前記一方面側に形成された前記導電層（１３）の上層側に保護層（１４）を形成し、それぞれの前記チップ部において前記保護層（１４）の厚さ方向に貫通する構成で開口部（１５）を形成する工程と、
   前記半導体ウェハ（１１）の前記一方面（１１Ａ）側に形成された前記導電層（１３）及び前記保護層（１４）を覆う構成で接着シート（２０）を配置し、前記半導体ウェハ（１１）に前記接着シート（２０）を接着してなる接着体（１７）を形成する工程と、
   前記接着体（１７）における前記接着シート（２０）の厚さ方向の所定位置で前記接着シート（２０）を切削し、前記接着体（１７）に接着された前記接着シート（２０）の外面（２０Ｂ）を平坦化する工程と、
   平坦な支持面（４０Ａ）が構成された支持部材（４０）を用い、前記接着シート（２０）の外面（２０Ｂ）を平坦化する工程を行った後の当該外面（２０Ｂ）を前記支持部材（４０）の前記支持面（４０Ａ）によって受けつつ、前記支持部材（４０）に支持された前記半導体ウェハ（１１）に対して前記導電層（１３）とは反対側の面（１１Ｂ）に研削加工を施す工程と、
   を含むことを特徴とする半導体装置の製造方法。

Images