TWI748103B - 基板的加工方法 - Google Patents

基板的加工方法 Download PDF

Info

Publication number
TWI748103B
TWI748103B TW107119153A TW107119153A TWI748103B TW I748103 B TWI748103 B TW I748103B TW 107119153 A TW107119153 A TW 107119153A TW 107119153 A TW107119153 A TW 107119153A TW I748103 B TWI748103 B TW I748103B
Authority
TW
Taiwan
Prior art keywords
substrate
package
protrusion
wafer
semiconductor
Prior art date
Application number
TW107119153A
Other languages
English (en)
Other versions
TW201907458A (zh
Inventor
張秉得
金永奭
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201907458A publication Critical patent/TW201907458A/zh
Application granted granted Critical
Publication of TWI748103B publication Critical patent/TWI748103B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • B28D5/0029—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rotating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • B28D5/023—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels with a cutting blade mounted on a carriage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

[課題]在分割成一個個的晶片時，同時對晶片側面賦予傾斜或段差。 [解決手段]於正面形成有交叉之複數條分割預定線的封裝基板的加工方法，以保持膠帶保持封裝基板的背面，且以成型的整形磨石沿著分割預定線切入到保持膠帶的中途來將封裝基板分割成一個個的半導體封裝。整形磨石是對應於分割預定線而形成有複數個突起，且在各突起的側面設有傾斜面。因此，藉由以整形磨石的突起沿著分割預定線切入，可將封裝基板分割成一個個的半導體封裝，並藉由突起的傾斜面來對封裝側面賦予傾斜，以使各半導體封裝的下表面側變得比上表面側更大。

Description

基板的加工方法 發明領域
本發明是有關於一種基板的加工方法。
發明背景
在元件製造步驟中，是藉由將晶圓及半導體封裝基板等的各種基板沿著切割道用切割刀片切斷，以形成一個個的元件晶片。作為這種基板的加工方法，已知有使用2種刀片來對基板分階段地使切入深度增加的階梯切割。在階梯切割中，是用寬度較寬的直式刀片(straight blade)或V型刀片(V blade)沿著基板的切割道形成第1段的淺溝，再用寬度較窄的直式刀片較深地切入淺溝的底面，以完全切斷基板(參照例如專利文獻1)。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2015-018965號公報
發明概要
然而，依據基板的種類，會有對分割後的晶片側面上 賦予傾斜或段差的要求。藉由採用專利文獻1記載的階梯切割，可對晶片側面賦予傾斜面或段差，但是必須用2種刀片分階段地切割基板，而有作業工作量增加且作業時間變長的問題。
據此，本發明的目的是提供一種基板的加工方法，其可以在將基本分割成一個個的晶片時，同時對晶片側面賦予傾斜或段差。
依據本發明，可提供一種基板的加工方法，是將於正面形成有交叉之複數條分割預定線的基板沿著該分割預定線分割並且進行加工成所期望的形狀，該基板的加工方法的特徵在於具備：保持步驟，以保持治具或保持膠帶保持該基板的背面；及分割步驟，在實施該保持步驟後，用整形磨石沿著該分割預定線切入到該保持膠帶中途或該保持治具內，而將該基板分割成一個個的晶片，該整形磨石形成有突起，在該突起的側面具有傾斜面或階部，在該分割步驟中，將該突起沿著該分割預定線切入，以將該基板分割成一個個的晶片，且藉由該傾斜面或該階部對晶片側面賦予傾斜或段差，以使各晶片成為下表面側比上表面側更大。
藉由此構成，因為在整形磨石上形成有突起，所以可藉由突起沿著分割預定線切入基板來進行單片 化。又，因為各突起的側面成為傾斜面或階部，所以可對已單片化的晶片側面賦予傾斜或段差。像這樣，因為在分割預定線上進行分割，且與分割同時地對晶片側面賦予傾斜或段差，所以可以減低作業工作量且大幅縮短作業時間。
較理想的是，該整形磨石是對應於該分割預定線而形成複數個突起，且在該突起的側面具有傾斜面或階部。
較理想的是，由該整形磨石的外周面起算的該突起的突起量，是以已將該突起切入到該保持膠帶中途或該保持治具內時，將已單片化的該晶片薄化成規定厚度的突起量來設定。
較理想的是，該基板是將配線基板上的半導體晶片以樹脂層密封的封裝基板，該晶片是將該封裝基板分割成一個個的半導體封裝，且該基板的加工方法更具備有屏蔽層形成步驟，該屏蔽層形成步驟是在複數個該半導體封裝的該上表面及該傾斜面上形成屏蔽層。
依據本發明，可以藉由在整形磨石上形成複數個突起，並在各突起的側面設置傾斜面及階部，而在將基板分割成一個個的晶片時，同時對晶片側面賦予傾斜或段差。
10、76、86、97、101:半導體封裝(晶片)
11、95、103:配線基板
12、96a、96b、96c、102:半導體晶片
13:樹脂層(密封劑)
14:凸塊
15:封裝基板(基板)
16:屏蔽層
17:接地線
18:電極
19:金屬線
22:封裝上表面
23、77、87:封裝側面(晶片側面)
24:密封劑
25:半導體封裝的傾斜面(晶片的傾斜)
26:封裝側面的鉛直面
27:封裝間的溝底
31:框模
32:注入口
33:供給噴嘴
35:保持膠帶
41、71、81、91、110:整形磨石
42、92:基台
43:整形磨石的突起
44:突起的傾斜面
45:突起的鉛直面
46:整形磨石的磨粒層
47:磨削面
50:試驗體
51:側面
52:上表面
53:上部屏蔽層
54:側部屏蔽層
73、83、93、111:突起
74、84:階部
106、107:晶圓(基板)
108:V型刀片
109:直式刀片(切割刀片)
t1:上部屏蔽層的厚度
t2:側部屏蔽層的厚度
X:封裝側面之鉛直面的相向間隔
Y:深度
θ:側面的傾斜角度
圖1是本實施形態之半導體封裝的截面示意圖。
圖2是顯示比較例之半導體封裝的製造方法的截面示意圖。
圖3是顯示本實施形態之半導體封裝的製造方法的截面示意圖。
圖4是顯示本實施形態之半導體封裝的製造方法的截面示意圖。
圖5是顯示設在試驗體上的屏蔽層之厚度的截面圖。
圖6是顯示試驗體的側面的傾斜角與屏蔽層的厚度之關係的圖。
圖7是顯示分割步驟之變形例的截面示意圖。
圖8是顯示分割步驟之其他的變形例的截面示意圖。
圖9是顯示分割步驟之另一個其他的變形例的截面示意圖。
圖10是顯示半導體封裝之變形例的截面示意圖。
圖11是顯示半導體封裝之另一個其他的變形例的截面示意圖。
圖12是顯示基板的變形例的截面圖。
用以實施發明之形態
以下，參照附加圖式，說明本實施形態之基板的加工方法。再者，在以下的說明中，作為基板雖然是以封裝基板來例示並進行說明，但是基板的種類並不限定於封裝基板。圖1是本實施形態之半導體封裝的截面示意圖。圖2是比較例之半導體封裝的製造方法的說明圖。再者，以下的 實施形態僅是顯示一例的實施形態，在各步驟間亦可具備其他的步驟，亦可適當地替換步驟的順序。
如圖1所示，半導體封裝10是需要以所謂的EMI(電磁干擾，Electro-Magnetic Interference)隔絕之所有的封裝的半導體裝置，並構成為可藉由外表面的屏蔽層16而抑制往周圍之電磁雜訊的漏洩。在屏蔽層16的內側，是將安裝在配線基板(中介層基板)11的上表面之半導體晶片12以樹脂層(密封劑)13密封，且在配線基板11的下表面配設有凸塊14。在配線基板11上形成有包含連接於半導體晶片12的電極及接地線17的各種配線。
半導體晶片12是按半導體基板上的每個元件將半導體晶圓單片化而形成，且安裝在配線基板11的規定位置上。又，在封裝側面(晶片側面)23上形成有從封裝上表面22朝向下方並朝外側擴展的傾斜面25，對此傾斜面25藉由濺鍍法等而從上方形成有屏蔽層16。與一般半導體封裝的鉛直的封裝側面不同，因為封裝側面23的傾斜面25為相對於屏蔽層16的形成方向傾斜地交叉，所以變得容易在傾斜面25上形成屏蔽層16。
然而，通常是如圖2A的比較例所示，將以樹脂層13密封配線基板11上的半導體晶片12而成之封裝基板15，利用頂端為V字形狀的切割刀片(以下稱V型刀片)108進行全切(full cut)，藉此使半導體封裝的封裝側面傾斜。然而，因為在配線基板11上包含有各種配線(金屬)，所以在配線基板11的切割時，V型刀片108的消耗劇烈， 而容易使V型刀片108之前端的V字形狀崩壞。據此，會在切入深度上產生分散不均，並且使V型刀片108的壽命變短。
於是，如圖2B的比較例所示，可考慮下述構成：藉由使用V型刀片108及通常的切割刀片(以下稱為直式刀片)109之階梯切割來分割封裝基板15。亦即，用V型刀片108對樹脂層13進行半切(half cut)並賦予傾斜，接著用直式刀片109對配線基板11進行全切來分割成一個個的半導體封裝10。藉此，可以抑制由V型刀片108進行之對配線基板11的切入，而減少V型刀片108之前端的V字形狀的消耗。然而，由於必需以2階段來進行切割，會使作業工作量及作業時間增加而使生產性惡化。
於是，在本實施形態中，是使用可以對封裝側面賦予傾斜來分割之成型的整形磨石41(參照圖4A)，並形成為一次沿著複數條分割預定線來切入封裝基板15。藉此，可以用整形磨石41的傾斜部分切割封裝基板15並賦予傾斜，且可以用整形磨石41的筆直部分來切割配線基板11而將封裝基板15分割成一個個的半導體封裝10。據此，可以1次就對封裝側面23賦予傾斜並且分割，而可減少作業工作量及作業時間並提升生產性。
以下，參照圖3及圖4，針對本實施形態之半導體封裝的製造方法進行說明。再者，圖3A是安裝步驟、圖3B是基板製作步驟、圖3C是保持步驟之各自顯示一例的圖。又，圖4A是分割步驟、圖4B及圖4C是屏蔽層形成 步驟之各自顯示一例的圖。
如圖3A所示，首先可實施安裝步驟。在安裝步驟中，是將配線基板11的正面以交叉的分割預定線區劃成格子狀，並在所區劃出的複數個區域中安裝複數個半導體晶片12。在配線基板11內形成有接地線17等的配線，在配線基板11的下表面配設有凸塊14。此時，將金屬線19的一端連接到半導體晶片12之上表面的電極，並將金屬線19的另一端連接到配線基板11之正面的電極18。再者，不限於打線接合(wire bonding)，亦可實施將半導體晶片12之下表面的電極直接連接於配線基板11之正面的電極的倒裝晶片接合(flip chip bonding)。
如圖3B所示，在實施安裝步驟後，可實施基板製作步驟。在基板製作步驟中，是對安裝有複數個半導體晶片12之配線基板11的正面側供給密封劑24，並以密封劑24密封各半導體晶片12而製作封裝基板15(參照圖3C)。此時，將安裝有半導體晶片12之配線基板11的下表面保持於保持治具(圖未示)，並將框模31配置成覆蓋配線基板11的上表面。在框模31的上壁開口有注入口32，在注入口32的上方定位有密封劑24的供給噴嘴33。
並且，從供給噴嘴33通過注入口32將密封劑24供給至配線基板11的上表面以將半導體晶片12密封。在此狀態下，藉由將密封劑24加熱或乾燥來硬化，以製作在配線基板11的上表面形成了樹脂層13(參照圖3C)之封裝基板15。再者，在密封劑24中是使用具有硬化性的材料， 且可以從例如環氧樹脂、矽氧樹脂、胺甲酸乙酯樹脂、不飽和聚酯樹脂、丙烯酸胺甲酸乙酯樹脂、或聚醯亞胺樹脂等選擇。又，密封劑24不限於液狀，也可以使用片狀、粉末狀的樹脂。像這樣進行，以將配線基板11上之複數個半導體晶片12全部一起密封。再者，在已預先準備有封裝基板15的情況下，亦可省略安裝步驟、基板製作步驟。
如圖3C所示，在實施基板製作步驟後，實施保持步驟。在保持步驟中，是將保持膠帶35貼附成封閉環形框架(圖未示)的中央，並以此保持膠帶35保持封裝基板15的背面。此時，封裝基板15的凸塊14進入保持膠帶35的粘著層，以透過保持膠帶35將封裝基板15良好地支撐於環形框架上。再者，在保持步驟中，可使用上表面觀看為圓形狀的環形框架，亦可使用上表面觀看為四角形狀的環形框架。
如圖4A所示，在實施保持步驟後，可實施分割步驟。在分割步驟中，是將對應於半導體封裝10的外表面形狀的整形磨石41裝設在主軸的前端。整形磨石41是對應於分割預定線而從圓筒狀的基台42的外周面突出有一對突起43。突起43是從基端朝向突出方向傾斜成使寬度變窄，且從突出方向的中途至前端形成為固定寬度。亦即，突起43之側面的基端側是形成為傾斜面44，突起43之側面的前端側是形成為鉛直面45。
在整形磨石41的基台42的外周面電沉積有鑽石等磨粒，而將磨粒層46形成為覆蓋基台42的外周面。 不僅突起43的兩側面及前端面，在一對突起43之間，在朝水平方向延伸的基台42的外周面上也電沉積有磨粒層46。藉由此一對突起43之間的磨粒層46，可形成對封裝基板15的樹脂層13進行磨削的磨削面47。突起43的突起量是設定為以突起43切入到保持膠帶35的中途時，藉由突起43而被單片化的半導體封裝10可藉由一對的突起43之間的磨削面47而被薄化成規定厚度之大小。
又，可將封裝基板15的配線基板11側隔著保持膠帶35而保持在工作夾台(圖未示)上。並且，用整形磨石41沿著分割預定線切入至保持膠帶35的中途，可將封裝基板15分割成一個個的半導體封裝10。此時，可將整形磨石41的突起43在封裝基板15的外側與分割預定線進行對位，並在封裝基板15的外側降至保持膠帶35的厚度方向中途為止。並且，將封裝基板15相對於整形磨石41在水平方向上加工進給，而沿著分割預定線分割封裝基板15。
藉由一對突起43來分割封裝基板15，並以一對突起43之間的磨削面47來磨削封裝基板15的樹脂層13。據此，可將封裝基板15單片化成一個個的半導體封裝10，並且將各半導體封裝10薄化成規定厚度。又，因為突起43側面的基端側成為傾斜面44，所以可對封裝側面23賦予傾斜，以使得半導體封裝10成為下表面側比上表面側更大。像這樣，可在不實施階梯切割的情形下，一邊對封裝側面23賦予傾斜一邊分割封裝基板15。
如圖4B所示，在實施分割步驟後，可實施屏 蔽層形成步驟。在屏蔽層形成步驟中，是從樹脂層13的上方以導電性材料在封裝上表面(樹脂層上表面)22及封裝側面23形成屏蔽層16。此時，各半導體封裝10透過保持膠帶35而被保持治具(圖未示)所保持。並且，以規定的形成條件對半導體封裝10從上方藉由濺鍍等將導電性材料成膜，以在封裝上表面22及封裝側面23形成所期望的厚度的屏蔽層16。
此時，封裝側面23的傾斜面25從封裝上表面22朝向下方並朝外側擴展，且傾斜面25相對於屏蔽層16的形成方向(鉛直方向)傾斜地交叉。據此，在半導體封裝10上形成屏蔽層16時，不僅在封裝上表面22，連在封裝側面23的傾斜面25上也能以可以發揮充分的屏蔽效果的厚度來形成屏蔽層16。再者，因為在封裝側面23的鉛直面26及封裝間的溝底27也形成屏蔽層16，所以會有在半導體封裝10的拾取時，在半導體封裝10的下部因屏蔽層16而產生毛邊的情況。
此時，可藉由調整封裝間的長寬比(縱橫比)，以抑制對於半導體封裝10的毛邊之產生。如圖4C所示，在將從封裝側面23的傾斜面25的下端至切入保持膠帶35的溝底27之深度設為Ymm，且將封裝側面23的鉛直面26的相向間隔設為Xmm時，封裝間的長寬比是以Y/X表示。封裝側面23的鉛直面26的下側及封裝間的溝底27容易受到長寬比的影響，且是隨著封裝間的長寬比變高而將屏蔽層16形成得較薄。
從而，除了屏蔽層16的成膜條件以外，還在突起43(參照圖4A)之固定寬度的前端部設定成使寬度尺寸及突出量成為所期望的長寬比，藉此將封裝間的溝底27的屏蔽層16的厚度減低。藉此，在難以受到長寬比的影響之封裝側面23的傾斜面25是以適當的厚度形成屏蔽層16，在容易受到長寬比的影響的鉛直面26的下側及溝底27則是將屏蔽層16形成得較薄。據此，在半導體封裝10的上側可藉由屏蔽層16抑制電磁雜訊的漏洩，在半導體封裝10的下側可將屏蔽層16形成得較薄以抑制毛邊的產生。
又，配線基板11的接地線17是在封裝側面23的傾斜面25的下側露出於外部。因為在傾斜面25的下側形成有適當的厚度的屏蔽層16，且將屏蔽層16連接於接地線17，所以可讓在半導體封裝10產生的電磁雜訊通過接地線17而釋放至半導體封裝10外。再者，在封裝側面23的鉛直面26的下側，雖然屏蔽層16變得較薄，但是可藉由配線基板11之多條的配線(圖未示)來削減電磁雜訊。從而，可整體地防止對半導體封裝10的周圍的電子零件之電磁雜訊的漏洩。又，配線基板11的接地線17只要連接於屏蔽層16即可，亦可在封裝側面23的鉛直面26連接於屏蔽層16。
再者，屏蔽層16是藉由銅、鈦、鎳、金等之中一個以上的金屬所成膜之厚度數μm以上的多層膜，且是藉由例如濺鍍法、離子鍍法、噴塗法、CVD(化學氣相沉積，chemical Vapor Deposition)法、噴墨法、網版印刷法而形成。屏蔽層16亦可藉由在真空環境下將具有上述之 多層膜的金屬薄膜黏貼在封裝上表面22及封裝側面23的真空積層來形成。如此進行，可製造以屏蔽層16覆蓋封裝上表面22及封裝側面23的半導體封裝10。
接著，針對半導體封裝的側面的傾斜角度與屏蔽層之關係進行說明。圖5是顯示設在試驗體的屏蔽層之厚度的圖。圖6是顯示試驗體的側面的傾斜角與屏蔽層的厚度之關係的圖。
如圖5所示，準備改變了側面51的傾斜角度θ而成之複數個試驗體50，並在180℃、8×10-4Pa的條件件下藉由離子鍍法而形成屏蔽層。側面51的傾斜角度θ是設為90°、82°、68°、60°、45°。又，區分成形成在上表面52的上部屏蔽層53、形成在側面51的側部屏蔽層54，並依據掃描型電子顯微鏡的觀察圖像對上部屏蔽層53、側部屏蔽層54的厚度t1、t2進行測定。上部屏蔽層53及側部屏蔽層54之厚度t1、t2是設為下式(1)所示的階梯覆蓋(step coverage)之值而算出，且將這個值與傾斜角度θ的關係總結於圖6。
(1)step coverage=(t2/t1)×100
其結果，隨著傾斜角度θ從90°變小，階梯覆蓋之值逐漸地變大，當傾斜角度θ成為45°時，會使階梯覆蓋之值成為100%。具體來說，在設定為傾斜角度θ成為45°的情況下，上部屏蔽層53的厚度t1及側部屏蔽層54的厚度t2形成一致，且在試驗體50的上表面52及側面51可確認到均一的厚度的屏蔽層。又，根據發明人的實驗，當階梯覆 蓋之值低於50%時，在側部屏蔽層54的成膜上需要時間，而導致製程成本增加，因此階梯覆蓋之值宜在成為50%以上的範圍。從而，半導體封裝的側面的傾斜角度θ宜在45°以上且82°以下。
如以上，根據本實施形態之半導體封裝10的製造方法，因為在整形磨石41上形成有一對突起43，所以可藉一對突起43沿著複數條分割預定線同時切入封裝基板15來進行單片化。又，因為各突起43的側面形成為傾斜面44，所以可對已單片化的封裝側面23賦予傾斜。像這樣，因為在複數條分割預定線上同時進行分割，且與分割同時地對封裝側面23賦予傾斜，所以可以減低作業工作量並且大幅縮短作業時間。
再者，在本實施形態中，雖然是形成為在分割步驟中對封裝側面賦予傾斜的構成，但是並不限定於此構成。如圖7A的變形例所示，亦可形成為在分割步驟中對封裝側面賦予段差之構成。此時，所使用的是在突起73的側面形成有階部74之整形磨石71。從突起73的基端朝向突出方向形成為寬度較寬之固定寬度，且從突出方向的中途至前端為止是形成為寬度較窄之固定寬度。藉由以此整形磨石71的突起73切入封裝基板15，以將封裝基板15分割成一個個的半導體封裝76，且藉由階部74對封裝側面77賦予段差，以使半導體封裝76的下表面側變得比上表面側更大。
又，如圖7B的變形例所示，在分割步驟中， 半導體封裝86的封裝側面87的段差亦可藉由彎曲面來形成。此時，所使用的是在突起83的側面形成有彎曲的階部84之整形磨石81。從突起83的基端朝向突出方向彎曲成寬度變窄，且從突出方向的中途至前端為止是形成為寬度較窄的固定寬度。像這樣，封裝側面的段差只要是使其相對於半導體封裝的上表面產生高低差的形狀即可。
又，在本實施形態中，雖然形成為藉由整形磨石實施封裝基板的分割並且實施磨削之構成，但是並不限定於此構成。如圖8的變形例所示，亦可藉由整形磨石91只實施封裝基板的分割。於整形磨石91上，在一對突起93之間在基台92的外周面並未形成磨粒層的情形下，是將一對突起93的突出量設定成於以一對突起93切入到保持膠帶35中途為止時，使突起93之間的基台92的外周面為從封裝基板15遠離。
又，在本實施形態中，雖然形成為以整形磨石的複數個突起一邊賦予傾斜一邊沿著分割預定線切入基板之構成，但是並不限定於此構成。如圖9的變形例所示，整形磨石110亦可形成為以具有單一的突起111之單刃刀片所構成。此時，整形磨石110的突起111是從基端朝向突出方向傾斜成寬度變窄，且從突出方向的中途至頂端為止是形成為固定寬度。即使是這樣的構成，仍然可以一邊以單一的突起111對半導體封裝10賦予傾斜，一邊沿著分割預定線切入封裝基板15，且可以減低作業工作量並且縮短作業時間。
又，在本實施形態中，雖然例示了在配線基板上組裝有1個半導體晶片之半導體封裝，但是並不限定於此構成。亦可製造在配線基板上組裝有複數個半導體晶片之半導體封裝。例如，亦可形成為如圖10的變形例所示，在配線基板95上組裝複數個(例如3個)半導體晶片96a-96c，而製造出已將半導體晶片96a-96c一併進行屏蔽的半導體封裝97。再者，半導體晶片96a-96c可具有相同功能，亦可具有不同的功能。
又，在本實施形態中，雖然已針對製造出將半導體晶片透過金屬線打線結合到配線基板的電極之半導體封裝的構成進行說明，但是並不限定於此構成。如圖11的變形例所示，半導體封裝101亦可使用將半導體晶片102直接連接至配線基板103的電極之倒裝晶片接合。
又，雖然已針對將本實施形態之基板的加工方法適用於封裝基板的加工方法之構成來進行說明，但是並不限定於此構成。如圖12A及圖12B的變形例所示，亦可形成為將本實施形態之基板的加工方法適用於晶圓的加工方法，並對晶圓106、107之分割後的晶片側面賦予傾斜或段差。例如，在分割光元件晶圓來製造LED晶片時，可以藉由對晶片側面設置傾斜或段差，以提升光的取出效率。
又，在本實施形態中，雖然例示了從基台的外周面突出一對突起之構成，但是並不限定於此構成。只要從基台的外周面突出複數個突起即可，亦可突出3個以上的突起。
又，在本實施形態中，雖然形成為以保持膠帶保持基板的背面來實施各步驟之構成，但是並不限定於此構成。例如，亦可在以保持治具保持基板的背面的狀態下，實施各步驟。又，保持治具只要是可保持基板即可，以例如工作夾台或基板(substrate)來構成亦可。
又，半導體封裝並不限於使用在行動電話等的行動通訊機器上的構成，亦可使用於照相機等其他的電子機器。
又，作為加工對象的工件，亦可因應於加工的種類，而使用例如半導體元件晶圓、光元件晶圓、封裝基板、半導體基板、無機材料基板、氧化物晶圓、未燒結陶瓷基板、壓電基板等之各種工件。作為半導體元件晶圓，亦可使用元件形成後之矽晶圓或化合物半導體晶圓。作為光元件晶圓，亦可使用元件形成後之藍寶石晶圓或碳化矽晶圓。又，作為封裝基板亦可使用CSP(晶片尺寸封裝，Chip Size Package)基板，且亦可使用矽或砷化鎵等作為半導體基板，亦可使用藍寶石、陶瓷、玻璃等作為無機材料基板。此外，亦可使用元件形成後或元件形成前的鉭酸鋰、鈮酸鋰作為氧化物晶圓。
又，雖然說明了本實施形態及變形例，但是作為本發明的其他實施形態，亦可為將上述實施形態及變形例整體或部分地組合而成的形態。
又，本發明之實施形態並不限定於上述之實施形態及變形例，且亦可在不脫離本發明之技術思想的主 旨的範圍內進行各種變更、置換、變形。此外，若能經由技術之進步或衍生之其他技術而以其他的方式來實現本發明之技術思想的話，亦可使用該方法來實施。從而，申請專利範圍涵蓋了可包含在本發明之技術思想範圍內的所有的實施形態。
又，在本實施形態中，雖然針對將本發明適用於半導體封裝及晶圓等的基板的加工方法之構成進行了說明，但是也可以適用於被分割成一個個的晶片之其他的加工對象的加工方法。
如以上所說明，本發明具有可以在將基板分割成一個個的晶片時，同時對晶片側面賦予傾斜或段差之效果，且特別是對使用於行動通訊機器之基板的加工方法是有用的。
10‧‧‧半導體封裝(晶片)
11‧‧‧配線基板
12‧‧‧半導體晶片
13‧‧‧樹脂層(密封劑)
14‧‧‧凸塊
15‧‧‧封裝基板(基板)
16‧‧‧屏蔽層
17‧‧‧接地線
22‧‧‧封裝上表面
23‧‧‧封裝側面(晶片側面)
25‧‧‧半導體封裝的傾斜面(晶片的傾斜)
26‧‧‧封裝側面的鉛直面
27‧‧‧封裝間的溝底
35‧‧‧保持膠帶
41‧‧‧整形磨石
42‧‧‧基台
43‧‧‧整形磨石的突起
44‧‧‧突起的傾斜面
45‧‧‧突起的鉛直面
46‧‧‧整形磨石的磨粒層
47‧‧‧磨削面
X‧‧‧封裝側面之鉛直面的相向間隔
Y‧‧‧深度

Claims (4)

  1. 一種基板的加工方法，是將基板沿著形成於前述基板之正面的複數條分割預定線分割，以取得一個個的晶片，並同時在每個晶片進行加工成所期望的形狀，該基板的加工方法的特徵在於具備：保持步驟，藉由使用保持治具或保持膠帶保持該基板的背面；及分割步驟，在實施該保持步驟後，藉由使用整形磨石沿著該分割預定線全切至與該保持膠帶中途或該保持治具對應的深度，而將該基板分割成該一個個的晶片，該整形磨石形成有用來切割前述基板的突起，且該突起具有傾斜側面或具備階部的鉛直側面，在該分割步驟中包含如下步驟：藉由使用該突起沿著每條分割預定線切割該基板，以將該基板分割成該一個個的晶片，並同時根據該突起之該傾斜側面或具備該階部之該鉛直側面，在每個晶片上形成傾斜側面或階部側面，其中，在每個晶片的該傾斜側面或該階部側面是形成為使得每個晶片的下表面比每個晶片的上表面更大，其中，該基板包括封裝基板，該封裝基板包括配線基板、安裝在該配線基板上的多個半導體晶片、及密封該半導體晶片的樹脂層。
  2. 如請求項1之基板的加工方法，其中該整形磨石是對應於該分割預定線而形成複數個突起，且在該突起的側面具有傾斜面或階部。
  3. 如請求項1之基板的加工方法，其中由該整形磨石的外周面起算之該突起的突起量，是以將該突起切入到該保持膠帶中途或該保持治具內時，將已單片化的該晶片薄化成規定厚度的突起量來設定。
  4. 如請求項1之基板的加工方法，其中該晶片是將該封裝基板分割成一個個的半導體封裝，且該基板的加工方法更具備有屏蔽層形成步驟，該屏蔽層形成步驟是在複數個該半導體封裝的該上表面及該傾斜面上形成屏蔽層。
TW107119153A 2017-07-03 2018-06-04 基板的加工方法 TWI748103B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-130292 2017-07-03
JP2017130292A JP6955918B2 (ja) 2017-07-03 2017-07-03 基板の加工方法

Publications (2)

Publication Number Publication Date
TW201907458A TW201907458A (zh) 2019-02-16
TWI748103B true TWI748103B (zh) 2021-12-01

Family

ID=64661754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119153A TWI748103B (zh) 2017-07-03 2018-06-04 基板的加工方法

Country Status (6)

Country Link
US (1) US10515841B2 (zh)
JP (1) JP6955918B2 (zh)
KR (1) KR102565133B1 (zh)
CN (1) CN109216271B (zh)
DE (1) DE102018210393B4 (zh)
TW (1) TWI748103B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6953461B2 (ja) 2019-02-01 2021-10-27 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
JP6969657B2 (ja) * 2019-02-01 2021-11-24 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
JP7385832B2 (ja) * 2020-11-20 2023-11-24 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
CN116601107B (zh) * 2020-12-15 2024-04-26 应美盛股份有限公司 Mems凸片移除方法
CN117769759A (zh) * 2021-08-10 2024-03-26 富士胶片株式会社 电子器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
TW201545224A (zh) * 2014-05-07 2015-12-01 Disco Corp 晶圓的加工方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992308B2 (ja) * 1996-04-25 2007-10-17 ローム株式会社 半導体装置およびその製造方法
KR100219577B1 (ko) * 1997-06-27 1999-09-01 한효용 반도체칩 패키지 성형장치
JP4473369B2 (ja) * 1999-08-24 2010-06-02 日本無線株式会社 デバイス製造方法
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004087998A (ja) * 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
JP2005033196A (ja) 2003-06-19 2005-02-03 Showa Denko Kk 半導体ウエーハのダイシング方法および発光ダイオードチップ
US20060005672A1 (en) * 2004-07-07 2006-01-12 Chapman Gregory M Blades, saws, and methods for cutting microfeature workpieces
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
JP5577839B2 (ja) * 2009-06-05 2014-08-27 大日本印刷株式会社 半導体装置
JP2011159788A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
KR101739943B1 (ko) * 2010-07-07 2017-05-25 삼성전자주식회사 웨이퍼 다이싱 블레이드 및 이를 포함하는 웨이퍼 다이싱 장비
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
JP5600775B2 (ja) * 2013-06-11 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6170769B2 (ja) 2013-07-11 2017-07-26 株式会社ディスコ ウェーハの加工方法
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
US9653417B2 (en) 2013-11-07 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP2016001677A (ja) * 2014-06-12 2016-01-07 株式会社ディスコ ウエーハの加工方法
US9711463B2 (en) 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
JP6521687B2 (ja) * 2015-03-23 2019-05-29 株式会社ディスコ 切削ブレードの検査方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6971093B2 (ja) * 2017-08-30 2021-11-24 株式会社ディスコ マルチブレード、加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
TW201545224A (zh) * 2014-05-07 2015-12-01 Disco Corp 晶圓的加工方法

Also Published As

Publication number Publication date
CN109216271A (zh) 2019-01-15
JP2019016617A (ja) 2019-01-31
JP6955918B2 (ja) 2021-10-27
DE102018210393A1 (de) 2019-01-03
KR20190004225A (ko) 2019-01-11
KR102565133B1 (ko) 2023-08-08
TW201907458A (zh) 2019-02-16
DE102018210393B4 (de) 2023-05-25
CN109216271B (zh) 2023-09-05
US20190006224A1 (en) 2019-01-03
US10515841B2 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
TWI748103B (zh) 基板的加工方法
KR102372119B1 (ko) 반도체 패키지의 제조 방법
TWI749188B (zh) 半導體封裝之製造方法
TWI720240B (zh) 半導體封裝的製造方法
CN110323182B (zh) 板状物的加工方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
CN110246802B (zh) 封装基板的加工方法
TWI755563B (zh) 多刀切割刀片及工件的加工方法
TWI810261B (zh) 半導體封裝的製造方法