JP3992308B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3992308B2 JP3992308B2 JP10572096A JP10572096A JP3992308B2 JP 3992308 B2 JP3992308 B2 JP 3992308B2 JP 10572096 A JP10572096 A JP 10572096A JP 10572096 A JP10572096 A JP 10572096A JP 3992308 B2 JP3992308 B2 JP 3992308B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor wafer
- alignment
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置およびその製造方法、より詳しくは、半導体ウェハから各々の素子に分割しチップ化する技術に関し、特に半導体ウェハをダイシング・ブレードにて切断、分離する製造方法に関する。
【0002】
【従来の技術】
近年、ダイオードなどの半導体チップの表裏両面に電極を有する有極性素子には表面側の電極としてバンプが用いられることがよくある。このようなバンプを有する半導体チップは、組立の準備に際して、バンプのある表面側を上向きにして整列され、まとめてコレットで吸着されてリードフレーム等への半田付工程に送られ、組み立てられる。
上記バンプは作業効率を向上させるため、半導体ウェハを切断してペレット状態とする前に、電気メッキによりあらかじめ半導体ウェハ上に形成され、このバンプの形成された状態で半導体ウェハが切断される。
半導体ウェハの切断は、従来のダイシング法と呼ばれる回転刃を持つカッターでウェハー表面を切削し分離することにより行われる。
図5は半導体チップに切断、分離する以前の半導体ウェハ12を示したものであり半導体ウェハ12の表面には所定の処理をしてバンプ電極11がスクライブライン10によって碁盤目状に仕切られた個々の半導体チップAごとに形成されている。
図6(a)および図6(b)は図5の一部拡大断面図であり半導体ウェハ12の切断時における様子を示す。各図において11はバンプ電極、12は半導体ウェハ、13は粘着テープ、15はダイシング・ブレード、16はX−Yテーブル、17は吸引穴を示す。
図6(a)はバンプ付きの半導体ウェハ12のハーフ・カッティング中の様子を示す断面図で、粘着テープ13上に接着した半導体ウェハ12をX−Yテーブル16上に載せ、吸引穴17を通じて吸着した上で、高速回転させたダイシング・ブレード15により、半導体ウェハ12の中程の深さでカッティングするもので、次工程にてブレーキングすることにより、半導体チップA単体に分割する。
図6(b)は、バンプ付きの半導体ウェハ12のスルーカッティング中の様子を示す断面図で、X−Yテーブル16上に吸着させた半導体ウェハ12を、ダイシング・ブレード15により、粘着テープ13にまで達する深さでカッティングするもので、次工程のブレーキングが不要になる利点がある。
いずれにせよ、このような方法で半導体ウェハ12を切断、分離して多数個の半導体チップAを得ることができる。
次に、切断、分離された多数個の半導体チツプは、その上面に形成された接続用のバンプ11が同時に上向きになるように、図7に示す整列治具を用いて、一度に整列される。図7は整列治具の斜視図、図8は図7のB−B断面図、図9は図8の要部拡大図である。
図において符号20は、整列治具を示し、この整列治具20は、内部を管路21を介して真空ポンプ22等の真空発生源に接続した上面開放型のボックス23を備え、該ボックス23の上面には、ベース板24と、金属製の薄板25と、整列板26とが三層状に重ね合わせて配設されている。
そして、前記整列板26には、上面に接続用のバンプ11を突出したバンプ付き半導体チップAが一個だけ嵌まる内径寸法に構成した多数個の整列孔29を穿設する一方、前記ベース板24には、前記各整列孔29内を前記ボックス23内に連通する通孔30を、前記各整列孔29の箇所ごとに穿設する。
また、前記薄板25のうち、前記各整列孔29内にのぞむ部分のみに、前記整列孔29と通孔30とを連通する微小通孔31を複数個ずつ穿設する。
この構成において、整列治具20を、図示しない振動治具によって振動した状態で、整列板26の上面に多数個のバンプ付き半導体チップAを供給して、ボックス23内を真空吸引すると、整列板26の上面における多数個のバンプ付き半導体チップAは、当該整列板26に穿設した各整列孔29内に一個ずつ嵌まり込むことになる。
この場合において、バンプ付き半導体チップAが、各整列孔29内に、図9の左側に示すように、そのバンプ11が上向きになった状態で嵌まり込むと、当該バンプ付き半導体チップAは、薄板25における複数個の微小通孔31を塞ぐことにより、薄板25の上面に対して真空吸着された状態に保持される。
しかし、バンプ付き半導体チップAが、各整列孔29内に、図9の右側に示すように、そのバンプ11が下向きになった状態で嵌まり込むと、当該半導体チップAは、薄板25における複数個の微小通孔31の全部を塞ぐことにならず、前記薄板25の上面に対して真空吸着されない。
そこで、当該バンプ付き半導体チップAを、更に振動させることによって、やがてバンプ11が上向きになるように反転し、従って、図9の左側に示すように、薄板25の上面に対して真空吸着されることになるから、多数個のバンプ付き半導体チップAを、そのバンプ11を上向きになるように整列させることができる。
このような構成において、整列板26の上面に多数個のバンプ付き半導体チップAを供給して、振動を付与した状態でボックス23内を真空吸引することにより整列板26の上面における多数個のバンプ付き半導体チップAを整列板26に穿設した各整列孔29内の各々に一個ずつ嵌め込むことができ、最終的にすべての半導体チップAのバンプ11が上向きになるように整列させることができる。整列された各半導体チップAは整列治具20の真空吸引を停止して、図示しないコレットで吸着され、あらかじめ半田ペーストが滴下されたフレーム上に載置された後、加熱炉を通して半田付けで固定され、樹脂モールドして組み立てられる。
【0003】
【発明が解決しようとする課題】
しかし、前記半導体チップAの上面に電気メッキにより前記バンプ11を形成したとき、前記半導体チップAがショットキー障壁形ダイオードなどである場合には、バンプ11の形成前と形成後で特性が変化してしまうという問題が生じていた。
図10はショットキー障壁形ダイオードの半導体チップの要部拡大断面図である。半導体ウェハ12のシリコン基板の所要個所に、N形拡散層33、P形拡散層32および酸化膜34が形成された後、ウェハ表面の表、裏にそれぞれニッケルなどの金属で電極35、36が形成され、電極35上に電気メッキによりバンプ11が形成された構造となっている。
そして、半導体チップが大型である場合には、上記バンプ11の形成によりP形拡散層32を中心にクラックが誘発されることも経験的にわかってきた。特に、発生したクラックが酸化膜34に達した場合には半導体チップとしての信頼度を低下させることは明らかである。
これらのことは、ショットキー障壁形ダイオードなどにおいては、金属と半導体との接触面に垂直に圧力を与えると、順逆両方向ともに電流が増し、素子の特性が変化することが知られている(「半導体工学」―基礎からデバイスまで―東京電機大学出版局、小林保正他1990年248頁〜251頁)ことから、バンプ形成により素子に何らかの応力が作用するものと考えられる。すなわち、バンプ11を形成した場合、電極35にバンプメッキ層の表面方向(Q方向)の応力が働き、その結果、N形拡散層33と電極35との接触面に垂直方向(M方向)からの圧力が加わってショットキー障壁形ダイオードの抵抗値が変化すると考えられる。
そこで、バンプ形成による半導体ウェハの反りをみてみると、半導体ウェハに電気メッキによってバンプを形成した場合、バンプ無しの半導体ウェハに比べて、著しくウェハが反るということがわかった。
図11は半導体ウェハの反りを測定するための説明図である。図11に示す半導体ウェハの中心Bとその水平方向における周辺Cの2点の測定ポイントの高さを測ることでウェハの反りaを求めた。半導体ウェハのウェハ径を4インチ、ウェハ厚260μm、各半導体チップのサイズを1.1mm角のダイオードとして、高さ40μmのAgバンプを電気メッキにより各半導体チップ上に形成した場合における前記反りaの測定結果は表1の通りであった。
χは反りaの平均値、σnは標準偏差である。
【表1】
これらのデータから半導体チップの表面に電気メッキによりバンプを形成した場合には、半導体チップの表面に応力が働き、その結果として法線方向の圧力が加わって、ショットキー障壁形ダイオードの特性を変化させたり、クラックを誘発したりすることが推測される。
そこで本発明は、半導体チップの製造過程において、該半導体チップの基板面に電気メッキによるバンプなどの突出部を設けないで、特性を変化させたり、クラックを誘発させたりすることなく、かつ一度に多数個の該半導体チップを整列治具で上向きに整列させることができる半導体装置の製造方法を提供するものである。
【0004】
【課題を解決するための手段】
本発明により提供される半導体装置は、基板の上面側周囲が削られて段差が形成されることによって設けられた突出部と、上記突出部の上面に形成された平板状の電極と、
を備えた半導体チップからなる半導体装置であって、上記半導体チップは、整列治具において真空吸着されながら振動を受けた場合、上記突出部が上向きになるように上下に反転自在なように、上記突出部の上記基板の厚さに対する突出比率が設定されていることを特徴としている。
【0005】
【発明の実施の形態】
上記の製造方法によれば、従来、半導体チップの基板面に電気メッキなどの方法により設けられていたバンプ形状の突出部を半導体チップの形状自体を突出部を有する形状に加工することにより形成することができるので、特にバンプを形成する必要がなくなる。よって、従来のようにバンプを半導体チップの表面に形成する場合に比べてショットキー障壁形ダイオードなどの半導体素子の特性が変化することを防止できる。
【0006】
【実施例】
以下、本発明の一実施として、ダイオードの製造方法について、図面を参照して説明する。
尚、以下の記述において、従来技術で用いたのと同一の構成部材は同一の参照符号で表示する。
図1は本発明の製造方法の一実施例を示す半導体ウェハの切断時における要部断面図である。1は半導体ウェハ上に形成された上面電極、2は分割される半導体チップである。Lは半導体ウェハのスクライブ領域におけるダイシング幅であり、ダイシング・ブレード15の厚さWとほぼ同じ広さに設定されており、ダイシング・ブレード15は、その先端部で厚さがωに狭められ薄く形成されている。粘着テープ13上に接着した半導体ウェハ12をX−Yテーブル16上に載置して吸引穴17を通じて真空吸着して固定する。
次に、高速回転させたダイシング・ブレード15を半導体ウェハ12上に接触させ、粘着テープ13に達する深さまでカッティングしてゆく。この際、ダイシング・ブレード15の外周部の厚さがWからωに階段状に薄くなっているので半導体チップ2の基板上面の周囲部には段差Kが形成される。
図2はこのような方法で半導体ウェハ12を切断、分離することにより得られた多数個の半導体チップ2の概略斜視図である。半導体チップ2の基板上面の周囲部は、その四方が削られ段差Kが形成されているため半導体チップ全体としては、従来方法によるバンプ形状の突出部と同様の突出部3が設けられる。
このように一回のダイシング工程で半導体チップ基板の上面四方が階段状に削られた形状を有するようになるので、特に工程を増やすことなく、バンプ形成のためのメッキ工程を削減することができる。
次に切断、分離された多数個の半導体チップ2は、その上面に形成された前記突出部3が同時に上向きになるように、従来と同様の整列治具を用いて、一度に整列される。図3は従来と同様の整列治具の要部拡大図であり、半導体チップ2が一個ずつ嵌まり込む様子を示す説明図である。
半導体チップ2が整列治具20の各整列孔29内に図3の左側に示すように、その突出部3が上向きになった状態で嵌まり込むと当該半導体チップ2は従来と同様に薄板25における複数個の微小通孔31を塞ぐことにより薄板25の上面に対して真空吸着された状態に保持される。
しかし、半導体チップ2が、各整列孔29内に、図3の右側に示すようにその突出部3が下向きになった状態で嵌まり込むと、当該半導体チップ2は、薄板25における複数個の微小通孔31の全部を塞ぐことにならず、前記薄板25の上面に対して真空吸着されない。
そこで当該半導体チップ2を、更に振動させることによって、やがて突出部3が上向きになるように反転し、従って、図3の左側に示すように、薄板25の上面に対して真空吸着されるようにすることができる。
ここで半導体ウェハのウェハ径を4インチ、ウェハ厚260μm、各半導体チップのサイズを1.1mm角とし、スクライブ領域の幅Lおよびダイシング・ブレードの広い方の厚さWを190μm、狭い方の厚さωを30μm、突出部3の高さを80μmに設定して実施してみたところ、最終的にほとんどすべての半導体チップ2を、その突出部3を上向きになるように整列させることができ、従来の方法におけると同様の効果が得られた。半導体チップ2が外部からの振動により上下に反転自在になるかどうかは、特に半導体ウェハの厚さに対する突出部3の高さに依存することが多く、実験上、ウェハ厚260μmに対する突出部の高さ80μm乃至120μmが突出比率として最適であることが確認されている。
図4は半導体チップ2の組立工程を示す説明図である。整列された各半導体チップ2は図示しないコレットで吸着され、図4に示される通り従来と同様にリードフレーム4で上下から狭持されるようにして半田付された後、樹脂モールドの工程へ移され組立が完了する。
以上の実施例は、その先端部において厚さの異なる一種類のダイシング・ブレードを使用してカッティングを行ったが、この他に、厚さの異なる二種類のダイシング・ブレードでカッティングすることによっても同様の効果が得られることは明らかである。
すなわち、X−Yテーブル上に吸着させた半導体ウェハを厚さWのダイシング・ブレードにより半導体ウェハの中程の深さ(上記の例では80μm)でカッティングした後、更に厚さω(上記の例では30μm)のダイシング・ブレードにより粘着テープに達する深さまでカッティングすることにより半導体ウェハを切断、分離して突出部の形成された多数個の半導体チップを得ることができる。
【0007】
【発明の効果】
以上説明した通り、本発明によれば、半導体チップの基板面に電気メッキなどによるバンプを設けることなく半導体チップの形状自体を突出部を有する形状に形成することができるので、バンプを半導体チップの表面に形成することにより半導体素子の特性が変化したり、クラックが誘発されたりすることもない。
また、本発明による半導体チップの製造方法はバンプ形成の工程を削減して、バンプ形成された半導体チップの同等品を大量に提供することができるので、従来と同様に一度に多数個の各半導体チップを整列治具で上向きに整列させることが可能となる。そして、これらの結果として、半導体チップの組立の生産性、および組立られた半導体装置の信頼性を著しく向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施例を示す半導体ウェハの切断時における要部断面図
である。
【図2】 本発明の実施例における半導体チップの概略斜視図である。
【図3】 本発明の実施例における半導体チップが整列治具に嵌まり込む様
子を示す説明図である。
【図4】 本発明の実施例における半導体チップの組立工程を示す説明図で
ある。
【図5】 従来技術におけるバンプの形成された半導体ウェハの平面図であ
る。
【図6】 従来技術における半導体ウェハの切断時における要部断面図であ
る。
【図7】 整列治具の斜視図である。
【図8】 図7のB−B断面図である。
【図9】 図8の要部拡大図である。
【図10】 ショットキー障壁形ダイオードの要部拡大断面図である。
【図11】 半導体ウェハの反りを測定するため説明図である。
【符号の説明】
1 上面電極 15 ダイシングブレード
2 半導体チップ 16 X−Yテーブル
3 突出部 17 吸引穴
4 リードフレーム 24 ベース板
5 半田ペースト 25 薄板
6 樹脂 26 整列板
10 スクライブライン 29 整列孔
11 バンプ 30 通孔
12 半導体ウェハ 31 微小通孔
13 粘着テープ
Claims (1)
- 基板の上面側周囲が削られて段差が形成されることによって設けられた突出部と、
上記突出部の上面に形成された平板状の電極と、
を備えた半導体チップからなる半導体装置であって、
上記半導体チップは、整列治具において真空吸着されながら振動を受けた場合、上記突出部が上向きになるように上下に反転自在なように、上記突出部の上記基板の厚さに対する突出比率が設定されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10572096A JP3992308B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10572096A JP3992308B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09293696A JPH09293696A (ja) | 1997-11-11 |
JP3992308B2 true JP3992308B2 (ja) | 2007-10-17 |
Family
ID=14415173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10572096A Expired - Fee Related JP3992308B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3992308B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002349430A1 (en) | 2001-12-06 | 2003-06-17 | Hitachi Chemical Co., Ltd. | Method of manufacturing optical device, and optical device |
JP6955918B2 (ja) * | 2017-07-03 | 2021-10-27 | 株式会社ディスコ | 基板の加工方法 |
-
1996
- 1996-04-25 JP JP10572096A patent/JP3992308B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09293696A (ja) | 1997-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
US6955947B2 (en) | Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices | |
JP3544895B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR101366949B1 (ko) | 마이크로 전자 다이, 마이크로 전자 기기 패키지 및 그 형성 방법 | |
WO1995019645A1 (en) | Methods and apparatus for producing integrated circuit devices | |
EP1653505A3 (en) | Method for fabricating and connecting a semiconductor power switching device | |
JP3399453B2 (ja) | 半導体装置およびその製造方法 | |
US11521957B1 (en) | Semiconductor device and method of manufacture | |
JP3992308B2 (ja) | 半導体装置およびその製造方法 | |
JP3650970B2 (ja) | 半導体装置の製造方法 | |
JP2002100707A (ja) | 半導体装置およびその製造方法 | |
CN105261568A (zh) | 中介基板的制法 | |
JP2001085457A (ja) | 半導体ウエハ、半導体装置及びその製造方法 | |
JP2003204033A (ja) | 半導体装置の製造方法 | |
TWI223424B (en) | Process of cutting electrical packages | |
JP3976964B2 (ja) | 半導体装置の組立方法 | |
JP2002100703A (ja) | 半導体装置およびその製造方法 | |
JP3974676B2 (ja) | 半導体発光素子の製法 | |
JP2000101141A (ja) | 半導体発光素子及びその製造方法 | |
JP3525808B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP3142253B2 (ja) | 半導体装置 | |
JP2000164636A (ja) | 半導体発光素子の実装方法及びこれに用いるボンディングツール | |
JP2020136414A (ja) | ダミーウェーハ及びダミーウェーハの製造方法 | |
JP2004140294A (ja) | スペーサの形成方法及び半導体装置の製造方法 | |
JP2004014811A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050601 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070724 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |